CN112446182B - 一种信号完整性优化的方法和设备 - Google Patents
一种信号完整性优化的方法和设备 Download PDFInfo
- Publication number
- CN112446182B CN112446182B CN202011354997.2A CN202011354997A CN112446182B CN 112446182 B CN112446182 B CN 112446182B CN 202011354997 A CN202011354997 A CN 202011354997A CN 112446182 B CN112446182 B CN 112446182B
- Authority
- CN
- China
- Prior art keywords
- network
- single board
- matching
- network information
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004088 simulation Methods 0.000 claims abstract description 28
- 238000005457 optimization Methods 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 claims abstract description 14
- 230000004044 response Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 3
- 238000013461 design Methods 0.000 abstract description 16
- 230000003993 interaction Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种信号完整性优化的方法和设备，该方法包括：读取PCB网表和原理图以获取目标单板的所有网络信息；使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；基于仿真结果将相应的数据写入图形化模板中；将图形化模板中的数据与网络信息进行匹配；响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化。通过使用本发明的方案，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。
Description
技术领域
本领域涉及计算机领域，并且更具体地涉及一种信号完整性优化的方法和设备。
背景技术
高速数字信号信道设计的重要工作之一就是保障信道的阻抗连续性，即整个信道的每一个组成部分的阻抗是一致的，变化轻微的。经典的高速数字信号传输的信道由如下部分构成：封装->IC Footprint(连接器同PCB板连接的孔)->传输线->连接器Footprint->连接器->连接器Footprint->传输线->IC Footprint->封装。其中传输线部分阻抗连续一致性是比较好的。对于设备研发单位来说，封装、连接器作为外购件其性能没法改变。而footprint部分因其阻抗波动大，是影响高速信道性能的主要可设计因素。为了改善产品信号完整性性能，设计者需要对信道中的所有IC Footprint、连接器Footprint、信号线换层过孔进行无源优化。对于大规模高速数字板，由于涉及到的不同IC，不同连接器，不同阻抗，不同布线层影响，Footprint优化方式各不相同，一个典型的高速数字板可能会涉及到几十甚至上百种不同的Footprint优化方式，每种优化方式又涉及到10种以上的变量，这些规则由信号完整性工程师制定，由PCB涉及工程师实施，在工程师之间交互这些复杂信息过程中，可能会导致信息丢失，在PCB工程师实施过程种，也会出现错误。所有上述问题导致无源优化规则在PCB上落实工作量非常大，而且容易出错，一旦发生错误难于检查。
发明内容
有鉴于此，本发明实施例的目的在于提出一种信号完整性优化的方法和设备，通过使用本发明的方法，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。
基于上述目的，本发明的实施例的一个方面提供了一种信号完整性优化的方法，包括以下步骤：
读取PCB网表和原理图以获取目标单板的所有网络信息；
使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；
基于仿真结果将相应的数据写入图形化模板中；
将图形化模板中的数据与网络信息进行匹配；
响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化。
根据本发明的一个实施例，网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。
根据本发明的一个实施例，使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果包括：
对单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；
调整可优化的参数进行仿真以优化焊盘的物理结构。
根据本发明的一个实施例，可优化的参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度和差分信号P/N扇出间距。
根据本发明的一个实施例，将图形化模板中的数据与网络信息进行匹配包括：
将图形化模板中的网络名与目标单板的网络名进行匹配；
响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。
本发明的实施例的另一个方面，还提供了一种信号完整性优化的设备，设备包括：
读取模块，读取模块配置为读取PCB网表和原理图以获取目标单板的所有网络信息；
仿真模块，仿真模块配置为使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；
写入模块，写入模块配置为基于仿真结果将相应的数据写入图形化模板中；
匹配模块，匹配模块配置为将图形化模板中的数据与网络信息进行匹配；
执行模块，执行模块配置为响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化。
根据本发明的一个实施例，网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。
根据本发明的一个实施例，仿真模块还配置为：
对单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；
调整可优化的参数进行仿真以优化焊盘的物理结构。
根据本发明的一个实施例，可优化的参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度和差分信号P/N扇出间距。
根据本发明的一个实施例，匹配模块还配置为：
将图形化模板中的网络名与目标单板的网络名进行匹配；
响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。
本发明具有以下有益技术效果：本发明实施例提供的信号完整性优化的方法，通过读取PCB网表和原理图以获取目标单板的所有网络信息；使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；基于仿真结果将相应的数据写入图形化模板中；将图形化模板中的数据与网络信息进行匹配；响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化的技术方案，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的信号完整性优化的方法的示意性流程图；
图2为根据本发明一个实施例的信号完整性优化的设备的示意图；
图3为根据本发明一个实施例的图形化模板的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例的第一个方面，提出了一种信号完整性优化的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示，该方法可以包括以下步骤：
S1读取PCB网表和原理图以获取目标单板的所有网络信息，原理图及PCB网表是表示PCB上所有物理连接关系的文本文件，包含PCB上所有的物理连接相关信息，包含网络名、网络连接的两个器件及具体连接到该器件的哪个Pin(管脚)、Pin的焊盘类型及使用哪些层布线连接，可以借助于Allegro二次开发提供的接口自动读取原理图和PCB网表以获得目标单板的所有网络信息，网络信息包含网络名、网络两端的器件名称、器件类型、器件扇出孔的属性、换层信息等所有信息；
S2使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果，信号完整性工程师会根据上面获取到的目标单板的网络信息对不同网络(速率)、不同器件类型、不同扇出焊盘类型进行仿真，通过仿真优化其焊盘的物理结构从而达到更好的性能；
S3基于仿真结果将相应的数据写入图形化模板中，本发明提供常见的焊盘或反焊盘优化模板，将仿真得到的最优性能的参数输入到该模板中，该模板中的优化参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度、差分信号P/N扇出间距。
S4将图形化模板中的数据与网络信息进行匹配，根据图形化模板中的信息以及目标单板的信息逐条对比信号网络名、连接的器件pin、pin的焊盘信息并在上述输入的优化方式中进行搜索匹配；
S5响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化，如果网络名、网络连接的器件pin、pin焊盘及布线等所有信息都匹配，则对目标单板相应的焊盘(BGA扇出、连接器footprint和换层过孔等)执行上述制定的无源优化。
通过本发明的技术方案，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。
在本发明的一个优选实施例中，网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。该网络信息是目标单板的信息，用于与优化后的图形化模板进行匹配以及用于根据图形化模板进行优化。
在本发明的一个优选实施例中，使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果包括：
对单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；
调整可优化的参数进行仿真以优化焊盘的物理结构。
在本发明的一个优选实施例中，可优化的参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度和差分信号P/N扇出间距。图3中示出了图形化模板的一个示例，其中D1是扇出过孔的孔径、D2是扇出过孔的常规焊盘直径、D3是扇出过孔的反焊盘直径、L1是扇出信号平行布线长度、L2是扇出信号拐角布线长度、L3是差分信号P/N扇出间距，这些参数信息需要再仿真得到优化结果后进行修改。
在本发明的一个优选实施例中，将图形化模板中的数据与网络信息进行匹配包括：
将图形化模板中的网络名与目标单板的网络名进行匹配；
响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。匹配成功后，根据图形化模板中的优化参数调整目标单板的参数。
本发明提供的方法可以制作成自动化程序，该程序使用Allegro二次开发语言AXLSKILL编写，该程序可自动化完成PCB所有高速信号Footprint无源优化。
通过本发明的技术方案，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。
需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器(Read-Only Memory，ROM)或随机存取存储器(Random AccessMemory，RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
基于上述目的，本发明的实施例的第二个方面，提出了一种信号完整性优化的设备，如图2所示，设备200包括：
读取模块，读取模块配置为读取PCB网表和原理图以获取目标单板的所有网络信息；
仿真模块，仿真模块配置为使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；
写入模块，写入模块配置为基于仿真结果将相应的数据写入图形化模板中；
匹配模块，匹配模块配置为将图形化模板中的数据与网络信息进行匹配；
执行模块，执行模块配置为响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化。
在本发明的一个优选实施例中，网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。
在本发明的一个优选实施例中，仿真模块还配置为：
对单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；
调整可优化的参数进行仿真以优化焊盘的物理结构。
在本发明的一个优选实施例中，可优化的参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度和差分信号P/N扇出间距。
在本发明的一个优选实施例中，匹配模块还配置为：
将图形化模板中的网络名与目标单板的网络名进行匹配；
响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。
Claims (8)
1.一种信号完整性优化的方法，其特征在于，包括以下步骤：
读取PCB网表和原理图以获取目标单板的所有网络信息，PCB网表和原理图表示PCB上所有物理连接关系的文本文件，包含PCB上所有的物理连接相关信息；
使用所述网络信息对所述目标单板进行仿真并获得优化所述目标单板的物理结构的仿真结果；
基于仿真结果将相应的数据写入图形化模板中，图形化模板包括焊盘或反焊盘优化模板，图形化模板中的优化参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度、差分信号P/N扇出间距；
将所述图形化模板中的数据与所述网络信息进行匹配；
响应于所述图形化模板中的数据与所述网络信息匹配成功，对所述目标单板执行所述图形化模板中的数据的优化。
2.根据权利要求1所述的方法，其特征在于，所述网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。
3.根据权利要求1所述的方法，其特征在于，使用所述网络信息对所述目标单板进行仿真并获得优化所述目标单板的物理结构的仿真结果包括：
对所述单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；
调整可优化的参数进行仿真以优化焊盘的物理结构。
4.根据权利要求1所述的方法，其特征在于，将所述图形化模板中的数据与所述网络信息进行匹配包括：
将所述图形化模板中的网络名与所述目标单板的网络名进行匹配；
响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。
5.一种信号完整性优化的设备，其特征在于，所述设备包括：
读取模块，所述读取模块配置为读取PCB网表和原理图以获取目标单板的所有网络信息，PCB网表和原理图表示PCB上所有物理连接关系的文本文件，包含PCB上所有的物理连接相关信息；
仿真模块，所述仿真模块配置为使用所述网络信息对所述目标单板进行仿真并获得优化所述目标单板的物理结构的仿真结果；
写入模块，所述写入模块配置为基于仿真结果将相应的数据写入图形化模板中，图形化模板包括焊盘或反焊盘优化模板，图形化模板中的优化参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度、差分信号P/N扇出间距；
匹配模块，所述匹配模块配置为将所述图形化模板中的数据与所述网络信息进行匹配；
执行模块，所述执行模块配置为响应于所述图形化模板中的数据与所述网络信息匹配成功，对所述目标单板执行所述图形化模板中的数据的优化。
6.根据权利要求5所述的设备，其特征在于，所述网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。
7.根据权利要求5所述的设备，其特征在于，所述仿真模块还配置为：
对所述单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；
调整可优化的参数进行仿真以优化焊盘的物理结构。
8.根据权利要求5所述的设备，其特征在于，所述匹配模块还配置为：
将所述图形化模板中的网络名与所述目标单板的网络名进行匹配；
响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011354997.2A CN112446182B (zh) | 2020-11-27 | 2020-11-27 | 一种信号完整性优化的方法和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011354997.2A CN112446182B (zh) | 2020-11-27 | 2020-11-27 | 一种信号完整性优化的方法和设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112446182A CN112446182A (zh) | 2021-03-05 |
| CN112446182B true CN112446182B (zh) | 2023-04-28 |
Family
ID=74738236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011354997.2A Active CN112446182B (zh) | 2020-11-27 | 2020-11-27 | 一种信号完整性优化的方法和设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112446182B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113435157A (zh) * | 2021-07-08 | 2021-09-24 | 苏州悦谱半导体有限公司 | 一种工业图形计算机辅助制造网络数据的分析方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108763717A (zh) * | 2018-05-22 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种高速链路信号完整性快速评估方法与系统 |
-
2020
- 2020-11-27 CN CN202011354997.2A patent/CN112446182B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108763717A (zh) * | 2018-05-22 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种高速链路信号完整性快速评估方法与系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112446182A (zh) | 2021-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9361415B1 (en) | Method, system, and computer program product for implementing a multi-fabric electronic design spanning across multiple design fabrics | |
| CN111488717B (zh) | 标准单元时序模型的抽取方法、装置、设备及存储介质 | |
| US7039892B2 (en) | Systems and methods for ensuring correct connectivity between circuit designs | |
| US20080155483A1 (en) | Database-aided circuit design system and method therefor | |
| US9934354B1 (en) | Methods, systems, and computer program product for implementing a layout-driven, multi-fabric schematic design | |
| US7421673B2 (en) | Design checks for signal lines | |
| RU132297U1 (ru) | Автоматизированная система проектирования электронных устройств | |
| US7984398B1 (en) | Automated multiple voltage/power state design process and chip description system | |
| CN113486612B (zh) | 集成电路设计方法、装置、电子设备和可读存储介质 | |
| US20120192132A1 (en) | Method for manipulating and repartitioning a hierarchical integrated circuit design | |
| CN112446182B (zh) | 一种信号完整性优化的方法和设备 | |
| US20040031012A1 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
| CN108255652B (zh) | 一种信号测试装置 | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| JP2008009574A (ja) | 設計検証装置，設計検証プログラム，設計検証方法およびｃａｄシステム | |
| US6587989B2 (en) | PCB/complex electronic subsystem model | |
| US20040010766A1 (en) | Method and system for automated design of printed circuit boards | |
| US20100269080A1 (en) | Computer-aided design system and method for simulating pcb specifications | |
| CN113705143A (zh) | 一种自动化仿真系统和自动化仿真方法 | |
| KR100276848B1 (ko) | 다수의 집적 회로의 배선 방법 및 시스템 | |
| CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
| CN114706718B (zh) | 一种PCIe信号完整性验证方法、装置、设备及介质 | |
| US10783307B1 (en) | System and method for power-grid aware simulation of an IC-package schematic | |
| CN109376502B (zh) | 基于机器学习算法进行串行链路仿真的方法、系统和装置 | |
| JP5402356B2 (ja) | 電源ノイズ解析方法及び電源ノイズ解析プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |