JP5402356B2

JP5402356B2 - 電源ノイズ解析方法及び電源ノイズ解析プログラム

Info

Publication number: JP5402356B2
Application number: JP2009175573A
Authority: JP
Inventors: 宗明松村
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-07-28
Filing date: 2009-07-28
Publication date: 2014-01-29
Anticipated expiration: 2029-07-28
Also published as: JP2011028644A

Description

本願開示は、一般に計算機利用設計に関し、詳しくは計算機利用設計における電源ノイズの解析方法に関する。

ＬＳＩ（Large Scale Integration）回路では、ＩＯ回路（入出力回路）の同時動作により、ＳＳＯ（Simultaneous Switching Output）ノイズと呼ばれる電源電圧変動が発生する。ＬＳＩ内部で発生したＳＳＯノイズは、ＬＳＩ内部だけでなくＰＣＢ（Printed Circuit Board：プリント回路基板）にも伝播する。ＳＳＯノイズは、ＬＳＩ内部やＰＣＢ上の回路誤動作を引き起こすだけでなく、ＳＳＯノイズがＬＳＩ間伝送信号波形に混入することで、信号波形品質の劣化による論理誤認識及び遅延変動によるタイミングマージン不良を引き起こす。

今後、ＬＳＩが更に高速化され及びまた多ピン化されるに伴い、ＳＳＯノイズが増加すると考えられる。また更に、バスクロックの高速化及び低電圧化に伴い、伝送信号波形やタイミングのＳＳＯノイズ耐性が低下すると考えられる。従って、ＳＳＯノイズがＬＳＩ間伝送信号に与える影響は、益々増加することが予想される。

このような状況においては、ＳＳＯノイズを正確に見積もり、適切な対策を施すことが不可欠になっている。ＳＳＯノイズは、ＩＯ回路の同時動作に起因する急激な電流変化とパッケージのインダクタ成分とによって発生するので、ＳＳＯノイズ解析においてはパッケージのインダクタ成分を正確にモデル化する必要がある。そのため、従来は、パッケージの信号配線や電源配線の自己インダクタンスとともに、パッケージの信号配線と信号配線との間や信号配線と電源配線との間の相互インダクタンスを全てモデル化してＳＳＯノイズ解析を行っている。

しかしながら、信号配線や電源配線の自己インダクタンスだけでなく相互インダクタンスも含めてモデル化するので、モデル化対象の信号数が増加すると、パッケージモデルの回路規模が指数関数的に増加してしまう。その結果、ＳＳＯノイズ解析のシミュレーション時間や収束性が悪化してしまう。逆に、シミュレーション時間や収束性を改善するために、パッケージの配線間の相互インダクタンスを無視してしまうと、ＳＳＯノイズの解析精度が悪化してしまう。

特開２００２−１９７１３６号公報特開２００４−５４５２２号公報

以上を鑑みると、ＳＳＯノイズの解析精度を落とさずにパッケージモデルの回路規模を削減できるＳＳＯノイズ解析方法及び装置が望まれる。

複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、コンピュータにより回路シミュレータを実行して電源ノイズ解析を行なう方法は、レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、前記信号の駆動時に流れる電流経路を特定し、前記特定された電流経路の各々を流れる電流量の相対的な大きさを特定し、前記特定された電流経路及び前記特定された電流量の相対的な大きさの情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを線形結合して合成することにより前記第１乃至第３の配線の各々について個別に実効インダクタンスを求め、前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する各段階を含み、前記実効インダクタンスを求める段階は、前記第１及び第３の配線の各々に対して前記信号が立ち上がる場合の実効インダクタンスを求め、前記第２及び第３の配線の各々に対して前記信号が立ち下がる場合の実効インダクタンスを求め、前記第３の配線の各々に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の各々の実効インダクタンスを求める各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用い、前記第１の配線により供給される前記第１の電源電圧が正側であり、前記第２の配線により供給される前記第２の電源電圧が負側であり、前記各段階をコンピュータにより実行することを特徴とする。

また、複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、コンピュータにより回路シミュレータを実行して電源ノイズ解析を行なうプログラムは、レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、前記信号の駆動時に流れる電流経路を特定し、前記特定された電流経路の各々を流れる電流量の相対的な大きさを特定し、前記特定された電流経路及び前記特定された電流量の相対的な大きさの情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを線形結合して合成することにより前記第１乃至第３の配線の各々について個別に実効インダクタンスを求め、前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する各段階を含み、前記実効インダクタンスを求める段階は、前記第１及び第３の配線の各々に対して前記信号が立ち上がる場合の実効インダクタンスを求め、前記第２及び第３の配線の各々に対して前記信号が立ち下がる場合の実効インダクタンスを求め、前記第３の配線の各々に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の各々の実効インダクタンスを求める各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用い、前記第１の配線により供給される前記第１の電源電圧が正側であり、前記第２の配線により供給される前記第２の電源電圧が負側であり、前記各段階をコンピュータに実行させることを特徴とする。

本願開示の少なくとも１つの実施例によれば、配線間の相互インダクタンスを明示的な回路要素としてモデル化しないので、パッケージモデルの回路規模を削減することが可能であり、ＳＳＯノイズ解析のシミュレーション時間や収束性を改善することができる。また、配線間の相互インダクタンスの影響を自己インダクタンスに組み込んで求められた実効インダクタンスを用いているので、ＳＳＯノイズの解析精度を落とさずに、パッケージモデルの回路規模を削減することが可能になる。

ＳＳＯノイズ解析の対象となる回路システムのモデルの一例を示す図である。ＳＳＯノイズ解析の対象となる回路システムのモデルの一例を示す図である。実効インダクタンスを計算する処理の流れを示すフローチャートである。ノイズ解析の対象の回路を模式的に示す図である。４×４インダクタンス行列を示す図である。インダクタンス行列の抽出を示す図である。インダクタンス行列の抽出を示す図である。信号立ち上がり時の実効インダクタンスと信号立ち下がり時の実効インダクタンスとの合成処理の一例を示す図である。実効インダクタンスでモデル化したノイズ解析の対象の回路を示す図である。信号配線の本数がｎ本の場合において実効インダクタンスでモデル化したノイズ解析の対象の回路を示す図である。信号配線の本数がｎ本の場合のインダクタンス行列Ｌを示す図である。図１１のインダクタンス行列Ｌの各対角要素の値を示す図である。信号配線を複数のグループに分けてモデル化する方法を説明するための図である。ＳＳＯノイズ解析処理の全体の流れを示すフローチャートである。回路シミュレータによる回路動作解析のフローチャートを示す図である。ＳＳＯノイズ解析の精度比較を示す図である。ＳＳＯノイズ解析の別の精度比較を示す図である。ＳＳＯノイズ解析処理を実行する装置の構成を示す図である。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図１は、ＳＳＯノイズ解析の対象となる回路システムのモデルの一例を示す図である。図１に示す回路システムは、ＬＳＩ回路１０、パッケージ１１、ＰＣＢ１２、及び相手デバイス１３を含む。ＬＳＩ回路１０は、入力信号源２０及び信号駆動回路２１を含む。

入力信号源２０は、ＬＳＩ回路１０の内部回路であり、意図される所望の動作を実行し、信号駆動回路２１への入力信号（即ちＬＳＩ回路１０からの出力信号）を生成する。信号駆動回路２１は、ＬＳＩ回路１０の出力回路であり、入力信号源２０が生成した入力信号に基づいて動作して出力信号を駆動する。図面には示していないが、信号駆動回路２１は、信号を出力するための出力回路だけでなく、外部からの信号を入力してＬＳＩ回路１０内部に供給する入力回路を更に含み、入出力回路として動作してよい。また図示の都合上、１つの信号駆動回路２１が示されるが、実際には複数の出力信号に対応して複数の信号駆動回路２１が設けられる。信号駆動回路２１としては、ＰＣＢ設計で通常使用されているＩＢＩＳ（IO Buffer Information Specification）等のモデルでは精度的に不十分であり、トランジスタを含むネットリストを使用してよい。

信号駆動回路２１が出力する信号は、パッケージ１１を介して、ＰＣＢ１２上の伝送路２５に送出される。図示の都合上、一本の伝送路２５が示されるが、実際には複数の出力信号に対応して複数の伝送路２５が設けられる。伝送路２５のモデルとしては、ＬＣＲラダー回路でも、W-Elementモデルでも、Ｓパラメータでもよい。この伝送路２５を伝搬したＬＳＩ回路１０の出力信号は、相手デバイス１３の入力回路に入力される。図１の例では、相手デバイス１３を入力回路の入力容量２６によりモデル化している。相手デバイス１３の入力回路は、例えばＩＢＩＳ等のモデルでよく、或いはトランジスタレベルのネットリストでもよい。

複数の信号駆動回路２１に対して、正側の電源電圧ＶＤＥを供給する電源配線２２と、負側の電源電圧ＶＳＳ（グランド電圧）を供給する電源配線２３とが設けられる。また、信号駆動回路２１により駆動される信号を伝搬する信号配線２４が設けられる。図示の都合上、一本の信号配線２４が示されるが、実際には複数の出力信号に対応して複数の信号配線２４が設けられる。電源配線２２及び電源配線２３は、ＰＣＢ１２からの電源をＬＳＩ回路１０に供給するためのものであり、パッケージ１１に設けられる。また信号配線２４は、ＬＳＩ回路１０の出力信号をＰＣＢ１２に伝えるためのものであり、パッケージ１１に設けられる。

図１に示すＳＳＯノイズ解析の対象となる回路モデルでは、パッケージ１１の電源配線２２、電源配線２３、及び信号配線２４は、ＬＣＲラダー回路でモデル化してよい。このモデルは、ボンディングワイヤの部分とインターポーザの部分とを含めてモデル化したものでよい。図１では、ＬＣＲラダー回路の段数は２段であるが、実際には更に多くの段数でモデル化してよい。

パッケージ１１の電源配線２２、電源配線２３、及び信号配線２４を表わすＬＣＲラダー回路は、自己インダクタンスＬ、抵抗Ｒ、相互インダクタンスＬＭ、及び配線間容量Ｃを含む。なお相互インダクタンスＬＭ及び配線間容量Ｃは、複数の信号配線２４間にも存在する。前述のように、ＳＳＯノイズは、ＩＯ回路の同時動作に起因する急激な電流変化とパッケージのインダクタ成分とによって発生するので、ＳＳＯノイズ解析においてはパッケージのインダクタ成分を正確にモデル化する必要がある。しかしながら、図１に示すように自己インダクタンスＬだけでなく相互インダクタンスＬＭも含めてモデル化すると、モデル化対象の信号配線２４の数に比例して、パッケージモデルの回路規模が指数関数的に増加してしまう。その結果、ＳＳＯノイズ解析のシミュレーション時間や収束性が悪化してしまう。そこで以下に説明する実施例では、自己インダクタンスと相互インダクタンスとを合成することにより複数の信号配線２４の各々の実効インダクタンスを求め、この実効インダクタンスによるモデルを用いて回路解析シミュレータを実行してＳＳＯノイズ解析を行なう。

図２は、本実施例によるＳＳＯノイズ解析の対象となる回路システムのモデルの一例を示す図である。図２において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。図２に示すパッケージ１１のモデルでは、図１に示す相互インダクタンスＬＭが設けられていない。その代りに、図１に示す自己インダクタンスＬと相互インダクタンスＬＭとを合成することにより複数の信号配線２４の各々の実効インダクタンスＬｒを求め、この実効インダクタンスＬｒによりモデルを構築している。

具体的には、電源配線２２を第１の配線、電源配線２３を第２の配線、信号配線２４を第３の配線と呼ぶとして、まずレイアウト情報から第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出する。これら自己インダクタンス及び相互インダクタンスは、後述するようにｎ×ｎのインダクタンス行列として与えられる。ｎは、第１乃至第３の配線の総数である。第１の配線及び第３の配線はそれぞれ通常は複数本存在するが、同じ電源種の複数本の電源配線のＬＳＩ端及びＰＣＢ端はそれぞれ同電位であるという制約条件を課すことで、同じ電源種の複数本の電源配線を１本に合成することができる。次に、信号の駆動時に流れる電流経路を特定する。例えば、信号立ち上がり時であれば、図２の電流Ｉ１として矢印で示す経路に電流が流れ、電源電圧ＶＤＥから入力容量２６に電流が流入して電荷が蓄積される。このとき、第１の配線２２を流れる電流の量と第３の配線２４を流れる電流の量とは等しく、第２の配線２３には電流が流れないと考えることができる。更に第３の配線２４が複数本有る場合、電源ノイズ解析の対象となる全信号が同時に立ち上がる最悪条件においては、各配線２４に流れる電流の量は互いに等しいと考えることができる。また信号立ち下がり時であれば、図２の電流Ｉ２として矢印で示す経路に電流が流れ、入力容量２６の電荷が放出されて放電電流がグランド電圧ＶＳＳに流れる。このとき、第２の配線２３を流れる電流の量と第３の配線２４を流れる電流の量とは等しく、第１の配線２２には電流が流れないと考えることができる。更に第３の配線２４が複数本有る場合、電源ノイズ解析の対象となる全信号が同時に立ち下がる最悪条件においては、各配線２４に流れる電流の量は互いに等しいと考えることができる。なお複数の第３の配線２４に流れる電流の量が均しいと仮定できるためには、複数の信号駆動回路２１が同一特性であること、特に同一の駆動力を有すると見なせることが必要である。

次に、特定された電流経路の情報に基づいて、自己インダクタンスと相互インダクタンスとを合成することにより第１乃至第３の配線の各々の実効インダクタンスを求める。具体的には、上記のように電流経路を特定し、更に複数の第３の配線２４の各々に流れる電流の量が等しいと仮定すると、一本の着目配線に流れる電流により、相互インダクタンスで結合される他の配線に流れる電流を表現できる。これにより、相互インダクタンスの値と自己インダクタンスの値とを線形結合して実効的な自己インダクタンスである実効インダクタンスの値を求めることができる。例えば、複数ｍ本の第３の配線２４のうちの一本の着目配線に流れる電流量をＩとすると、他の第３の配線２４に流れる電流は同じ向きで電流量Ｉであり、また第１の配線２２又は第２の配線２３の何れか一方に流れることになる電流の向きは逆で電流量はｍＩである。従って、他の第３の配線２４の各々に対する相互インダクタンスＬＭは、＋ＬＭとして実効インダクタンスＬｒに含まれ、第１の配線２２又は第２の配線２３の一方に対する相互インダクタンスＬＭは、−ｍＬＭとして実効インダクタンスＬｒに含まれることになる。即ち、自己インダクタンスＬと、ｍ−１個の＋ＬＭと、１個の−ｍＬＭとの和として、実効インダクタンスＬｒが得られることになる。なお上記説明では便宜上相互インダクタンスＬＭが単一値であるかのように説明したが、着目配線について、他の配線に対する相互インダクタンスＬＭは通常は各配線毎に異なる値である。

上記のようにして求めた実効インダクタンスを含めたモデルを用いて、回路シミュレータをコンピュータ上で実行することにより、ＳＳＯノイズを解析する。即ち、回路シミュレータを実行することにより、図２に示す端子２７、２８、及び２９等を含む各端子での電圧及び電流の時間変化を計算する。電圧及び電流の時間変化の計算は、モデルに基づいて回路シミュレータが微分方程式を解くことで行なわれる。各端子での電圧及び電流の時間変化を例えば波形データとして出力することで、各端子での電圧及び電流がどの程度ＳＳＯノイズの影響を受けているのかを知ることができる。

図３は、実効インダクタンスを計算する処理の流れを示すフローチャートである。図４は、ノイズ解析の対象の回路を模式的に示す図である。以下に、図３及び図４を用いて、実効インダクタンスを計算する処理について説明する。

ステップＳ１において、ＳＳＯノイズ解析の対象範囲を指定する指示を電源ノイズ解析装置（コンピュータ）に入力する。具体的には、パッケージの解析対象となる領域として、例えば、図４に示す配線３１乃至３４を指定する。ここで配線３１は電源電圧ＶＤＥを供給するパッケージＰＫＧの電源配線であり、配線３４はグランド電圧ＶＳＳを供給するパッケージＰＫＧの電源配線である。また配線３２及び３３は、図１で説明したのと同様の信号駆動回路２１により駆動される信号が伝搬するパッケージＰＫＧの信号配線である。図４には、説明の便宜上、信号配線として２本の配線を設けた例を示すが、信号配線の本数は１本でもよいし、或いは３本以上であってもよい。

ステップＳ２において、ＶＤＥ電源配線と信号配線２本のインダクタンス行列を抽出する。このインダクタンス行列は３×３の行列となるが、まず図４に示すような信号配線３２及び３３とＶＤＥ電源配線３１及びＶＳＳ電源配線３４との４×４インダクタンス行列Ｌについて説明する。なおインダクタンス行列の各要素の値（各インダクタンス値）は、パッケージのレイアウトデータから抽出する。

図５は、４×４インダクタンス行列を示す図である。この４×４インダクタンス行列Ｌにおいて、対角要素は自己インダクタンスＬ_１１乃至Ｌ_４４であり、その他の要素は相互インダクタンスＬ_ｘｙ（ｘ≠ｙ）である。これらの自己インダクタンスと相互インダクタンスとは、図４に模式的に示されている。この４×４インダクタンス行列Ｌが、４本の配線３１乃至３４に対応する４つの電圧値からなる列ベクトルと、４本の配線３１乃至３４に対応する４つの電流値の時間微分からなる列ベクトルとを結びつけるインダクタンス成分を表わすことになる。即ち、ＶＤＥ電源配線３１を流れる電流の時間微分をＩ１、信号配線３２及び３３を流れる電流の時間微分をそれぞれＩ２及びＩ３、ＶＳＳ電源配線３４を流れる電流の時間微分をＩ４としたときに、ＶＤＥ電源配線３１におけるインダクタンス成分による電圧降下Ｖ１は以下のように表わされる。

Ｖ１＝Ｌ_１１Ｉ１＋Ｌ_１２Ｉ２＋Ｌ_１３Ｉ３＋Ｌ_１４Ｉ４
また信号配線３２及び３３それぞれにおけるインダクタンス成分による電圧降下Ｖ２及びＶ３は以下のように表わされる。

Ｖ２＝Ｌ_２１Ｉ１＋Ｌ_２２Ｉ２＋Ｌ_２３Ｉ３＋Ｌ_２４Ｉ４
Ｖ３＝Ｌ_３１Ｉ１＋Ｌ_３２Ｉ２＋Ｌ_３３Ｉ３＋Ｌ_３４Ｉ４
またＶＳＳ電源配線３４におけるインダクタンス成分による電圧降下Ｖ４は以下のように表わされる。

Ｖ４＝Ｌ_４１Ｉ１＋Ｌ_４２Ｉ２＋Ｌ_４３Ｉ３＋Ｌ_４４Ｉ４
ステップＳ２では、インダクタンス行列ＬからＶＤＥ電源配線３１と信号配線３２及び３３に関する３×３のインダクタンス行列を抽出する。即ち、図６に示すように４×４インダクタンス行列Ｌから点線で囲む部分４０に対応する３×３のインダクタンス行列４１を抽出する。

ステップＳ３において、ＶＤＥ電源配線と信号配線２本の実効インダクタンスを計算する。この際、電流の流れる経路が特定されており、且つ各経路を流れる電流量の相対的な大きさも特定できるので、前述のように相互インダクタンスの値と自己インダクタンスの値とを線形結合して実効インダクタンスの値を求めることができる。即ち、図４に示す信号駆動回路２１の出力信号がＬＯＷからＨＩＧＨに立ち上がる場合、ＶＤＥ電源配線３１を流れる電流をＩ１とすると、ＶＤＥ電源配線３１におけるインダクタンス成分による電圧降下Ｖ１は以下のように表わされる。

Ｖ１＝Ｌ_１１Ｉ１＋Ｌ_１２（−Ｉ１／２）＋Ｌ_１３（−Ｉ１／２）
＝（Ｌ_１１−Ｌ_１２／２−Ｌ_１３／２）Ｉ１
即ち、ＶＤＥ電源配線３１の実効インダクタンスＬｒ_１１は、
Ｌｒ_１１＝Ｌ_１１−（１／２）（Ｌ_１２＋Ｌ_１３）
となる。また信号配線３２及び３３それぞれを流れる電流をＩ２及びＩ３とすると、信号配線３２及び３３それぞれにおけるインダクタンス成分による電圧降下Ｖ２及びＶ３は以下のように表わされる。

Ｖ２＝Ｌ_２１（−２Ｉ２）＋Ｌ_２２Ｉ２＋Ｌ_２３Ｉ２
＝（Ｌ_２２＋Ｌ_２３−２Ｌ_２１）Ｉ２
Ｖ３＝Ｌ_３１（−２Ｉ３）＋Ｌ_３２Ｉ３＋Ｌ_３３Ｉ３
＝（Ｌ_３２＋Ｌ_３３−２Ｌ_３１）Ｉ３
即ち、信号配線３２及び３３の実効インダクタンスＬｒ_２２及びＬｒ_３３は、
Ｌｒ_２２＝Ｌ_２２＋Ｌ_２３−２Ｌ_２１
Ｌｒ_３３＝Ｌ_３２＋Ｌ_３３−２Ｌ_３１
となる。なお行列Ｌは対称行列であり、Ｌ_２１＝Ｌ_１２であり、またＬ_３１＝Ｌ_１３である。このようにして、図６に示すような実効インダクタンス行列４２が求められる。

図３のステップＳ４で、ＶＳＳ電源配線と信号配線２本とのインダクタンス行列を抽出する。即ち、図７に示すように、４×４インダクタンス行列Ｌから点線で囲む部分５０に対応する３×３のインダクタンス行列５１を抽出する。ステップＳ５で、ＶＳＳ電源配線と信号配線２本の実効インダクタンスを計算する。即ち、ステップＳ３の場合と同様にして、以下の実効インダクタンスが求められる。

Ｌｆ_２２＝Ｌ_２２＋Ｌ_２３−２Ｌ_２４
Ｌｆ_３３＝Ｌ_３３＋Ｌ_２３−２Ｌ_３４
Ｌｆ_４４＝Ｌ_４４−（１／２）（Ｌ_２４＋Ｌ_３４）
即ち、図７に示すような実効インダクタンス行列５２が求められる。

図３のステップＳ６で、ステップＳ３とステップＳ５の処理で計算した信号配線２本の実効インダクタンスの平均値を計算する。ステップＳ３で求めた実効インダクタンスは、信号立ち上がりの場合の実効インダクタンスである。またステップＳ５で求めた実効インダクタンスは、信号立ち下がりの場合の実効インダクタンスである。ＶＤＥ電源配線３１に対する実効インダクタンスは信号立ち上がりの場合にしかＳＳＯノイズ解析の計算に必要ないので、ステップＳ３で求めた信号立ち上がりの場合の実効インダクタンスＬｒ_１１をそのまま用いればよい。またＶＳＳ電源配線３４に対する実効インダクタンスは信号立ち下がりの場合にしかＳＳＯノイズ解析の計算に必要ないので、ステップＳ５で求めた信号立ち下がりの場合の実効インダクタンスＬｆ_４４をそのまま用いればよい。

それに対して、信号配線３２及び３３に対する実効インダクタンスは、信号立ち上がりの場合と信号立ち下がりの場合との両方においてＳＳＯノイズ解析の計算に用いられる。この場合、信号立ち上がりの場合の計算時にはステップＳ３で計算した実効インダクタンスを用いて、信号立ち下がりの場合の計算時にはステップＳ５で計算した実効インダクタンスを用いればよい。即ち、信号配線３２及び３３の実効インダクタンスについては、信号立ち上がり時と立ち下がり時とで実効インダクタンスの値を切り替えればよい。しかしながら、回路解析シミュレータでは、自己インダクタンスの値として一個の値を回路パラメータとして指定し、その値を用いて電圧及び電流の変化の計算等を行なうので、回路動作に応じて回路パラメータの値を切り替えることは一般的に困難である。そのような場合には、以下に説明するように、信号配線３２及び３３に対して求めた信号が立ち上がる場合の実効インダクタンスと信号が立ち下がる場合の実効インダクタンスとを合成し、信号配線３２及び３３の実効インダクタンスを求める。例えば、ステップＳ３で求めた信号立ち上がり時の実効インダクタンスＬｒ_２２及びＬｒ_３３とステップＳ５で求めた信号立ち下がり時の実効インダクタンスＬｆ_２２及びＬｆ_３３との平均値を求め、その平均値を信号配線３２及び３３の実効インダクタンスとしてよい。

最後に図３のステップＳ７で、ＶＤＥ電源配線、ＶＳＳ電源配線、及び信号配線２本の実効インダクタンスを出力する。即ち、ＶＤＥ電源配線３１、信号配線３２及び３３、及びＶＳＳ電源配線３４に対する実効インダクタンスからなる４×４インダクタンス行列を出力する。

図８は、信号立ち上がり時の実効インダクタンスと信号立ち下がり時の実効インダクタンスとの合成処理の一例を示す図である。図８の例では、図６のように求めた実効インダクタンス行列４２と図７のように求めた実効インダクタンス行列５２とを合成し、４×４インダクタンス行列５５を出力する。この行列５５は、実効インダクタンス値Ｌｒｆ_１１、Ｌｒｆ_２２、Ｌｒｆ_３３、及びＬｒｆ_４４を対角要素として含む対角行列である。Ｌｒｆ_１１は、ステップＳ３で求めた信号立ち上がりの場合の実効インダクタンスＬｒ_１１に等しい。Ｌｒｆ_２２は、ステップＳ３で求めた信号立ち上がりの場合の実効インダクタンスＬｒ_２２とステップＳ５で求めた信号立ち下がりの場合の実効インダクタンスＬｆ_２２との平均値である。Ｌｒｆ_３３は、ステップＳ３で求めた信号立ち上がりの場合の実効インダクタンスＬｒ_３３とステップＳ５で求めた信号立ち下がりの場合の実効インダクタンスＬｆ_３３との平均値である。Ｌｒｆ_４４は、ステップＳ５で求めた信号立ち下がりの場合の実効インダクタンスＬｆ_４４に等しい。

図９は、実効インダクタンスでモデル化したノイズ解析の対象の回路を示す図である。図９において、図４と同一の構成要素は同一の番号で参照し、その説明は省略する。図９に示されるように、ＶＤＥ電源配線３１、信号配線３２、信号配線３３、及びＶＳＳ電源配線３４はそれぞれ、実効インダクタンスＬｒｆ_１１、Ｌｒｆ_２２、Ｌｒｆ_３３、及びＬｒｆ_４４を有する。これらの実効インダクタンスは、図４に示される自己インダクタンスと相互インダクタンスの値とが反映されたものとなっている。

図１０は、信号配線の本数がｎ本の場合において実効インダクタンスでモデル化したノイズ解析の対象の回路を示す図である。信号駆動回路２１は、図１で説明したのと同様の信号駆動回路である。図１０では、ＶＤＥ電源配線６１−１、ｎ本の信号配線６１−２乃至６１−ｎ＋１、及びＶＳＳ電源配線６１−ｎ＋２が設けられている。配線６１−１乃至６１−ｎ＋２はそれぞれ、実効インダクタンスＬｒｆ_１１乃至Ｌｒｆ_{ｎ＋２，ｎ＋２}を有する。

図１１は、信号配線の本数がｎ本の場合のインダクタンス行列Ｌを示す図である。図１１に示すように、この場合のインダクタンス行列Ｌは（ｎ＋２）×（ｎ＋２）の対角行列であり、対角要素が実効インダクタンス値であり、その他の要素の値がゼロである。

図１２は、図１１のインダクタンス行列Ｌの各対角要素の値を示す図である。図１２に示すように、各実効インダクタンスの値は、自己インダクタンスの値と相互インダクタンスの値とを線形結合したものとなっている。これらの実効インダクタンス値は、図３に示すフローチャートと同様にして求めることができる。即ち、まず立ち上がり時と立ち下がり時とで別々に電流経路を特定し、更に複数の信号配線の各々に流れる電流の量が等しいと仮定する。この仮定を用いれば、一本の着目配線に流れる電流を用いて、相互インダクタンスで結合される他の配線に流れる電流を表現できる。これにより、相互インダクタンスの値と自己インダクタンスの値とを線形結合して、実効インダクタンスの値を求めることができる。

図１３は、信号配線を複数のグループに分けてモデル化する方法を説明するための図である。図１３に示す回路システムは、ＬＳＩ回路７０、パッケージ７１、ＰＣＢ７２、及び相手デバイス７３を含む。ＬＳＩ回路７０の複数のパッド８１−１には、パッケージ７１の複数の信号配線８２−１が接続される。これら複数の信号配線８２−１は、ＰＣＢ７２の伝送路７５−１を介して相手デバイス７３に結合される。ＬＳＩ回路７０の複数のパッド８１−２には、パッケージ７１の複数の信号配線８２−２が接続される。これら複数の信号配線８２−２は、ＰＣＢ７２の伝送路７５−２を介して相手デバイス７３に結合される。信号配線８２−１は例えばデータ信号を入出力するための配線であり、信号配線８２−２は例えば制御信号やアドレス信号等を入出力するための配線である。このように第１のグループの信号配線８２−１と第２のグループの信号配線８２−２とで伝搬する信号のタイプが異なる場合、第１のグループの信号配線８２−１と第２のグループの信号配線８２−２とで、信号が同時に変化する可能性は少ない。このような場合には、第１のグループの信号配線８２−１と第２のグループの信号配線８２−２との各々について、前述のモデル化方法を適用して、実効インダクタンスを用いたモデルを別個に生成してよい。即ち、信号配線を第１のグループの配線と第２のグループの配線とに分け、第１のグループに対して電源配線及び信号配線の各々の実効インダクタンスを求め、また第２のグループに対して電源配線及び信号配線の各々の実効インダクタンスを求めればよい。

図１４は、ＳＳＯノイズ解析処理の全体の流れを示すフローチャートである。ステップＳ１で、ＬＳＩレイアウト情報格納部１０１に格納されるＬＳＩレイアウト情報に基づいて、ＳＳＯノイズ解析用ＬＳＩモデル１０２を作成する。ステップＳ２において、ＰＫＧ（パッケージ）レイアウト情報格納部１０３に格納されるＰＫＧレイアウト情報に基づいて、ＳＳＯノイズ解析用ＰＫＧモデル１０４を作成する。また更に、ステップＳ３において、ＰＣＢレイアウト情報格納部１０５に格納されるＰＣＢレイアウト情報に基づいて、ＳＳＯノイズ解析用ＰＣＢモデル１０６を作成する。

ステップＳ４において、ＳＳＯノイズ解析用ＬＳＩモデル１０２、ＳＳＯノイズ解析用ＰＫＧモデル１０４、及びＳＳＯノイズ解析用ＰＣＢモデル１０６に基づいて、回路解析シミュレータを実行する。これにより、ＬＳＩ内部の電源ノイズ情報、プリント基板上の電源ノイズの情報、及び各電源ピン電流波形情報等がＳＳＯノイズ解析結果として出力される。

図１５は、回路シミュレータによる回路動作解析のフローチャートを示す図である。図１５のフローチャートによる処理が図１４のステップＳ４の処理に相当する。

図１５のステップＳ１で、回路定義ファイルを入力する。即ち各ＳＳＯノイズ解析モデルの回路を定義したファイルを入力し、回路網を定式化する。ステップＳ２で、ライブラリを入力する。即ち、ＳＳＯノイズ解析モデルにおいて使用しているライブラリを入力する。例えばＳＳＯノイズ解析用ＬＳＩモデルにおいて、出力回路（信号駆動回路）についてライブラリに定義される情報を用いているのであれば、その情報を入力する。

ステップＳ３で、ＤＣ動作点解析を実行し、時刻０での各端子の電圧及び電流を計算する。

ステップＳ４で、過渡解析を実行する。即ち、前述のインダクタンス行列を含む行列微分方程式を解くことで、時刻０以降の各時刻での各端子の電圧及び電流を計算する。このインダクタンス行列の大きさは端子数に依存する。インダクタンス行列の非対角成分は相互インダクタンスに相当するので、例えば図１１示す行列のように実効インダクタンスに相互インダクタンスを含めて非対角成分をゼロにすることにより、解析時間と収束性が共に向上する。

ステップＳ５で、解析結果を出力する。即ち、各端子での電圧及び電流の時間変化を例えば波形データとして出力する。これにより、各端子での電圧及び電流がどの程度ＳＳＯノイズの影響を受けているのかを知ることができる。このようにして求められた解析結果データを用いて、電源ノイズについて問題がある箇所をチェックして設計修正することにより、設計段階で適切にＳＳＯノイズに対応することが可能になる。

図１６は、ＳＳＯノイズ解析の精度比較を示す図である。図１６の上段には、ＶＤＥ電源端子（例えば図２の端子２７）における電圧変化の波形を示す。横軸が時間を示し、縦軸が電圧を示す。電圧波形１１１が上述の実効インダクタンスを用いたモデルを用いたＳＳＯノイズ解析結果であり、電圧波形１１２が自己インダクタンス及び相互インダクタンスをそのまま用いたモデルを用いたＳＳＯノイズ解析結果である。また電圧波形１１３が、相互インダクタンスを無視して自己インダクタンスのみを用いたモデルを用いたＳＳＯノイズ解析結果である。これらの波形から分かるように、相互インダクタンスを単純に無視した場合の電圧波形１１３は、精密に計算した電圧波形１１２とはかなり異なっている。それに対して、相互インダクタンスを実効インダクタンスに組み込んだ場合の電圧波形１１１は、精密に計算した電圧波形１１２にかなり近いものとなっている。特に波形部分１１４において、その効果が顕著に見られる。図１６の下段には、ＶＳＳ電源端子（例えば図２の端子２８）における電圧変化の波形を示す。電圧波形１２１が実効インダクタンスを用いたモデルを用いたＳＳＯノイズ解析結果であり、電圧波形１２２が自己インダクタンス及び相互インダクタンスをそのまま用いたモデルを用いたＳＳＯノイズ解析結果である。また電圧波形１２３が、相互インダクタンスを無視して自己インダクタンスのみを用いたモデルを用いたＳＳＯノイズ解析結果である。波形部分１２４等において、相互インダクタンスを実効インダクタンスに組み込んだ場合の電圧波形１２１が、精密に計算した電圧波形１２２にかなり近いものとなっていることが分かる。

図１７は、ＳＳＯノイズ解析の別の精度比較を示す図である。図１７には、相手デバイスの受信端（例えば図２の端子２９）における電圧変化の波形を示す。横軸が時間を示し、縦軸が電圧を示す。電圧波形１３１が上述の実効インダクタンスを用いたモデルを用いたＳＳＯノイズ解析結果であり、電圧波形１３２が自己インダクタンス及び相互インダクタンスをそのまま用いたモデルを用いたＳＳＯノイズ解析結果である。また電圧波形１３３が、相互インダクタンスを無視して自己インダクタンスのみを用いたモデルを用いたＳＳＯノイズ解析結果である。これらの波形から分かるように、相互インダクタンスを単純に無視した場合の電圧波形１３３は、精密に計算した電圧波形１３２とはかなり異なっている。それに対して、相互インダクタンスを実効インダクタンスに組み込んだ場合の電圧波形１３１は、精密に計算した電圧波形１３２にかなり近いものとなっている。特に波形部分１３４や１３５において、その効果が顕著に見られる。

図１８は、パッケージのモデル化を含むＳＳＯノイズ解析処理を実行する装置の構成を示す図である。図１８に示されるように、ＳＳＯノイズ解析処理を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図１８の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、グラフィック処理装置５１３、ハードディスクＨＤＤ等の二次記憶装置５１４、通信インターフェース５１５、及び入力インターフェース５１６を含む。

キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。グラフィック処理装置５１３は、ディスプレイ装置５２０へ表示する画像の描画処理等を実行する。通信インターフェース５１５は、ネットワーク５３０を介して遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。

ＳＳＯノイズ解析方法は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、例えば通信インターフェース５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。

キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、例えば、二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。このコンピュータプログラム実行により、コンピュータ５１０が、上記実施例で説明されたようにＳＳＯノイズ解析方法を実行する。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

なお本願発明は、以下の内容を含むものである。
（付記１）
複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、コンピュータにより回路シミュレータを実行して電源ノイズ解析を行なう方法であって、
レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、
前記信号の駆動時に流れる電流経路を特定し、
前記特定された電流経路の情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを合成することにより前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する
各段階を含み、前記各段階をコンピュータにより実行することを特徴とする電源ノイズ解析方法。
（付記２）
前記実効インダクタンスを求める段階は、
前記第１及び第３の配線に対して前記信号が立ち上がる場合の実効インダクタンスを求め、
前記第２及び第３の配線に対して前記信号が立ち下がる場合の実効インダクタンスを求め、
前記第３の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の実効インダクタンスを求める
各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用いることを特徴とする付記１記載の電源ノイズ解析方法。
（付記３）
前記第３の配線を第１のグループの配線と第２のグループの配線とに分ける段階を更に含み、前記実効インダクタンスを求める段階は、
前記第１のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記第２のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求める
各段階を含むことを特徴とする付記１又は２記載の電源ノイズ解析方法。
（付記４）
複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、コンピュータにより回路シミュレータを実行して電源ノイズ解析を行なうプログラムであって、
レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、
前記信号の駆動時に流れる電流経路を特定し、
前記特定された電流経路の情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを合成することにより前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する
各段階を含み、前記各段階をコンピュータに実行させることを特徴とする電源ノイズ解析プログラム。
（付記５）
前記実効インダクタンスを求める段階は、
前記第１及び第３の配線に対して前記信号が立ち上がる場合の実効インダクタンスを求め、
前記第２及び第３の配線に対して前記信号が立ち下がる場合の実効インダクタンスを求め、
前記第３の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の実効インダクタンスを求める
各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用いることを特徴とする付記４記載の電圧ノイズ解析プログラム。
（付記６）
前記第３の配線を第１のグループの配線と第２のグループの配線とに分ける段階を更に含み、前記実効インダクタンスを求める段階は、
前記第１のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記第２のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求める
各段階を含むことを特徴とする付記４又は５記載の電源ノイズ解析プログラム。
（付記７）
複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、回路シミュレータを実行して電源ノイズ解析を行なう情報処理装置であって、
レイアウト情報とプログラムとを格納するメモリと、
処理ユニットと
を含み、前記処理ユニットは、前記プログラムを実行することにより、
前記レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、
前記信号の駆動時に流れる電流経路を特定し、
前記特定された電流経路の情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを合成することにより前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する
各段階を実行することを特徴とする情報処理装置。
（付記８）
前記実効インダクタンスを求める段階は、
前記第１及び第３の配線に対して前記信号が立ち上がる場合の実効インダクタンスを求め、
前記第２及び第３の配線に対して前記信号が立ち下がる場合の実効インダクタンスを求め、
前記第３の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の実効インダクタンスを求める
各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用いることを特徴とする付記７記載の情報処理装置。
（付記９）
前記処理ユニットは、前記第３の配線を第１のグループの配線と第２のグループの配線とに分ける段階を更に実行し、前記実効インダクタンスを求める段階は、
前記第１のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記第２のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求める
各段階を含むことを特徴とする付記７又は８記載の情報処理装置。

１０ＬＳＩ回路
１１パッケージ
１２ＰＣＢ
１３相手デバイス
２０入力信号源
２１信号駆動回路
２２電源配線
２３電源配線
２４信号配線
２５伝送路
２６入力容量

Claims

複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、コンピュータにより回路シミュレータを実行して電源ノイズ解析を行なう方法であって、
レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、
前記信号の駆動時に流れる電流経路を特定し、
前記特定された電流経路の各々を流れる電流量の相対的な大きさを特定し、
前記特定された電流経路及び前記特定された電流量の相対的な大きさの情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを線形結合して合成することにより前記第１乃至第３の配線の各々について個別に実効インダクタンスを求め、
前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する
各段階を含み、前記実効インダクタンスを求める段階は、
前記第１及び第３の配線の各々に対して前記信号が立ち上がる場合の実効インダクタンスを求め、
前記第２及び第３の配線の各々に対して前記信号が立ち下がる場合の実効インダクタンスを求め、
前記第３の配線の各々に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の各々の実効インダクタンスを求める
各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用い、前記第１の配線により供給される前記第１の電源電圧が正側であり、前記第２の配線により供給される前記第２の電源電圧が負側であり、
前記各段階をコンピュータにより実行することを特徴とする電源ノイズ解析方法。
前記第３の配線を第１のグループの配線と第２のグループの配線とに分ける段階を更に含み、前記実効インダクタンスを求める段階は、
前記第１のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求め、
前記第２のグループに対して前記第１乃至第３の配線の各々の実効インダクタンスを求める
各段階を含むことを特徴とする請求項１記載の電源ノイズ解析方法。
複数の信号駆動回路と、前記複数の信号駆動回路に第１の電源電圧を供給する第１の配線と、前記複数の信号駆動回路に第２の電源電圧を供給する第２の配線と、前記複数の信号駆動回路により駆動される信号を伝搬する複数の第３の配線とを含むモデルを用い、コンピュータにより回路シミュレータを実行して電源ノイズ解析を行なうプログラムであって、
レイアウト情報から前記第１乃至第３の配線の自己インダクタンス及び相互インダクタンスを抽出し、
前記信号の駆動時に流れる電流経路を特定し、
前記特定された電流経路の各々を流れる電流量の相対的な大きさを特定し、
前記特定された電流経路及び前記特定された電流量の相対的な大きさの情報に基づいて前記自己インダクタンスと前記相互インダクタンスとを線形結合して合成することにより前記第１乃至第３の配線の各々について個別に実効インダクタンスを求め、
前記実効インダクタンスを含めた前記モデルを用いて回路シミュレータを実行する
各段階を含み、前記実効インダクタンスを求める段階は、
前記第１及び第３の配線の各々に対して前記信号が立ち上がる場合の実効インダクタンスを求め、
前記第２及び第３の配線の各々に対して前記信号が立ち下がる場合の実効インダクタンスを求め、
前記第３の配線の各々に対して求めた前記信号が立ち上がる場合の実効インダクタンスと前記信号が立ち下がる場合の実効インダクタンスとを合成して前記第３の配線の各々の実効インダクタンスを求める
各段階を含み、前記回路シミュレータを実行する段階は、前記第１の配線に対して求めた前記信号が立ち上がる場合の実効インダクタンスと、前記第２の配線に対して求めた前記信号が立ち下がる場合の実効インダクタンスと、前記第３の配線の前記合成して求めた実効インダクタンスとを含めた前記モデルを用い、前記第１の配線により供給される前記第１の電源電圧が正側であり、前記第２の配線により供給される前記第２の電源電圧が負側であり、
前記各段階をコンピュータに実行させることを特徴とする電源ノイズ解析プログラム。