CN106604550B - 一种线路阻抗调节方法和系统 - Google Patents

一种线路阻抗调节方法和系统 Download PDF

Info

Publication number
CN106604550B
CN106604550B CN201611168194.1A CN201611168194A CN106604550B CN 106604550 B CN106604550 B CN 106604550B CN 201611168194 A CN201611168194 A CN 201611168194A CN 106604550 B CN106604550 B CN 106604550B
Authority
CN
China
Prior art keywords
line
impedance
transmission
transmission line
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611168194.1A
Other languages
English (en)
Other versions
CN106604550A (zh
Inventor
孙龙
李永翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201611168194.1A priority Critical patent/CN106604550B/zh
Publication of CN106604550A publication Critical patent/CN106604550A/zh
Application granted granted Critical
Publication of CN106604550B publication Critical patent/CN106604550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces

Abstract

本发明提供了一种线路阻抗调节方法和系统，其中，该方法可以根据传输线路预传输信号的信号类型，确定与预传输信号的信号类型对应的至少两个目标测试阻抗，并利用仿真装置对每一个目标测试阻抗对应的布线模型进行仿真分析，根据仿真分析的结果，确定传输线路对应的线路阻抗。该方法考虑了传输线路中阻抗不连续点的存在，可以为每一类信号确定多个目标测试阻抗，并根据仿真分析，筛选出信号传输质量最好的目标测试阻抗作为传输线路的线路阻抗，与现有技术相比，该方法可以降低信号的反射强度，提高信号传输质量。

Description

一种线路阻抗调节方法和系统
技术领域
本发明涉及电子电路技术领域，特别涉及一种线路阻抗调节方法和系统。
背景技术
在某一频率下，信号在电路板上的发送端(如：CPU)和接收端(如：硬盘)之间进行传输，相对电路板上某一参考层，信号通过传输线路传输过程中所受的阻力称为阻抗。
不同种类的信号，对传输线路的阻抗要求也不同，例如，SAS信号阻抗要求为100ohm，PCIE信号阻抗要求为85ohm。在对传输线路的阻抗进行设计时，会力求所有节点的阻抗保持一致，例如，SAS信号从CPU输出，经过电容、连接器、线缆，直到硬盘，阻抗都保持在100ohm。
但是，由于实际情况的限制，传输线路上往往存在一个或多个阻抗不连续点。例如：SAS信号由CPU发出，经过100ohm的线路、100ohm电容、90ohm连接器、100ohm线缆以及100ohm线路传输到硬盘，由于线缆实际产生的阻抗值与阻抗要求存在差异，则90ohm连接器和100ohm线缆为该传输线路的阻抗不连续点。由于阻抗不连续点的存在，如果仅按照信号类型设置线路阻抗如为SAS信号设置100ohm的线路阻抗等，常常造成信号反射较强。
发明内容
本发明实施例提供了一种阻抗设计生成方法和系统，能够提高信号传输的质量。
一方面，本发明实施例提供了一种线路阻抗调节方法，预先为每一类信号匹配至少两个测试阻抗，还包括：
确定传输线路预传输信号的信号类型；
为所述预传输信号的信号类型确定至少两个目标测试阻抗；
针对每一个所述目标测试阻抗，执行：利用所述目标测试阻抗，为所述传输线路生成对应的布线模型；
利用仿真装置对每一个所述布线模型进行仿真分析；
根据仿真分析的结果，确定所述传输线路对应的线路阻抗。
优选地，
进一步包括：设置至少一种布线类型；
在所述为所述传输线路生成对应的布线模型之前，进一步包括：
在所述至少一种布线类型中，为所述传输线路选定目标布线类型；
所述为所述传输线路生成对应的布线模型，包括：
按照所述目标布线类型，为所述传输线路生成对应的布线模型。
优选地，
进一步包括：在传输线路所属主板上，选定第一参考层；
所述利用所述目标测试阻抗，按照所述目标布线类型，为所述传输线路生成对应的布线模型，包括：
当所述目标布线类型为单线布线时，根据下述第一计算公式，计算在主板中的每一层上预部署的单线传输线路的线宽；
按照所述单线布线和所述单线传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第一计算公式，包括：
其中，Wi表征在主板的第i层所述单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征所述目标测试阻抗，εr表征介电常数,T1表征所述单线传输线路的厚度。
优选地，
进一步包括：预先为每一类信号匹配一个差分线线距；并在传输线路所属主板上，选定第二参考层；
所述利用所述目标测试阻抗，按照所述目标布线类型，为所述传输线路生成对应的布线模型，包括：
当所述目标布线类型为差分线布线时，为所述预传输信号的信号类型确定目标差分线线距，利用所述目标测试阻抗，根据下述第二计算公式，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽；
按照所述差分线布线和所述每一条差分传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第二计算公式，包括：
其中，Wj表征在主板的第j层所述每一条差分传输线路的线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征所述目标测试阻抗，εr表征介电常数,T2表征所述每一条差分传输线路的厚度，D表征所述目标差分线线距。
优选地，
所述根据仿真分析的结果，确定所述传输线路对应的线路阻抗，包括：
获取每一个所述目标测试阻抗对应的仿真眼图；
对比各个所述仿真眼图的眼睛张开程度；
选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为所述传输线路对应的线路阻抗。
另一方面，本发明实施例提供了一种线路阻抗调节系统，包括：
布线装置，用于为每一类信号匹配至少两个测试阻抗；确定传输线路预传输信号的信号类型；为所述预传输信号的信号类型确定至少两个目标测试阻抗；针对每一个所述目标测试阻抗，执行：利用所述目标测试阻抗，为所述传输线路生成对应的布线模型；
仿真装置，用于对所述布线装置生成的每一个所述布线模型进行仿真分析；根据仿真分析的结果，确定所述传输线路对应的线路阻抗。
优选地，
所述布线装置，用于设置至少一种布线类型；在所述至少一种布线类型中，为所述传输线路选定目标布线类型；按照所述目标布线类型，为所述传输线路生成对应的布线模型。
优选地，
所述布线装置，用于在传输线路所属主板上，选定第一参考层；当所述目标布线类型为单线布线时，根据下述第一计算公式，计算在主板中的每一层上预部署的单线传输线路的线宽；按照所述单线布线和所述单线传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第一计算公式，包括：
其中，Wi表征在主板的第i层所述单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征所述目标测试阻抗，εr表征介电常数,T1表征所述单线传输线路的厚度。
优选地，
所述布线装置，用于预先为每一类信号匹配一个差分线线距；并在传输线路所属主板上，选定第二参考层；当所述目标布线类型为差分线布线时，为所述预传输信号的信号类型确定目标差分线线距，利用所述目标测试阻抗，根据下述第二计算公式，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽；
按照所述差分线布线和所述每一条差分传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第二计算公式，包括：
其中，Wj表征在主板的第j层所述每一条差分传输线路的线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征所述目标测试阻抗，εr表征介电常数,T2表征所述每一条差分传输线路的厚度，D表征所述目标差分线线距。
优选地，
所述仿真装置，用于获取每一个所述目标测试阻抗对应的仿真眼图；对比各个所述仿真眼图的眼睛张开程度；选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为所述传输线路对应的线路阻抗。
本发明实施例提供了一种线路阻抗调节方法和系统，该方法可以根据传输线路预传输信号的信号类型，确定与预传输信号的信号类型对应的至少两个目标测试阻抗，并利用仿真装置对每一个目标测试阻抗对应的布线模型进行仿真分析，根据仿真分析的结果，确定传输线路对应的线路阻抗。该方法考虑了传输线路中阻抗不连续点的存在，可以为每一类信号确定多个目标测试阻抗，并根据仿真分析，筛选出信号传输质量最好的目标测试阻抗作为传输线路的线路阻抗，与现有技术相比，该方法可以降低信号的反射强度，提高信号传输质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种线路阻抗调节方法流程图；
图2是本发明一个实施例提供的另一种线路阻抗调节方法流程图；
图3是本发明一个实施例提供的目标测试阻抗为100ohm对应的仿真眼图；
图4是本发明一个实施例提供的目标测试阻抗为90ohm对应的仿真眼图；
图5是本发明一个实施例提供的目标测试阻抗为85ohm对应的仿真眼图；
图6是本发明一个实施例提供的一种线路阻抗调节系统结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种线路阻抗调节方法，该方法可以包括以下步骤：
步骤101：预先为每一类信号匹配至少两个测试阻抗；
步骤102：确定传输线路预传输信号的信号类型；
步骤103：为预传输信号的信号类型确定至少两个目标测试阻抗；
步骤104：针对每一个目标测试阻抗，执行：利用目标测试阻抗，为传输线路生成对应的布线模型；
步骤105：利用仿真装置对每一个布线模型进行仿真分析；
步骤106：根据仿真分析的结果，确定传输线路对应的线路阻抗。
本发明实施例提供了一种线路阻抗调节方法，该方法可以根据传输线路预传输信号的信号类型，确定与预传输信号的信号类型对应的至少两个目标测试阻抗，并利用仿真装置对每一个目标测试阻抗对应的布线模型进行仿真分析，根据仿真分析的结果，确定传输线路对应的线路阻抗。该方法考虑了传输线路中阻抗不连续点的存在，可以为每一类信号确定多个目标测试阻抗，并根据仿真分析，筛选出信号传输质量最好的目标测试阻抗作为传输线路的线路阻抗，与现有技术相比，该方法可以降低信号的反射强度，提高信号传输质量。
在本发明的一个实施例中，为了给传输线路提供不同的布线选择，优化信号的传输质量，该方法还包括：设置至少一种布线类型；在步骤104之前，还包括：在至少一种布线类型中，为传输线路选定目标布线类型；为传输线路生成对应的布线模型，包括：按照目标布线类型，为传输线路生成对应的布线模型。
布线类型至少可以包括：单线布线和差分线布线。单线布线是相对于差分线布线而言的。单线布线与单端信号相对应，在单线布线中，信号由一个参考端和一个信号端构成，参考端一般为地端；拆分布线与差分信号相对应，在差分布线中，将单端信号进行差分变换，输出两个信号，一个和原信号同相，一个和原信号反相。
差分线布线使传输的信号有较强的抗共模干扰能力，适合较长距离传输。但是，若电路板的面积非常紧张，单线布线可以只有一根信号线，地线走地平面，而差分线布线一定要走两根等长、等宽、紧密靠近、且在同一层面的线。这样的情况常常发生在芯片的管脚间距很小，以至于只能穿过一根走线的情况下。
需要说明的是，用于单线布线和差分线布线的线可以是微带线，也可以是带状线。以下实施例中，以微带线为例，进行说明。其中，微带线是一根带状信号线，与地平面之间用一种电介质隔离开，一面是电介质，一面是空气，因此，传输速度很快，利于走对速度要求高的信号；带状线是一条置于两层导电平面之间的电介质中间的铜带线，因为两边都有电源或者底层，所以阻抗容易控制，同时屏蔽较好，但是信号速度慢一些。
在本发明的一个实施例中，为了生成与单线布线相对应的布线模型，该方法还包括：在传输线路所属主板上，选定第一参考层；步骤104还包括：当目标布线类型为单线布线时，根据下述式(1)，计算在主板中的每一层上预部署的单线传输线路的线宽；按照单线布线和单线传输线路的线宽，为传输线路生成对应的布线模型；
其中，Wi表征在主板的第i层单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征目标测试阻抗，εr表征介电常数,T1表征单线传输线路的厚度。
在传输线路所属主板上，信号可能在多个信号层进行传输。例如，目标测试阻抗为100ohm，当前使用主板是8层板，4个接地层，4个走线层，从顶层到底层分别为：走线层1、接地层1、接地层2、走线层2、走线层3、接地层3、接地层4、走线层4。将接地层1作为第一参考层，当计算走线层1对应的单线传输线路的线宽时，确定走线层1到第一参考层的距离H1＝4，介电常数εr＝4，单线传输线路的厚度T1＝1.2，则走线层1对应的单线传输线路的线宽为第一参考层一般为距离走线层最近的接地层。以此类推，可以计算出走线层2、走线层3、走线层4对应的单线传输线路的线宽。根据单线传输线路的线宽和单线布线，生成传输线路对应的布线模型。
在本发明的一个实施例中，为了生成与差分线布线相对应的布线模型，该方法还包括：预先为每一类信号匹配一个差分线线距；并在传输线路所属主板上，选定第二参考层；步骤104还包括：当目标布线类型为差分线布线时，为预传输信号的信号类型确定目标差分线线距，利用目标测试阻抗，根据下述式(2)，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽；按照差分线布线和每一条差分传输线路的线宽，为传输线路生成对应的布线模型；
其中，Wj表征在主板的第j层每一条差分传输线路的线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征目标测试阻抗，εr表征介电常数,T2表征每一条差分传输线路的厚度，D表征目标差分线线距。
当信号通过差分线进行传输时，在电路板上的不同信号层中，差分线线距保持不变，为每一类信号匹配相应的差分线线距，例如，LVDS信号，差分线线距6mil；USB信号，差分线线距6mil；HDMI信号，差分线线距7mil。当预传输信号为LVDS信号时，确定目标差分线线距为6mil。
在本实施例中，差分线中两条差分传输线路在相同的信号层，则差分线线宽与单线传输线路的线宽的计算方法类似。例如，确定预传输信号为USB信号，目标测试阻抗为100ohm，确定走线层1到第二参考层的距离H1＝4，介电常数εr＝4，每一条差分传输线路的厚度T2＝1.2，目标差分线线距D＝6mil，代入式(2)，得到在主板的第1层传输线路对应的差分线线宽 以此类推，可以计算USB信号在不同走线层的差分线线宽，根据差分线布线和每一条差分传输线路的线宽，为传输线路生成对应的布线模型。
需要说明的是，差分线路中每一条差分传输线路的线宽的相同的。
在本发明的一个实施例中，为了在不同的仿真分析的结果中，筛选出信号传输质量较优的目标测试阻抗作为传输线路对应的线路阻抗，步骤106包括：获取每一个目标测试阻抗对应的仿真眼图；对比各个仿真眼图的眼睛张开程度；选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为传输线路对应的线路阻抗。
眼图是一系列数字信号在示波器上累积而显示的图形，它包含了丰富的信息，从眼图上可以确定码间串扰和噪声的影响，体现了数字信号整体的特征，因而眼图分析是高速互连系统信号完整性分析的核心。
仿真眼图中眼睛张开程度包含两个方面的内容：眼高和眼宽。其中，眼宽反应信号的总抖动，眼高反应信噪比。当眼高、眼宽对应的值最大时，对应眼睛张开程度最大。例如，仿真眼图A中，眼高200mV，眼宽50pS，仿真眼图B中，眼高210mV，眼宽55pS，则仿真眼图B对应的目标测试阻抗为传输线路对应的线路阻抗。
如图2所示，本发明实施例以预传输信号X的信号类型为SAS信号为例，对线路阻抗调节方法进行详细的说明，该方法包括以下步骤：
步骤201：为每一类信号匹配三个测试阻抗，设置两种布线类型。
SAS信号对应的测试阻抗为85ohm、90ohm、100ohm，DDR4信号对应的测试阻抗为80ohm、95ohm、100ohm，LVDS信号对应的测试阻抗为85ohm、95ohm、100ohm，USB信号对应的测试阻抗为90ohm、95ohm、100ohm。
需要说明的是，信号的类型不仅限于本实施例中提到的几种，还可以包括：HDMI信号、PCIE Gen3信号等。每一类信号匹配的测试阻抗的数量也不是固定的，但至少为两个。
布线类型至少可以包括：单线布线和差分线布线。差分线布线使传输的信号有较强的抗共模干扰能力，适合较长距离传输。但是，若电路板的面积非常紧张，单线布线可以只有一根信号线，地线走地平面，而差分线布线一定要走两根等长、等宽、紧密靠近、且在同一层面的线。
在本实施例中，设置两种布线类型：单线布线和差分线布线。
步骤202：确定传输线路预传输信号的信号类型。
确定预传输信号X的信号类型为SAS信号。
步骤203：为预传输信号的信号类型确定三个目标测试阻抗。
在步骤201中，SAS信号对应的测试阻抗为85ohm、90ohm、100ohm，在这三个测试阻抗中，确定85ohm、90ohm、100ohm为目标测试阻抗。需要说明的是，目标测试阻抗的数量至少为两个，但是不能大于测试阻抗的数量。
步骤204：在两种布线类型中，为传输线路选定目标布线类型，当目标布线类型为单线布线时，执行步骤205，目标布线类型为差分线布线时，执行步骤207。
在单线布线和差分线布线中，选定目标布线类型，当目标布线类型为单线布线时，执行步骤205，目标布线类型为差分线布线时，执行步骤207。
步骤205：在传输线路所属主板上，选定第一参考层。
传输线路所属主板为8层板，4个接地层，4个走线层，从顶层到底层分别为：走线层1、接地层1、接地层2、走线层2、走线层3、接地层3、接地层4、走线层4。将接地层1作为第一参考层。
步骤206：针对每一个目标测试阻抗，计算在主板中的每一层上预部署的单线传输线路的线宽，按照单线布线和单线传输线路的线宽，为传输线路生成对应的布线模型，执行步骤209。
针对每一个目标测试阻抗，利用式(1)计算单线传输线路的线宽。以目标测试阻抗100ohm为例，确定走线层1到第一参考层的距离H1＝4，介电常数εr＝4，单线传输线路的厚度T1＝1.2，则走线层1对应的单线传输线路的线宽为以此类推，计算目标测试阻抗为85ohm、90ohm时，对应的单线传输线路的线宽。
其中，Wi表征在主板的第i层传输线路对应的单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征目标测试阻抗，εr表征介电常数,T1表征单线传输线路的厚度。
需要说明的是，εr、T1与布线使用的材料特性有关，对于同一种材料，例如，铜线，εr、T1视为常数。
按照单线布线和单线传输线路的线宽，为传输线路生成对应的布线模型，该布线文件可以为文件的形式，用于仿真装置利用该文件进行仿真分析。
步骤207：为每一类信号匹配一个差分线线距，并在传输线路所属主板上，选定第二参考层。
当信号通过差分线进行传输时，在电路板上的不同信号层中，差分线线距保持不变。为步骤201中的每一类信号匹配一个差分线线距，例如，SAS信号对应差分线线距6mil，DDR4信号对应差分线线距7mil，LVDS信号对应差分线线距6mil，USB信号对应差分线线距6mil。
使用步骤205中提到的主板，将接地层1作为第二参考层。
步骤208：针对每一个目标测试阻抗，为预传输信号的信号类型确定目标差分线线距，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽，按照差分线布线和每一条差分传输线路的线宽，为传输线路生成对应的布线模型。
针对每一个目标测试阻抗，预传输信号的信号类型为SAS信号，确定目标差分线线距为6mil。利用式(2)计算差分线线宽。确定走线层1到第二参考层的距离H1＝4，介电常数εr＝4，每一条差分传输线路的厚度T2＝1.2，目标差分线线距D＝6mil，代入式(2)，得到在主板的第1层传输线路对应的差分线线宽以此类推，计算目标测试阻抗为85ohm、90ohm时，对应的差分线线宽。
其中，Wj表征在主板的第j层传输线路对应的差分线线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征目标测试阻抗，εr表征介电常数,T2表征每一条差分传输线路的厚度，D表征目标差分线线距。
需要说明的是，εr、T2与布线使用的材料特性有关，对于同一种材料，例如，铜线，εr、T2视为常数。
按照差分线布线和差分线线宽，为传输线路生成对应的布线模型，该布线模型应为仿真装置识别的文件类型，以使仿真装置能够对其进行仿真分析。
步骤209：利用仿真装置对每一个布线模型进行仿真分析。
该仿真装置一般为仿真软件，例如，高频结构仿真软件。仿真装置可以根据布线模型输出对应的仿真眼图。
步骤210：获取每一个目标测试阻抗对应的仿真眼图。
获取目标测试阻抗85ohm、90ohm和100ohm对应的仿真眼图。
步骤211：对比各个仿真眼图的眼睛张开程度，选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为传输线路对应的线路阻抗。
如图3、图4和图5所示，是目标测试阻抗为100ohm、90ohm和85ohm对应的仿真眼图。表1是不同目标测试阻抗下，眼高和眼宽的数据。
表1：
通过对比可以发现，目标测试阻抗为90ohm时，对应的眼高、眼宽的值最大，即眼睛的张开程度最大。因此，传输线路对应的线路阻抗为90ohm。
如图6所示，本发明实施例提供了一种线路阻抗调节系统，包括：布线装置601，用于为每一类信号匹配至少两个测试阻抗；确定传输线路预传输信号的信号类型；为预传输信号的信号类型确定至少两个目标测试阻抗；针对每一个目标测试阻抗，执行：利用目标测试阻抗，为传输线路生成对应的布线模型；仿真装置602，用于对布线装置601生成的每一个布线模型进行仿真分析；根据仿真分析的结果，确定传输线路对应的线路阻抗。
在本发明的一个实施例中，为了给传输线路提供不同的布线选择，布线装置601，用于设置至少一种布线类型；在至少一种布线类型中，为传输线路选定目标布线类型；按照目标布线类型，为传输线路生成对应的布线模型。
在本发明的一个实施例中，布线装置601，用于在传输线路所属主板上，选定第一参考层；当目标布线类型为单线布线时，根据下述第一计算公式，计算在主板中的每一层上预部署的单线传输线路的线宽；按照单线布线和单线传输线路的线宽，为传输线路生成对应的布线模型；
第一计算公式，包括：
其中，Wi表征在主板的第i层单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征目标测试阻抗，εr表征介电常数,T1表征单线传输线路的厚度。
在本发明的一个实施例中，布线装置601，用于预先为每一类信号匹配一个差分线线距；并在传输线路所属主板上，选定第二参考层；当目标布线类型为差分线布线时，为预传输信号的信号类型确定目标差分线线距，利用目标测试阻抗，根据下述第二计算公式，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽；按照差分线布线和每一条差分传输线路的线宽，为传输线路生成对应的布线模型；
第二计算公式，包括：
其中，Wj表征在主板的第j层每一条差分传输线路的线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征目标测试阻抗，εr表征介电常数,T2表征每一条差分传输线路的厚度，D表征目标差分线线距。
在本发明的一个实施例中，仿真装置602，用于获取每一个目标测试阻抗对应的仿真眼图；对比各个仿真眼图的眼睛张开程度；选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为传输线路对应的线路阻抗。
综上，本发明各个实施例至少具有如下效果：
1、本发明实施例中，根据传输线路预传输信号的信号类型，确定与预传输信号的信号类型对应的至少两个目标测试阻抗，并利用仿真装置对每一个目标测试阻抗对应的布线模型进行仿真分析，根据仿真分析的结果，确定传输线路对应的线路阻抗。该方法考虑了传输线路中阻抗不连续点的存在，可以为每一类信号确定多个目标测试阻抗，并根据仿真分析，筛选出信号传输质量最好的目标测试阻抗作为传输线路的线路阻抗，与现有技术相比，该方法可以降低信号的反射强度，提高信号传输质量。
2、在本发明实施例中，可以选择不同的布线类型，布线类型包括：单线布线和差分线布线，差分线布线使传输的信号有较强的抗共模干扰能力，适合较长距离传输。但是，若电路板的面积非常紧张，单线布线可以只有一根信号线，地线走地平面，而差分线布线一定要走两根等长、等宽、紧密靠近、且在同一层面的线。
3、在本发明实施例中，可以利用仿真装置对布线模型进行仿真分析，获得仿真眼图，对仿真眼图中眼睛张开程度进行对比，将眼高、眼宽最大的仿真眼图对应的目标测试阻抗作为线路阻抗。该分析方法直观、易于操作。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (6)

1.一种线路阻抗调节方法，其特征在于，预先为每一类信号匹配至少两个测试阻抗，还包括：
确定传输线路预传输信号的信号类型；
为所述预传输信号的信号类型确定至少两个目标测试阻抗；
针对每一个所述目标测试阻抗，执行：利用所述目标测试阻抗，为所述传输线路生成对应的布线模型；
利用仿真装置对每一个所述布线模型进行仿真分析；
根据仿真分析的结果，确定所述传输线路对应的线路阻抗；
进一步包括：设置至少一种布线类型；
在所述为所述传输线路生成对应的布线模型之前，进一步包括：
在所述至少一种布线类型中，为所述传输线路选定目标布线类型；
所述为所述传输线路生成对应的布线模型，包括：
按照所述目标布线类型，为所述传输线路生成对应的布线模型；
进一步包括：在传输线路所属主板上，选定第一参考层；
所述利用所述目标测试阻抗，按照所述目标布线类型，为所述传输线路生成对应的布线模型，包括：
当所述目标布线类型为单线布线时，根据下述第一计算公式，计算在主板中的每一层上预部署的单线传输线路的线宽；
按照所述单线布线和所述单线传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第一计算公式，包括：
其中，Wi表征在主板的第i层所述单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征所述目标测试阻抗，εr表征介电常数，T1表征所述单线传输线路的厚度。
2.根据权利要求1所述的方法，其特征在于，
进一步包括：预先为每一类信号匹配一个差分线线距；并在传输线路所属主板上，选定第二参考层；
所述利用所述目标测试阻抗，按照所述目标布线类型，为所述传输线路生成对应的布线模型，包括：
当所述目标布线类型为差分线布线时，为所述预传输信号的信号类型确定目标差分线线距，利用所述目标测试阻抗，根据下述第二计算公式，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽；
按照所述差分线布线和所述每一条差分传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第二计算公式，包括：
其中，Wj表征在主板的第j层所述每一条差分传输线路的线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征所述目标测试阻抗，εr表征介电常数，T2表征所述每一条差分传输线路的厚度，D表征所述目标差分线线距。
3.根据权利要求1-2任一所述的方法，其特征在于，
所述根据仿真分析的结果，确定所述传输线路对应的线路阻抗，包括：
获取每一个所述目标测试阻抗对应的仿真眼图；
对比各个所述仿真眼图的眼睛张开程度；
选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为所述传输线路对应的线路阻抗。
4.一种线路阻抗调节系统，其特征在于，包括：
布线装置，用于为每一类信号匹配至少两个测试阻抗；确定传输线路预传输信号的信号类型；为所述预传输信号的信号类型确定至少两个目标测试阻抗；针对每一个所述目标测试阻抗，执行：利用所述目标测试阻抗，为所述传输线路生成对应的布线模型；
仿真装置，用于对所述布线装置生成的每一个所述布线模型进行仿真分析；根据仿真分析的结果，确定所述传输线路对应的线路阻抗；
所述布线装置，用于设置至少一种布线类型；在所述至少一种布线类型中，为所述传输线路选定目标布线类型；按照所述目标布线类型，为所述传输线路生成对应的布线模型；
所述布线装置，用于在传输线路所属主板上，选定第一参考层；当所述目标布线类型为单线布线时，根据下述第一计算公式，计算在主板中的每一层上预部署的单线传输线路的线宽；按照所述单线布线和所述单线传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第一计算公式，包括：
其中，Wi表征在主板的第i层所述单线传输线路的线宽，Hi表征主板的第i层到第一参考层的距离，Z0表征所述目标测试阻抗，εr表征介电常数，T1表征所述单线传输线路的厚度。
5.根据权利要求4所述的线路阻抗调节系统，其特征在于，
所述布线装置，用于为每一类信号匹配一个差分线线距；并在传输线路所属主板上，选定第二参考层；当所述目标布线类型为差分线布线时，为所述预传输信号的信号类型确定目标差分线线距，利用所述目标测试阻抗，根据下述第二计算公式，计算在主板中的每一层上预部署的差分线路中每一条差分传输线路的线宽；
按照所述差分线布线和所述每一条差分传输线路的线宽，为所述传输线路生成对应的布线模型；
所述第二计算公式，包括：
其中，Wj表征在主板的第j层所述每一条差分传输线路的线宽，Hj表征主板的第j层到第二参考层的距离，Z1表征所述目标测试阻抗，εr表征介电常数，T2表征所述每一条差分传输线路的厚度，D表征所述目标差分线线距。
6.根据权利要求4-5任一所述的线路阻抗调节系统，其特征在于，
所述仿真装置，用于获取每一个所述目标测试阻抗对应的仿真眼图；对比各个所述仿真眼图的眼睛张开程度；选定眼睛张开程度最大的仿真眼图对应的目标测试阻抗为所述传输线路对应的线路阻抗。
CN201611168194.1A 2016-12-16 2016-12-16 一种线路阻抗调节方法和系统 Active CN106604550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611168194.1A CN106604550B (zh) 2016-12-16 2016-12-16 一种线路阻抗调节方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611168194.1A CN106604550B (zh) 2016-12-16 2016-12-16 一种线路阻抗调节方法和系统

Publications (2)

Publication Number Publication Date
CN106604550A CN106604550A (zh) 2017-04-26
CN106604550B true CN106604550B (zh) 2018-10-09

Family

ID=58600895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611168194.1A Active CN106604550B (zh) 2016-12-16 2016-12-16 一种线路阻抗调节方法和系统

Country Status (1)

Country Link
CN (1) CN106604550B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107072056B (zh) * 2017-05-31 2019-09-27 郑州云海信息技术有限公司 一种优化pcie连接器区域信号质量的设计方法
CN107094349B (zh) * 2017-06-20 2019-08-27 广州兴森快捷电路科技有限公司 印制电路板及其制作方法
CN107396541B (zh) * 2017-08-30 2019-05-10 郑州云海信息技术有限公司 一种优化视频信号线阻抗匹配的方法
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法
CN112017581B (zh) 2020-09-03 2022-02-22 Tcl华星光电技术有限公司 差分信号接口及采用该差分信号接口的显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606012B2 (en) * 2001-04-03 2003-08-12 Sun Microsystems, Inc. Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure
US7271681B2 (en) * 2005-07-08 2007-09-18 International Business Machines Corporation Clearance hole size adjustment for impedance control in multilayer electronic packaging and printed circuit boards
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN104470212A (zh) * 2013-09-25 2015-03-25 珠海方正科技高密电子有限公司 一种电路板阻抗线补偿方法及装置
CN106202824A (zh) * 2016-07-28 2016-12-07 浪潮电子信息产业股份有限公司 一种pcie链路中走线阻抗的确定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606012B2 (en) * 2001-04-03 2003-08-12 Sun Microsystems, Inc. Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure
US7271681B2 (en) * 2005-07-08 2007-09-18 International Business Machines Corporation Clearance hole size adjustment for impedance control in multilayer electronic packaging and printed circuit boards
CN104470212A (zh) * 2013-09-25 2015-03-25 珠海方正科技高密电子有限公司 一种电路板阻抗线补偿方法及装置
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN106202824A (zh) * 2016-07-28 2016-12-07 浪潮电子信息产业股份有限公司 一种pcie链路中走线阻抗的确定方法

Also Published As

Publication number Publication date
CN106604550A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN106604550B (zh) 一种线路阻抗调节方法和系统
US20080264673A1 (en) Differential signal layout printed circuit board
CN101755389B (zh) 信号传输装置以及方法
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
CN110765723A (zh) 一种基于bp神经网络的走线建模优化方法和装置
Han et al. Modeling on-board via stubs and traces in high-speed channels for achieving higher data bandwidth
CN110728108A (zh) 一种超高速SerDes电路系统参数配置方法
Bogatin Bogatin’s practical guide to transmission line design and characterization for signal integrity applications
US20040103383A1 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
TW201300802A (zh) 印刷電路板之訊號群延遲分析系統及方法
US8104013B2 (en) Design method of semiconductor package substrate to cancel a reflected wave
CN112286744A (zh) 一种中央处理器物理信号电气特性测试装置、系统及方法
Shu et al. DC blocking capacitor design and optimization for high speed signalling
Katzier et al. SPICE-models for high-pincount board connectors
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation
CN110162819A (zh) 一种基于改进型系统法的电磁兼容分析方法
Beyene et al. Design, modeling, and hardware correlation of a 3.2 Gb/s/pair memory channel
Matsuoka et al. High signal integrity transmission line using microchip capacitors and its design methodology
CN104280639A (zh) 一种高速视频总线连接器的测试装置及测试方法
Gu et al. Efficient parametric modeling and analysis for backplane channel characterization
Zhang et al. System level simulation solutions for high-speed channels-Package and PCB interface
CN107478868A (zh) 一种实现不同延时功能的信号测试板及其设计方法
CN214278926U (zh) 一种中央处理器物理信号电气特性测试装置及系统
Orekhov et al. Signal integrity analysis and Peripheral Component Interconnect Express backplane link compliance assessment
Shu et al. Dual-striplines design optimizations for minimum crosstalk

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant