CN110162819A - 一种基于改进型系统法的电磁兼容分析方法 - Google Patents
一种基于改进型系统法的电磁兼容分析方法 Download PDFInfo
- Publication number
- CN110162819A CN110162819A CN201811416285.1A CN201811416285A CN110162819A CN 110162819 A CN110162819 A CN 110162819A CN 201811416285 A CN201811416285 A CN 201811416285A CN 110162819 A CN110162819 A CN 110162819A
- Authority
- CN
- China
- Prior art keywords
- emc
- module
- analysis
- route
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000005457 optimization Methods 0.000 claims abstract description 13
- 238000004088 simulation Methods 0.000 claims description 19
- 230000006872 improvement Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 235000013399 edible fruits Nutrition 0.000 claims 1
- 230000003313 weakening effect Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 19
- 238000012827 research and development Methods 0.000 abstract description 7
- 238000005094 computer simulation Methods 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 12
- 238000013459 approach Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000011514 reflex Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007728 cost analysis Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004836 empirical method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000012857 repacking Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种基于改进型系统法的电磁兼容分析方法，该方法适用于多数电子电路的设计。所提出的一种基于改进型系统法的电磁兼容分析方法，首先，在EMC优化前对系统各类模块、线路进行归类，其次，结合EMC设计经验和原则进行分析与优化，再次，对敏感模块和信号完整性要求较高的模块建模，通过理论分析确定最优的方法改善系统EMC性能，最后，通过计算机仿真检验各模块EMC问题的解决情况。本发明可以在有效改善系统EMC性能的前提下，极大地缩短研发周期，降低研发成本。
Description
技术领域
本发明属于自动化测试领域，是一种基于改进型系统法的电磁兼容分 析方法。
背景技术
电磁兼容(Electromagnetic Compatibility，简称EMC)的定义是设备(分 系统、系统)在共同的电磁环境中一起执行各自功能的共存状态，即该设 备不会由于受到处于同一电磁环境中其他设备的电磁发射导致或遭受不允 许的降级；它也不会使同一电磁环境中其他设备(系统、分系统)因受其 电磁发射而导致或遭受不允许的降级。EMC主要包括EMS(电磁敏感度) 和EMI(电磁干扰)。
当前解决系统EMC问题最有效的方法即是从最底层的集成电路板级 开始，分析电路各模块、器件、走线等参数，通过分析和优化提升EMC性 能。文献[赵阳.电磁兼容工程入门教程[M].北京：机械工业出版社.2009.]总 结概括了三种电磁兼容分析方法：问题解决法，规范法，系统法。
问题解决法：按照常规设计建立系统，对设计出的系统和设备进行电 磁兼容性测试，然后对发现的电磁兼容性问题进行解决。
规范法：规范法是根据电磁兼容性标准(国家标准或军用标准)规定 的极值确定各项指标要求，使得组成系统的各个部分均符合标准所确定的 各项指标，并按照标准所规定的方法检验各项指标与规定极值的一致性。
系统法：系统法是在系统或设备的设计阶段对每一个可能产生电磁兼 容性问题的器件、模块以及线路建立数学模型，通过理论分析和计算机仿 真来对电磁兼容性问题进行预测和控制。
采用问题解决法电磁兼容性问题在一定程度上可以解决，但是问题解 决法是在系统设计完成以后进行的，电磁兼容问题的解决可能涉及大量的 拆卸、改进、以及部分模块结构的重新设计，对于集成电路甚至可能破坏 改装或重新设计生产，这种方法带有一定冒险性，而且引入了系统可靠性 的新问题。
文献[田建学.机载设备电磁兼容设计与实施[M].北京：国防工业出版 社.2010.]和文献[区健昌.电子设备的电磁兼容性设计理论与实践[M].北 京：电子工业出版社.2010.]对EMC的解决和产品研发过程的费效比进行了 分析研究，指出系统、设备在研发过程中设计初期采取有效措施对EMC问 题进行解决能有获得最高的费效比，而若等产品研发出来再去解决EMC问 题，往往会增加带来技术难度和研发成本，同时会引入新的问题(安全性、 可靠性等)。
将EMC问题解决于对系统设计阶段可获得较好费效同时也能降低系 统EMC优化成本。因此，采用问题法去解决EMC问题在时序仿真测试系 统的设计与优化过程中并不适宜。
规范法针对标准极值提出的指标对每个系统、模块进行试验验证，这 种方法具有一定预见性，但是有可能对于电磁兼容性问题进行过度分析和 设计，这种方法同时也会增加设计成本和周期。
系统法从设计阶段进行分析预测，利用计算机对各个模块进行仿真， 为整个系统、设备满足电磁兼容性测试打下基础，这种方法通常在正式产 品完成之前解决了90％的电磁兼容性问题[Dhia S B,Ramdani M,Sicard E. Electromagnetic Compatibility ofIntegrated Circuits:Techniques for low emission and susceptibility[M].Springer-verlag NewYork,Inc,2005.]。
综上，系统法对于时序仿真测试系统设计具有较大的优势。利用建模 思想和仿真手段优化改进系统可以较好的解决EMC问题，但由于系统法的 核心是对系统的每一个可能产生EMC问题的器件、模块以及线路进行理论 分析和建模，这势必加大了系统设计工作量。对于一些EMC问题较小而模 型较为复杂的模块、线路，改进后和改进前EMC影响差别不大，对系统整 体系能影响较小，但耗费时间和精力较大。由此可见，目前还没有一种即 可提高系统性能，改善系统EMC问题，同时也可以缩短系统的研发周期和 研发成本的电磁兼容分析方法
发明内容
本发明的一种基于改进型系统法的电磁兼容分析方法，目的是在进行 PCB设计时对系统的PCB布局走线进行EMC分析，提高系统的EMC性能， 降低其辐射干扰强度，增强系统的抗干扰能力。
本发明提供了一种基于改进型系统法的电磁兼容分析方法，包括：
步骤一、板卡功能分区。板卡功能分区的目的是实现不同电路模块间 的隔离，减弱相互间的电磁干扰，使得EMC问题得到抑制，也可以最小化 信号线的长度、布线长度和产生的天线效应，简化布局和布线工作量。
步骤二、EMC问题模块分类。将系统存在EMC问题的模块分为X、 Y两大类，X类主要为EMC问题较小且通过优化处理对EMC性能改善不 明显以及EMC问题较为常见的模块和线路；Y类主要为EMC问题较为明 显的模块和线路，可能会对系统内器件、走线或者系统外其他系统设备造 成干扰。
步骤三、Y类模块的EMC问题处置。通过对Y类模块仿真分析确定 其EMC性能好坏，对于EMC性能较差的模块、线路进行建模，采用理论 分析和计算进行优化，将处理后的模块、线路再次进行仿真分析，检验优 化后的EMC问题是否解决，EMC性能的改善情况。
步骤四、全局仿真。对系统的整个PCB布局走线进行全局仿真，通过 生成的仿真报告观看其仿真结果，对EMC性能差的模块重返流程进行针对 性的改进，直至系统各模块、线路的EMC问题得到解决。
其特征在于：
(1)将EMC分析的经验、原则与系统法的建模、仿真思想相结合， EMC优化前对存有EMC问题的各类模块、线路进行归类，对不同类别模 型、线路采用不同的优化处理方法。
(2)通过模块分类，对EMC问题敏感模块进行模型建立和理论分析， 并对其存在的EMC问题进行仿真分析，通过布局布线、更改封装等措施优 化处理
(3)对于模块、线路中常见的EMC问题，通过经验法和一些EMC设 计原则进行处理，结合仿真分析检验其EMC性能
(4)对于EMC问题存在较小且优化后性能改善不明显的模块，直接 通过计算机仿真检验其EMC性能。
本发明的优势是：
不用对系统所有存在EMC问题的模块、线路一一建模，只对敏感模块 和信号完整性要求较高的模块建模，在保证提高系统性能的前提下极大地 缩短了研发周期，降低了研发成本。
附图说明
图1本发明的一种改进型系统法的电容分析方法工作流程图；
图2本发明的基于C/S和B/S的混合测试架构示意图；
图3本发明的一种通用化运载火箭测试系统软件体系结构框架图；
图4本发明的一种通用化运载火箭测试系统软件体系结构的RTS运行 服务体系结构图；
图5本发明的USB 3.0差分线拓扑结构图；
图6本发明的五种线宽与线间距组合分析图；
图7本发明的一种串扰分析模型图；
图8(a)本发明线间距20mil的串扰仿真图；
图8(b)本发明线间距10mil的串扰仿真图；
图9本发明的一种阻抗匹配参数图；
图10(a)本发明阻抗匹配前的信号反射仿真图；
图10(b)本发明的按照图9参数进行阻抗匹配后的信号反射仿真图；
图11本发明优化处理后所得的最终USB3.0数据传输板图；
图12本发明优化处理后所得的最终FPGA信号处理板图。
具体实施方式
结合附图对本发明的一种基于改进型系统法的电磁兼容分析方法做进 一步详细描述。
图1为本发明的一种改进型系统法的电磁兼容分析方法工作流程图。 通过原理图的绘制完成总体设计，然后进行功能分区，确定系统电路板构 成、电路板层叠结构等，最后进行PCB布局布线。以下以时序仿真测试系 统为例，详细说明本发明的实施方式。
步骤一、板卡功能分区
时序仿真测试系统涉及高速电路USB 3.0控制芯片和逻辑芯片FPGA， 这两种芯片外围电路较多，同时系统既有数字电路，也包含模拟电路，因 此设计时通过两块板卡来实现。时序仿真测试系统的功能分区即是对两块 板卡的功能分区。具有USB 3.0控制芯片的板卡为板卡A，具有FPGA逻 辑芯片的板卡为板卡B。板卡A的功能分区图如图2所示，板卡B的功能 分区图如图3所示。根据板卡A和板卡B的功能分区，按照PCB布局布线 要求对两块板卡进行布局布线。布局布线前应当确定板卡层叠参数，时序 仿真测试系统采用0.5盎司(即厚度为0.709mil)进行布局布线，板卡为四 层板，从上到下依次为：顶层，地层，电源层，底层。
步骤二、EMC问题模块分类
板卡A和板卡B的层叠设置相同，通过板卡A和板卡B的分析，将 EMC问题典型的模块电路进行归类处理，根据EMC问题的大小、解决难 易将其分为X类和Y类进行处理。X类的特点是EMC问题较小或者通过 EMC设计的方法措施以及一些经验原则就可以改善其EMC性能，其处理 方法不作为本发明的内容；Y类的特点是EMC问题较为明显突出，采用传 统的方法或者布局布线原则不能很好改善EMC性能，其处理方法是本发明 重点解决的问题。时序仿真测试系统中典型的X、Y类别的模块线路如图4 所示。
步骤三、Y类模块的EMC问题处置
(1)差分线对走线
时序仿真测试系统与PC通信的USB 3.0接口为全双工通信接口，向下 兼容USB2.0规范。接口有USB 2.0差分线对和USB 3.0差分线对。采用差 分线对进行数据传输，可避免地弹现象，差分线对间磁通相互抵消可以降 低EMI辐射。因此，差分线在走线时采用合理的布线参数，可同时提高数 据传输可靠性和系统的EMC性能。
USB 3.0 Super-speed(超速模式)采用SDP(STP，Twinax)信号线， 其差分阻抗为90±欧姆。时序仿真系统以接收端差分线USB3_RX+和 USB3_RX-为例进行信号完整性分析。
时序仿真系统采用USB 3.0 Micro Type B贴片式接插件，差分线对建模 按微带线进行分析。USB 3.0的差分线的拓扑结构如图5所示。图5中T为 走线高度，H为层叠高度，W为线宽，D为线间距。
假设RX+电压、电流、阻抗分别为V1、I1、Z11，RX-对应的电压、电流、 阻抗为V2、I2、Z22，则有：
Z12、Z21表示RX+与RX-差分对线间耦合阻抗，故有：
按照差分线走线要求，PCB布线时差分线长、宽、厚度一致，阻抗相 等，则有可以得出差分线特征阻抗Z耦合和线间耦合阻抗Z线：
差模阻抗的计算公式：
Z差模＝2(Z线-Z耦合)＝2Z线(1-k) (4)
由此可得，差分线对在特征阻抗恒定的情况下，其奇模阻抗、差模阻 抗、共模阻抗主要由耦合系数L决定。
微带线差分线R+与R-间差模阻抗为：
一个微波传送带的阻抗为：
由式(5)和式(6)可得：
若PCB制版铜箔厚度采用0.5盎司(T＝0.709mil)，介电常数εr＝4.3， 要将走线阻抗Z线匹配USB 3.0 Super-speed传输线差分阻抗90欧姆，将参 数带入式(7)得到W、H、D的关系：
式(8)即为不同层叠高H下线宽W和线间距D的关系。
由式(8)可知，要将阻抗匹配到90欧姆，介电常数εr和走线高度T恒 定，当板层厚度增加，线宽W和线间距D趋向于线性关系，为了便于调节 线宽和线间距，匹配板卡其余部分阻抗线，选择H＝10mil厚度的W、D曲 线进行分析，对应参数图6所示。
结合Micro Type B贴片接插件与CYUSB3014硬件封装图的管脚间距、 引脚宽度，最后选择W＝18.4mil，D＝12.0mil作为系统差分线的线宽和线间 距。
(2)串扰
时序仿真系统PCB传输信号EMC分析中，信号传输线容易被邻近的 传输线所影响，产生的噪声可能会对系统造成影响，甚至导致其不能正常 工作，因此对其进行串扰分析并采取抑制措施具有重要意义。
根据受干扰线的受扰位置可分为近端串扰(NEXT)和远端串扰 (FEXT)。攻击线感性耦合噪声与容性耦合噪声在远端极性相反，二者叠 加噪声较小；攻击线近端感性耦合噪声与容性耦合噪声极性相同，噪声叠 加后对受害线影响较大。攻击线电流为近端串扰噪声模型为:
式(9)中，i攻击为攻击线电流，V噪声为受害线产生的噪声电压，Lm为单位长 度电感，Cm为单位长度电容，ΔX为单位时间相速传播距离的一半，m为 传输线互感。通过上式可得，信号的耦合噪声与攻击噪声电流的变化速度， 信号自身特征阻抗，耦合阻抗有关系。传输线耦合阻抗小，特征阻抗小， 攻击线电流变化平缓，则串扰引起的受害线的电压就小。
信号完整性分析以近端串扰为主，对EZ-FX3与FPGA的数据信号传输 串扰模型进行分析。串扰分析模型如图7所示，以任意数据线作为受害线， 并分析相邻走线对其产生的干扰。
对信号线进行串扰仿真，给攻击线驱动端加入脉冲激励信号，得到间 距、参考层距离、线宽调整前后的串扰仿真图如图8所示，从图8(a)中 可得噪声信号调整前串扰峰值可达409.5mV和-333.5mV，信号串扰噪声较 大。通过调整走线、改变参考层距离、调整线宽和线间距等措施，参考层 距离为10mil，线宽为6mil，线间距调整为20mil，得到改善后的信号串扰 仿真图如图8(b)所示，改善后的噪声信号串扰峰值为147.4mV和-96.9mV。 通过图8得出参考层距离为10mil、线宽6mil、线间距10mil的走线可以较 大程度抑制信号线串扰现象。
(3)反射
传输线在传输过程中，由于走线不均匀导致传输线阻抗突变或负载阻 抗不匹配时，均会发生反射，反射导致的过冲、振铃均会影响信号质量。 反射的大小用电压发射系数ρ来表示，信号反射模型：
式(10)中ZX为突变阻抗或者负载阻抗，Z0为传输线特征阻抗。当Z0＝ZX时， 反射系数为0，则不存在反射；当走线开路ZX无线大时，ρ＝1，此时信号 全部反射。因此对信号线和时钟线进行阻抗分析，通过阻抗匹配避免信号 反射可有效提高信号传输效率。通过软件分析可得各个网络走线长度、特 征阻抗值、阻抗匹配值、匹配位置等参数，随机选择几个网络，其阻抗匹 配参数如图9所示。
DQ1、DQ4、DQ10为32为并行数据传输线，S_D2、S_D5为SDRAM 的16位数据线，PCLK为GPIF II接口同步时钟。DQ1、DQ4、DQ10以及 S_D2、S_D5阻抗不一致是由于过孔及走线的影响，阻抗匹配存在差异是因 为阻抗匹配匹配时，根据IBIS模型的写入，考虑了器件驱动端和接收端的 阻抗。按照图9给出的匹配参数对PCB图进行修改，即可得到阻抗匹配后 信号反射仿真的仿真图，如图10所示，并可与阻抗匹配前进行对比。图10 (a)为匹配前的仿真图，图10(a)中信号接收端有严重的上冲和下冲， 伏值摆动较大，产生了振铃现象。图10(b)为匹配后的仿真图，图10(b) 中阻抗匹配后信号传输过程中反射被很大程度抑制了。
步骤四、全局仿真
通过Hyperlynx软件对板卡A、B进行全局仿真，生成仿真报告，通过 仿真报告检验是否依旧存在不合理的布局和布线模块，并根据模块类别再 次进行优化处理。优化处理后可得到最终的板卡AB的PCB布局布线图如 图11所示，板卡B的PCB布局布线图如图12所示。
Claims (1)
1.一种基于改进型系统法的电磁兼容分析方法，包括：
步骤一、板卡功能分区；
步骤二、EMC问题模块分类；
步骤三、Y类模块的EMC问题处置；
步骤四、全局仿真。
其特征在于：
步骤一、通过板卡功能分区，实现不同电路模块间的隔离，减弱相互间的电磁干扰，使得EMC问题得到抑制，也可以最小化信号线的长度、布线长度和产生的天线效应，简化布局和布线工作量。
步骤二、通过EMC问题模块分类，将系统存在EMC问题的模块分为X、Y两大类，X类主要为EMC问题较小且通过优化处理对EMC性能改善不明显以及EMC问题较为常见的模块和线路；Y类主要为EMC问题较为明显的模块和线路，可能会对系统内器件、走线或者系统外其他系统设备造成干扰。
步骤三、通过对Y类模块仿真分析确定其EMC性能好坏，对于EMC性能较差的模块、线路进行建模，采用理论分析和计算进行优化，将处理后的模块、线路再次进行仿真分析，检验优化后的EMC问题是否解决，EMC性能的改善情况。
步骤四、对系统的整个PCB布局走线进行全局仿真，通过生成的仿真报告观看其仿真结果，对EMC性能差的模块重返流程进行针对性的改进，直至系统各模块、线路的EMC问题得到解决。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811416285.1A CN110162819A (zh) | 2018-11-26 | 2018-11-26 | 一种基于改进型系统法的电磁兼容分析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811416285.1A CN110162819A (zh) | 2018-11-26 | 2018-11-26 | 一种基于改进型系统法的电磁兼容分析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110162819A true CN110162819A (zh) | 2019-08-23 |
Family
ID=67645208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811416285.1A Pending CN110162819A (zh) | 2018-11-26 | 2018-11-26 | 一种基于改进型系统法的电磁兼容分析方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110162819A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112288315A (zh) * | 2020-11-13 | 2021-01-29 | 深圳市车可讯科技有限公司 | 一种车载电子的emc设计方法 |
| CN117827725A (zh) * | 2024-03-04 | 2024-04-05 | 山东华翼微电子技术股份有限公司 | 一种基于fpga的emc接口扩展模块、系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU132297U1 (ru) * | 2013-03-26 | 2013-09-10 | Открытое акционерное общество "Научно-исследовательский институт "Кулон" | Автоматизированная система проектирования электронных устройств |
| CN107656511A (zh) * | 2016-07-25 | 2018-02-02 | 田荣侠 | 一种极紫外相机电控单元检测系统 |
| CN108270588A (zh) * | 2016-12-30 | 2018-07-10 | 哈尔滨东专科技有限公司 | 仿真分析方法 |
-
2018
- 2018-11-26 CN CN201811416285.1A patent/CN110162819A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU132297U1 (ru) * | 2013-03-26 | 2013-09-10 | Открытое акционерное общество "Научно-исследовательский институт "Кулон" | Автоматизированная система проектирования электронных устройств |
| CN107656511A (zh) * | 2016-07-25 | 2018-02-02 | 田荣侠 | 一种极紫外相机电控单元检测系统 |
| CN108270588A (zh) * | 2016-12-30 | 2018-07-10 | 哈尔滨东专科技有限公司 | 仿真分析方法 |
Non-Patent Citations (5)
| Title |
|---|
| 区健昌;: "电磁兼容性设计与预测试仪器的现状" * |
| 张兰勇;杜逸璇;郁嘉宇;: "板级设备的电磁干扰及信号完整性研究" * |
| 李晓楠等: "HEV控制系统高速PCB信号完整性分析" * |
| 李静海;: "军用设备电磁兼容技术研究" * |
| 马雪松等: "新一代运载火箭时序仿真系统信号完整性分析" * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112288315A (zh) * | 2020-11-13 | 2021-01-29 | 深圳市车可讯科技有限公司 | 一种车载电子的emc设计方法 |
| CN117827725A (zh) * | 2024-03-04 | 2024-04-05 | 山东华翼微电子技术股份有限公司 | 一种基于fpga的emc接口扩展模块、系统及方法 |
| CN117827725B (zh) * | 2024-03-04 | 2024-05-14 | 山东华翼微电子技术股份有限公司 | 一种基于fpga的emc接口扩展模块、系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104102797A (zh) | 一种降低差分串扰的pcb走线设计方法 | |
| CN107896418A (zh) | 一种光模块 | |
| CN110162819A (zh) | 一种基于改进型系统法的电磁兼容分析方法 | |
| CN104182576B (zh) | 一种减少高速差分对之间串扰影响的设计方法 | |
| Ye | Intentional and un-intentional far end crosstalk cancellation in high speed differential link | |
| CN208241977U (zh) | 一种pcb板 | |
| CN110728108A (zh) | 一种超高速SerDes电路系统参数配置方法 | |
| Zhang et al. | Design and modeling for chip-to-chip communication at 20 Gbps | |
| Cheng et al. | Enhanced microstrip guard trace for ringing noise suppression using a dielectric superstrate | |
| Mnaouer et al. | Modeling of microstrip and PCB traces to enhance crosstalk reduction | |
| Wu et al. | High Speed Muti-board Signal Integrity Simulation and Implementation | |
| CN104239632B (zh) | 一种减少vga走线串扰影响信号的方法 | |
| Enriquez et al. | Additional coupling for far end crosstalk cancellation in high speed interconnects | |
| CN108966497B (zh) | 一种板卡金手指处layout的设计方法及服务器板卡 | |
| CN104849572B (zh) | 一种基于电磁场模式分解的高速信号线串扰抑制方法 | |
| Zhou et al. | Minimizing crosstalk noise in vias or pins by optimizing signal assignment in a high-speed differential bus | |
| CN102522645A (zh) | 一种背板连接器的近端串扰改善方法 | |
| CN201917585U (zh) | 一种集成电路测试适配器 | |
| Pham et al. | Package model for efficient simulation, design, and characterization of high performance electronic systems | |
| CN107609224A (zh) | 一种在链路仿真中引入电源干扰的方法 | |
| Zhang et al. | A hybrid stack-up of printed circuit board for high-speed networking systems | |
| CN107194095A (zh) | 一种芯片降扰结构及其制作方法 | |
| Xiaosong et al. | Crosstalk analysis and simulation in high-speed PCB design | |
| Ouyang et al. | A crosstalk mitigation method of DDR5 in large size LGA package | |
| Mingfei et al. | Application of HyperLynx in the Development of High Speed Signal Processing Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190823 |