CN108966497B - 一种板卡金手指处layout的设计方法及服务器板卡 - Google Patents

一种板卡金手指处layout的设计方法及服务器板卡 Download PDF

Info

Publication number
CN108966497B
CN108966497B CN201810746120.4A CN201810746120A CN108966497B CN 108966497 B CN108966497 B CN 108966497B CN 201810746120 A CN201810746120 A CN 201810746120A CN 108966497 B CN108966497 B CN 108966497B
Authority
CN
China
Prior art keywords
gnd
board card
pin
golden finger
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810746120.4A
Other languages
English (en)
Other versions
CN108966497A (zh
Inventor
武宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201810746120.4A priority Critical patent/CN108966497B/zh
Publication of CN108966497A publication Critical patent/CN108966497A/zh
Priority to US16/493,294 priority patent/US11258194B2/en
Priority to PCT/CN2019/077402 priority patent/WO2020010863A1/zh
Application granted granted Critical
Publication of CN108966497B publication Critical patent/CN108966497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本申请公开了一种板卡金手指处layout的设计方法及服务器板卡，该设计方法包括：根据板卡金手指上GND引脚的类型，板卡上金手指与GND via之间的空间，设置与GND引脚互连的GND via的数量，使GND引脚所互连的GND via达到最大数量；将GND引脚以及与GND引脚匹配的所有GND via合并互连，形成一个信号回流路径；在一个信号回流路径内，将所有GND via紧密靠近其所匹配的GND引脚，使一个信号回流路径的长度达到最短。通过本申请中的设计方法，能够大大降低高速信号传输过程中的衰减程度，且有效优化信号回流路径，从而避免信号插入损耗波形，近端串扰频域波形，以及远端串扰频域波形在高频区段内产生谐振点，有利于提高信号传输的质量，从而提高整系统运行的稳定性。

Description

一种板卡金手指处layout的设计方法及服务器板卡
技术领域
本申请涉及服务器板卡设计技术领域，特别是涉及一种板卡金手指处layout的设计方法及服务器板卡。
背景技术
在服务器板卡设计领域，随着高速接口速率的提升，高速信号在通道链路中的传输质量引起人们的重视，而服务器板卡金手指处layout的布线设计，又密切影响着高速信号的传输质量，因此，研究服务器板卡金手指处layout的布线设计，是个重要问题。
目前对服务器板卡金手指处layout的布线设计方法可以参见图1。由图1可知，目前对服务器板卡金手指处layout的布线设计方法，主要是：金手指处每个GND pin引脚对应一个GND pin引脚，且将金手指处的GND pin引脚和GND pin引脚互联的GND VIA之间设置2mm的间距，从而使得生产过程中对GND VIA的处理不会对金手指引脚产生工艺影响。
然而，目前对服务器板卡金手指处layout的布线设计方法中，当高速信号的速率提升时，例如：PCIE信号从8Gbps提升至16Gbps，SAS信号从12Gbps升级至22.5Gbps的速率时，由于金手指处的GND pin引脚和GND pin引脚互联的GND VIA之间设置2mm的间距，使得GND VIA与金手指GND引脚之间有较大一段回流传播距离，对于信号插入损耗波形，近端和远端串扰频域波形来说，这段回流传播距离会在高频区间段内产生频率谐振点。具体地，采用目前的layout布线设计方法时，信号插入损耗频域波形模拟示意图、远端串扰频域波形模拟示意图以及近端串扰频域波形模拟示意图详见图2-图4。由图2-图4可知，目前的layout布线设计方案下，三种波形在频点7GHz-8GHz范围内都出现了明显的谐振点，对于PCIE3.08Gbps速率的信号，因其基频点为4Ghz，远离上述7GHz-8GHz的谐振频点范围，所以对这种高速信号传输无较大影响。然而针对PCIE4.016Gbps速率的信号，其基频点为8Ghz，正好位于谐振频率范围之内，采用目前的金手指layout设计方案，对PCIE4.0信号传输质量带来较大的影响。
因此，目前的layout设计方法会对部分更高频率的信号产生频率谐振点，从而导致信号传输质量降低。尤其是，当频率谐振点正好处于信号速率提升后的基频点范围时，该频率谐振点会严重影响信号的传输质量，造成信号传输误码率提高，从而导致整系统运行稳定性降低，甚至出现宕机现象。
发明内容
本申请提供了一种板卡金手指处layout的设计方法及服务器板卡，以解决现有技术中的layout设计方法使得部分高速信号传输质量低、信号传输误码率较高的问题。
为了解决上述技术问题，本申请实施例公开了如下技术方案：
一种板卡金手指处layout(电子设计，布局)的设计方法，所述设计方法包括：
根据板卡金手指上GND引脚的类型，以及板卡上金手指与GND via(过孔)之间的空间，设置与所述GND引脚互连的GND via的数量，使所述GND引脚所能互连的GND via达到最大数量；
将任意一组GND引脚以及与所述GND引脚匹配的所有GND via合并互连，形成一个信号回流路径；
在所述一个信号回流路径内，将所有GND via紧密靠近所有GND via所匹配的GND引脚，使所述一个信号回流路径的长度达到最短。
可选地，所述根据板卡金手指上GND引脚的类型，以及板卡上金手指与GND via之间的空间，设置与所述GND引脚互连的GND via的数量，使所述GND引脚所能互连的GND via达到最大数量，包括：
将与单拼GND引脚互连的GND via的数量设置为两个；
将与双拼GND引脚互连的GND via的数量设置为三个。
可选地，所述将任意一组GND引脚以及与所述GND引脚匹配的所有GND via合并互连，形成一个信号回流路径，包括：
将服务器板卡金手指上任一单拼GND引脚，以及与所述单拼GND引脚匹配的两个GND via合并互连，使所述单拼GND引脚和所述两个GND via连通并处于同一个平面内；
将服务器板卡金手指上任一双拼GND引脚，以及与所述双拼GND引脚匹配的三个GND via合并互连，使所述双拼GND引脚和所述三个GND via连通并处于同一个平面内。
可选地，所述在所述一个信号回流路径内，将所有GND via紧密靠近所有GND via所匹配的GND引脚，使所述一个信号回流路径的长度达到最短，包括：
将板卡金手指上GND引脚与所述GND引脚所匹配的任一GND via之间的距离，设置为10-20μm。
一种服务器板卡，所述服务器板卡中包括金手指，所述金手指上设置有多组GND引脚，每组所述GND引脚与两个及以上的GND via合并互连，形成一个信号回流路径。
可选地，所述金手指上的GND引脚包括：单拼GND引脚和双拼GND引脚。
可选地，任一所述单拼GND引脚与两个GND via合并互连，任一所述双拼GND引脚与三个GND via合并互连。
可选地，在所述一个信号回流路径内，金手指的GND引脚与所述GND引脚所匹配的任一GND via之间的距离为10-20μm。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请提供一种板卡金手指处layout的设计方法，该设计方法包括：根据板卡金手指上GND引脚的类型，以及板卡上金手指与GND via之间的空间，设置与GND引脚互连的GND via的数量，使GND引脚所能互连的GND via达到最大数量；将任意一组GND引脚以及与该GND引脚匹配的所有GND via合并互连，形成一个信号回流路径；在一个信号回流路径内，将所有GND via紧密靠近所有GND via所匹配的GND引脚，使该信号回流路径的长度达到最短。本申请主要从金手指GND引脚处与其互连的GND via的摆放数量，GND引脚与其匹配的GND via的互连方式，以及GND via的摆放位置的角度，提供一种新的板卡金手指处layout设计方法。通过增加GND引脚互连的GND via的数量，能够大大降低高速信号传输过程中的衰减程度，从而有效提高信号传输质量。同时，由于本申请在一个信号回流路径内，尽可能地将GND via就近靠近GND via所匹配的GND引脚摆放，能够有效优化信号回流路径，从而避免信号插入损耗波形，近端串扰频域波形，以及远端串扰频域波形在高频区段内产生谐振点，有利于提高信号传输的质量，从而提高整系统运行的稳定性。
本申请还提供一种服务器板卡，该服务器板卡的金手指上设置有多组GND引脚，每组所述GND引脚与两个及以上的GND via合并互连，形成一个信号回流路径。根据不同GND引脚类型，板卡上所设置的GND via的数量不同，针对单拼GND引脚，本申请的服务器板卡中设置有两个GND via与单拼GND引脚合并互连，针对双拼GND引脚，本申请的服务器板卡中设置有三个GND via与GND引脚合并互连。通过增加与GND引脚所互连的GND via，能够大大降低高速信号传输过程中的衰减程度，从而有效提高信号传输质量。另外，本申请中金手指的GND引脚与GND引脚所匹配的任一GND via之间的距离为10-20μm，这种距离设计结果，能够大大缩短信号回流路径，从而避免信号插入损耗波形，近端串扰频域波形，以及远端串扰频域波形在高频区段内产生谐振点，有利于提高信号传输的质量，从而提高整系统运行的稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中金手指处layout的布线示意图；
图2为现有技术下信号插入损耗频域波形模拟示意图；
图3为现有技术下信号远端串扰频域波形模拟示意图；
图4为现有技术下信号近端串扰频域波形模拟示意图；
图5为本申请实施例所提供的一种板卡金手指处layout的设计方法的流程示意图；
图6为本申请实施例中金手指处layout布线的结构示意图；
图7为本申请实施例中信号插入损耗频域波形模拟示意图；
图8为本申请实施例中信号远端串扰频域波形模拟示意图；
图9本申请实施例中信号近端串扰频域波形模拟示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
在服务器高速信号传输技术中，影响信号质量的通常有三大要素：信号传输衰减幅度，阻抗连续性及信号间耦合串扰。为提升整链路系统互连传输的高速信号质量，本申请主要从信号传输衰减和信号间耦合串扰两个方面进行优化改善，以确保高速信号的传输质量。
为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。
实施例一
参见图5，图5为本申请实施例所提供的一种板卡金手指处layout的设计方法的流程示意图。由图5可知，本申请中板卡金手指处layout的设计方法，主要包括如下过程：
S1：根据板卡金手指上GND引脚的类型，以及板卡上金手指与GND via之间的空间，设置与GND引脚互连的GND via的数量，使GND引脚所能互连的GND via达到最大数量。
参见图6，图6为图6为本申请实施例中金手指处layout布线的结构示意图。通常，服务器板卡金手指上的GND引脚主要包括两种类型：单拼GND引脚和双拼GND引脚。由图6可知，本实施例中，与单拼GND引脚互连的GND via的数量设置为两个；与双拼GND引脚互连的GND via的数量设置为三个。与现有技术相比，本实施例中增加了与GND引脚互连的GND via的数量，这种设计方法，充分利用板卡上金手指与GND via之间的空间，能够有效降低高速信号传输过程中的信号衰减，大大提高板卡上高速信号的传输速率，并提高信号传输质量。
S2：将任意一组GND引脚以及与GND引脚匹配的所有GND via合并互连，形成一个信号回流路径。
由于本申请针对两种GND引脚都增加了与其匹配的GND via的数量，将任意一组GND引脚以及与GND引脚匹配的所有GND via合并互连，形成一个信号回流路径，能够确保信号在板卡上的顺利传输。具体地，步骤S2包括如下过程：
S21：将服务器板卡金手指上任一单拼GND引脚，以及与单拼GND引脚匹配的两个GND via合并互连，使单拼GND引脚和两个GND via连通并处于同一个平面内。
S22：将服务器板卡金手指上任一双拼GND引脚，以及与双拼GND引脚匹配的三个GND via合并互连，使双拼GND引脚和三个GND via连通并处于同一个平面内。
S3：在一个信号回流路径内，将所有GND via紧密靠近所有GND via所匹配的GND引脚，使一个信号回流路径的长度达到最短。
由步骤S2可知，本实施例中每一个信号回流路径中包括：处于同一平面内的一个单拼GND引脚和两个GND via，或者包括：处于同一平面内的一个双拼GND引脚和三个GNDvia。在每个信号回流路径内，将所有GND via紧密靠近该回流路径内的GND引脚，使信号回流路径的长度达到最短。本实施例通过拉近每个信号回流路径内GND引脚与其所匹配的每一个GND via的距离，能够有效优化信号回流路径，提高信号传输质量。
进一步地，本实施例中将板卡金手指上GND引脚与GND引脚所匹配的任一GND via之间的距离，设置为10-20μm。通过将GND引脚与GND引脚所匹配的任一GND via之间的距离，缩短至10微米到20微米，能够大大缩短信号回流路径，也就是大大缩短GND Via与金手指GND引脚之间的回流传播距离，从而避免信号插入损耗波形，近端串扰频域波形，以及远端串扰频域波形在高频区段内产生谐振点，有利于提高信号传输的质量，从而提高整系统运行的稳定性。
采用本实施例的金手指处layout的设计方法，对金手指处layout布线进行信号模拟仿真，可得到图7-图9所示的仿真波形图。其中，图7为本申请实施例中信号插入损耗频域波形模拟示意图；图8为本申请实施例中信号远端串扰频域波形模拟示意图；图9本申请实施例中信号近端串扰频域波形模拟示意图。由图7-图9可知，采用本实施例中金手指处layout的设计方法，能够明显削减7Ghz～8Ghz频点范围内的各波形的谐振点，因此能够有效提高PCIE4.0信号传输的质量。
综上所述，本申请通过增加金手指上GND引脚处与其互连的GND via的数量，改善GND via的摆放位置，以及改善GND引脚与GND via的互连方式，从而能够提高信号传输的速率，降低信号传输的衰减程度，并有效避免GND引脚与GND via之间过大的信号回流路径，从而减小信号间的耦合串扰。因此，采用本申请中的设计方法，能够大大提高板卡中信号的传输质量。
实施例二
本申请还提供一种服务器板卡，该服务器板卡中包括金手指，该金手指采用如上所述的方法进行layout设计。具体地，金手指上设置有多组GND引脚，每组GND引脚与两个及以上的GND via合并互连，形成一个信号回流路径。
其中，金手指上的GND引脚包括单拼GND引脚和双拼GND引脚。服务器板卡中，针对不同类型的GND引脚所设置的GND via数量不同，任一单拼GND引脚与两个GND via合并互连，构成一个信号回流路径；任一双拼GND引脚与三个GND via合并互连，构成一个信号回流路径。
本申请中任一信号回流路径中，所有GND via紧密靠近该信号回流路径中的GND引脚。
进一步地，在一个信号回流路径内，金手指的GND引脚与GND引脚所匹配的任一GNDvia之间的距离为10-20μm。这种结构设计，能够有效优化信号回流路径，从而避免信号插入损耗波形、近端串扰频域波形以及远端串扰频域波形在高频区段内产生谐振点，进而降低信号传输误码率，有利于提高服务器板卡整系统运行的稳定性。
本实施例中服务器板卡上金手指处layout的设计方法和设计原理，在图5-图9所示的实施例中已经详细阐述，在此不再赘述，两个实施例之间可以互相参照。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种板卡金手指处layout的设计方法，其特征在于，所述设计方法包括：
根据板卡金手指上GND引脚的类型，以及板卡上金手指与GND via之间的空间，设置与所述GND引脚互连的GND via的数量，使所述GND引脚所能互连的GND via达到最大数量；
将任意一组GND引脚以及与所述GND引脚匹配的所有GND via合并互连，形成一个信号回流路径；
在所述一个信号回流路径内，将板卡金手指上GND引脚与所述GND引脚所匹配的任一GND via之间的距离，设置为10-20μm，使所述一个信号回流路径的长度达到最短。
2.根据权利要求1所述的一种板卡金手指处layout的设计方法，其特征在于，所述根据板卡金手指上GND引脚的类型，以及板卡上金手指与GND via之间的空间，设置与所述GND引脚互连的GND via的数量，使所述GND引脚所能互连的GND via达到最大数量，包括：
将与单拼GND引脚互连的GND via的数量设置为两个；
将与双拼GND引脚互连的GND via的数量设置为三个。
3.根据权利要求2所述的一种板卡金手指处layout的设计方法，其特征在于，所述将任意一组GND引脚以及与所述GND引脚匹配的所有GND via合并互连，形成一个信号回流路径，包括：
将服务器板卡金手指上任一单拼GND引脚，以及与所述单拼GND引脚匹配的两个GNDvia合并互连，使所述单拼GND引脚和所述两个GND via连通并处于同一个平面内；
将服务器板卡金手指上任一双拼GND引脚，以及与所述双拼GND引脚匹配的三个GNDvia合并互连，使所述双拼GND引脚和所述三个GND via连通并处于同一个平面内。
4.一种服务器板卡，其特征在于，所述服务器板卡中包括金手指，所述金手指上设置有多组GND引脚，每组所述GND引脚与两个及以上的GND via合并互连，形成一个信号回流路径，且在所述一个信号回流路径内，金手指的GND引脚与所述GND引脚所匹配的任一GND via之间的距离为10-20μm。
5.根据权利要求4所述的一种服务器板卡，其特征在于，所述金手指上的GND引脚包括：单拼GND引脚和双拼GND引脚。
6.根据权利要求5所述的一种服务器板卡，其特征在于，任一所述单拼GND引脚与两个GND via合并互连，任一所述双拼GND引脚与三个GND via合并互连。
CN201810746120.4A 2018-07-09 2018-07-09 一种板卡金手指处layout的设计方法及服务器板卡 Active CN108966497B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810746120.4A CN108966497B (zh) 2018-07-09 2018-07-09 一种板卡金手指处layout的设计方法及服务器板卡
US16/493,294 US11258194B2 (en) 2018-07-09 2019-03-08 Method for designing layout of card edge connector and server card
PCT/CN2019/077402 WO2020010863A1 (zh) 2018-07-09 2019-03-08 一种板卡金手指处layout的设计方法及服务器板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810746120.4A CN108966497B (zh) 2018-07-09 2018-07-09 一种板卡金手指处layout的设计方法及服务器板卡

Publications (2)

Publication Number Publication Date
CN108966497A CN108966497A (zh) 2018-12-07
CN108966497B true CN108966497B (zh) 2020-10-20

Family

ID=64483370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810746120.4A Active CN108966497B (zh) 2018-07-09 2018-07-09 一种板卡金手指处layout的设计方法及服务器板卡

Country Status (3)

Country Link
US (1) US11258194B2 (zh)
CN (1) CN108966497B (zh)
WO (1) WO2020010863A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108966497B (zh) 2018-07-09 2020-10-20 苏州浪潮智能科技有限公司 一种板卡金手指处layout的设计方法及服务器板卡

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067711A2 (en) * 2001-10-10 2003-08-14 Molex Incorporated High speed differential signal edge card connector circuit board layouts
CN104320905A (zh) * 2014-08-25 2015-01-28 深圳市共进电子股份有限公司 印刷电路板、pcba板和电子设备
CN107072032A (zh) * 2017-02-15 2017-08-18 大连藏龙光电子科技有限公司 一种柔性印制电路板构造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4836791A (en) * 1987-11-16 1989-06-06 Amp Incorporated High density coax connector
US5079671A (en) * 1991-03-04 1992-01-07 General Motors Corporation Electrical header connector fastening bracket
US6215671B1 (en) * 1998-12-10 2001-04-10 Garmin Corporation Method and apparatus for connecting circuit boards
US6327150B1 (en) * 2000-02-10 2001-12-04 Maxtor Corporation Disk drive test rack with universal electrical connector
JP2002015023A (ja) 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
US6296496B1 (en) * 2000-08-16 2001-10-02 Hon Hai Precision Ind. Co., Ltd. Electrical connector and method for attaching the same to a printed circuit board
US6558191B2 (en) * 2000-08-22 2003-05-06 Tyco Electronics Corporation Stacked transceiver receptacle assembly
US6625881B2 (en) * 2001-09-11 2003-09-30 Xytrans, Inc. Solderless method for transferring high frequency, radio frequency signals between printed circuit boards
US6866544B1 (en) * 2003-03-25 2005-03-15 Cisco Technology, Inc. Methods and apparatus for mounting an electromagnetic interference shielding cage to a circuit board
JP4612543B2 (ja) * 2003-06-16 2011-01-12 日本電気株式会社 プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム
CN105578741B (zh) 2014-10-15 2018-09-04 北大方正集团有限公司 一种金手指插卡板的制作方法
CN204859740U (zh) 2015-07-02 2015-12-09 上达电子(深圳)有限公司 柔性电路板
CN108966497B (zh) 2018-07-09 2020-10-20 苏州浪潮智能科技有限公司 一种板卡金手指处layout的设计方法及服务器板卡

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067711A2 (en) * 2001-10-10 2003-08-14 Molex Incorporated High speed differential signal edge card connector circuit board layouts
CN104320905A (zh) * 2014-08-25 2015-01-28 深圳市共进电子股份有限公司 印刷电路板、pcba板和电子设备
CN107072032A (zh) * 2017-02-15 2017-08-18 大连藏龙光电子科技有限公司 一种柔性印制电路板构造

Also Published As

Publication number Publication date
US11258194B2 (en) 2022-02-22
CN108966497A (zh) 2018-12-07
US20210367363A1 (en) 2021-11-25
WO2020010863A1 (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
US9515031B2 (en) Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
CN104182576B (zh) 一种减少高速差分对之间串扰影响的设计方法
US9836429B2 (en) Signal transmission circuit and printed circuit board
CN104102797A (zh) 一种降低差分串扰的pcb走线设计方法
CN107077176B (zh) 两部分电气连接器
CN108966497B (zh) 一种板卡金手指处layout的设计方法及服务器板卡
CN109190269A (zh) 一种优化PCIE PTH Connector处串扰影响的方法
US5650757A (en) Impedance stepping for increasing the operating speed of computer backplane busses
Vasa et al. Pcie gen-5 design challenges of high-speed servers
Engin et al. Power transmission lines: A new interconnect design to eliminate simultaneous switching noise
WO2018218907A1 (zh) 一种优化pcie连接器区域信号质量的设计方法
Cheng et al. Enhanced microstrip guard trace for ringing noise suppression using a dielectric superstrate
US6067596A (en) Flexible placement of GTL end points using double termination points
CN214256720U (zh) 印刷电路板
CN110162819A (zh) 一种基于改进型系统法的电磁兼容分析方法
Anish et al. Minimization of crosstalk in high speed PCB
Wilson et al. Active crosstalk cancellation for next-generation single-ended memory interfaces
CN102522645A (zh) 一种背板连接器的近端串扰改善方法
Cho et al. Novel Optimization Methodology of Design Parameters in High-Speed Differential Via for PCIe Gen5 Channels Based on Particle Swarm Optimization Algorithm
CN108829937B (zh) 一种优化pcb高速信号过孔的方法
US8407644B2 (en) Reducing crosstalk in the design of module nets
CN103814558B (zh) 传送装置
CN112601235A (zh) 一种wlan接口的测试系统及测试方法
CN105490736A (zh) 一种降低高速差分短传输线信号抖动的方法
Yang et al. Research on Signal Integrity in High-Speed Interconnection Channel Based on SIwave

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200917

Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: 450018 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant