CN109684706B - 一种改善pcb板上信号线间串扰测量的设计方法和系统 - Google Patents
一种改善pcb板上信号线间串扰测量的设计方法和系统 Download PDFInfo
- Publication number
- CN109684706B CN109684706B CN201811553653.7A CN201811553653A CN109684706B CN 109684706 B CN109684706 B CN 109684706B CN 201811553653 A CN201811553653 A CN 201811553653A CN 109684706 B CN109684706 B CN 109684706B
- Authority
- CN
- China
- Prior art keywords
- pcb
- crosstalk
- signal
- signal lines
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 39
- 238000013461 design Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000010168 coupling process Methods 0.000 claims abstract description 41
- 238000005859 coupling reaction Methods 0.000 claims abstract description 41
- 230000008878 coupling Effects 0.000 claims abstract description 40
- 230000008054 signal transmission Effects 0.000 claims abstract description 15
- 230000002035 prolonged effect Effects 0.000 claims abstract description 14
- 238000000926 separation method Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 11
- 239000000523 sample Substances 0.000 description 5
- 238000000691 measurement method Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本申请公开了一种改善PCB板上信号线间串扰测量的设计方法和系统，该方法首先确定PCB板上两信号线间的有效耦合串扰长度；然后根据有效耦合串扰长度，延长两信号线中未端接终端的走线长度，使得两信号线间的信号传输延迟时间≥1ns，从而能够有效避免PCB板各信号走线终端处的信号反射对串扰波形的影响，进而提高串扰波形测试的准确性和测量精度。本申请中的系统包括4端口VNA设备以及与4端口VNA设备连接的PCB板。通过该系统，能够提高串扰波形测试的准确性和测量精度，减小测试难度，提高测试效率，还能够节省PCB板的空间，从而提高PCB板的空间利用率。
Description
技术领域
本申请涉及PCB设计技术领域，特别是涉及一种改善PCB板上信号线间串扰测量的设计方法和系统。
背景技术
随着高速接口速率的提升，在服务器产品设计开发时，设计人员通常从信号插入损耗、阻抗反射以及信号间串扰三方面去改善高速信号在长距离传输时的质量，而对高速信号质量的评估，通常是结合前期信号仿真模拟和后期板卡打样实测去管控。
其中，对信号间串扰进行测量时，由于PCB板材本身结构组合的因素，其内部在树脂处的DK(Dielectric Constant，材料的介电常数)值和在玻璃布处的DK值并不相同。考虑到PCB板内树脂和玻璃布DK差异的影响，通常提前打些耦合线串扰测试Coupon(即：耦合线间的间距)，然后再测量实际的线间耦合串扰幅度。在服务器产品设计开发时，进行信号线间耦合串扰幅值的测量是个重要问题。
目前测量信号线间耦合串扰幅值的方法，通常有两种：第一种是采用8端口VNA设备进行测量，如图1和图2所示。图1为采用8端口VNA设备测量耦合线间串扰的拓扑结构示意图，图2为采用8端口VNA设备测量耦合线间串扰时PCB板上走线端口处的探头结构示意图。由图1可知，这种测量方法不需要考虑PCB板上layout的设计要求，只需要将PCB板上各走线端口用线缆和8端口VNA设备进行互连，即可快速读取耦合线间的频域串扰幅度。第二种是采用普通4端口VNA设备进行测量，如图3和图4所示，图3为采用普通4端口VNA设备测量耦合线间串扰的拓扑结构示意图，图4为用8端口VNA设备和普通用4端口VNA设备测量耦合线间串扰频域波形对比示意图。由图3可知，这种测量方法中PCB板上四个走线端口之间互不端接，每个端口连接一个信号线，构成两对差分线对，测量时将PCB板上各端口分别与普通4端口VNA设备连接，即可测量得出耦合线间的频域串扰幅度。
然而，第一种测试方法中，由于采用8端口VNA设备进行测量，后期搭建测试环境时，会使用较多的线缆，因此这种测量方法使得测试操作较复杂，不利于提高测试效率。而且，由图2可知，这种测试方法中PCB板上探头封装尺寸较大，会增大PCB板layout设计尺寸，不利于节省PCB板的空间。第二种测量方法中，虽然测量端口较少，测试操作较简单，但是采用普通4端口VNA测试时，由图4可知，采用普通4端口VNA测试时，其串扰频域波形会因为信号走线终端反射的影响，导致串扰波形在频域段来回振荡，从而影响相邻端口处两信号线之间的串扰波形幅度，进而影响测试结果的准确性。
发明内容
本申请提供了一种改善PCB板上信号线间串扰测量的设计方法和系统，以解决现有技术中对信号线间串扰测量效率较低以及测量结果的准确性不够高的问题。
为了解决上述技术问题，本申请实施例公开了如下技术方案：
一种改善PCB板上信号线间串扰测量的设计方法，应用于4端口VNA设备，所述设计方法包括：
确定PCB板上两信号线间的有效耦合串扰长度，所述两信号线构成一组差分线对；
根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，使得所述两信号线间的信号传输延迟时间≥1ns。
可选地，根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，使得所述两信号线间的信号传输延迟时间≥1ns的方法，包括：
根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，且延长部分的走线长度≥5inch。
可选地，所述两信号线中延长部分的走线之间为分离不耦合模式。
一种改善PCB板上信号线间串扰测量的系统，所述系统包括：4端口VNA设备以及与所述4端口VNA设备连接的PCB板；
所述PCB板上设置有两组差分信号线对以及用于引出所述差分线对的端口，两组所述差分信号线对的一端通过所述端口分别与VNA设备的四个端口连接，两组所述差分信号线对的另一端未端接4端口VNA设备，且两组所述差分信号线对的另一端包括一不耦合模式的延长走线，且所述延长走线的长度使得每组所述差分信号线对间的信号传输延迟时间≥1ns。
可选地，所述延长走线的长度≥5inch。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请提供一种改善PCB板上信号线间串扰测量的设计方法，该方法应用于采用4端口VNA设备测量信号线间串扰的情形。首先确定PCB板上两个差分信号线对之间的有效耦合串扰长度，然后根据该有效耦合串扰长度，对差分信号线对中两信号线间未端接的终端进行走线长度延长，走线延长的程度为：能够使得两信号线间的信号传输延迟时间≥1ns。本实施例在PCB板layout设计时，通过延长未端接走线的方式，使得差分信号线对之间的信号传输延迟时间超过1ns，从而能够有效避免PCB板各信号走线终端处的信号反射对串扰波形的影响，进而提高串扰波形测试的准确性和测量精度。而且该设计方法应用于4端口VNA设备，后期搭建测试环境时，4端口NVA设备所端接的PCB板上的端口数量相比于8端口VNA设备较少，使用的线缆较少，有利于减小测试难度，提高测试效率。
本申请还提供一种改善PCB板上信号线间串扰测量的系统，该系统包括两部分：4端口VNA设备以及与4端口VNA设备连接的PCB板，其中PCB板上设置有两组差分信号线对以及用于引出差分线对的端口，两组差分信号线对的一端通过端口分别与VNA设备的四个端口连接，两组差分信号线对的另一端未端接4端口VNA设备，且两组差分信号线对的另一端包括一不耦合模式的延长走线，且延长走线的长度使得每组差分信号线对间的信号传输延迟时间≥1ns。该系统通过对每组差分信号线对中两信号线的走线长度进行设置，使每组差分信号线对中两信号线的走线长度大于两信号线间有效耦合串扰长度，且超出部分能够使得每组差分信号线对间的信号传输延迟时间≥1ns，从而能够有效避免PCB板各信号走线终端处的信号反射对串扰波形的影响，进而有效提高串扰波形测试的准确性和测量精度。本申请采用4端口VNA设备测量耦合线间的串扰幅值，由于4端口VNA设备所连接的线缆较少，有利于减小测试难度，提高测试效率。另外，由于采用4端口VNA设备，与4端口VNA设备所端接的PCB板上的探头封装尺寸相比于8端口VNA设备较小，有利于节省PCB板的空间，以及提高PCB板的空间利用率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为采用8端口VNA设备测量耦合线间串扰的拓扑结构示意图；
图2为采用8端口VNA设备测量耦合线间串扰时PCB板上走线端口处的探头结构示意图；
图3为采用普通4端口VNA设备测量耦合线间串扰的拓扑结构示意图；
图4为用8端口VNA设备和普通用4端口VNA设备测量耦合线间串扰频域波形对比示意图；
图5为本申请实施例所提供的一种改善PCB板上信号线间串扰测量的设计方法的流程示意图；
图6为本申请实施例所提供的4端口VNA设备测量耦合线间串扰的拓扑结构示意图；
图7为本申请实施例中串扰信号模拟电路示意图；
图8为本申请实施例和现有技术中信号线间串扰频域波形对比示意图；
图9为本申请实施例和现有技术中信号线间串扰时域脉冲波形对比示意图；
图10为本申请实施例所提供的改善PCB板上信号线间串扰测量的系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。
参见图5，图5为本申请实施例所提供的一种改善PCB板上信号线间串扰测量的设计方法的流程示意图。由图5可知，本实施例中改善PCB板上信号线间串扰测量的设计方法，主要包括如下过程：
S1：确定PCB板上两信号线间的有效耦合串扰长度。
本实施例采用4端口VNA设备测量PCB板上耦合线间的串扰幅值，为匹配4端口VNA设备，进行PCB板layout设计时，先确定PCB板上两信号线间的有效耦合串扰长度，其中，两信号线构成一组差分线对。
参见图6，图6为本申请实施例所提供的4端口VNA设备测量耦合线间串扰的拓扑结构示意图。由图6可知，采用4端口VNA设备测量耦合线间串扰幅值时，PCB板上有两对差分信号线与4端口VNA设备连接，两对差分信号线的一端连接4端口VNA设备的端子，另一端为未端接终端。
继续参见图5可知，确定两信号线间的有效耦合串扰长度之后，执行S2：根据有效耦合串扰长度，延长两信号线中未端接终端的走线长度，使得两信号线间的信号传输延迟时间≥1ns。
本实施例中两信号线中延长部分的走线之间为分离不耦合模式，也就是对于PCB板上的耦合差分线，延长其不耦合走线的长度，从而避免各信号走线终端处的信号反射对串扰波形的影响，有利于提高信号测量的准确性。
具体地，步骤S2采用如下方法：
根据有效耦合串扰长度，延长两信号线中未端接终端的走线长度，且延长部分的走线长度≥5inch。
延长两信号线中未端接终端的走线长度时，延长部分的走线长度达到5inch及以上时，能够增大其走线终端信号反射的传输延迟时间，确保两信号线间信号传输延迟达到1ns，从而能够有效避免差分走线终端阻抗的匹配因素所引起的阻抗反射，保持实测串扰信号和反射信号互不影响，进而提高耦合线间信号串扰波形测量的准确性。
采用本实施例中的方法，对PCB板的layout设计进行改进之后，利用ADS2016模拟软件搭建本实施例测试方案的模拟电路，如图7所示。本申请实施例和现有技术中信号线间串扰频域波形对比，可以参见图8。由图8可知，采用本实施例中的方法，PCB板layout设计改善前后信号串扰频率波形相匹配。本申请实施例和现有技术中信号线间串扰时域脉冲波形对比，可以参见图9。由图9中的时域波形可知，在有效耦合串扰走线长度段处的改善前后时域脉冲波形相重叠，同时，在延长走线终端长度后，其也会存在明显的终端反射阻抗变化曲线存在，因此，当不耦合走线长度延长时，差分信号线对在走线终端的阻抗反射波形也会延长，即：通过延长不耦合走线，能够减小耦合差分线间的串扰测量影响。反之，如果在差分终端看不到阻抗反射现象，则证明PCB板设计存在问题，此时再进行耦合差分线串扰测量就无法起到提前预测PCB板设计问题的作用了。因此，采用本实施例中的设计方法，能够在4端口VNA设备的基础上，实现8端口VNA设备的测量准确度。
本实施例中的设计方法应用于4端口VNA设备，后期搭建测试环境时，4端口NVA设备所端接的PCB板上的端口数量相比于8端口VNA设备较少，使用的线缆较少，有利于减小测试难度，节省测试时间。而且4端口VNA设备相比与8端口VNA设备，能够大大降低设备成本，便于推广使用。
参见图10可知，本申请还提供一种改善PCB板上信号线间串扰测量的系统。该系统主要包括：4端口VNA设备以及与4端口VNA设备连接的PCB板。其中，PCB板上设置有两组差分信号线对以及用于引出差分线对的端口，两组差分信号线对的一端通过端口分别与VNA设备的四个端口连接，两组差分信号线对的另一端未端接4端口VNA设备，且两组差分信号线对的另一端包括一不耦合模式的延长走线，且延长走线的长度使得每组差分信号线对间的信号传输延迟时间≥1ns。
具体地，可以参考图3所示，将4端口VNA设备的四个端口通过线缆分别连接到PCB板上一组差分线对的P1端口和P2端口，以及PCB板上另外一组差分线对的P3端口和P4端口。两组差分信号线对中未与4端口VNA设备连接的差分端中，两条差分走线之间以分离不耦合模式延长其走线长度，所延长的长度达到能够使两条差分走线之间信号传输延长时间至少为1ns，从而能够降低差分信号末端的阻抗不匹配反射影响差分耦合串扰量测数据精度。
进一步地，本实施例改善PCB板上信号线间串扰测量的系统中，延长走线的长度≥5inch。
本实施例中改善PCB板上信号线间串扰测量的系统的工作原理和工作方法，在图5-图9所示的改善PCB板上信号线间串扰测量的设计方法中已经详细阐述，在此不再赘述。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (4)
1.一种改善PCB板上信号线间串扰测量的设计方法，应用于4端口VNA设备，其特征在于，所述设计方法包括：
确定PCB板上两信号线间的有效耦合串扰长度，所述两信号线构成一组差分线对；
根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，使得所述两信号线间的信号传输延迟时间≥1ns；其中，所述两信号线中延长部分的走线之间为分离不耦合模式。
2.根据权利要求1所述的一种改善PCB板上信号线间串扰测量的设计方法，其特征在于，根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，使得所述两信号线间的信号传输延迟时间≥1ns的方法，包括：
根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，且延长部分的走线长度≥5inch。
3.一种改善PCB板上信号线间串扰测量的系统，其特征在于，所述系统包括：4端口VNA设备以及与所述4端口VNA设备连接的PCB板；
所述PCB板上设置有两组差分信号线对以及用于引出差分线对的端口，两组所述差分信号线对的一端通过所述端口分别与VNA设备的四个端口连接，两组所述差分信号线对的另一端未端接4端口VNA设备，且两组所述差分信号线对的另一端包括一不耦合模式的延长走线，且所述延长走线的长度使得每组所述差分信号线对间的信号传输延迟时间≥1ns，其中，两组所述差分信号线对另一端的延长走线之间为分离不耦合模式。
4.根据权利要求3所述的一种改善PCB板上信号线间串扰测量的系统，其特征在于，所述延长走线的长度≥5inch。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553653.7A CN109684706B (zh) | 2018-12-18 | 2018-12-18 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553653.7A CN109684706B (zh) | 2018-12-18 | 2018-12-18 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109684706A CN109684706A (zh) | 2019-04-26 |
| CN109684706B true CN109684706B (zh) | 2022-02-18 |
Family
ID=66186276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811553653.7A Active CN109684706B (zh) | 2018-12-18 | 2018-12-18 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109684706B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110244214A (zh) * | 2019-05-29 | 2019-09-17 | 晶晨半导体(上海)股份有限公司 | 一种印刷电路板的检测方法 |
| CN113567829A (zh) * | 2021-06-18 | 2021-10-29 | 合肥联宝信息技术有限公司 | 一种电路板的测试方法及装置 |
| CN114252703B (zh) * | 2021-11-19 | 2024-01-12 | 苏州浪潮智能科技有限公司 | 移除治具板上传输线远端串扰影响的方法、装置、系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103260341A (zh) * | 2013-04-23 | 2013-08-21 | 青岛海信宽带多媒体技术有限公司 | 印制电路板及基于印制电路板的差分信号线布线方法 |
| CN104915496A (zh) * | 2015-06-08 | 2015-09-16 | 浪潮电子信息产业股份有限公司 | 一种差分信号线的布线方法及装置 |
| CN105045960A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种高速差分信号线等长匹配的设计方法 |
| CN105744731A (zh) * | 2016-04-27 | 2016-07-06 | 浪潮电子信息产业股份有限公司 | 一种确定差分过孔位置的方法及一种pcb |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051496A (ja) * | 2003-07-28 | 2005-02-24 | Kanji Otsuka | 信号伝送システム及び信号伝送線路 |
| US9166650B2 (en) * | 2008-07-02 | 2015-10-20 | Rambus Inc. | Capacitive-coupled crosstalk cancellation |
-
2018
- 2018-12-18 CN CN201811553653.7A patent/CN109684706B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103260341A (zh) * | 2013-04-23 | 2013-08-21 | 青岛海信宽带多媒体技术有限公司 | 印制电路板及基于印制电路板的差分信号线布线方法 |
| CN104915496A (zh) * | 2015-06-08 | 2015-09-16 | 浪潮电子信息产业股份有限公司 | 一种差分信号线的布线方法及装置 |
| CN105045960A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种高速差分信号线等长匹配的设计方法 |
| CN105744731A (zh) * | 2016-04-27 | 2016-07-06 | 浪潮电子信息产业股份有限公司 | 一种确定差分过孔位置的方法及一种pcb |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109684706A (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109684706B (zh) | 一种改善pcb板上信号线间串扰测量的设计方法和系统 | |
| CN100574552C (zh) | 印刷电路板 | |
| US20060197625A1 (en) | Transmission line and wiring forming method | |
| US20010002794A1 (en) | Split resistor probe and method | |
| US7120840B1 (en) | Method and system for improved ATE timing calibration at a device under test | |
| CN102474476B (zh) | 差动信号传输线路、ic封装件以及它们的试验方法 | |
| CN107077176B (zh) | 两部分电气连接器 | |
| Mortazavi et al. | EMC analysis of shielded twisted pair and shielded parallel pair transmission lines for automotive multi-Gig ethernet | |
| US7525319B1 (en) | Method and apparatus to electrically qualify high speed PCB connectors | |
| JP4588781B2 (ja) | 高速／高周波数の差動信号伝送で用いる電磁結合器のための無部品終端 | |
| CN108254652B (zh) | 一种背板连接器的测试装置 | |
| CN102650677B (zh) | Pci-e信号测试装置 | |
| CN206609901U (zh) | 一种pcie通道损耗测试治具 | |
| JP4048023B2 (ja) | 非接触差動バスのコモンノイズ減少 | |
| Anish et al. | Minimization of crosstalk in high speed PCB | |
| CN112636853B (zh) | 一种通过差分信号模态转换分析高速通道的方法 | |
| Lin et al. | Measurement analysis and improvement technique of signal integrity for high-speed connectors | |
| Kotzev et al. | Crosstalk analysis in high density connector via pin fields for digital backplane applications using a 12-port vector network analyzer | |
| CN102141952B (zh) | 系统管理总线测试装置 | |
| CN219287535U (zh) | 扩展测试板 | |
| CN207586904U (zh) | 一种板载接口信号测试治具及可测插损的信号测试治具 | |
| WO2012120396A1 (en) | Non-contact testing devices for printed circuit boards transporting high-speed signals | |
| US20210367363A1 (en) | Method for designing layout of card edge connector and server card | |
| CN219552455U (zh) | 芯片输出信号在不同反射条件下的通用扩展测试板 | |
| CN104280639A (zh) | 一种高速视频总线连接器的测试装置及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |