CN106385765B - 一种信号线参考层的确定方法及系统 - Google Patents

一种信号线参考层的确定方法及系统 Download PDF

Info

Publication number
CN106385765B
CN106385765B CN201610812591.1A CN201610812591A CN106385765B CN 106385765 B CN106385765 B CN 106385765B CN 201610812591 A CN201610812591 A CN 201610812591A CN 106385765 B CN106385765 B CN 106385765B
Authority
CN
China
Prior art keywords
layer
simulation
signal wire
line width
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610812591.1A
Other languages
English (en)
Other versions
CN106385765A (zh
Inventor
武宁
李永翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201610812591.1A priority Critical patent/CN106385765B/zh
Publication of CN106385765A publication Critical patent/CN106385765A/zh
Application granted granted Critical
Publication of CN106385765B publication Critical patent/CN106385765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种信号线参考层的确定方法及系统，方法包括：设定所述信号线的线宽范围；确定印刷电路板的属性参数，以及确定所述信号线对应的布线层和阻抗值；根据所述属性参数、所述布线层和所述阻抗值，确定所述信号线的模拟线宽处于所述线宽范围内时的参考层；在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作。根据本方案，可以保证信号线在合适的线宽下更多的实现信号功能。

Description

一种信号线参考层的确定方法及系统
技术领域
本发明涉及集成电路技术领域，特别涉及一种信号线参考层的确定方法及系统。
背景技术
随着大数据技术的不断发展，用户对服务器功能的需求也越来越高，因此，为了满足用户需求，需要在有限的结构空间内，尽可能更多的实现信号功能。
现有技术中，在高密板设计时，一般会将印制电路板(Printed Circuit Board，PCB)的PP板材厚度降低，如此以来可以在有限的结构空间内，使得PCB可以包括更多的叠层，从而实现更多的信号功能。
然而该方式在实现同一阻抗值时，需要降低信号线的线宽，在信号线的线宽较小时，可能会导致PCB厂商在生产时，板卡报废率较高。因此，如何在保证信号线在合适的线宽下，以在有限的结构空间内尽可能更多的实现信号功能。
发明内容
本发明实施例提供了一种信号线参考层的确定方法及系统，以保证信号线在合适的线宽下更多的实现信号功能。
第一方面，本发明实施例提供了一种信号线参考层的确定方法，预先设定所述信号线的线宽范围，所述方法还包括：
确定印刷电路板的属性参数，以及确定所述信号线对应的布线层和阻抗值；
根据所述属性参数、所述布线层和所述阻抗值，确定所述信号线的模拟线宽处于所述线宽范围内时的参考层；
在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作。
优选地，所述确定所述信号线的模拟线宽处于所述线宽范围内时的参考层，包括：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层；
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S3；在对应的模拟线宽均不处于所述线宽范围内时，执行S3；
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4；
S4：在确定的目标层中选择一个叠层确定为所述参考层。
优选地，所述确定每一个参考模拟层对应所述信号线的模拟线宽，包括：
利用第一公式、第二公式计算当前的参考模拟层对应所述信号线的模拟线宽；其中，所述属性参数包括：所述印刷电路板中包括的叠层个数、每一个叠层的厚度和每相邻叠层间的距离中的至少一种；
所述第一公式包括：
所述第二公式包括：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距。
优选地，所述在确定的目标层中选择一个叠层确定为所述参考层，包括：将与所述布线层之间包括的叠层个数最少的目标层，确定为所述信号线的参考层。
优选地，所述根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作，包括：
根据所述信号线确定在所述至少一个间隔叠层进行挖空操作的挖空长度和挖空宽度；
在所述至少一个间隔叠层上与所述布线位置垂直的位置处，按照所述挖空长度和所述挖空宽度进行挖空操作。
优选地，
所述挖空长度与所述信号线的长度相等；
和/或，
所述挖空宽度根据第三公式确定；
所述第三公式包括：
B≥2A0+C
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
优选地，进一步包括：在所述参考层上布置GND平面。
第二方面，本发明实施例还提供了一种信号线参考层的确定系统，包括：印刷电路板、确定装置和挖空装置；其中，
所述印刷电路板包括：至少两个叠层，所述至少两个叠层包括布线层；所述布线层用于部署信号线；
所述确定装置，用于设定所述信号线的线宽范围，并根据所述印刷电路板的属性参数、所述信号线对应的布线层和所述信号线对应的阻抗值，确定所述至少两个叠层中所述信号线的模拟线宽处于所述线宽范围内时的参考层；
所述挖空装置，用于在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作。
优选地，
所述确定装置，具体用于执行如下操作：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层；
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S3；在对应的模拟线宽均不处于所述线宽范围内时，执行S3；
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4；
S4：在确定的目标层中选择一个叠层确定为所述参考层；
和/或，
所述挖空装置，具体用于根据所述信号线确定在所述至少一个间隔叠层进行挖空操作的挖空长度和挖空宽度；在所述至少一个间隔叠层上与所述布线位置垂直的位置处，按照所述挖空长度和所述挖空宽度进行挖空操作。
优选地，
所述确定装置，具体用于利用第一公式、第二公式计算当前的参考模拟层对应所述信号线的模拟线宽；其中，所述属性参数包括：所述印刷电路板中包括的叠层个数、每一个叠层的厚度和每相邻叠层间的距离中的至少一种；
所述第一公式包括：
所述第二公式包括：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距；
和/或，
所述确定装置，具体用于将与所述布线层之间包括的叠层个数最少的目标层，确定为所述信号线的参考层；
和/或，
所述挖空长度与所述信号线的长度相等；
和/或，
所述挖空宽度根据第三公式确定；
所述第三公式包括：
B≥2A0+C
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
本发明实施例提供了一种信号线参考层的确定方法及系统，通过确定印刷电路板的属性参数和信号线对应的布线层和阻抗层，可以根据该属性参数、布线层和阻抗层，确定信号线的模拟线宽处于线宽范围内时的参考层，在布线层与参考层之间包括至少一个间隔叠层时，通过根据信号线在布线层上的布线位置，对该至少一个间隔叠层进行挖空操作，从而可以保证信号线在合适的线宽下更多的实现信号功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种方法流程图；
图2是本发明一个实施例提供的另一种方法流程图；
图3是本发明一个实施例提供的PCB的属性参数示意图；
图4是本发明一个实施例提供的包括Signal 1、Plane 2和Signal 3三个叠层的PCB示意图；
图5为本发明一个实施例提供的针对图4的俯视图；
图6是本发明一个实施例提供的一种系统结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种信号线参考层的确定方法，预先设定所述信号线的线宽范围，该方法可以包括以下步骤：
步骤101：确定印刷电路板的属性参数，以及确定所述信号线对应的布线层和阻抗值；
步骤102：根据所述属性参数、所述布线层和所述阻抗值，确定所述信号线的模拟线宽处于所述线宽范围内时的参考层；
步骤103：在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作。
可见，根据本发明上述实施例，通过确定印刷电路板的属性参数和信号线对应的布线层和阻抗层，可以根据该属性参数、布线层和阻抗层，确定信号线的模拟线宽处于线宽范围内时的参考层，在布线层与参考层之间包括至少一个间隔叠层时，通过根据信号线在布线层上的布线位置，对该至少一个间隔叠层进行挖空操作，从而可以保证信号线在合适的线宽下更多的实现信号功能。
在本发明一个实施例中，为了确定出参考层，可以通过如下一种方式来实现：所述确定所述信号线的模拟线宽处于所述线宽范围内时的参考层，包括：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层；
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S3；在对应的模拟线宽均不处于所述线宽范围内时，执行S3；
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4；
S4：在确定的目标层中选择一个叠层确定为所述参考层。
例如，印刷电路板包括8个叠层，该8个叠层分别为：表层、叠层2、叠层3、……、叠层8，假设叠层2为布线层，那么需要分别针对表层、叠层3、叠层4、……、叠层8作为参考模拟层时，确定对应信号线的模拟线宽，并将处于线宽范围内的模拟线宽对应的参考模拟层确定目标层，例如，目标层包括：叠层4和底层5。那么可以在叠层4和叠层5中选择任意一个叠层确定为参考层即可。
其中，该线宽范围中的最大值可以根据不影响PCB厚度的线宽进行设定，该线宽范围中的最小值，可以根据PCB生产厂家在生产PCB时，信号线不易折断的线宽进行设定，例如，该线宽范围为4mil-15mil。
根据上述实施例，通过逐个对PCB中除布线层以外的各个叠层进行分别确定，从而可以提高目标层的确定更加全面，通过在确定的目标层中任选一个确定为参考层，从而可以保证信号线在合适的线宽下实现更多的信号功能。
在本发明一个实施例中，为了确定每一个参考模拟层对应信号线的模拟线宽，至少可以通过如下一种方式来确定：
利用第一公式、第二公式计算当前的参考模拟层对应所述信号线的模拟线宽；其中，所述属性参数包括：所述印刷电路板中包括的叠层个数、每一个叠层的厚度和每相邻叠层间的距离中的至少一种；
所述第一公式包括：
所述第二公式包括：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距。
在上述公式中，Z0为已知值，例如，该信号线所需实现的阻抗值为100ohm。在PCB板使用的板材确定了之后，εr为已知值，且为定值。ε0为已知值。因此，根据每一个参考模拟层与布线层之间的间距h，确定使得模拟线宽A处于线宽范围内的参考模拟层。
根据上述实施例，通过公式计算每一个参考模拟层对应的模拟线宽，从而可以快速确定出满足模拟线宽处于线宽范围的参考模拟层，进而提高信号线参考层的确定效率。
在本发明一个实施例中，由于存在确定出的目标层包括多个的情况，为了在多个目标层中选择一个目标层作为参考层，可以将与所述布线层之间包括的叠层个数最少的目标层，确定为所述信号线的参考层。
例如，布线层为叠层2，目标层包括：叠层4和叠层5，那么可以选择叠层4确定为信号线的参考层。由于在参考层与布线层之间包括间隔叠层时，需要在间隔叠层上进行挖空操作，通过将与布线层之间包括的叠层个数最少的目标层，确定为信号线的参考层，可以降低需要进行挖空操作的叠层个数，从而可以提高PCB的生产效率。
在本发明一个实施例中，为了保证确定的参考层能够实现信号线的参考功能，所述根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作，包括：
根据所述信号线确定在所述至少一个间隔叠层进行挖空操作的挖空长度和挖空宽度；
在所述至少一个间隔叠层上与所述布线位置垂直的位置处，按照所述挖空长度和所述挖空宽度进行挖空操作。
其中，信号线的作用是用于实现从信号发送端向信号接收端的信号传输，为了实现信号回路，需要利用参考层进行信号的回流，为了降低信号布线层和参考层上信号的影响，需要参考层和布线层相邻，因此，需要对布线层和参考层之间的间隔叠层进行挖空操作。
为了实现更多的信号功能，在间隔叠层上也可以进行相应信号线或器件的布置，因此，可以只在间隔叠层上与布线位置垂直的位置处，按照确定的挖空长度和挖空宽度进行挖空操作，从而不仅实现了参考层的功能，还保证了间隔叠层的使用面积。
在本发明一个实施例中，挖空长度可以与信号线的长度相等。
在本发明一个实施例中，由于信号线包括两条差分走线，且两条差分走线之间存在间距，因此，为了保证参考层的功能，挖空宽度可以根据第三公式确定：
第三公式包括：
B≥2A0+C
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
在本发明一个实施例中，为了实现参考层的功能，可以进一步包括：在所述参考层上布置GND平面。
下面以PCB包括8个叠层、布线层位于叠层2为例，对本发明实施例提供的信号线参考层的确定方法进行进一步说明，请参考图2，该方法可以包括以下步骤：
步骤201：设定信号线的线宽范围。
在本实施例中，信号线的线宽太大，可能会导致布线层上无法布置太多的信号线，以及可能会导致PCB上叠层间距较大，从而导致可能实现的信号功能无法在PCB上实现。而信号线的线宽太小，可能会导致PCB厂商在生产时，板卡报废率较高，因此，为了避免上述两个问题，信号线的线宽需要处于设定的线宽范围内，例如，该线宽范围为4mil-15mil。
步骤202：确定PCB的属性参数以及确定信号线的布线层。
在本实施例中，PCB的属性参数可以包括：PCB中包括的叠层个数、每一个叠层的厚度、每相邻叠层间的距离和每一个叠层对应的铜重中的至少一种。
请参考图3，为本实施例提供的PCB的属性参数示意图。其中，叠层个数为8个叠层，该8个叠层分别为Signal 1(信号层)、Plane 2(内层)、Signal 3、Plane 4、Plane 5、Signal6、Plane 7和Signal 8。在该图3中，还包括对每一个叠层的描述、每一个叠层的厚度、相邻叠层之间的间距，以及每一个叠层的铜重。本实施例以布置在Signal 1上的信号线为例，对参考层的确定进行说明。
步骤203：确定布置在Signal 1上的信号线对应的阻抗值。
例如，该阻抗值为100ohm。
步骤204：确定信号线的模拟线宽处于线宽范围内时的参考层。
一般情况下，可以将布线层的相邻叠层作为该信号线的参考层，然而，为了在有限的结构空间内实现更多的信号功能，可以将板材的厚度降低，然而在板材厚度降低之后，可能存在相邻叠层作为信号线的参考层时，实现该信号线的阻抗值所对应的模拟线宽较细，因此，可能会导致PCB厂商在生产时，板卡报废率较高。
因此，为了保证实现信号线的阻抗值时所对应的模拟线宽处于线宽范围内，在相邻叠层作为参考层不满足上述条件时，需要调大参考层与布线层之间的间距，即需要将次相邻叠层或其他叠层作为参考层。
在本实施例中，为了确定信号线的模拟线宽处于线宽范围内时的参考层，可以通过如下逐个对每一个叠层进行分别确定的方式来确定：
在该方式中，可以通过如下一种逐个叠层确定的方式来确定参考层：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层。
其中，由于布线层为Signal 1，那么相邻叠层为Plane 2，可以将Plane 2作为参考模拟层执行如下步骤。
进一步地，将Signal 3、Plane 4、Plane 5、Signal 6、Plane 7和Signal 8分别作为参考模拟层执行如下步骤。
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S3；在对应的模拟线宽均不处于所述线宽范围内时，执行S3。
在确定每一个参考模拟层对应信号线的模拟线宽时，至少可以通过两种方式进行模拟线宽的确定：
方式1：利用公式(1)和公式(2)计算信号线的模拟线宽：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距。
根据上述公式(1)和公式(2)，将计算出的模拟线宽与步骤201中设定的线宽范围进行比较，若处于线宽范围内，则表明该参考模拟层可以作为参考层的候选叠层，因此，可以将该参考模拟层作为目标层。
方式2：利用软件来确定。
由于Signal 1作为布线层，根据图3可知，其与Plane 2之间的间距为2.7mil，而在布线层上需要布置阻抗值为100ohm的信号线，可以使用Polar阻抗模拟软件来进行模拟线宽的确定，确定出模拟线宽为3.6mil，由于该模拟线宽不满足设置的线宽范围，因此，Plane2不能作为参考层。根据该阻抗模拟软件，可以确定出Signal 3可以作为参考层。
在将Signal 3作为参考层时，根据图3可知，布线层与参考层之间的间距增大到8mil(2.7mil(pp)+1.3mil(铜箔厚度)+4mil(core))，利用Polar阻抗模拟软件计算，可以确定在达到阻抗值为100ohm的信号线时，确定出模拟线宽为10.5mil，信号线包括的两条差分走线之间的间距为10mil，因此，该模拟线宽处于线宽范围内。
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4。
S4：在确定的目标层中选择一个叠层确定为所述参考层。
若确定的目标层只包括1个，那么可以直接将该目标层确定为参考层；若确定的目标层包括多个，那么可以在多个目标层中任意选择一个目标层确定为参考层。
为了减少挖空操作的工作量，可以将与布线层之间包括的间隔叠层的个数最少的目标层，确定为参考层。例如，确定参考层为Signal 3。
在该方式中，可以直接通过如下方式来确定与布线层之间包括的间隔叠层的个数最少的目标层：
A1：将所述布线层的每一个相邻叠层分别作为参考模拟层。
A2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为参考层，结束；在对应的模拟线宽均不处于所述线宽范围内时，执行A3。
A3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行A2，直到确定出参考层为止。
由于参考模拟层是从布线层的相邻叠层开始进行确定的，且确定顺序是距离布线层由近到远，因此，一旦确定出对应的模拟线宽处于线宽范围内，那么就可以直接将该参考模拟层确定为参考层，从而可以减少参考层的确定工作量。
需要说明的是，若与布线层之间包括的间隔叠层的个数最少的目标层为两个，那么可以根据这两个目标层上具体需要布置的器件或信号线，来确定选择哪一个目标层。
步骤205：根据信号线确定挖空长度和挖空宽度。
为了保证Signal 3能够完成参考层的功能，需要将参考层与布线层之间包括的各个间隔叠层上进行挖空操作，由于Plane 2上也需要布置相应的信号线或者器件，因此，为了保证Plane2的使用面积，可以根据信号线来确定挖空长度和挖空宽度，其中，挖空长度可以与信号线的长度相等，当然，挖空长度也可以比信号线的长度长。挖空宽度可以通过如下公式(3)来确定：
B≥2A0+C (3)
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
例如，信号线的长度为50mil，实际宽度为10.5mil，两条差分走线的间距为10mil，那么可以确定挖空长度为50mil，挖空宽度为35mil。
步骤206：在Plane 2上与信号线的布置位置相垂直的位置处，按照确定的挖空长度和挖苦宽度进行挖空操作。
在Plane 2上与信号线的布置位置相垂直的位置处进行挖空操作，才能够最大力度的实现参考层的功能，请参考图4，为本发明实施例提供的一种包括Signal 1、Plane 2和Signal 3三个叠层的PCB示意图，在该图4中的Signal1中包括信号线1和信号线2，若确定出信号线1的参考层为Signal 3，信号线2的参考层为Plane 2，那么针对信号线2其参考层与布线层之间不包括间隔叠层，因此不需要挖空操作，针对信号线1其参考层与布线层之间包括间隔叠层Plane 2，因此需要将Plane 2的相应位置进行挖空操作。
根据图4可知，该信号线1由图中向图外延伸，因此，对于Plane 2的挖空操作如图4所示，挖空区域在信号线1的垂直位置，且布线层上挖空区域的垂直区域包括信号线1。
步骤207：在参考层上布置GND平面。
为了实现信号回流，可以在参考层上布置GND平面，也可以在参考层上布置电源平面，其中，该电源平面可以包括VDD平面和Power平面，以使其能够实现信号回流。
请参考图5，为图4的俯视图，根据图5可知，在Plane 2上包括有多个GND过孔，在Signal 3上布置有GND平面。
请参考图6，本发明另一实施例还提供了一种信号线参考层的确定系统，可以包括：印刷电路板601、确定装置602和挖空装置603；其中，
所述印刷电路板601包括：至少两个叠层，所述至少两个叠层包括布线层；所述布线层用于部署信号线；
所述确定装置602，用于设定所述信号线的线宽范围，并根据所述印刷电路板的属性参数、所述信号线对应的布线层和所述信号线对应的阻抗值，确定所述至少两个叠层中所述信号线的模拟线宽处于所述线宽范围内时的参考层；
所述挖空装置603，用于在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作。
可见，根据本发明上述实施例，通过确定印刷电路板的属性参数和信号线对应的布线层和阻抗层，可以根据该属性参数、布线层和阻抗层，确定信号线的模拟线宽处于线宽范围内时的参考层，在布线层与参考层之间包括至少一个间隔叠层时，通过根据信号线在布线层上的布线位置，对该至少一个间隔叠层进行挖空操作，从而可以保证信号线在合适的线宽下更多的实现信号功能。
在本发明一个实施例中，为了确定出参考层，所述确定装置，具体用于执行如下操作：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层；
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S3；在对应的模拟线宽均不处于所述线宽范围内时，执行S3；
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4；
S4：在确定的目标层中选择一个叠层确定为所述参考层。
根据上述实施例，通过逐个对PCB中除布线层以外的各个叠层进行分别确定，从而可以提高目标层的确定更加全面，通过在确定的目标层中任选一个确定为参考层，从而可以保证信号线在合适的线宽下实现更多的信号功能。
在本发明一个实施例中，为了保证参考层能够实现其参考功能，所述挖空装置，具体用于根据所述信号线确定在所述至少一个间隔叠层进行挖空操作的挖空长度和挖空宽度；在所述至少一个间隔叠层上与所述布线位置垂直的位置处，按照所述挖空长度和所述挖空宽度进行挖空操作。
在本发明一个实施例中，所述确定装置，具体用于利用第一公式、第二公式计算当前的参考模拟层对应所述信号线的模拟线宽；其中，所述属性参数包括：所述印刷电路板中包括的叠层个数、每一个叠层的厚度和每相邻叠层间的距离中的至少一种；
所述第一公式包括：
所述第二公式包括：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距。
根据上述实施例，通过公式计算每一个参考模拟层对应的模拟线宽，从而可以快速确定出满足模拟线宽处于线宽范围的参考模拟层，进而提高信号线参考层的确定效率。
在本发明一个实施例中，所述确定装置，具体用于将与所述布线层之间包括的叠层个数最少的目标层，确定为所述信号线的参考层；
在本发明一个实施例中，所述挖空长度与所述信号线的长度相等；
在本发明一个实施例中，所述挖空宽度根据第三公式确定；
所述第三公式包括：
B≥2A0+C
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
综上，本发明各个实施例至少具体如下有益效果：
1、在本发明实施例中，通过确定印刷电路板的属性参数和信号线对应的布线层和阻抗层，可以根据该属性参数、布线层和阻抗层，确定信号线的模拟线宽处于线宽范围内时的参考层，在布线层与参考层之间包括至少一个间隔叠层时，通过根据信号线在布线层上的布线位置，对该至少一个间隔叠层进行挖空操作，从而可以保证信号线在合适的线宽下更多的实现信号功能。
2、在本发明实施例中，通过逐个对PCB中除布线层以外的各个叠层进行分别确定，从而可以提高目标层的确定更加全面，通过在确定的目标层中任选一个确定为参考层，从而可以保证信号线在合适的线宽下实现更多的信号功能。
3、在本发明实施例中，通过公式计算每一个参考模拟层对应的模拟线宽，从而可以快速确定出满足模拟线宽处于线宽范围的参考模拟层，进而提高信号线参考层的确定效率。
4、在本发明实施例中，由于在参考层与布线层之间包括间隔叠层时，需要在间隔叠层上进行挖空操作，通过将与布线层之间包括的叠层个数最少的目标层，确定为信号线的参考层，可以降低需要进行挖空操作的叠层个数，从而可以提高PCB的生产效率。
5、在本发明实施例中，为了实现更多的信号功能，在间隔叠层上也可以进行相应信号线或器件的布置，因此，可以只在间隔叠层上与布线位置垂直的位置处，按照确定的挖空长度和挖空宽度进行挖空操作，从而不仅实现了参考层的功能，还保证了间隔叠层的使用面积。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (8)

1.一种信号线参考层的确定方法，其特征在于，预先设定所述信号线的线宽范围，所述方法还包括：
确定印刷电路板的属性参数，以及确定所述信号线对应的布线层和阻抗值；
根据所述属性参数、所述布线层和所述阻抗值，确定所述信号线的模拟线宽处于所述线宽范围内时的参考层；
在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作；
所述确定所述信号线的模拟线宽处于所述线宽范围内时的参考层，包括：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层；
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S4；在对应的模拟线宽均不处于所述线宽范围内时，执行S3；
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4；
S4：在确定的目标层中选择一个叠层确定为所述参考层。
2.根据权利要求1所述的方法，其特征在于，所述确定每一个参考模拟层对应所述信号线的模拟线宽，包括：
利用第一公式、第二公式计算当前的参考模拟层对应所述信号线的模拟线宽；其中，所述属性参数包括：所述印刷电路板中包括的叠层个数、每一个叠层的厚度和每相邻叠层间的距离中的至少一种；
所述第一公式包括：
所述第二公式包括：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距。
3.根据权利要求2所述的方法，其特征在于，所述在确定的目标层中选择一个叠层确定为所述参考层，包括：将与所述布线层之间包括的叠层个数最少的目标层，确定为所述信号线的参考层。
4.根据权利要求1所述的方法，其特征在于，所述根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作，包括：
根据所述信号线确定在所述至少一个间隔叠层进行挖空操作的挖空长度和挖空宽度；
在所述至少一个间隔叠层上与所述布线位置垂直的位置处，按照所述挖空长度和所述挖空宽度进行挖空操作。
5.根据权利要求4所述的方法，其特征在于，
所述挖空长度与所述信号线的长度相等；
和/或，
所述挖空宽度根据第三公式确定；
所述第三公式包括：
B≥2A0+C
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
6.根据权利要求1-5中任一所述的方法，其特征在于，进一步包括：在所述参考层上布置GND平面。
7.一种信号线参考层的确定系统，其特征在于，包括：印刷电路板、确定装置和挖空装置；其中，
所述印刷电路板包括：至少两个叠层，所述至少两个叠层包括布线层；所述布线层用于部署信号线；
所述确定装置，用于设定所述信号线的线宽范围，并根据所述印刷电路板的属性参数、所述信号线对应的布线层和所述信号线对应的阻抗值，确定所述至少两个叠层中所述信号线的模拟线宽处于所述线宽范围内时的参考层；
所述挖空装置，用于在所述布线层与所述参考层之间包括至少一个间隔叠层时，根据所述信号线在所述布线层上的布线位置，对所述至少一个间隔叠层进行挖空操作；
所述确定装置，具体用于执行如下操作：
S1：将所述布线层的每一个相邻叠层分别作为参考模拟层；
S2：确定每一个参考模拟层对应所述信号线的模拟线宽，在对应的模拟线宽处于所述线宽范围内时，将处于所述线宽范围内的模拟线宽对应的参考模拟层确定为目标层，执行S4；在对应的模拟线宽均不处于所述线宽范围内时，执行S3；
S3：将与每一个参考模拟层相邻、且未被作为过参考模拟层的叠层作为参考模拟层，执行S2，直到所述印刷电路板中除所述布线层之外的每一个叠层均作为参考模拟层执行了S2后，执行S4；
S4：在确定的目标层中选择一个叠层确定为所述参考层；
和/或，
所述挖空装置，具体用于根据所述信号线确定在所述至少一个间隔叠层进行挖空操作的挖空长度和挖空宽度；在所述至少一个间隔叠层上与所述布线位置垂直的位置处，按照所述挖空长度和所述挖空宽度进行挖空操作。
8.根据权利要求7所述的信号线参考层的确定系统，其特征在于，
所述确定装置，具体用于利用第一公式、第二公式计算当前的参考模拟层对应所述信号线的模拟线宽；其中，所述属性参数包括：所述印刷电路板中包括的叠层个数、每一个叠层的厚度和每相邻叠层间的距离中的至少一种；
所述第一公式包括：
所述第二公式包括：
其中，Z0用于表征所述信号线对应的阻抗值；εr用于表征所述印刷电路板的板材介电常数；CL用于表征所述布线层与所述当前的参考模拟层之间形成的电容；ε0用于表征空气介电常数；A用于表征所述模拟线宽；h用于表征所述布线层与所述当前的参考模拟层之间的间距；
和/或，
所述确定装置，具体用于将与所述布线层之间包括的叠层个数最少的目标层，确定为所述信号线的参考层；
和/或，
所述挖空长度与所述信号线的长度相等；
和/或，
所述挖空宽度根据第三公式确定；
所述第三公式包括：
B≥2A0+C
其中，B用于表征所述挖空宽度，A0用于表征所述信号线的实际宽度；C用于表征所述信号线的间距。
CN201610812591.1A 2016-09-09 2016-09-09 一种信号线参考层的确定方法及系统 Active CN106385765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610812591.1A CN106385765B (zh) 2016-09-09 2016-09-09 一种信号线参考层的确定方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610812591.1A CN106385765B (zh) 2016-09-09 2016-09-09 一种信号线参考层的确定方法及系统

Publications (2)

Publication Number Publication Date
CN106385765A CN106385765A (zh) 2017-02-08
CN106385765B true CN106385765B (zh) 2018-09-04

Family

ID=57935615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610812591.1A Active CN106385765B (zh) 2016-09-09 2016-09-09 一种信号线参考层的确定方法及系统

Country Status (1)

Country Link
CN (1) CN106385765B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107454736B (zh) * 2017-06-27 2019-08-27 上达电子（深圳）股份有限公司 一种电路板及其走线阻抗控制方法
CN108196182B (zh) * 2017-12-30 2020-04-21 大族激光科技产业集团股份有限公司 飞针测试的基准网络选取方法和装置
CN108388760A (zh) * 2018-05-31 2018-08-10 郑州云海信息技术有限公司 一种印刷电路板布线方法、装置及电子设备
TWI760574B (zh) * 2018-10-29 2022-04-11 和碩聯合科技股份有限公司 模擬自動化方法
CN210579428U (zh) * 2019-06-20 2020-05-19 深圳Tcl数字技术有限公司 电路板及显示设备
CN110324962B (zh) * 2019-07-18 2020-09-18 广州兴森快捷电路科技有限公司 降低pcb差分线插入损耗的方法
CN112135414A (zh) * 2020-09-11 2020-12-25 浪潮电子信息产业股份有限公司 一种印刷电路板及其挖空区布线调整方法、装置及设备
CN112115673A (zh) * 2020-09-27 2020-12-22 浪潮电子信息产业股份有限公司 Pcie信号pin相邻层挖空设计方法、系统、装置及存储介质
CN114727477B (zh) * 2022-04-22 2023-07-14 苏州浪潮智能科技有限公司 一种优化高速时钟链路阻抗的pcb板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1780536A (zh) * 2004-11-25 2006-05-31 华为技术有限公司 多层印刷电路板的阻抗控制方法
CN1852635A (zh) * 2005-04-23 2006-10-25 鸿富锦精密工业（深圳）有限公司 高频信号电路板的改进结构
CN1874652A (zh) * 2005-06-01 2006-12-06 华为技术有限公司 一种阻抗控制的方法
US8413097B2 (en) * 2011-08-30 2013-04-02 Hon Hai Precision Industry Co., Ltd. Computing device and method for checking design of printed circuit board layout file
US8468486B2 (en) * 2011-02-24 2013-06-18 Hon Hai Precision Industry Co., Ltd. Electronic device and method of automatically testing transmission lines
CN103970956A (zh) * 2014-05-19 2014-08-06 浪潮电子信息产业股份有限公司 一种同层不同阻抗控制传输线的设计方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1780536A (zh) * 2004-11-25 2006-05-31 华为技术有限公司 多层印刷电路板的阻抗控制方法
CN1852635A (zh) * 2005-04-23 2006-10-25 鸿富锦精密工业（深圳）有限公司 高频信号电路板的改进结构
CN1874652A (zh) * 2005-06-01 2006-12-06 华为技术有限公司 一种阻抗控制的方法
US8468486B2 (en) * 2011-02-24 2013-06-18 Hon Hai Precision Industry Co., Ltd. Electronic device and method of automatically testing transmission lines
US8413097B2 (en) * 2011-08-30 2013-04-02 Hon Hai Precision Industry Co., Ltd. Computing device and method for checking design of printed circuit board layout file
CN103970956A (zh) * 2014-05-19 2014-08-06 浪潮电子信息产业股份有限公司 一种同层不同阻抗控制传输线的设计方法

Also Published As

Publication number Publication date
CN106385765A (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN106385765B (zh) 一种信号线参考层的确定方法及系统
CN105307390B (zh) 一种pcb板结构
EP2912928B1 (en) Current redistribution in a printed circuit board
JP6367939B2 (ja) 基板内のソレノイドインダクタ
JP3778003B2 (ja) 多層配線基板設計方法
JP5034095B2 (ja) プリント配線基板および電子装置
US7124390B2 (en) Generating a split power plane of a multi-layer printed circuit board
US20130187743A1 (en) Inductor structure
CN101963651B (zh) 印刷电路板测试辅助设备和印刷电路板测试辅助方法
CN101964008B (zh) 布线设计辅助设备和布线设计辅助方法
US20090199149A1 (en) Methods and apparatus for layout of multi-layer circuit substrates
CN106507580B (zh) 一种pcb及信号传输系统
WO2011067053A1 (en) High-speed ceramic modules with hybrid referencing scheme
CN102541234A (zh) 计算机主板及计算机主板电源布线方法
CN106416434A (zh) 模块化印刷电路板
JP5051036B2 (ja) 多層基板解析装置、多層基板解析プログラム及び方法
Blackwell Circuit boards
JP5241371B2 (ja) 多層プリント回路基板の配線表示装置
JP6162043B2 (ja) 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体
WO2006109750A1 (ja) 集積回路装置の評価装置、評価方法及び評価プログラム
CN103313507B (zh) 印刷电路板和芯片系统
CN204131835U (zh) 软硬结合印制线路板
JP4218725B2 (ja) 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板
Ding et al. Physics-Based Modeling for Determining Transient Current Flow In Multi-layer PCB PI Designs
TW200806114A (en) System and method for modular electronics design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant