JP3778003B2 - 多層配線基板設計方法 - Google Patents
多層配線基板設計方法 Download PDFInfo
- Publication number
- JP3778003B2 JP3778003B2 JP2001150433A JP2001150433A JP3778003B2 JP 3778003 B2 JP3778003 B2 JP 3778003B2 JP 2001150433 A JP2001150433 A JP 2001150433A JP 2001150433 A JP2001150433 A JP 2001150433A JP 3778003 B2 JP3778003 B2 JP 3778003B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- design
- parameter
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、以下のａおよびｂに示すような特徴を有する多層配線基板（「多層配線基板」とは、表面にＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の電子部品を搭載し、内層に少なくとも２層以上の信号層を有する配線基板をいう）、すなわち隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計方法に関する。
【０００２】
ａ．「貫通スルーホールで層間を接続する配線基板」（一般的なプリント基板）ではなく、隣接層間を接続するヴィアの組み合わせにより内部接続を実現している多層配線基板
【０００３】
ｂ．ヴィアが重なること（スタックヴィア）が許容されない多層配線基板
【０００４】
ここで、本発明の適用対象の多層配線基板としては、例えば、ビルドアップ基板や、ポリイミド薄膜基板が考えられる。なお、「ポリイミド薄膜基板」とは、セラミック基板をベースとして表層にポリイミド薄膜を有している配線基板（絶縁材料に感光性のポリイミド樹脂を使用し、この樹脂層にヴィアホールを形成し、フォトリソグラフィ，真空蒸着，またはスパッタリングおよびメッキ法を使用して配線層を形成し、かつこの一連の工程を繰り返して逐次絶縁層および配線層を形成する多層配線基板）をいう。
【０００５】
【従来の技術】
図９は、上記のような多層配線基板の代表例であるビルドアップ基板の具体例（片側４層ビルドアップ基板）の構造を示す図である。
【０００６】
ビルドアップ基板は、通常、コア基板（ベース基板）とビルドアップ層部分とから構成されている。
【０００７】
コア基板には、一般的なプリント配線基板で用いられるガラスエポキシ積層の配線基板が使用され、表裏を接続するために貫通スルーホールが設けられている。コア基板は、配線基板全体の構造上のベースとなって全体を支持する役割と、電源層や接地（グランド）層等の密度の低い層を受け持つ役割とを有している。
【０００８】
一方、ビルドアップ層部分は、コア基板上に、銅メッキによる配線と絶縁層としてのエポキシ樹脂層とを逐次積層して必要な層数を積み上げて形成される。その際に、ビルドアップ層を接続するヴィアを形成する手段として、フォトリソグラフィによりエッチングで形成する方法とレーザを用いて直接ヴィアを形成する方法とが一般的である。
【０００９】
さて、図９に示すビルドアップ基板は、以下のａおよびｂに示すようにして形成されており、ＬＳＩ端子の高密度化に対応した配線基板となっている。
【００１０】
ａ．通常のエポキシ樹脂をガラスクロスに含浸させたシートを絶縁材料とし、貫通ヴィアによって電気的に内外層を接続したプリント配線基板をコア基板とし、そのコア基板上に感光性樹脂の絶縁層を形成する。
【００１１】
ｂ．フォトリソグラフィやレーザによって極小径のビルドアップヴィアホールを開け、下層との接続とパターン形成とをメッキで行いながら、順次ビルドアップ層（図９中のＢ１層〜Ｂ４層）を積み上げてビルドアップ層部分を形成する。
【００１２】
このようなビルドアップ基板において、層間を接続するヴィアは、隣接層間のみしか認められていない。
【００１３】
したがって、図１０中の（ａ）の斜視図に示すように、Ｂ３層とＢ１層との間にＢ２層を挟んで接続する信号配線（ヴィア群を使用する信号配線）は、Ｂ３層とＢ２層とを接続する第１のヴィアと、Ｂ２層とＢ１層とを接続する第２のヴィアと、第１のヴィアのボトムランドと第２のヴィアのトップランドとを接続する短い配線とで構成される。なお、このようなヴィア群と短い配線とからなる信号配線を、本明細書では「ビルドアップヴィア」と表現する。
【００１４】
図１０中の（ｂ）に、同図の（ａ）の斜視図に対応する断面図を示す。ここで、第１のヴィアのボトムランドと第２のヴィアのトップランドとのヴィアピッチは、配線収容性を上げる観点から、製造上可能な最小値で定義することが好ましい。
【００１５】
このようなビルドアップ基板では、例えば、炭酸ガスレーザでφ５０μｍのヴィアがφ７５μｍのランド（トップ／ボトムとも）上に形成され、トップランド／ボトムランドが１００μｍピッチで配置され、それを接続する配線の配線幅は５０μｍに設定される。
【００１６】
なお、一般のビルドアップ基板の製造工法においては、図１１に示すスタックヴィアのように、ヴィアが重なることは製造上禁止されている。先に述べたように、本発明における適用対象（設計対象）の多層配線基板にも、このような禁止条件が存在している。
【００１７】
したがって、例えば、図１２の（ａ）および（ｂ）（斜視図および断面図）に示すように、Ｂ４層からＣ１層まで接続するビルドアップヴィアは、スタガ（ｓｔａｇｇｅｒ）状（千鳥状）に配列させることとなる（本発明でも、このようなスタガ状の配列が行われることが前提となっている）。
【００１８】
このように、ビルドアップ基板やポリイミド薄膜基板において、層間を接続するヴィアは隣接層間しか接続することしかできない。よって、少なくとも１層以上の配線層を間に挟んで信号配線を到達させたい場合には、到達層まで順次隣接層を表示してヴィアを打ち、次にシフトさせるために短い配線を設け、またヴィアを打つ工程を繰り返さなければならなかった。
【００１９】
次に、図１３〜図２０を参照して、従来技術における「ビルドアップヴィアを用いて多層配線基板の配線設計を行う場合」の動作（従来の多層配線基板設計方法における動作）を説明する。
【００２０】
ここでは、Ｂ４層で信号配線を行い、その信号配線をＣ１層に接続させたい場合を考える。
【００２１】
この場合には、まず最初に、図１３に示すように、信号配線Ａを行い、図１４に示すように、Ｂ４層−Ｂ３層を選択し、所望の位置にヴィアＢを打ち、Ｂ３層に移動する。
【００２２】
次に、図１５に示すように、Ｂ３層上で例えば１００μｍの短い配線Ｃを行う。
【００２３】
さらに、図１６に示すように、Ｂ３層−Ｂ２層を選択し、配線Ｃの終了地点にヴィアＤを打ち、Ｂ２層に移動する。
【００２４】
同様な処理を、図１７〜図２０に示すように、Ｃ１層まで繰り返し、配線Ｅ，ヴィアＦ，配線Ｇ，およびヴィアＨを設定する。
【００２５】
このように、従来の多層配線基板設計方法では、ビルドアップヴィアを設ける場合に、「到達層まで順次隣接層を表示してヴィアを打ち、次にシフトさせるために短い配線を設け、またヴィアを打つ」という工程を繰り返さなければならなかった。
【００２６】
【発明が解決しようとする課題】
上述した従来の多層配線基板設計方法では、上記のように、層間を接続するヴィアは隣接層間しか接続することができないので、少なくとも１層以上の配線層を間に挟んでヴィアを到達させたい場合（ビルドアップヴィアを設ける場合）には、「到達層まで順次隣接層を表示してヴィアを打ち、次にシフトさせるために短い配線を設け、またヴィアを打つ」という工程を繰り返さなければならず、設計効率が非常に悪くなるという問題点があった。
【００２７】
本発明の目的は、上述の点に鑑み、上記の問題点を解決するために、あらかじめパラメータとして各ビルドアップヴィア種のヴィアサイズ（各層間のヴィアの径），シフト方向（各層においてヴィアを接続する短い配線をシフトさせる方向），およびヴィアピッチ（各層における短い配線の長さ。図１０参照）を定義しておき、ビルドアップヴィアの打ち始め層および到達層（例えば、図２１中のＢ４層およびＣ１層）を選択した後にビルドアップヴィアを設定するように指示するだけで、パラメータ値（パラメータの情報）に沿って自動的に通過層や到達層のヴィアおよび配線を発生させることができ（図２１の（ａ）の状態から自動的に同図（ｂ）に示すようなヴィア打ち・配線が可能となる）、設計効率の向上を図ることができる多層配線基板設計方法を提供することにある。
【００２８】
なお、本発明の多層配線基板設計方法に対する従来技術に関する特許公報としては、多層配線基板の構造や設計を考察している点で本発明と類似している「特開平０５−２４３７３１号公報」が存在する。
【００２９】
しかし、上記の特開平０５−２４３７３１号公報に記載された技術（「多層薄膜配線基板」）は、全てのペア層のヴィア・ホールを含む配線端子の座標を同一にして、従来の汎用的な多層配線基板の配線設計ツールを利用できるようにすることを目的とする技術であり、各ビルドアップヴィア種のパラメータをあらかじめ定義することによって多層配線基板の設計効率の向上を図る本発明とは本質的に相違している。
【００３０】
【課題を解決するための手段】
本発明の多層配線基板設計方法は、隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計方法において、ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルドアップヴィア種分読み込み、当該各パラメータの情報をコンピュータが有するメモリに格納するパラメータ読み込みステップと、前記パラメータ読み込みステップにおいてメモリに格納されたパラメータの情報と、打ち始め層および到達層のコンピュータへの指示とに基づき、ビルドアップヴィアを有する多層配線基板の配線設計をコンピュータにより行う配線設計ステップとを備え、
前記配線設計ステップが、設計者からのコンピュータへの指示に基づき、信号ネットを選択する信号ネット選択ステップと、設計者からのコンピュータへの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択ステップと、設計者からのコンピュータへの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択ステップと、前記ビルドアップヴィア種選択ステップで選択されたビルドアップヴィア種に対するパラメータの情報であって前記配線層選択ステップで選択された配線層に該当する情報をメモリからコンピュータに読み込むパラメータ情報読み込みステップと、前記パラメータ情報読み込みステップで読み込まれたパラメータの情報に基づいて、前記信号ネット選択ステップで選択された信号ネットに対する設計上のヴィア打ちおよび配線をコンピュータにより行うヴィア打ち・配線ステップと、前記ヴィア打ち・配線ステップによるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをコンピュータによりチェックし、設計ルール上エラーが生じている場合にはコンピュータ上で前記ビルドアップヴィア種選択ステップに制御を戻す設計ルール上エラー有無判定ステップと、設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定ステップと、を備える。
【００３１】
ここで、上記のパラメータ読み込みステップは、設計対象の多層配線基板に関する各ビルドアップヴィア種に対するパラメータを格納するパラメータファイルの読み込みを開始するパラメータファイル読み込み開始ステップと、前記パラメータファイル読み込み開始ステップで読み込みが開始されたパラメータファイル中のビルドアップヴィア種毎の各パラメータの情報をメモリに格納するパラメータ情報メモリ格納ステップと、前記パラメータ情報メモリ格納ステップによる処理が終了する毎に、パラメータファイルのＥＯＦ（Ｅｎｄ Ｏｆ Ｆｉｌｅ）をチェックし、パラメータファイルの読み込みの終了を判定・制御するパラメータファイル読み込み終了制御ステップとからなるようにすることが考えられる。
【００３２】
例えば、パラメータ情報読み込みステップは、選択したビルドアップヴィア種が用意しているパラメータのうち、必要な層のパラメータを読み込み、設計完了判定ステップは、読み込んだパラメータに基づいて、全信号ネットの配線設計が完了したか否かを判定する。
【００３３】
また、この発明の第２の観点に係る、隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計装置は、ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルトアップヴィア種分読み込み、当該各パラメータの情報をメモリに格納するパラメータ読み込み手段と、前記パラメータ読み込み手段によりメモリに格納されたパラメータの情報と、打ち始め層および到達層の指示とに基づき、ビルドアップヴィアを有する多層配線基板の配線設計を行う配線設計手段と、を備え、
配線設計手段が、設計者からの指示に基づき、信号ネットを選択する信号ネット選択手段と、設計者からのコンピュータへの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択手段と、設計者からのコンピュータへの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択手段と、前記ビルドアップヴィア種選択手段で選択されたビルドアップヴィア種に対するパラメータの情報であって前記配線層選択手段により選択された配線層に該当する情報をメモリからコンピュータに読み込むパラメータ情報読み込み手段と、前記パラメータ情報読み込み手段で読み込まれたパラメータの情報に基づいて、前記信号ネット選択手段により選択された信号ネットに対する設計上のヴィア打ちおよび配線をコンピュータにより行うヴィア打ち・配線手段と、前記ヴィア打ち・配線手段によるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをコンピュータによりチェックし、設計ルール上エラーが生じている場合には前記ビルドアップヴィア種選択手段によるビルドアップヴィア種の選択に制御を戻す設計ルール上エラー有無判定手段と、設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定手段と、を有する。
例えば、パラメータ情報読み込みステップは、選択したビルドアップヴィア種が用意しているパラメータのうち、必要な層のパラメータを読み込み、前記設計完了判定ステップは、読み込んだパラメータに基づいて、全信号ネットの配線設計が完了したか否かを判定する。
【００３４】
【発明の実施の形態】
次に、本発明について図面を参照して詳細に説明する。
【００３５】
（１） 第１の実施の形態
【００３６】
図１は、本発明の第１の実施の形態に係る多層配線基板設計方法の処理手順を示す流れ図である。この処理は、パラメータ読み込みステップ１０１と、配線設計ステップ１０２とからなる。
【００３７】
図２は、図１中のパラメータ読み込みステップ１０１の詳細な処理を示す流れ図である。この処理は、パラメータファイル読み込み開始ステップ２０１と、パラメータ情報メモリ格納ステップ２０２と、パラメータファイル終了判定ステップ２０３と、パラメータファイル読み込み終了ステップ２０４とからなる（パラメータファイル終了判定ステップ２０３およびパラメータファイル読み込み終了ステップ２０４によってパラメータファイル読み込み終了制御ステップが形成される）。
【００３８】
図３は、図１中の配線設計ステップ１０２の詳細な処理を示す流れ図である。この処理は、信号ネット選択ステップ３０１と、配線層選択ステップ３０２と、ビルドアップヴィア種選択ステップ３０３と、パラメータ情報読み込みステップ３０４と、ヴィア打ち・配線ステップ３０５と、設計ルール上エラー有無判定ステップ３０６と、設計完了判定ステップ３０７とからなる。
【００３９】
図４〜図６は、本実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向に関する種類を説明するための図である。
【００４０】
図４〜図６における多層配線基板において、Ｂ４層とＢ２層とを接続するビルドアップヴィアを設けたいときに、Ｂ２層に別の信号配線（信号配線Ｂ２Ｓとする）が存在したとする。
【００４１】
Ｂ４層−Ｂ３層ヴィア（Ｂ４層とＢ３層との間を接続するヴィア）を設けた場合に、当該ヴィアの直下層であるＢ３層に設けられるボトムランドの位置に対し、Ｎ，Ｓ，Ｗ，およびＥの４方向の何れかに（図４参照）、Ｂ３層−Ｂ２層ヴィアのトップランドを設けることができる。
【００４２】
図５に示すように、仮にＥ方向に当該トップランド（トップランドＢ３Ｔとする）を設けた場合には、Ｂ２層のボトムランドと信号配線Ｂ２Ｓとが干渉してしまう。したがって、この場合には、図６に示すように、例えばＷ方向に当該トップランドＢ３Ｔを設けるべきである（Ｎ方向やＳ方向に当該トップランドＢ３Ｔを設けてもよい）。
【００４３】
このように、本実施の形態では、ヴィアは当該ヴィアを打つ直下層におけるボトムランドから次の層間のヴィアのトップランドの存在する方向（「シフト方向」という）の如何により４種類に区別できる。
【００４４】
ここで、このシフト方向は配線チャネルに整合を取った方が配線収容性を上げることができる。すなわち、信号配線チャネルが図４中のＸＹ方向であれば、シフト方向は図４に示すＮ，Ｓ，Ｗ，およびＥの４方向が妥当と考えられる（ただし、より一般的には、シフト方向は、複数種類の任意の方向を考えることができる）。
【００４５】
図７は、本実施の形態に係る多層配線基板設計方法で採用されるパラメータの具体例を示す図である。
【００４６】
パラメータ（ビルドアップヴィア種毎に定義されるパラメータ）においては、少なくとも、各層間のヴィアサイズと、各層のシフト方向（Ｎ，Ｓ，Ｗ，およびＥの４方向が存在する（図４参照））と、各層のヴィアピッチ（図１０参照）とが定義されている。
【００４７】
ここで、図７を例としてパラメータの定義内容を具体的に説明する。
【００４８】
図７に示すパラメータは、以下のａ〜ｊに示す各行を有している（図７中のａ〜ｊの符号は以下の説明の便宜上のためのものであり、パラメータ中の本来の情報ではない）。
【００４９】
ａ．注釈行である。
【００５０】
ｂ．３行（ｃの行）目以降で定義しているビルドアップヴィア種の名称（識別情報）を示す行である。ここでは、この名称を「ＢＵＩＬＤＵＰ７５−Ｅ」としている。
【００５１】
ｃ．「ｂｕｉｌｄｕｐ」はヴィアを打つ（設定する）ことを示すコマンドのコマンド名である。この行のコマンドは、「ＶＩＡ７５」というヴィア（φ７５μｍのヴィア）をＢ４層−Ｂ３層間に打つことを指示している。
【００５２】
ｄ．「ｍｏｖｅｔｏ」は各層におけるシフトを示すコマンドのコマンド名である。この行のコマンドは、上記のｃの行のコマンドによってヴィアが打たれた地点から、Ｅ方向に＋７５μｍだけ、「ＬＩＮＥ７５」の配線（線幅７５μｍの配線）でシフトすること（Ｂ４層から見た場合に、Ｂ３層でＥ方向に７５μｍシフトすること）を指示している。なお、＋７５の後の「０」は「Ｎ／Ｓ方向についてはシフトしないこと」を意味している。
【００５３】
ｅ．ｃと同様に、Ｂ３層−Ｂ２層間に「ＶＩＡ７５」というヴィアを打つことを意味している。
【００５４】
ｆ．ｄと同様に、Ｂ２層で、上記のｅのヴィアの位置からＥ方向に−７５μｍ（Ｗ方向に＋７５μｍ）だけシフトすることを意味している。
【００５５】
ｇ．ｃおよびｅと同様に、Ｂ２層−Ｂ１層間に「ＶＩＡ７５」というヴィアを打つことを意味している。
【００５６】
ｈ．ｄおよびｆと同様に、Ｂ１層で、上記のｇのヴィアの位置からＥ方向に＋７５μｍだけシフトすることを意味している。
【００５７】
ｉ．ｃ，ｅ，およびｇと同様に、Ｂ１層−Ｃ１層間に「ＶＩＡ７５」というヴィアを打つことを意味している。
【００５８】
ｊ．Ｃ１層で、上記のｉのヴィアの位置からＥ方向に−３５０μｍだけ「ＬＩＮＥ１２０」の配線でシフトすることを意味している。
【００５９】
なお、このパラメータによって定義されるシフト方向は、Ｂ３層ではＥ方向であり、Ｂ２層ではＷ方向であり、Ｂ１層ではＥ方向である。ここで、最初の通過層であるＢ３層でのシフト方向で当該パラメータのシフト方向が識別される（したがって、このパラメータで定義されるビルドアップヴィア種の名称は「ＢＵＩＬＤＵＰ７５−Ｅ」と「Ｅ」が付されている）。
【００６０】
次に、図１〜図７を参照して、本実施の形態に係る多層配線基板設計方法の全体の動作について詳細に説明する。
【００６１】
本実施の形態に係る多層配線基板設計方法の処理は、図１に示すように、設計対象の多層配線基板に関する各ビルドアップヴィア種の層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されている各パラメータを読み込み当該各パラメータの情報（パラメータ値）をメモリに格納するパラメータ読み込みステップ１０１（パラメータを読み込む工程）と、パラメータ読み込みステップ１０１においてメモリに格納されたパラメータの情報と打ち始め層（ヴィアを打ち始める層）および到達層（ヴィアが最終的に到達する層）の指示とに基づきビルドアップヴィアを有する多層配線基板の配線設計を行う配線設計ステップ１０２（配線設計を行う工程）とからなる。
【００６２】
これらの２つの工程（ステップ）は、詳細には、以下に説明するようになる。
【００６３】
第１に、パラメータを読み込む工程における詳細な処理を、図２を用いて説明する。
【００６４】
まず、各ビルドアップヴィア種について、各層間のヴィアサイズと、各層のシフト方向およびヴィアピッチとをあらかじめコンピュータシステムに定義しておくために、設計対象の多層配線基板に対するパラメータファイルの読み込みが開始され（ステップ２０１）、当該パラメータファイル内の各パラメータが順次読み込まれていく。
【００６５】
パラメータは、先に述べたように、ビルドアップヴィア種毎に、各層（配線層）について（各層は配線層名により識別される）、ヴィアサイズ，シフト方向，およびヴィアピッチが定義されている形式である。
【００６６】
次に、上記で読み込まれた各パラメータのビルドアップヴィア種をキーにして、層間毎のヴィアサイズ，層毎のシフト方向，および層毎のヴィアピッチ等を示すパラメータの情報（パラメータ値）が、メモリに格納される（ステップ２０２）。
【００６７】
各パラメータについてステップ２０２の処理が終了する毎に、ＥＯＦが検出されたか否かがチェックされ、設計対象の多層配線基板に対するパラメータファイルが完了したか否かが判定される（ステップ２０３）。
【００６８】
ステップ２０３で「ＥＯＦが検出された（パラメータファイルが完了した）」と判定された場合には、当該パラメータファイルの読み込み（取り込み）が終了する（ステップ２０４）。
【００６９】
第２に、配線設計を行う工程における詳細な処理を、図３を用いて説明する。
【００７０】
まず、設計者（ユーザ）の指示に基づき、設計対象の多層配線基板上の所望の信号ネットの選択が行われる（ステップ３０１）。
【００７１】
ここで、「信号ネット」（シグナルネット）とは、電子部品間の接続情報を意味する。これに対して、「信号配線」とは、信号ネットに基づき実際に配線されているその配線（パターン）を意味している（信号ネットを実現する電子部品間の実際の配線である）。
【００７２】
ビルドアップヴィアを設けたい場合には、設計者からの指示に基づき、打ち始め層と到達層とが指定される（ステップ３０２）。具体的には、表示装置上の画面において、当該打ち始め層および当該到達層が選択され、表示される。
【００７３】
次に、設計者の指示により、通過層や到達層におけるヴィアの阻害要因がないか否かということや配線制約の考慮に基づき、ビルドアップヴィア種が選択される（ステップ３０３）。
【００７４】
ここで、「阻害要因」とは、通過層や到達層に異ネット（他の信号ネット）の配線パターンが存在する場合や、異ネットのヴィアが存在する場合のことをいう（例えば、図５参照）。ステップ３０４の選択処理では、このような阻害要因を避けるようにビルドアップヴィア種が選択される。
【００７５】
また、「配線制約」とは、主に配線長に起因する制約のことをいう。ステップ３０４の選択処理では、通過層や到達層で、配線長が遵守できなくなるようなビルドアップヴィア種を選択しないよう気を付けなくてはならない（例えば、目的方向と異なる方向にシフトすれば配線長は長くなる）。
【００７６】
次に、ステップ３０３で選択されたビルドアップヴィア種およびステップ３０２で選択された打ち始め層と到達層とによって決まる各配線層をキーとして、メモリから、パラメータの情報（ヴィアサイズ，シフト方向，およびヴィアピッチ等）がメモリから読み出される（ステップ３０４）。
【００７７】
続いて、ステップ３０４で読み込まれたパラメータの情報に基づいて、各層間のヴィアの設定（ヴィア打ち）および各層の配線が行われる（ステップ３０５）。
【００７８】
ステップ３０５の処理が終了した場合には、コンピュータシステム側で、そのヴィア打ちおよび配線を行うことに起因して、到達層や通過層で異ネットとのスペーシング等の設計ルールに抵触しないかどうか（設計ルール上エラーが生じていないかどうか）がチェックされる（ステップ３０６）。
【００７９】
ステップ３０６で「設計ルールに抵触する（設計ルール上エラーが生じている）」と判定された場合には、ステップ３０３に制御が戻され、ビルドアップヴィア種の選択がやり直される。
【００８０】
一方、ステップ３０６で「設計ルールに抵触しない（設計ルール上エラーが生じていない）」と判定された場合には、設計対象の多層配線基板における全信号ネットの配線設計（結線）が完了したか否かのチェックが行われる（ステップ３０７）。
【００８１】
ステップ３０７で「全信号ネットの配線設計が完了していない」と判定された場合には、ステップ３０１に制御が戻され、図３に示す一連の処理が繰り返される。
【００８２】
一方、ステップ３０７で「全信号ネットの配線設計が完了した」と判定された場合には、処理が終了する。
【００８３】
なお、「何層から何層までのビルドアップヴィアであるか」ということでビルドアップヴィア種が異なることはない。本実施の形態、ひいては本発明では、ヴィアを打ち始めたい層（打ち始め層）と到達させたい層（到達層）とを指定することであらかじめ定められているパラメータ中の必要な配線層の情報が読み出されることになる。
【００８４】
例えば、Ｂ４層からＢ２層にビルドアップヴィアを打ちたい場合には、Ｂ４層とＢ２層とが打ち始め層および到達層として選択され、Ｂ４層からＣ１層まで定義されているビルドアップヴィア種のパラメータが選択された上で、Ｂ２層までヴィアが打たれて止まる。
【００８５】
（２） 第１の実施の形態の変形／拡張形態
【００８６】
上記の第１の実施の形態では、設計対象の多層配線基板としてビルドアップ基板を例としたが、本発明における設計対象の多層配線基板はこれに限られるものではない。
【００８７】
他の設計対象の多層配線基板としては、例えば、ポリイミド薄膜基板（絶縁材料に感光性のポリイミド樹脂を使用し、この樹脂層にヴィアホールを形成し、フォトリソグラフィ，真空蒸着，またはスパッタリングおよびメッキ法を使用して配線層を形成し、かつこの一連の工程を繰り返して逐次絶縁層および配線層を形成する多層配線基板）が考えられる。
【００８８】
（３） 第２の実施の形態
【００８９】
図８は、本発明の第２の実施の形態の構成（コンピュータシステム構成）を示すブロック図である。
【００９０】
このコンピュータシステム８０は、コンピュータ８１と、メモリ８２と、表示装置８３と、多層配線基板設計処理プログラム８００とを含んで構成されている。
【００９１】
図８を参照すると、本発明の第２の実施の形態は、図１に示した第１の実施の形態に係る多層配線基板設計方法の処理を実行するための多層配線基板設計処理プログラム８００として実現される。
【００９２】
多層配線基板設計処理プログラム８００は、コンピュータシステム８０におけるコンピュータ８１に読み込まれ、当該コンピュータ８１に第１の実施の形態に係る多層配線基板設計方法の処理（図１〜図３参照）を実行させるように制御する。多層配線基板設計処理プログラム８００の制御によるコンピュータシステム８０の動作は、第１の実施の形態に係る多層配線基板設計方法の処理内容（動作）と全く同様になるので、その詳しい説明を割愛する。
【００９３】
【発明の効果】
以上説明したように、本発明によると、打ち始め層と到達層とを指定するだけで、当該両層およびその間の層（配線層）におけるビルドアップヴィアを自動的に発生させることを可能にすることにより、ビルドアップ基板のような「隣接層間のヴィアだけで接続される多層配線基板」の配線設計において、設計効率が高くなるという効果が生じる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板設計方法の処理手順を示す流れ図である。
【図２】図１中のパラメータ読み込みステップの詳細な処理手順を示す流れ図である。
【図３】図１中の配線設計ステップの詳細な処理手順を示す流れ図である。
【図４】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向の種類を説明するための図である。
【図５】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向の種類を説明するための図である。
【図６】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向に関する種類を説明するための図である。
【図７】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるパラメータの具体例を示す図である。
【図８】本発明の第２の実施の形態の構成を示すブロック図である。
【図９】ビルドアップ基板の具体例の構造を示す図である。
【図１０】ビルドアップヴィアを説明するための図である。
【図１１】スタックヴィアを説明するための図である。
【図１２】ビルドアップヴィアを説明するための図である。
【図１３】従来の多層配線基板設計方法における動作を説明するための図である。
【図１４】従来の多層配線基板設計方法における動作を説明するための図である。
【図１５】従来の多層配線基板設計方法における動作を説明するための図である。
【図１６】従来の多層配線基板設計方法における動作を説明するための図である。
【図１７】従来の多層配線基板設計方法における動作を説明するための図である。
【図１８】従来の多層配線基板設計方法における動作を説明するための図である。
【図１９】従来の多層配線基板設計方法における動作を説明するための図である。
【図２０】従来の多層配線基板設計方法における動作を説明するための図である。
【図２１】本発明の多層配線基板設計方法が従来技術と異なる点を説明するための図である。
【符号の説明】
８０ コンピュータシステム
８１ コンピュータ
８２ メモリ
８３ 表示装置
１０１ パラメータ読み込みステップ
１０２ 配線設計ステップ
２０１ パラメータファイル読み込み開始ステップ
２０２ パラメータ情報メモリ格納ステップ
２０３ パラメータファイル終了判定ステップ
２０４ パラメータファイル読み込み終了ステップ
３０１ 信号ネット選択ステップ
３０２ 配線層選択ステップ
３０３ ビルドアップヴィア種選択ステップ
３０４ パラメータ情報読み込みステップ
３０５ ヴィア打ち・配線ステップ
３０６ 設計ルール上エラー有無判定ステップ
３０７ 設計完了判定ステップ
８００ 多層配線基板設計処理プログラム
【発明の属する技術分野】
本発明は、以下のａおよびｂに示すような特徴を有する多層配線基板（「多層配線基板」とは、表面にＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の電子部品を搭載し、内層に少なくとも２層以上の信号層を有する配線基板をいう）、すなわち隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計方法に関する。
【０００２】
ａ．「貫通スルーホールで層間を接続する配線基板」（一般的なプリント基板）ではなく、隣接層間を接続するヴィアの組み合わせにより内部接続を実現している多層配線基板
【０００３】
ｂ．ヴィアが重なること（スタックヴィア）が許容されない多層配線基板
【０００４】
ここで、本発明の適用対象の多層配線基板としては、例えば、ビルドアップ基板や、ポリイミド薄膜基板が考えられる。なお、「ポリイミド薄膜基板」とは、セラミック基板をベースとして表層にポリイミド薄膜を有している配線基板（絶縁材料に感光性のポリイミド樹脂を使用し、この樹脂層にヴィアホールを形成し、フォトリソグラフィ，真空蒸着，またはスパッタリングおよびメッキ法を使用して配線層を形成し、かつこの一連の工程を繰り返して逐次絶縁層および配線層を形成する多層配線基板）をいう。
【０００５】
【従来の技術】
図９は、上記のような多層配線基板の代表例であるビルドアップ基板の具体例（片側４層ビルドアップ基板）の構造を示す図である。
【０００６】
ビルドアップ基板は、通常、コア基板（ベース基板）とビルドアップ層部分とから構成されている。
【０００７】
コア基板には、一般的なプリント配線基板で用いられるガラスエポキシ積層の配線基板が使用され、表裏を接続するために貫通スルーホールが設けられている。コア基板は、配線基板全体の構造上のベースとなって全体を支持する役割と、電源層や接地（グランド）層等の密度の低い層を受け持つ役割とを有している。
【０００８】
一方、ビルドアップ層部分は、コア基板上に、銅メッキによる配線と絶縁層としてのエポキシ樹脂層とを逐次積層して必要な層数を積み上げて形成される。その際に、ビルドアップ層を接続するヴィアを形成する手段として、フォトリソグラフィによりエッチングで形成する方法とレーザを用いて直接ヴィアを形成する方法とが一般的である。
【０００９】
さて、図９に示すビルドアップ基板は、以下のａおよびｂに示すようにして形成されており、ＬＳＩ端子の高密度化に対応した配線基板となっている。
【００１０】
ａ．通常のエポキシ樹脂をガラスクロスに含浸させたシートを絶縁材料とし、貫通ヴィアによって電気的に内外層を接続したプリント配線基板をコア基板とし、そのコア基板上に感光性樹脂の絶縁層を形成する。
【００１１】
ｂ．フォトリソグラフィやレーザによって極小径のビルドアップヴィアホールを開け、下層との接続とパターン形成とをメッキで行いながら、順次ビルドアップ層（図９中のＢ１層〜Ｂ４層）を積み上げてビルドアップ層部分を形成する。
【００１２】
このようなビルドアップ基板において、層間を接続するヴィアは、隣接層間のみしか認められていない。
【００１３】
したがって、図１０中の（ａ）の斜視図に示すように、Ｂ３層とＢ１層との間にＢ２層を挟んで接続する信号配線（ヴィア群を使用する信号配線）は、Ｂ３層とＢ２層とを接続する第１のヴィアと、Ｂ２層とＢ１層とを接続する第２のヴィアと、第１のヴィアのボトムランドと第２のヴィアのトップランドとを接続する短い配線とで構成される。なお、このようなヴィア群と短い配線とからなる信号配線を、本明細書では「ビルドアップヴィア」と表現する。
【００１４】
図１０中の（ｂ）に、同図の（ａ）の斜視図に対応する断面図を示す。ここで、第１のヴィアのボトムランドと第２のヴィアのトップランドとのヴィアピッチは、配線収容性を上げる観点から、製造上可能な最小値で定義することが好ましい。
【００１５】
このようなビルドアップ基板では、例えば、炭酸ガスレーザでφ５０μｍのヴィアがφ７５μｍのランド（トップ／ボトムとも）上に形成され、トップランド／ボトムランドが１００μｍピッチで配置され、それを接続する配線の配線幅は５０μｍに設定される。
【００１６】
なお、一般のビルドアップ基板の製造工法においては、図１１に示すスタックヴィアのように、ヴィアが重なることは製造上禁止されている。先に述べたように、本発明における適用対象（設計対象）の多層配線基板にも、このような禁止条件が存在している。
【００１７】
したがって、例えば、図１２の（ａ）および（ｂ）（斜視図および断面図）に示すように、Ｂ４層からＣ１層まで接続するビルドアップヴィアは、スタガ（ｓｔａｇｇｅｒ）状（千鳥状）に配列させることとなる（本発明でも、このようなスタガ状の配列が行われることが前提となっている）。
【００１８】
このように、ビルドアップ基板やポリイミド薄膜基板において、層間を接続するヴィアは隣接層間しか接続することしかできない。よって、少なくとも１層以上の配線層を間に挟んで信号配線を到達させたい場合には、到達層まで順次隣接層を表示してヴィアを打ち、次にシフトさせるために短い配線を設け、またヴィアを打つ工程を繰り返さなければならなかった。
【００１９】
次に、図１３〜図２０を参照して、従来技術における「ビルドアップヴィアを用いて多層配線基板の配線設計を行う場合」の動作（従来の多層配線基板設計方法における動作）を説明する。
【００２０】
ここでは、Ｂ４層で信号配線を行い、その信号配線をＣ１層に接続させたい場合を考える。
【００２１】
この場合には、まず最初に、図１３に示すように、信号配線Ａを行い、図１４に示すように、Ｂ４層−Ｂ３層を選択し、所望の位置にヴィアＢを打ち、Ｂ３層に移動する。
【００２２】
次に、図１５に示すように、Ｂ３層上で例えば１００μｍの短い配線Ｃを行う。
【００２３】
さらに、図１６に示すように、Ｂ３層−Ｂ２層を選択し、配線Ｃの終了地点にヴィアＤを打ち、Ｂ２層に移動する。
【００２４】
同様な処理を、図１７〜図２０に示すように、Ｃ１層まで繰り返し、配線Ｅ，ヴィアＦ，配線Ｇ，およびヴィアＨを設定する。
【００２５】
このように、従来の多層配線基板設計方法では、ビルドアップヴィアを設ける場合に、「到達層まで順次隣接層を表示してヴィアを打ち、次にシフトさせるために短い配線を設け、またヴィアを打つ」という工程を繰り返さなければならなかった。
【００２６】
【発明が解決しようとする課題】
上述した従来の多層配線基板設計方法では、上記のように、層間を接続するヴィアは隣接層間しか接続することができないので、少なくとも１層以上の配線層を間に挟んでヴィアを到達させたい場合（ビルドアップヴィアを設ける場合）には、「到達層まで順次隣接層を表示してヴィアを打ち、次にシフトさせるために短い配線を設け、またヴィアを打つ」という工程を繰り返さなければならず、設計効率が非常に悪くなるという問題点があった。
【００２７】
本発明の目的は、上述の点に鑑み、上記の問題点を解決するために、あらかじめパラメータとして各ビルドアップヴィア種のヴィアサイズ（各層間のヴィアの径），シフト方向（各層においてヴィアを接続する短い配線をシフトさせる方向），およびヴィアピッチ（各層における短い配線の長さ。図１０参照）を定義しておき、ビルドアップヴィアの打ち始め層および到達層（例えば、図２１中のＢ４層およびＣ１層）を選択した後にビルドアップヴィアを設定するように指示するだけで、パラメータ値（パラメータの情報）に沿って自動的に通過層や到達層のヴィアおよび配線を発生させることができ（図２１の（ａ）の状態から自動的に同図（ｂ）に示すようなヴィア打ち・配線が可能となる）、設計効率の向上を図ることができる多層配線基板設計方法を提供することにある。
【００２８】
なお、本発明の多層配線基板設計方法に対する従来技術に関する特許公報としては、多層配線基板の構造や設計を考察している点で本発明と類似している「特開平０５−２４３７３１号公報」が存在する。
【００２９】
しかし、上記の特開平０５−２４３７３１号公報に記載された技術（「多層薄膜配線基板」）は、全てのペア層のヴィア・ホールを含む配線端子の座標を同一にして、従来の汎用的な多層配線基板の配線設計ツールを利用できるようにすることを目的とする技術であり、各ビルドアップヴィア種のパラメータをあらかじめ定義することによって多層配線基板の設計効率の向上を図る本発明とは本質的に相違している。
【００３０】
【課題を解決するための手段】
本発明の多層配線基板設計方法は、隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計方法において、ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルドアップヴィア種分読み込み、当該各パラメータの情報をコンピュータが有するメモリに格納するパラメータ読み込みステップと、前記パラメータ読み込みステップにおいてメモリに格納されたパラメータの情報と、打ち始め層および到達層のコンピュータへの指示とに基づき、ビルドアップヴィアを有する多層配線基板の配線設計をコンピュータにより行う配線設計ステップとを備え、
前記配線設計ステップが、設計者からのコンピュータへの指示に基づき、信号ネットを選択する信号ネット選択ステップと、設計者からのコンピュータへの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択ステップと、設計者からのコンピュータへの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択ステップと、前記ビルドアップヴィア種選択ステップで選択されたビルドアップヴィア種に対するパラメータの情報であって前記配線層選択ステップで選択された配線層に該当する情報をメモリからコンピュータに読み込むパラメータ情報読み込みステップと、前記パラメータ情報読み込みステップで読み込まれたパラメータの情報に基づいて、前記信号ネット選択ステップで選択された信号ネットに対する設計上のヴィア打ちおよび配線をコンピュータにより行うヴィア打ち・配線ステップと、前記ヴィア打ち・配線ステップによるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをコンピュータによりチェックし、設計ルール上エラーが生じている場合にはコンピュータ上で前記ビルドアップヴィア種選択ステップに制御を戻す設計ルール上エラー有無判定ステップと、設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定ステップと、を備える。
【００３１】
ここで、上記のパラメータ読み込みステップは、設計対象の多層配線基板に関する各ビルドアップヴィア種に対するパラメータを格納するパラメータファイルの読み込みを開始するパラメータファイル読み込み開始ステップと、前記パラメータファイル読み込み開始ステップで読み込みが開始されたパラメータファイル中のビルドアップヴィア種毎の各パラメータの情報をメモリに格納するパラメータ情報メモリ格納ステップと、前記パラメータ情報メモリ格納ステップによる処理が終了する毎に、パラメータファイルのＥＯＦ（Ｅｎｄ Ｏｆ Ｆｉｌｅ）をチェックし、パラメータファイルの読み込みの終了を判定・制御するパラメータファイル読み込み終了制御ステップとからなるようにすることが考えられる。
【００３２】
例えば、パラメータ情報読み込みステップは、選択したビルドアップヴィア種が用意しているパラメータのうち、必要な層のパラメータを読み込み、設計完了判定ステップは、読み込んだパラメータに基づいて、全信号ネットの配線設計が完了したか否かを判定する。
【００３３】
また、この発明の第２の観点に係る、隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計装置は、ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルトアップヴィア種分読み込み、当該各パラメータの情報をメモリに格納するパラメータ読み込み手段と、前記パラメータ読み込み手段によりメモリに格納されたパラメータの情報と、打ち始め層および到達層の指示とに基づき、ビルドアップヴィアを有する多層配線基板の配線設計を行う配線設計手段と、を備え、
配線設計手段が、設計者からの指示に基づき、信号ネットを選択する信号ネット選択手段と、設計者からのコンピュータへの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択手段と、設計者からのコンピュータへの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択手段と、前記ビルドアップヴィア種選択手段で選択されたビルドアップヴィア種に対するパラメータの情報であって前記配線層選択手段により選択された配線層に該当する情報をメモリからコンピュータに読み込むパラメータ情報読み込み手段と、前記パラメータ情報読み込み手段で読み込まれたパラメータの情報に基づいて、前記信号ネット選択手段により選択された信号ネットに対する設計上のヴィア打ちおよび配線をコンピュータにより行うヴィア打ち・配線手段と、前記ヴィア打ち・配線手段によるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをコンピュータによりチェックし、設計ルール上エラーが生じている場合には前記ビルドアップヴィア種選択手段によるビルドアップヴィア種の選択に制御を戻す設計ルール上エラー有無判定手段と、設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定手段と、を有する。
例えば、パラメータ情報読み込みステップは、選択したビルドアップヴィア種が用意しているパラメータのうち、必要な層のパラメータを読み込み、前記設計完了判定ステップは、読み込んだパラメータに基づいて、全信号ネットの配線設計が完了したか否かを判定する。
【００３４】
【発明の実施の形態】
次に、本発明について図面を参照して詳細に説明する。
【００３５】
（１） 第１の実施の形態
【００３６】
図１は、本発明の第１の実施の形態に係る多層配線基板設計方法の処理手順を示す流れ図である。この処理は、パラメータ読み込みステップ１０１と、配線設計ステップ１０２とからなる。
【００３７】
図２は、図１中のパラメータ読み込みステップ１０１の詳細な処理を示す流れ図である。この処理は、パラメータファイル読み込み開始ステップ２０１と、パラメータ情報メモリ格納ステップ２０２と、パラメータファイル終了判定ステップ２０３と、パラメータファイル読み込み終了ステップ２０４とからなる（パラメータファイル終了判定ステップ２０３およびパラメータファイル読み込み終了ステップ２０４によってパラメータファイル読み込み終了制御ステップが形成される）。
【００３８】
図３は、図１中の配線設計ステップ１０２の詳細な処理を示す流れ図である。この処理は、信号ネット選択ステップ３０１と、配線層選択ステップ３０２と、ビルドアップヴィア種選択ステップ３０３と、パラメータ情報読み込みステップ３０４と、ヴィア打ち・配線ステップ３０５と、設計ルール上エラー有無判定ステップ３０６と、設計完了判定ステップ３０７とからなる。
【００３９】
図４〜図６は、本実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向に関する種類を説明するための図である。
【００４０】
図４〜図６における多層配線基板において、Ｂ４層とＢ２層とを接続するビルドアップヴィアを設けたいときに、Ｂ２層に別の信号配線（信号配線Ｂ２Ｓとする）が存在したとする。
【００４１】
Ｂ４層−Ｂ３層ヴィア（Ｂ４層とＢ３層との間を接続するヴィア）を設けた場合に、当該ヴィアの直下層であるＢ３層に設けられるボトムランドの位置に対し、Ｎ，Ｓ，Ｗ，およびＥの４方向の何れかに（図４参照）、Ｂ３層−Ｂ２層ヴィアのトップランドを設けることができる。
【００４２】
図５に示すように、仮にＥ方向に当該トップランド（トップランドＢ３Ｔとする）を設けた場合には、Ｂ２層のボトムランドと信号配線Ｂ２Ｓとが干渉してしまう。したがって、この場合には、図６に示すように、例えばＷ方向に当該トップランドＢ３Ｔを設けるべきである（Ｎ方向やＳ方向に当該トップランドＢ３Ｔを設けてもよい）。
【００４３】
このように、本実施の形態では、ヴィアは当該ヴィアを打つ直下層におけるボトムランドから次の層間のヴィアのトップランドの存在する方向（「シフト方向」という）の如何により４種類に区別できる。
【００４４】
ここで、このシフト方向は配線チャネルに整合を取った方が配線収容性を上げることができる。すなわち、信号配線チャネルが図４中のＸＹ方向であれば、シフト方向は図４に示すＮ，Ｓ，Ｗ，およびＥの４方向が妥当と考えられる（ただし、より一般的には、シフト方向は、複数種類の任意の方向を考えることができる）。
【００４５】
図７は、本実施の形態に係る多層配線基板設計方法で採用されるパラメータの具体例を示す図である。
【００４６】
パラメータ（ビルドアップヴィア種毎に定義されるパラメータ）においては、少なくとも、各層間のヴィアサイズと、各層のシフト方向（Ｎ，Ｓ，Ｗ，およびＥの４方向が存在する（図４参照））と、各層のヴィアピッチ（図１０参照）とが定義されている。
【００４７】
ここで、図７を例としてパラメータの定義内容を具体的に説明する。
【００４８】
図７に示すパラメータは、以下のａ〜ｊに示す各行を有している（図７中のａ〜ｊの符号は以下の説明の便宜上のためのものであり、パラメータ中の本来の情報ではない）。
【００４９】
ａ．注釈行である。
【００５０】
ｂ．３行（ｃの行）目以降で定義しているビルドアップヴィア種の名称（識別情報）を示す行である。ここでは、この名称を「ＢＵＩＬＤＵＰ７５−Ｅ」としている。
【００５１】
ｃ．「ｂｕｉｌｄｕｐ」はヴィアを打つ（設定する）ことを示すコマンドのコマンド名である。この行のコマンドは、「ＶＩＡ７５」というヴィア（φ７５μｍのヴィア）をＢ４層−Ｂ３層間に打つことを指示している。
【００５２】
ｄ．「ｍｏｖｅｔｏ」は各層におけるシフトを示すコマンドのコマンド名である。この行のコマンドは、上記のｃの行のコマンドによってヴィアが打たれた地点から、Ｅ方向に＋７５μｍだけ、「ＬＩＮＥ７５」の配線（線幅７５μｍの配線）でシフトすること（Ｂ４層から見た場合に、Ｂ３層でＥ方向に７５μｍシフトすること）を指示している。なお、＋７５の後の「０」は「Ｎ／Ｓ方向についてはシフトしないこと」を意味している。
【００５３】
ｅ．ｃと同様に、Ｂ３層−Ｂ２層間に「ＶＩＡ７５」というヴィアを打つことを意味している。
【００５４】
ｆ．ｄと同様に、Ｂ２層で、上記のｅのヴィアの位置からＥ方向に−７５μｍ（Ｗ方向に＋７５μｍ）だけシフトすることを意味している。
【００５５】
ｇ．ｃおよびｅと同様に、Ｂ２層−Ｂ１層間に「ＶＩＡ７５」というヴィアを打つことを意味している。
【００５６】
ｈ．ｄおよびｆと同様に、Ｂ１層で、上記のｇのヴィアの位置からＥ方向に＋７５μｍだけシフトすることを意味している。
【００５７】
ｉ．ｃ，ｅ，およびｇと同様に、Ｂ１層−Ｃ１層間に「ＶＩＡ７５」というヴィアを打つことを意味している。
【００５８】
ｊ．Ｃ１層で、上記のｉのヴィアの位置からＥ方向に−３５０μｍだけ「ＬＩＮＥ１２０」の配線でシフトすることを意味している。
【００５９】
なお、このパラメータによって定義されるシフト方向は、Ｂ３層ではＥ方向であり、Ｂ２層ではＷ方向であり、Ｂ１層ではＥ方向である。ここで、最初の通過層であるＢ３層でのシフト方向で当該パラメータのシフト方向が識別される（したがって、このパラメータで定義されるビルドアップヴィア種の名称は「ＢＵＩＬＤＵＰ７５−Ｅ」と「Ｅ」が付されている）。
【００６０】
次に、図１〜図７を参照して、本実施の形態に係る多層配線基板設計方法の全体の動作について詳細に説明する。
【００６１】
本実施の形態に係る多層配線基板設計方法の処理は、図１に示すように、設計対象の多層配線基板に関する各ビルドアップヴィア種の層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されている各パラメータを読み込み当該各パラメータの情報（パラメータ値）をメモリに格納するパラメータ読み込みステップ１０１（パラメータを読み込む工程）と、パラメータ読み込みステップ１０１においてメモリに格納されたパラメータの情報と打ち始め層（ヴィアを打ち始める層）および到達層（ヴィアが最終的に到達する層）の指示とに基づきビルドアップヴィアを有する多層配線基板の配線設計を行う配線設計ステップ１０２（配線設計を行う工程）とからなる。
【００６２】
これらの２つの工程（ステップ）は、詳細には、以下に説明するようになる。
【００６３】
第１に、パラメータを読み込む工程における詳細な処理を、図２を用いて説明する。
【００６４】
まず、各ビルドアップヴィア種について、各層間のヴィアサイズと、各層のシフト方向およびヴィアピッチとをあらかじめコンピュータシステムに定義しておくために、設計対象の多層配線基板に対するパラメータファイルの読み込みが開始され（ステップ２０１）、当該パラメータファイル内の各パラメータが順次読み込まれていく。
【００６５】
パラメータは、先に述べたように、ビルドアップヴィア種毎に、各層（配線層）について（各層は配線層名により識別される）、ヴィアサイズ，シフト方向，およびヴィアピッチが定義されている形式である。
【００６６】
次に、上記で読み込まれた各パラメータのビルドアップヴィア種をキーにして、層間毎のヴィアサイズ，層毎のシフト方向，および層毎のヴィアピッチ等を示すパラメータの情報（パラメータ値）が、メモリに格納される（ステップ２０２）。
【００６７】
各パラメータについてステップ２０２の処理が終了する毎に、ＥＯＦが検出されたか否かがチェックされ、設計対象の多層配線基板に対するパラメータファイルが完了したか否かが判定される（ステップ２０３）。
【００６８】
ステップ２０３で「ＥＯＦが検出された（パラメータファイルが完了した）」と判定された場合には、当該パラメータファイルの読み込み（取り込み）が終了する（ステップ２０４）。
【００６９】
第２に、配線設計を行う工程における詳細な処理を、図３を用いて説明する。
【００７０】
まず、設計者（ユーザ）の指示に基づき、設計対象の多層配線基板上の所望の信号ネットの選択が行われる（ステップ３０１）。
【００７１】
ここで、「信号ネット」（シグナルネット）とは、電子部品間の接続情報を意味する。これに対して、「信号配線」とは、信号ネットに基づき実際に配線されているその配線（パターン）を意味している（信号ネットを実現する電子部品間の実際の配線である）。
【００７２】
ビルドアップヴィアを設けたい場合には、設計者からの指示に基づき、打ち始め層と到達層とが指定される（ステップ３０２）。具体的には、表示装置上の画面において、当該打ち始め層および当該到達層が選択され、表示される。
【００７３】
次に、設計者の指示により、通過層や到達層におけるヴィアの阻害要因がないか否かということや配線制約の考慮に基づき、ビルドアップヴィア種が選択される（ステップ３０３）。
【００７４】
ここで、「阻害要因」とは、通過層や到達層に異ネット（他の信号ネット）の配線パターンが存在する場合や、異ネットのヴィアが存在する場合のことをいう（例えば、図５参照）。ステップ３０４の選択処理では、このような阻害要因を避けるようにビルドアップヴィア種が選択される。
【００７５】
また、「配線制約」とは、主に配線長に起因する制約のことをいう。ステップ３０４の選択処理では、通過層や到達層で、配線長が遵守できなくなるようなビルドアップヴィア種を選択しないよう気を付けなくてはならない（例えば、目的方向と異なる方向にシフトすれば配線長は長くなる）。
【００７６】
次に、ステップ３０３で選択されたビルドアップヴィア種およびステップ３０２で選択された打ち始め層と到達層とによって決まる各配線層をキーとして、メモリから、パラメータの情報（ヴィアサイズ，シフト方向，およびヴィアピッチ等）がメモリから読み出される（ステップ３０４）。
【００７７】
続いて、ステップ３０４で読み込まれたパラメータの情報に基づいて、各層間のヴィアの設定（ヴィア打ち）および各層の配線が行われる（ステップ３０５）。
【００７８】
ステップ３０５の処理が終了した場合には、コンピュータシステム側で、そのヴィア打ちおよび配線を行うことに起因して、到達層や通過層で異ネットとのスペーシング等の設計ルールに抵触しないかどうか（設計ルール上エラーが生じていないかどうか）がチェックされる（ステップ３０６）。
【００７９】
ステップ３０６で「設計ルールに抵触する（設計ルール上エラーが生じている）」と判定された場合には、ステップ３０３に制御が戻され、ビルドアップヴィア種の選択がやり直される。
【００８０】
一方、ステップ３０６で「設計ルールに抵触しない（設計ルール上エラーが生じていない）」と判定された場合には、設計対象の多層配線基板における全信号ネットの配線設計（結線）が完了したか否かのチェックが行われる（ステップ３０７）。
【００８１】
ステップ３０７で「全信号ネットの配線設計が完了していない」と判定された場合には、ステップ３０１に制御が戻され、図３に示す一連の処理が繰り返される。
【００８２】
一方、ステップ３０７で「全信号ネットの配線設計が完了した」と判定された場合には、処理が終了する。
【００８３】
なお、「何層から何層までのビルドアップヴィアであるか」ということでビルドアップヴィア種が異なることはない。本実施の形態、ひいては本発明では、ヴィアを打ち始めたい層（打ち始め層）と到達させたい層（到達層）とを指定することであらかじめ定められているパラメータ中の必要な配線層の情報が読み出されることになる。
【００８４】
例えば、Ｂ４層からＢ２層にビルドアップヴィアを打ちたい場合には、Ｂ４層とＢ２層とが打ち始め層および到達層として選択され、Ｂ４層からＣ１層まで定義されているビルドアップヴィア種のパラメータが選択された上で、Ｂ２層までヴィアが打たれて止まる。
【００８５】
（２） 第１の実施の形態の変形／拡張形態
【００８６】
上記の第１の実施の形態では、設計対象の多層配線基板としてビルドアップ基板を例としたが、本発明における設計対象の多層配線基板はこれに限られるものではない。
【００８７】
他の設計対象の多層配線基板としては、例えば、ポリイミド薄膜基板（絶縁材料に感光性のポリイミド樹脂を使用し、この樹脂層にヴィアホールを形成し、フォトリソグラフィ，真空蒸着，またはスパッタリングおよびメッキ法を使用して配線層を形成し、かつこの一連の工程を繰り返して逐次絶縁層および配線層を形成する多層配線基板）が考えられる。
【００８８】
（３） 第２の実施の形態
【００８９】
図８は、本発明の第２の実施の形態の構成（コンピュータシステム構成）を示すブロック図である。
【００９０】
このコンピュータシステム８０は、コンピュータ８１と、メモリ８２と、表示装置８３と、多層配線基板設計処理プログラム８００とを含んで構成されている。
【００９１】
図８を参照すると、本発明の第２の実施の形態は、図１に示した第１の実施の形態に係る多層配線基板設計方法の処理を実行するための多層配線基板設計処理プログラム８００として実現される。
【００９２】
多層配線基板設計処理プログラム８００は、コンピュータシステム８０におけるコンピュータ８１に読み込まれ、当該コンピュータ８１に第１の実施の形態に係る多層配線基板設計方法の処理（図１〜図３参照）を実行させるように制御する。多層配線基板設計処理プログラム８００の制御によるコンピュータシステム８０の動作は、第１の実施の形態に係る多層配線基板設計方法の処理内容（動作）と全く同様になるので、その詳しい説明を割愛する。
【００９３】
【発明の効果】
以上説明したように、本発明によると、打ち始め層と到達層とを指定するだけで、当該両層およびその間の層（配線層）におけるビルドアップヴィアを自動的に発生させることを可能にすることにより、ビルドアップ基板のような「隣接層間のヴィアだけで接続される多層配線基板」の配線設計において、設計効率が高くなるという効果が生じる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板設計方法の処理手順を示す流れ図である。
【図２】図１中のパラメータ読み込みステップの詳細な処理手順を示す流れ図である。
【図３】図１中の配線設計ステップの詳細な処理手順を示す流れ図である。
【図４】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向の種類を説明するための図である。
【図５】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向の種類を説明するための図である。
【図６】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるビルドアップヴィアのシフト方向に関する種類を説明するための図である。
【図７】本発明の第１の実施の形態に係る多層配線基板設計方法で採用されるパラメータの具体例を示す図である。
【図８】本発明の第２の実施の形態の構成を示すブロック図である。
【図９】ビルドアップ基板の具体例の構造を示す図である。
【図１０】ビルドアップヴィアを説明するための図である。
【図１１】スタックヴィアを説明するための図である。
【図１２】ビルドアップヴィアを説明するための図である。
【図１３】従来の多層配線基板設計方法における動作を説明するための図である。
【図１４】従来の多層配線基板設計方法における動作を説明するための図である。
【図１５】従来の多層配線基板設計方法における動作を説明するための図である。
【図１６】従来の多層配線基板設計方法における動作を説明するための図である。
【図１７】従来の多層配線基板設計方法における動作を説明するための図である。
【図１８】従来の多層配線基板設計方法における動作を説明するための図である。
【図１９】従来の多層配線基板設計方法における動作を説明するための図である。
【図２０】従来の多層配線基板設計方法における動作を説明するための図である。
【図２１】本発明の多層配線基板設計方法が従来技術と異なる点を説明するための図である。
【符号の説明】
８０ コンピュータシステム
８１ コンピュータ
８２ メモリ
８３ 表示装置
１０１ パラメータ読み込みステップ
１０２ 配線設計ステップ
２０１ パラメータファイル読み込み開始ステップ
２０２ パラメータ情報メモリ格納ステップ
２０３ パラメータファイル終了判定ステップ
２０４ パラメータファイル読み込み終了ステップ
３０１ 信号ネット選択ステップ
３０２ 配線層選択ステップ
３０３ ビルドアップヴィア種選択ステップ
３０４ パラメータ情報読み込みステップ
３０５ ヴィア打ち・配線ステップ
３０６ 設計ルール上エラー有無判定ステップ
３０７ 設計完了判定ステップ
８００ 多層配線基板設計処理プログラム
Claims (7)
- 隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計方法において、
ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルドアップヴィア種分読み込み、当該各パラメータの情報をコンピュータが有するメモリに格納するパラメータ読み込みステップと、
前記パラメータ読み込みステップにおいてメモリに格納されたパラメータの情報と、打ち始め層および到達層のコンピュータへの指示とに基づき、ビルドアップヴィアを有する多層配線基板の配線設計をコンピュータにより行う配線設計ステップとを備え、
前記配線設計ステップが、
設計者からのコンピュータへの指示に基づき、信号ネットを選択する信号ネット選択ステップと、
設計者からのコンピュータへの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択ステップと、
設計者からのコンピュータへの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択ステップと、
前記ビルドアップヴィア種選択ステップで選択されたビルドアップヴィア種毎に、各配線層について定義される形式のパラメータの情報であって、前記パラメータの情報の中で前記配線層選択ステップで選択された配線層に必要なパラメータ情報をメモリからコンピュータに読み込むパラメータ情報読み込みステップと、
前記パラメータ情報読み込みステップで読み込まれたパラメータの情報に基づいて、前記信号ネット選択ステップで選択された信号ネットに対する設計上のヴィア打ちおよび配線をコンピュータにより行うヴィア打ち・配線ステップと、
前記ヴィア打ち・配線ステップによるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをコンピュータによりチェックし、設計ルール上エラーが生じている場合にはコンピュータ上で前記ビルドアップヴィア種選択ステップに制御を戻す設計ルール上エラー有無判定ステップと、
設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定ステップとを有する、
ことを特徴とする多層配線基板設計方法。 - パラメータ読み込みステップが、設計対象の多層配線基板に関する各ビルドアップヴィア種毎に、各配線層について定義される形式のパラメータを格納するパラメータファイルの読み込みを開始するパラメータファイル読み込み開始ステップと、
前記パラメータファイル読み込み開始ステップで読み込みが開始されたパラメータファイル中のビルドアップヴィア種毎の各パラメータの情報をメモリに格納するパラメータ情報メモリ格納ステップと、
前記パラメータ情報メモリ格納ステップによる処理が終了する毎に、パラメータファイルのＥＯＦをチェックし、
パラメータファイルの読み込みの終了を判定・制御するパラメータファイル読み込み終了制御ステップとからなることを特徴とする請求項１記載の多層配線基板設計方法。 - 前記パラメータ情報読み込みステップは、選択したビルドアップヴィア種が用意しているパラメータのうち、必要な層のパラメータを読み込み、
前記設計完了判定ステップは、読み込んだパラメータに基づいて、全信号ネットの配線
設計が完了したか否かを判定する、
ことを特徴とする請求項１または請求項２記載の多層配線基板設計方法。 - 多層配線基板がビルドアップ基板であることを特徴とする請求項１，請求項２，または請求項３に記載の多層配線基板設計方法。
- 隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計装置において、
ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルトアップヴィア種分読み込み、当該各パラメータの情報をメモリに格納するパラメータ読み込み手段と、
前記パラメータ読み込み手段によりメモリに格納されたパラメータの情報と、
打ち始め層および到達層の指示とに基づき、ビルドアップヴィアを有する多層配線基板の配線設計を行う配線設計手段とを備え、
配線設計手段が、
設計者からの指示に基づき、信号ネットを選択する信号ネット選択手段と、
設計者からのコンピュータへの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択手段と、
設計者からのコンピュータへの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択手段と、
前記ビルドアップヴィア種選択手段で選択されたビルドアップヴィア種毎に、各配線層について定義される形式のパラメータの情報であって、前記パラメータ情報の中で前記配線層選択手段により選択された配線層に必要なパラメータ情報をメモリからコンピュータに読み込むパラメータ情報読み込み手段と、
前記パラメータ情報読み込み手段で読み込まれたパラメータの情報に基づいて、前記信号ネット選択手段により選択された信号ネットに対する設計上のヴィア打ちおよび配線をコンピュータにより行うヴィア打ち・配線手段と、
前記ヴィア打ち・配線手段によるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをコンピュータによりチェックし、設計ルール上エラーが生じている場合には前記ビルドアップヴィア種選択手段によるビルドアップヴィア種の選択に制御を戻す設計ルール上エラー有無判定手段と、
設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定手段とを有することを特徴とする多層配線基板設計装置。 - 隣接層間のみを接続するヴィアで配線設計が行われる多層配線基板の設計を行う多層配線基板設計方法の処理を実行するコンピュータに、
ビルドアップヴィア種をキーとして、設計対象の多層配線基板に関する層毎のヴィアサイズ，シフト方向，およびヴィアピッチが定義されているパラメータを、複数のビルトアップヴィア種分読み込み、当該各パラメータの情報をメモリに格納するパラメータ読み込みステップ、
設計者からの指示に基づき、信号ネットを選択する信号ネット選択ステップと、設計者からの打ち始め層および到達層の指示に基づき、配線層をコンピュータが選択する配線層選択ステップと、設計者からの指示に基づき、メモリに格納されている複数のビルドアップ種のうちから、該当するビルドアップヴィア種を選択するビルドアップヴィア種選択ステップ、
前記ビルドアップヴィア種選択ステップで選択されたビルドアップヴィア種毎に、各配線層について定義される形式のパラメータの情報であって、前記パラメータの情報の中で前記配線層選択ステップで選択された配線層に必要なパラメータ情報をメモリからコンピュータに読み込むパラメータ情報読み込みステップと、前記パラメータ情報読み込みステップで読み込まれたパラメータの情報に基づいて、前記信号ネット選択ステップで選択された信号ネットに対する設計上のヴィア打ちおよび配線を行うヴィア打ち・配線ステップと、前記ヴィア打ち・配線ステップによるヴィア打ちおよび配線により設計ルール上エラーが生じていないかどうかをチェックし、設計ルール上エラーが生じている場合には前記ビルドアップヴィア種選択ステップに制御を戻す設計ルール上エラー有無判定ステップと、設計対象の多層配線基板の全信号ネットの配線設計が完了したか否かを判定する設計完了判定ステップ、を備える配線設計ステップ、
を実行させるためのプログラム。 - 前記パラメータ情報読み込みステップは、選択したビルドアップヴィア種が用意しているパラメータのうち、必要な層のパラメータを読み込み、
前記設計完了判定ステップは、読み込んだパラメータに基づいて、全信号ネットの配線設計が完了したか否かを判定する、
ことを特徴とする請求項６に記載のプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150433A JP3778003B2 (ja) | 2001-05-21 | 2001-05-21 | 多層配線基板設計方法 |
| US10/150,961 US6886151B2 (en) | 2001-05-21 | 2002-05-21 | Design method for multilayer wiring board |
| EP02011501A EP1262887A2 (en) | 2001-05-21 | 2002-05-21 | Design method for multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150433A JP3778003B2 (ja) | 2001-05-21 | 2001-05-21 | 多層配線基板設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002342398A JP2002342398A (ja) | 2002-11-29 |
| JP3778003B2 true JP3778003B2 (ja) | 2006-05-24 |
Family
ID=18995442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001150433A Expired - Fee Related JP3778003B2 (ja) | 2001-05-21 | 2001-05-21 | 多層配線基板設計方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6886151B2 (ja) |
| EP (1) | EP1262887A2 (ja) |
| JP (1) | JP3778003B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US6976238B1 (en) | 2001-06-03 | 2005-12-13 | Cadence Design Systems, Inc. | Circular vias and interconnect-line ends |
| US6895569B1 (en) | 2001-06-03 | 2005-05-17 | Candence Design Systems, Inc. | IC layout with non-quadrilateral Steiner points |
| US6882055B1 (en) | 2001-06-03 | 2005-04-19 | Cadence Design Systems, Inc. | Non-rectilinear polygonal vias |
| US6859916B1 (en) | 2001-06-03 | 2005-02-22 | Cadence Design Systems, Inc. | Polygonal vias |
| US7310793B1 (en) | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
| US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
| US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US7036105B1 (en) | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US6892368B2 (en) * | 2002-06-10 | 2005-05-10 | Sun Microsystems, Inc. | Patching technique for correction of minimum area and jog design rule violations |
| US6871332B2 (en) * | 2002-07-23 | 2005-03-22 | Sun Microsystems, Inc. | Structure and method for separating geometries in a design layout into multi-wide object classes |
| US6832360B2 (en) * | 2002-09-30 | 2004-12-14 | Sun Microsystems, Inc. | Pure fill via area extraction in a multi-wide object class design layout |
| US6883149B2 (en) * | 2002-09-30 | 2005-04-19 | Sun Microsystems, Inc. | Via enclosure rule check in a multi-wide object class design layout |
| US6804808B2 (en) * | 2002-09-30 | 2004-10-12 | Sun Microsystems, Inc. | Redundant via rule check in a multi-wide object class design layout |
| US6895568B2 (en) * | 2002-09-30 | 2005-05-17 | Sun Microsystems, Inc. | Correction of spacing violations between pure fill via areas in a multi-wide object class design layout |
| JP2004128228A (ja) * | 2002-10-02 | 2004-04-22 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004128227A (ja) * | 2002-10-02 | 2004-04-22 | Sanyo Electric Co Ltd | 回路装置提供システム及びサーバコンピュータ |
| US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
| US7007258B2 (en) * | 2003-06-13 | 2006-02-28 | Sun Microsystems, Inc. | Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout |
| US7096447B1 (en) | 2003-10-15 | 2006-08-22 | Sun Microsystems, Inc. | Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout |
| US7353480B1 (en) * | 2004-12-07 | 2008-04-01 | Nvidia Corporation | Apparatus, system, and method for designing via pads having extended contours |
| JP4659549B2 (ja) | 2005-07-27 | 2011-03-30 | 富士通株式会社 | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
| CN101866375A (zh) * | 2009-04-16 | 2010-10-20 | 鸿富锦精密工业（深圳）有限公司 | 过孔尺寸分布检查系统及方法 |
| JP2011192705A (ja) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | パッケージ基板の設計装置およびパッケージ基板の設計方法 |
| CN102339333B (zh) * | 2010-07-19 | 2013-04-10 | 鸿富锦精密工业（深圳）有限公司 | 信号线到隔离孔之间的距离稽查系统及方法 |
| CN107920422B (zh) * | 2017-10-31 | 2020-04-24 | 惠州市金百泽电路科技有限公司 | 一种自动优化pcb板固定生产尺寸的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2773366B2 (ja) * | 1990-03-19 | 1998-07-09 | 富士通株式会社 | 多層配線基板の形成方法 |
| JPH04243485A (ja) * | 1991-01-17 | 1992-08-31 | Oki Electric Ind Co Ltd | 自動配線装置におけるヴァイア発生位置制限方式 |
| JP2795032B2 (ja) | 1992-02-27 | 1998-09-10 | 日本電気株式会社 | 多層薄膜配線基板 |
| US6192581B1 (en) * | 1996-04-30 | 2001-02-27 | Matsushita Electric Industrial Co., Ltd. | Method of making printed circuit board |
| TW331698B (en) * | 1996-06-18 | 1998-05-11 | Hitachi Chemical Co Ltd | Multi-layered printed circuit board |
| JPH11259540A (ja) * | 1998-03-09 | 1999-09-24 | Hitachi Ltd | 配線設計装置 |
| JP2000332412A (ja) * | 1999-05-18 | 2000-11-30 | Sumise Device:Kk | ビルトアップ多層プリント配線板とその製造方法 |
-
2001
- 2001-05-21 JP JP2001150433A patent/JP3778003B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-21 EP EP02011501A patent/EP1262887A2/en not_active Withdrawn
- 2002-05-21 US US10/150,961 patent/US6886151B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6886151B2 (en) | 2005-04-26 |
| EP1262887A2 (en) | 2002-12-04 |
| US20020174413A1 (en) | 2002-11-21 |
| JP2002342398A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778003B2 (ja) | 多層配線基板設計方法 | |
| JP2002009160A (ja) | 半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体 | |
| CN106385765A (zh) | 一种信号线参考层的确定方法及系统 | |
| US7996806B2 (en) | Methods and apparatus for layout of multi-layer circuit substrates | |
| US8185859B2 (en) | System and method to improve chip yield, reliability and performance | |
| JP2011171473A (ja) | プリント配線板 | |
| JP2007079833A (ja) | 配線パターン設計装置及び方法並びにプログラム | |
| JPH04340795A (ja) | プリント配線板 | |
| JPH09232760A (ja) | 多層プリント配線板およびその製造方法 | |
| TW200539763A (en) | Method and system for net-width checking in a layout | |
| JP5104874B2 (ja) | 積層順序検査方法および配線板製造方法 | |
| JP4360258B2 (ja) | 電子回路設計装置及び電子回路設計方法ならびにそのプログラム | |
| US7999389B2 (en) | Via hole structure with a conductive layer formed therein | |
| US20070248800A1 (en) | Multilayer board having layer configuration indicator portion | |
| JP2000357180A (ja) | プリント配線板の製造方法 | |
| US20080185181A1 (en) | Alternating via fanout patterns | |
| KR20130060754A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| JPH11259540A (ja) | 配線設計装置 | |
| WO2003049183A2 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| JP3638784B2 (ja) | 多層プリント配線板の設計方法 | |
| JP3114691B2 (ja) | 多層プリント基板の配線時における押し分け装置及び押し分け方法 | |
| JPH04162593A (ja) | 多層プリント配線板の穴あけ方法及びランドパターン形成方法 | |
| JPH08330743A (ja) | 多層プリント配線板 | |
| JP4941588B2 (ja) | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 | |
| JPH06131418A (ja) | 自動配置優先順位決定方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |