JP4659549B2 - 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 - Google Patents
設計情報生成プログラム、設計情報生成装置および設計情報生成方法 Download PDFInfo
- Publication number
- JP4659549B2 JP4659549B2 JP2005217489A JP2005217489A JP4659549B2 JP 4659549 B2 JP4659549 B2 JP 4659549B2 JP 2005217489 A JP2005217489 A JP 2005217489A JP 2005217489 A JP2005217489 A JP 2005217489A JP 4659549 B2 JP4659549 B2 JP 4659549B2
- Authority
- JP
- Japan
- Prior art keywords
- design information
- via hole
- wiring
- wiring pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶手順と、
前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶手順により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成手順と、
をコンピュータに実行させることを特徴とする設計情報生成プログラム。
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶手段と、
前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶手段により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成手段と、
を備えたことを特徴とする設計情報生成装置。
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶工程と、
前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶工程により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成工程と、
を含んだことを特徴とする設計情報生成方法。
11,54 バイアホール
12,34a,34b 表層用ランド
20,21 銅箔部分
30,50 プリント配線板
31,32,33,52 部品
36a,36b,53 配線パターン
37 配線禁止領域
40 入力部
41 表示部
42 出力部
43 記憶部
43a ライブラリデータ
43b 制約条件データ
43c 設計データ
43d 製造データ
44 制御部
44a 情報管理部
44b 配線パターン生成部
44c 設計情報生成部
44d 製造情報生成部
51 部品端子
60 IVH
Claims (7)
- 多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成プログラムであって、
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報と、前記配線板のパターンの配線に係る各種制約条件のデータである制約条件データとを記憶部に記憶する記憶手順と、
前記記憶部から前記制約条件データを読み出して、読み出した制約条件データを満足する配線パターンを自動的に探索する探索手順と、
前記探索手順によって前記配線パターンを自動的に探索しながら、探索された配線パターンが前記配線板の複数の層を跨ぐ場合には、前記記憶部に記憶された1種類のランドの形状および/または寸法に係る情報を、前記配線パターンが跨ぐ各内層にそれぞれ適用することにより前記設計情報の生成をおこなう設計情報生成手順と、
をコンピュータに実行させることを特徴とする設計情報生成プログラム。 - 前記設計情報生成手順により設計情報が生成されたバイアホールが前記配線板のすべての層を貫通しない場合には、当該バイアホールが前記配線板の何層目から何層目までを貫通するインタースティシャルバイアホールであるかを示す情報を、表示部に表示された前記配線板上のバイアホールに対応して表示するバイアホール情報出力手順をさらにコンピュータに実行させることを特徴とする請求項1に記載の設計情報生成プログラム。
- 前記設計情報生成手順は、表層と内層とを貫通するバイアホールの設計情報をさらに生成する場合に、内層用のランドと異なる形状および/または寸法を有する表層用のランドの形状および/または寸法の情報を表層に適用することにより前記設計情報を生成することを特徴とする請求項1に記載の設計情報生成プログラム。
- 前記設計情報生成手順により設計情報が生成されたバイアホールが配線板のすべての層を貫通しない場合に、当該バイアホールがインタースティシャルバイアホールであること示すバイアホール情報を出力するバイアホール情報出力手順をさらにコンピュータに実行させることを特徴とする請求項1または3に記載の設計情報生成プログラム。
- 前記設計情報生成手順により生成された設計情報に基づいて、配線板の各層の穴あけ情報を層ごとに生成する穴あけ情報生成手順をさらにコンピュータに実行させることを特徴とする請求項1、3または4に記載の設計情報生成プログラム。
- 多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成装置であって、
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報と、前記配線板のパターンの配線に係る各種制約条件のデータである制約条件データとを記憶する記憶部と、
前記記憶部から前記制約条件データを読み出して、読み出した制約条件データを満足する配線パターンを自動的に探索する配線パターン生成部と、
前記配線パターン生成部によって前記配線パターンを自動的に探索しながら、探索された配線パターンが前記配線板の複数の層を跨ぐ場合には、前記記憶部に記憶された1種類のランドの形状および/または寸法に係る情報を、前記配線パターンが跨ぐ各内層にそれぞれ適用することにより前記設計情報の生成をおこなう設計情報生成部と、
を備えたことを特徴とする設計情報生成装置。 - 多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成方法であって、
情報管理部が、入力部から入力された前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報と、前記配線板のパターンの配線に係る各種制約条件のデータである制約条件データとを記憶部に記憶する記憶工程と、
配線パターン生成部が、前記記憶部から前記制約条件データを読み出して、読み出した制約条件データを満足する配線パターンを自動的に探索する探索工程と、
設計情報生成部が、前記配線パターン生成部によって前記配線パターンを自動的に探索しながら、探索された配線パターンが前記配線板の複数の層を跨ぐ場合には、前記記憶部に記憶された1種類のランドの形状および/または寸法に係る情報を、前記配線パターンが跨ぐ各内層にそれぞれ適用することにより前記設計情報の生成をおこなう設計情報生成工程と、
を含んだことを特徴とする設計情報生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217489A JP4659549B2 (ja) | 2005-07-27 | 2005-07-27 | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
US11/251,770 US7441221B2 (en) | 2005-07-27 | 2005-10-18 | Method and apparatus for generating design information, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217489A JP4659549B2 (ja) | 2005-07-27 | 2005-07-27 | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010246888A Division JP4941588B2 (ja) | 2010-11-02 | 2010-11-02 | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007034708A JP2007034708A (ja) | 2007-02-08 |
JP4659549B2 true JP4659549B2 (ja) | 2011-03-30 |
Family
ID=37695812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005217489A Expired - Fee Related JP4659549B2 (ja) | 2005-07-27 | 2005-07-27 | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7441221B2 (ja) |
JP (1) | JP4659549B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7962232B2 (en) * | 2006-10-01 | 2011-06-14 | Dell Products L.P. | Methods and media for processing a circuit board |
WO2008047650A1 (fr) * | 2006-10-11 | 2008-04-24 | Zuken Inc. | Procédé de traitement, dispositif de traitement, programme et support de stockage lisible par ordinateur |
JP5309835B2 (ja) * | 2008-09-24 | 2013-10-09 | 富士通株式会社 | 配線情報生成装置、方法、及びプログラム |
US10716210B2 (en) * | 2015-09-15 | 2020-07-14 | Hewlett Packard Enterprise Development Lp | Printed circuit board including through-hole vias |
US10381276B2 (en) * | 2015-12-17 | 2019-08-13 | International Business Machines Corporation | Test cell for laminate and method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0535825A (ja) * | 1991-07-30 | 1993-02-12 | Hitachi Ltd | 配線経路探索装置 |
JP2001325316A (ja) * | 2000-05-12 | 2001-11-22 | Mitsubishi Electric Corp | プリント配線板図面データ変更装置 |
JP2005166794A (ja) * | 2003-12-01 | 2005-06-23 | Ricoh Co Ltd | 部品パッケージとプリント配線基板および電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2879237B2 (ja) | 1990-02-06 | 1999-04-05 | 沖電気工業株式会社 | 印刷配線板設計装置 |
JP4486196B2 (ja) * | 1999-12-08 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板用片面回路基板およびその製造方法 |
JP2002232135A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 |
JP3778003B2 (ja) * | 2001-05-21 | 2006-05-24 | 日本電気株式会社 | 多層配線基板設計方法 |
US7249337B2 (en) * | 2003-03-06 | 2007-07-24 | Sanmina-Sci Corporation | Method for optimizing high frequency performance of via structures |
US7402758B2 (en) * | 2003-10-09 | 2008-07-22 | Qualcomm Incorporated | Telescoping blind via in three-layer core |
-
2005
- 2005-07-27 JP JP2005217489A patent/JP4659549B2/ja not_active Expired - Fee Related
- 2005-10-18 US US11/251,770 patent/US7441221B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0535825A (ja) * | 1991-07-30 | 1993-02-12 | Hitachi Ltd | 配線経路探索装置 |
JP2001325316A (ja) * | 2000-05-12 | 2001-11-22 | Mitsubishi Electric Corp | プリント配線板図面データ変更装置 |
JP2005166794A (ja) * | 2003-12-01 | 2005-06-23 | Ricoh Co Ltd | 部品パッケージとプリント配線基板および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20070028202A1 (en) | 2007-02-01 |
US7441221B2 (en) | 2008-10-21 |
JP2007034708A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050810B2 (ja) | Cad装置およびcadプログラム | |
JP4659549B2 (ja) | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 | |
JP2006196627A (ja) | 半導体装置、及び半導体装置の設計プログラム | |
CN101154247A (zh) | 电路板信息获取和转换方法、程序及其装置 | |
US7870534B2 (en) | Method and apparatus for creating wiring model, computer product, and method of manufacturing device | |
US20050114865A1 (en) | Integrating multiple electronic design applications | |
CN117892674B (zh) | Pcb的odb++格式文件转换成xfl格式文件的转换方法 | |
JP2008165754A (ja) | Cad装置およびcadプログラム | |
CN107808022A (zh) | 设计布局的方法 | |
US8260571B2 (en) | Analysis apparatus | |
JP4941588B2 (ja) | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 | |
JP2008157746A (ja) | 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP4992350B2 (ja) | 文書編集装置およびプログラム | |
JP5241371B2 (ja) | 多層プリント回路基板の配線表示装置 | |
US10521545B2 (en) | Placement constraint method for multiple patterning of cell-based chip design | |
Dion | Fast printed circuit board routing | |
JP2007265363A (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
JP2009252805A (ja) | 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウトプログラム | |
US10445459B1 (en) | Interactive routing with poly vias | |
JP2000207438A (ja) | プリント配線板設計支援装置 | |
JP2008097506A (ja) | 試作組合せ算出装置、そのプログラム、方法及びそれを含むcadシステム | |
JP3229715B2 (ja) | 多層プリント板の穴データ管理方法 | |
JPH11353350A (ja) | 基板図作成装置 | |
US20100199233A1 (en) | Uniquely Marking Products And Product Design Data | |
EDA | Getting Started With ODB++ Design ODB++ Viewer Edition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |