JP4659549B2 - 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 - Google Patents

設計情報生成プログラム、設計情報生成装置および設計情報生成方法 Download PDF

Info

Publication number
JP4659549B2
JP4659549B2 JP2005217489A JP2005217489A JP4659549B2 JP 4659549 B2 JP4659549 B2 JP 4659549B2 JP 2005217489 A JP2005217489 A JP 2005217489A JP 2005217489 A JP2005217489 A JP 2005217489A JP 4659549 B2 JP4659549 B2 JP 4659549B2
Authority
JP
Japan
Prior art keywords
design information
via hole
wiring
wiring pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005217489A
Other languages
English (en)
Other versions
JP2007034708A (ja
Inventor
武継 川道
博志 中村
栄一 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005217489A priority Critical patent/JP4659549B2/ja
Priority to US11/251,770 priority patent/US7441221B2/en
Publication of JP2007034708A publication Critical patent/JP2007034708A/ja
Application granted granted Critical
Publication of JP4659549B2 publication Critical patent/JP4659549B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成プログラム、設計情報生成装置および設計情報生成方法に関し、特に、ユーザにバイアホールが貫通する配線板の各層を意識させることなく、ランドの情報を効率的に管理して、バイアホールの設計を容易に実行させることができる設計情報生成プログラム、設計情報生成装置および設計情報生成方法に関する。
近年、携帯電話機などの情報端末はますます高機能化してきており、情報端末に実装されるプリント配線板の高密度化が進んでいる。この高密度化を実現するために、プリント配線板を多層化する多層化技術が開発されている。
この多層化技術では、バイアホールを形成し、そこに導電性物質を充填することにより、各層間を電気的に接続する。バイアホールには、すべての層を接続するものと、特定の層間のみを接続するものとがある。特に、後者を、IVH(Interstitial Via Hole)と呼ぶ。
このように、プリント配線板の高密度化が進んでくると、人手ではプリント配線板を設計することが困難となってくる。そのため、コンピュータを利用してプリント配線板の設計を支援するCAD(Computer Aided Design)システムが開発されている。
このCADシステムでは、プリント配線板の設計に繰り返し用いられる要素の情報をあらかじめライブラリーファイルとしてコンピュータに記憶させ、そのライブラリーファイルが適宜読み出されて設計がなされる(たとえば、非特許文献1を参照)。
具体的には、IVHを設計する場合には、IVHが形成される各層の組み合わせの情報が利用される。たとえば、8つの層からなるプリント配線板の設計において、2層目から5層目までを貫通するIVHを設計する場合について考える。
この場合、ユーザは、所定の形状・寸法を有し、IVHの周囲に設けられるランドが2層目、3層目、4層目および5層目に形成されることを1層ごとに指定して、その情報をランドタイプとしてあらかじめ登録しておく。そして、ユーザが、そのランドタイプをプリント配線板の設計画面で指定すると、CADシステムにより2層目から5層目までのIVHの設計情報が生成される。
図11は、従来技術におけるプリント配線板の設計画面の一例である。この設計画面には、配線データ表示領域と、処理選択領域と、ランドタイプ入力領域と、メッセージ表示領域とが設けられている。
配線データ表示領域は、プリント配線板の部品の配置や配線パターン、ランド、IVHなどのバイアホール、配線禁止領域などが表示される領域である。処理選択領域は、プリント配線板の設計時におこなうさまざまな処理の選択をマウス等の操作により受け付ける領域である。
ランドタイプ入力領域は、ランドタイプの選択をマウス等の操作により受け付ける領域である。メッセージ表示領域は、エラーメッセージなどの種々のメッセージを表示する領域である。
ここで、ランドタイプ入力領域には、ランドタイプを識別する識別番号が表示される。この識別番号は3桁の数字からなり、百の位は要素番号を、十の位および一の位は、IVHが接続する層の範囲、すなわち、ランドが形成される層の範囲を意味する。
たとえば、識別番号が「924」である場合には、「9」は、この要素が所定の形状・寸法を有するランドであることを示し、「24」は、IVHが2層目から4層目までを接続し、ランドが2層目から4層目までそれぞれ形成されることを示す。
また、ランドタイプを表形式で入力させるCADもある。図12は、ランドタイプの入力を表形式で受け付ける設計画面の一例である。この場合、IVHが2層目から4層目までを接続するランドタイプの選択は、「L2層」と「L4層」とに対応する丸をマウス等で選択することによりなされる。
このようにして、ユーザによりランドタイプが選択されると、あらかじめユーザにより登録されたランドタイプの中から、「L2層」と「L4層」とに対応するランドタイプが選択され、そのランドタイプの情報に基づいてIVHの設計が実行される。
伊藤謹司,「プリント配線技術読本」,第2版,日刊工業新聞社,1989年5月,p.193
しかしながら、上述した従来技術では、IVHなどのバイアホールの設計情報を生成するプリント配線板の各層の組み合わせごとに、使用するランドタイプをあらかじめ定義しておく必要があり、ユーザに多大な労力をかけるという問題があった。
このことは、層の数が少ない場合には、使用するランドタイプの数も少ないのでそれほど大きな問題とはならないが、プリント配線板の高密度化のため層の数が数十層にも及ぶ場合には多数のランドタイプが必要となり、取り扱いが困難となる。
そのため、ユーザにバイアホールが貫通するプリント配線板の各層を意識させることなく、ランドの情報をいかに効率的に管理して、バイアホールの設計を容易に実行させることができるかが重要な問題となってきている。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、ユーザにバイアホールが貫通する配線板の各層を意識させることなく、ランドの情報を効率的に管理して、バイアホールの設計を容易に実行させることができる設計情報生成プログラム、設計情報生成装置および設計情報生成方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成プログラムであって、前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶手順と、前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶手順により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成手順と、をコンピュータに実行させることを特徴とする。
また、本発明は、上記発明において、前記設計情報生成手順は、表層と内層とを貫通するバイアホールの設計情報をさらに生成する場合に、内層用のランドと異なる形状および/または寸法を有する表層用のランドの形状および/または寸法の情報を表層に適用することにより前記設計情報を生成することを特徴とする。
また、本発明は、上記発明において、前記設計情報生成手順により設計情報が生成されたバイアホールが配線板のすべての層を貫通しない場合に、当該バイアホールがインタースティシャルバイアホールであること示すバイアホール情報を出力するバイアホール情報出力手順をさらにコンピュータに実行させることを特徴とする。
また、本発明は、上記発明において、前記設計情報生成手順により生成された設計情報に基づいて、配線板の各層の穴あけ情報を層ごとに生成する穴あけ情報生成手順をさらにコンピュータに実行させることを特徴とする。
また、本発明は、多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成装置であって、前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶手段と、前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶手段により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成手段と、を備えたことを特徴とする。
また、本発明は、多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成方法であって、前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶工程と、前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶工程により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成工程と、を含んだことを特徴とする。
本発明によれば、バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶し、配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、記憶した1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより設計情報の生成をおこなうこととしたので、ユーザにバイアホールが貫通する配線板の各層を意識させることなく、ランドの情報を効率的に管理して、バイアホールの設計を容易に実行させることができるという効果を奏する。
また、本発明によれば、表層と内層とを貫通するバイアホールの設計情報をさらに生成する場合に、内層用のランドと異なる形状および/または寸法を有する表層用のランドの形状および/または寸法の情報を表層に適用することにより設計情報を生成することとしたので、表層と内層とでバイアホールの設計条件が異なる場合でも、ユーザにバイアホールの設計を容易に実行させることができるという効果を奏する。
また、本発明によれば、設計情報が生成されたバイアホールが配線板のすべての層を貫通しない場合に、当該バイアホールがインタースティシャルバイアホールであること示すバイアホール情報を出力することとしたので、ユーザにインタースティシャルバイアホールを容易に認識させることができ、バイアホールの設計を効率的に実行させることができるという効果を奏する。
また、本発明によれば、生成された設計情報に基づいて、配線板の各層の穴あけ情報を層ごとに生成することとしたので、配線板を製造する際の製造データとして用いられる配線板の層ごとの穴あけ情報を容易に生成することができるという効果を奏する。
以下に添付図面を参照して、本発明に係る設計情報生成プログラム、設計情報生成装置および設計情報生成方法の好適な実施例を詳細に説明する。
まず、本発明に係る設計情報生成処理の概念について説明する。図1は、本発明に係る設計情報生成処理の概念について説明する図である。図1では、プリント配線板がL1からL8まで8層ある場合について示している。
本発明では、所定の形状・大きさを有する内層用ランド10を1種類のみ用いて、多層化されたプリント配線板の内層(L2〜L7)間を接続するバイアホール11の設計情報の生成をおこなう。
具体的には、プリント配線板に設けられる内層用ランド10の形状・寸法に係る情報をあらかじめ記憶しておき、その形状・寸法の情報をバイアホールが貫通する各層(L2〜L7)に適用することにより、バイアホール11の形状・寸法の情報を含んだ設計情報を生成する。
これにより、ランドタイプをあらかじめいくつも登録しておく必要がなくなり、ランドの情報を効率的に管理することができるとともに、ユーザにバイアホールが貫通するプリント配線板の各層を意識させることなく、バイアホールの設計を容易に実行させることができる。
ここで、表層に形成される表層用ランド12は、内層用ランド10よりも小さくなるようにする。これは、表層用ランド12をできるだけ小さくすることにより、表層における配線密度を高くするためである。
図2は、表層用ランド12および内層用ランド10の形状および寸法について説明する図である。ここでは、表層用ランド12および内層用ランド10の形状は円形であるものとする。また、表層用ランド12の径φは0.275mm、ドリル径は0.1mmに設定されている。したがって、表層用ランド12の銅箔部分20の幅は、(0.275−0.1)/2=0.0875mmとなる。
一方、内層用ランド10の径φは0.300mm、ドリル径は0.1mmに設定されている。したがって、内層用ランド10の銅箔部分21の幅は、(0.300−0.1)/2=0.1mmとなる。
図3は、図2に示した内層用ランド10および表層用ランド12を用いた設計情報生成処理の一例を示す図である。この場合、プリント配線板30の表層L8には、3つの部品31,32,33が備えられている。
表層L8において部品31と部品33とを接続するよう配線することは、部品32があるため不可能である。そのため、この設計情報生成処理では、内層L7およびL6を経由して配線がおこなわれる。
具体的には、表層L8において位置Aと位置Bとを接続する配線パターンと、位置Dと位置Eとを接続する配線パターンとが生成される。また、位置Bにおいては、表層用ランド34aおよび内層用ランド35bが生成され、表層用ランド34aおよび内層用ランド35bの形状・寸法の情報に基づいて、表層L8と内層L7とを貫通するIVHが生成される。
ここで、内層L7において、位置Cと位置Dとの間に配線パターンを生成することを禁止する配線禁止領域37があるものとすると、位置Cには、配線パターンを内層L6で生成するため、内層用ランド35bと同じ形状・寸法で内層用ランド35aおよび内層用ランド35cが生成される。
さらに、内層用ランド35aおよび内層用ランド35cの形状・寸法の情報に基づいて、内層L7と内層L6とを貫通するIVHが生成され、また、内層用ランド35bと内層用ランド35aとを接続する配線パターン36aが生成される。
また、位置Dには、表層用ランド35aと同じ形状・寸法で表層用ランド34bが生成され、また、内層用ランド35bと同じ形状・寸法で内層用ランド35d、および、内層用ランド35eが生成される。
さらに、表層用ランド34b、内層用ランド35dおよび内層用ランド35eの形状・寸法の情報に基づいて、内層L6、内層L7、および、表層L8を貫通するIVHが生成される。また、内層用ランド35eと内層用ランド35cとを接続する配線パターン36bが生成される。
つぎに、本実施例に係るCAD装置の機能構成について説明する。図4は、本実施例に係るCAD装置の機能構成を示す図である。図4に示すように、このCAD装置は、入力部40、表示部41、出力部42、記憶部43、および、制御部44を有する。
入力部40は、キーボードやマウス、スタイラスペン、タブレットなどの入力デバイスである。表示部41は、モニタなどの表示デバイスである。出力部42は、プリンタや、所定の記憶媒体に情報を記憶させる記憶装置などに情報を出力する出力デバイスである。ここで、所定の記憶媒体とは、磁気テープやCD−ROM、DVDディスク、光磁気ディスクなどの記憶媒体である。
記憶部43は、内蔵ハードディスク装置、外付けハードディスク装置、CD−Rドライブ、DVDドライブ、光磁気ディスクドライブなどの記憶デバイスである。この記憶部43は、ライブラリデータ43a、制約条件データ43b、設計データ43c、製造データ43dを記憶している。
ライブラリデータ43aは、プリント配線板に実装される各部品の形状や寸法、ランドの形状や寸法などを記憶したデータである。
制約条件データ43bは、配線に係る各種制約条件を記憶したデータである。具体的には、制約条件データ43bは、配線パターン間の必要間隔、配線パターンと銅箔などが一面に貼り付けられた広域面積パターンとの間の必要間隔、プリント配線板の各層における配線禁止領域、スルーホール、バイアホール、IVHの生成禁止領域、部品の下部におけるスルーホール、バイアホール、IVHの生成禁止領域などの情報を記憶したデータである。
設計データ43cは、プリント配線板上に生成された配線パターンや部品、スルーホール、バイアホール、IVH、ランドなどの位置・形状・寸法などを記憶したデータである。
製造データ43dは、スルーホール、バイアホール、IVHのドリル径などの情報を記憶したデータである。この製造データ43dは、スルーホール、バイアホール、IVHが設計されたプリント配線板の各層に、レーザ等で実際に穴をあける場合に参照されるデータである。
ここで、製造データ43dは、設計データ43cから生成されるデータであり、プリント配線板の層ごとに各層を貫通するスルーホール、バイアホール、IVHのドリル径が記憶されている。
たとえば、図3の表層L8に対応付けて、表層用ランド34a,34bのドリル径が記憶され、内層L7に対応付けて、内層ランド35a,35b,35dのドリル径が記憶され、内層L6に対応付けて、内層ランド35c,35eのドリル径が記憶されている。
制御部44は、CAD装置を全体制御する制御部であり、各機能部間のデータの授受などを司る。この制御部44は、情報管理部44a、配線パターン生成部44b、設計情報生成部44c、製造情報生成部44dを有する。
情報管理部44aは、設計情報生成処理に係るさまざまな情報を管理する管理部である。具体的には、情報管理部44aは、入力部40から部品やランドなどの形状や寸法に係る情報の入力を受け付けた場合に、その情報を記憶部43にライブラリデータ43aとして記憶させる処理をおこなう。
また、情報管理部44aは、入力部40から配線をおこなう際の制約条件に係る情報の入力を受け付けた場合に、その情報を記憶部43に制約条件データ43bとして記憶させる処理をおこなう。
さらに、情報管理部44aは、記憶部43に記憶された設計データ43cや製造データ43dなどを読み出して、表示部41や出力部42にデータを受け渡す処理などをおこなう。
たとえば、情報管理部44aは、配線パターンやバイアホール、ランドなどの設計情報が生成された場合に、それを表示部41に表示させたり、出力部42に出力させたりする。特に、情報管理部44aは、バイアホールの設計情報を表示あるいは出力する場合に、バイアホールがIVHか否かを識別可能とする識別情報を出力する。
具体的には、バイアホールがIVHである場合には、情報管理部44aは、図1に示したように、層の組み合わせ(たとえば、L7−L8など。すべての層を貫通するバイアホールは、L1−L8と表示・出力されるので、IVHを容易に識別することができる。)でIVHであることを表示・出力してもよい。
また、情報管理部44aは、バイアホールがIVHであって、そのバイアホールの周囲に設けられるランドの属性情報としてバイアホールがIVHであることが登録されている場合に、その属性情報を表示・出力することとしてもよい。さらに、その他の方法で、バイアホールがIVHであることを示すバイアホール情報を表示・出力することとしてもよい。
配線パターン生成部44bは、プリント配線板上の2点間を接続することができる配線パターンを生成する生成部である。なお、ここでは、配線パターンを自動的に生成することとするが、配線パターンの生成は、人手でおこなうこととしてもよいし、また、配線パターンの一部のみを人手でおこなうこととしてもよい。
配線パターンの生成を人手でおこなう場合には、配線パターン生成部44bは、ユーザにより入力された配線パターンの位置や配線パターンを生成する層の情報などを受け付け、その情報に基づいて配線パターンを生成する。また、配線パターン生成部44bは、配線パターンを生成した後、その配線パターンを記憶部43に設計データ43cとして記憶させる。
なお、配線パターン生成部44bは、記憶部43に記憶された制約条件データ43cを読み出して、制約条件データ43cとして記憶された制約条件を満足する配線パターンのみを生成する。
設計情報生成部44cは、配線パターン生成部44bにより生成された配線パターンにおいて、バイアホールを生成することが必要である場合に、そのバイアホールとバイアホールの周囲に形成されるランドの設計情報を生成する生成部である。
この設計情報生成部44cは、プリント配線板の内層においてバイアホールおよびランドの設計情報を生成する場合には、所定の形状・寸法を有するランドを一種類だけ用い、そのランドを組み合わせることにより設計情報を生成する。
表層においてバイアホールおよびランドの設計情報を生成する場合には、設計情報生成部44cは、図2で説明したように、内層用ランドの寸法とは異なる寸法の表層用ランドの寸法を用いてそれらの設計情報を生成する。
また、設計情報生成部44cは、設計情報が生成されたバイアホールがプリント配線板のすべての層を貫通しないIVHである場合に、バイアホールがIVHであることを示す情報を生成し、その情報を記憶部43に設計データ43cとして記憶させる。
なお、バイアホールおよびランドの設計情報を生成する場合には、設計情報生成部44cは、記憶部43に記憶された制約条件データ43cを読み出して、制約条件を満足するバイアホールおよびランドの設計情報のみを生成する。
図5は、配線に係る制約条件について説明する図である。図5の例では、プリント配線板50の表層である部品搭載層L1およびL8に部品端子51を有する部品52(IC1,IC2,C1,C2,IC10,IC20,C8,C9)が配置されている場合が示されている。また、部品搭載層L1およびL8と内層配線層L2〜L7とには、配線パターン53やバイアホール54が配置されている。
ここで、部品IC1の部品端子aと部品IC2の部品端子fとを配線で接続するものとすると、部品搭載層L1においては、既存の配線パターンが密集しており、配線パターン間の必要間隔が確保できず、配線禁止領域も存在することから、配線パターン生成部44bは、配線できないと判定する。
内層配線層L2では、既存の配線パターンが密集しており、配線パターン間の必要間隔が確保できず、配線禁止領域も存在することから、配線パターン生成部44bは、配線できないと判定する。また、内層配線層L2では、バイアホール・IVHの生成禁止領域が存在することから、設計情報生成部44cは、その領域においてバイアホール・IVHを生成できないと判定する。
内層配線層L3では、既存の配線パターンが密集しており、配線パターン間の必要間隔が確保できず、配線禁止領域も存在することから、配線パターン生成部44bは、配線できないと判定する。また、内層配線層L2では、バイアホール・IVHの生成禁止領域が存在することから、設計情報生成部44cは、その領域においてバイアホール・IVHを生成できないと判定する。
内層配線層L4では、既存の配線パターンが密集しており、配線パターン間の必要間隔が確保できず、また、広域面積パターンが部品IC1の部品端子aと部品IC2の部品端子fとの間に存在して経路を塞いでおり、さらに、配線禁止領域が存在することから、配線パターン生成部44bは、配線できないと判定する。また、内層配線層L4では、バイアホール・IVHの生成禁止領域が存在することから、設計情報生成部44cは、その領域においてバイアホール・IVHを生成できないと判定する。
内層配線層L5では、配線禁止領域が存在することから、配線パターン生成部44bは、その領域において配線できないと判定する。また、内層配線層L5では、バイアホール・IVHの生成禁止領域が存在することから、設計情報生成部44cは、その領域においてバイアホール・IVHを生成できないと判定する。以下、内層配線層L6およびL7、部品搭載層L8についても同様に判定処理がおこなわれ、この場合は配線不可能と判定される。
ただし、配線不可能と判定された場合でも既存の配線パターンを修正することにより配線可能とすることができる。この配線パターンの修正は、ユーザによる指示を受け付けた場合に、配線パターン生成部44bおよび設計情報生成部44cがそれを実行するか、あるいは、配線パターン生成部44bおよび設計情報生成部44cがそれを自動的に実行する。
図6は、図5に示した配線パターンの修正について説明する図である。図6に示すように、設計情報生成部44cは、部品搭載層L1、内層配線層L2およびL3においてIVHを生成することができる領域があるか否かを判定する。
具体的には、設計情報生成部44cは、バイアホールの周囲に設けられるランドとIVH60の周囲に設けられるランドとの間の距離が所定値以上あるか否かを判定する。また、設計情報生成部44cは、部品端子に接続されるランドとIVH60の周囲に設けられるランドとの間の距離が所定値以上あるか否かを判定する。さらに、設計情報生成部44cは、IVH60の周囲に設けられるランドがバイアホールやIVHの生成禁止領域に含まれていないか否かを判定する。
そして、これらの制約条件がすべて満足されている場合には、設計情報生成部44cは、部品搭載層L1、内層配線層L2およびL3においてIVH60を生成する。ただし、配線パターンがT字状に分岐するのは好ましくないため、配線パターン生成部44bは、部品搭載層L1における既存の配線パターン(点線)を新たな配線パターン(実線)に修正する。
続いて、内層配線層L3に生成されたランドと、部品端子fに接続されたバイアホールとの間を配線するため、配線パターン生成部44bは、内層配線層L3における既存の配線パターン(点線)を新たな配線パターン(実線)に修正する。
具体的には、配線パターン生成部44bは、新たな配線パターンと既存の配線パターンとの間の間隔が所定値以上あるか否かを判定する。また、配線パターン生成部44bは、新たな配線パターンと既存のバイアホールやIVHとの間の間隔が所定値以上あるか否かを判定する。さらに、配線パターン生成部44bは、新たな配線パターンが配線禁止領域に含まれていないか否かを判定する。
そして、これらの制約条件がすべて満足されている場合に、配線パターン生成部44bは、既存の配線パターン(点線)を新たな配線パターン(実線)に修正する。
続いて、配線パターン生成部44bは、内層配線層L3においてIVH60と部品端子fに接続されたバイアホールとの間の配線パターン(一点鎖線)を生成する。具体的には、配線パターン生成部44bは、新たな配線パターンと既存の配線パターンとの間の間隔が所定値以上あるか否かを判定する。
また、配線パターン生成部44bは、新たな配線パターンと既存のバイアホールやIVHとの間の間隔が所定値以上あるか否かを判定する。さらに、配線パターン生成部44bは、新たな配線パターンが配線禁止領域に含まれていないか否かを判定する。
そして、配線パターン生成部44bは、これらの制約条件がすべて満足されている場合に、内層配線層L3においてIVH60と部品端子fに接続されたバイアホールとの間を接続する配線パターン(一点鎖線)を生成する。
図4の説明に戻ると、製造情報生成部44dは、配線パターン生成部44bおよび設計情報生成部44cにより生成された設計データに基づいて、バイアホールのドリル径などの情報を含んだ製造データを生成する生成部である。
具体的には、製造情報生成部44dは、プリント配線板の各層におけるバイアホールのドリル径の情報を層ごとに生成し、生成したドリル径の情報を記憶部43に製造データ43dとして記憶させる。
つぎに、本実施例に係る設計情報生成処理の処理手順について説明する。図7は、本実施例に係る設計情報生成処理の処理手順について説明するフローチャートである。
図7に示すように、まず、CAD装置の配線パターン生成部44bは、プリント配線板に実装される各部品の形状や寸法、ランドの形状や寸法などを記憶したライブラリデータ43aを記憶部43から読み込み(ステップS101)、配線をおこなう配線区間を表示部41に表示させる(ステップS102)。
そして、配線パターン生成部44bおよび設計情報生成部44cは、表層において配線可能な配線パターンを探索する処理をおこなう(ステップS103)。具体的には、配線パターン生成部44bは、記憶部43に記憶された制約条件データ43bを読み出して、制約条件を満足する配線パターンを探索する。
また、設計情報生成部44cは、配線パターン生成部44bにより探索された配線パターンに必要なスルーホールやバイアホール、ランドなどが制約条件を満足するか否かを調べる。そして、これらの制約条件を満足する配線パターンがあった場合には、配線パターン生成部44bは、表層において配線可能であると判定する。
続いて、配線パターン生成部44bは、表層において配線可能であったか否かを調べ(ステップS104)、配線可能であった場合には(ステップS104,Yes)、配線パターンの位置などの情報を含んだ配線情報を生成し(ステップS114)、その情報を表示部41に表示させるとともに、その情報を記憶部43に設計データ43cとして記憶させる(ステップS115)。
その後、ステップS112に移行して、配線パターン生成部44bは、未配線の区間があるか否かを調べ(ステップS112)、未配線の区間がある場合には(ステップS112,Yes)、ステップS102に移行して、それ以後の処理を継続する。
未配線の区間がない場合には(ステップS112,No)、配線パターン生成部44bは、配線完了メッセージを表示部41に表示させて(ステップS113)、この設計情報生成処理を終了する。
ステップS104において、表層において配線可能でなかった場合には(ステップS104,No)、配線パターン生成部44bおよび設計情報生成部44cは、複数層を跨いだ配線パターンを探索する(ステップS105)。
具体的には、配線パターン生成部44bは、記憶部43に記憶された制約条件データ43bを読み出して、制約条件を満足する配線パターンを探索する。また、設計情報生成部44cは、配線パターン生成部44bにより探索された配線パターンに必要なスルーホールやバイアホール、ランドなどが制約条件を満足するか否かを調べる。そして、これらの制約条件を満足する配線パターンがあった場合には、配線パターン生成部44bは、配線可能であると判定する。
その後、配線パターン生成部44bは、複数層を跨いで配線可能であったか否かを調べ(ステップS106)、配線が不可能であった場合には(ステップS106,No)、配線パターン生成部44bは、配線不可メッセージを表示部41に表示させ(ステップS116)、ステップS112に移行して、それ以後の処理を継続する。
複数層を跨いだ配線が可能であった場合には(ステップS106,Yes)、配線パターン生成部44bは、配線層の組み合わせを決定し(ステップS107)、その配線層の組み合わせが表層を含むか否かを調べる(ステップS108)。
配線層の組み合わせが表層を含まない場合には(ステップS108,No)、配線パターン生成部44bは、フラグを「0」に設定する(ステップS109)。そして、設計情報生成部44cは、1種類の内層用ランドの情報を用いて配線パターンに対応するIVHやランドの形状・大きさなどの設計情報を生成する(ステップS110)。
その後、設計情報生成部44cは、設計情報を表示部41に表示させるとともに、その情報を記憶部43に設計データ43cとして記憶させ(ステップS111)、ステップS112に移行して、それ以後の処理を継続する。
ステップS108において、配線層の組み合わせが表層を含む場合には(ステップS108,Yes)、配線パターン生成部44bは、フラグを「1」に設定する(ステップS117)。
そして、設計情報生成部44cは、表層用ランドおよび内層用ランドの情報を1種類ずつ用いて配線パターンに対応するIVHやランドの形状・大きさなどの設計情報を生成し(ステップS118)、ステップS111に移行して、それ以後の処理を継続する。
つぎに、ドリルデータの生成処理の処理手順について説明する。図8は、ドリルデータの生成処理の処理手順について説明するフローチャートである。ドリルデータ生成処理は、図7に示した設計情報生成処理の後になされる処理である。
図8に示すように、まず、CAD装置の製造情報生成部44dは、記憶部43から設計データ43cを読み込む(ステップS201)。そして、製造情報生成部44dは、設計データ43cに含まれるスルーホール、バイアホールあるいはIVHのデータを1つ選択する(ステップS202)。
続いて、製造情報生成部44dは、選択されたスルーホール、バイアホールあるいはIVHが生成された層がどの層であるかを判定する(ステップS203)。そして、製造情報生成部44dは、フラグの値が「1」であるか否かを調べる(ステップS204)。
フラグが「1」である場合には(ステップS204,Yes)、製造情報生成部44dは、表層のドリル径および内層のドリル径を、図2で説明した表層用ランドおよび内層用ランドのドリル径にそれぞれ設定する(ステップS205)。
そして、製造情報生成部44dは、設計情報生成処理により生成されたスルーホール、バイアホールあるいはIVHのドリル径がすべて設定されたか否かを調べ(ステップS206)、すべて設定されていない場合には(ステップS206,No)、ステップS202に移行して、それ以後の処理を継続する。
ドリル径がすべて設定された場合には(ステップS206,Yes)、製造情報生成部44dは、各層におけるスルーホール、バイアホールあるいはIVHのドリル径の情報を層ごとに出力部42に出力させるとともに、その情報を製造データ43dとして記憶部43に記憶し(ステップS207)、このドリルデータ生成処理を終了する。
ステップS204において、フラグが「1」ではなく、「0」である場合には(ステップS204,No)、製造情報生成部44dは、内層のドリル径を図2で説明した内層用ランドのドリル径に設定し(ステップS208)、ステップS206に移行して、それ以後の処理を継続する。
なお、図7に示した表層における配線パターンの探索処理および複数層を跨いだ配線パターンの探索処理においては、記憶部43に制約条件データ43bとして記憶された制約条件を配線パターンやスルーホール、バイアホール、IVHなどが満足し、配線が可能であるか否かが常にチェックされる。
そこで、以下に、配線の可否判定処理の処理手順について説明することとする。図9−1および図9−2は、配線の可否判定処理の処理手順について説明するフローチャート(1)および(2)である。
図9−1に示すように、まず、CAD装置の配線パターン生成部44bおよび設計情報生成部44cは、記憶部43から制約条件データ43bおよび設計データ43cを読み込む(ステップS301)。そして、配線パターン生成部44bは、配線パターンがすでにプリント基板上にあるか否かを調べる(ステップS302)。
配線パターンがすでにある場合には(ステップS302,Yes)、配線パターン生成部44bは、既存の配線パターンの情報をCAD装置に備えられたRAM(Random Access Memory)など(図示せず)に保持する(ステップS303)。
配線パターンがない場合(ステップS302,No)、あるいは、配線パターン生成部44bが既存の配線パターンの情報を保持した場合には(ステップS303)、設計情報生成部44cは、スルーホール、バイアホール、あるいは、IVHがすでにあるか否かを調べる(ステップS304)。
スルーホール、バイアホール、あるいは、IVHがすでにある場合には(ステップS304,Yes)、設計情報生成部44cは、既存のスルーホール、バイアホール、あるいは、IVHの情報をRAMなどに保持する(ステップS305)。
スルーホール、バイアホール、あるいは、IVHがない場合(ステップS304,No)、あるいは、設計情報生成部44cが既存のスルーホール、バイアホール、あるいは、IVHの情報を保持した場合には(ステップS305)、配線パターン生成部44bは、配線禁止領域があるか否かを調べる(ステップS306)。
配線禁止領域がある場合には(ステップS306,Yes)、配線パターン生成部44bは、配線禁止領域の情報をRAMなどに保持する(ステップS307)。配線禁止領域がない場合(ステップS306,No)、あるいは、配線パターン生成部44bが配線禁止領域の情報を保持した場合には(ステップS307)、設計情報生成部44cは、スルーホール、バイアホール、IVHの生成禁止領域があるか否かを調べる(ステップS308)。
生成禁止領域がある場合には(ステップS308,Yes)、設計情報生成部44cは、生成禁止領域の情報をRAMなどに保持する(ステップS309)。生成禁止領域がない場合(ステップS308,No)、あるいは、生成禁止領域の情報を保持した場合には(ステップS309)、設計情報生成部44cは、部品下にスルーホール、バイアホール、IVHの生成禁止領域があるか否かを調べる(ステップS310)。
部品下に生成禁止領域がある場合には(ステップS310,Yes)、設計情報生成部44cは、部品下の生成禁止領域の情報をRAMなどに保持する(ステップS311)。
部品下に生成禁止領域がない場合(ステップS310,No)、あるいは、部品下の生成禁止領域の情報を保持した場合には(ステップS311)、図9−2に示すように、設計情報生成部44cは、表層と内層とを接続するIVHに設けられた表層ランドの大きさが、部品ランドの大きさよりも大きいか否かを調べる(ステップS312)。
表層ランドの大きさが部品ランドの大きさよりも大きい場合には(ステップS312,Yes)、設計情報生成部44cは、IVHの生成を不可に設定する(ステップS313)。
表層ランドの大きさが部品ランドの大きさよりも大きくない場合(ステップS312,No)、あるいは、設計情報生成部44cによりIVHの生成が不可に設定された場合には(ステップS313)、配線パターン生成部44bは、配線パターンの間隔を所定値以上に設定することができるか否かを調べる(ステップS314)。
配線パターンの間隔を所定値以上に設定できない場合には(ステップS314,No)、配線パターン生成部44bは、配線不可能と判定し(ステップS320)、この配線可否判定処理を終了する。
配線パターンの間隔を所定値以上に設定できる場合には(ステップS314,Yes)、設計情報生成部44cは、スルーホール、バイアホール、IVH間の間隔を所定値以上に設定することができるか否かを調べる(ステップS315)。
スルーホール、バイアホール、IVH間の間隔を所定値以上に設定できない場合には(ステップS315,No)、ステップS320に移行して、それ以後の処理を継続する。スルーホール、バイアホール、IVH間の間隔を所定値以上に設定できる場合には(ステップS315,Yes)、配線パターン生成部44bは、配線禁止領域以外で配線することが可能か否かを調べる(ステップS316)。
配線禁止領域以外で配線することができない場合には(ステップS316,No)、ステップS320に移行して、それ以後の処理を継続する。配線禁止領域以外で配線することが可能である場合には(ステップS316,Yes)、設計情報生成部44cは、スルーホール、バイアホール、IVHを生成禁止領域以外で生成可能か否かを調べる(ステップS317)。
スルーホール、バイアホール、IVHを生成禁止領域以外で生成することができない場合には(ステップS317,No)、ステップS320に移行して、それ以後の処理を継続する。
スルーホール、バイアホール、IVHを生成禁止領域以外で生成することが可能である場合には(ステップS317,Yes)、設計情報生成部44cは、スルーホール、バイアホール、IVHを部品下の生成禁止領域以外で生成可能か否かを調べる(ステップS318)。
スルーホール、バイアホール、IVHを部品下の生成禁止領域以外で生成することができない場合には(ステップS318,No)、ステップS320に移行して、それ以後の処理を継続する。
スルーホール、バイアホール、IVHを部品下の生成禁止領域以外で生成することが可能である場合には(ステップS318,Yes)、配線パターン生成部44bは、配線可能と判定し(ステップS319)、この配線可否判定処理を終了する。
なお、上記実施例で説明した各種の処理は、あらかじめ用意されたプログラムをコンピュータで実行することによって実現することができる。そこで、以下では、上記各種処理を実現するプログラムを実行するコンピュータの一例について説明する。
図10は、図4に示したCAD装置となるコンピュータのハードウェア構成を示す図である。このコンピュータは、ユーザからのデータの入力を受け付ける入力装置100、モニタ101、ROM(Read Only Memory)102、各種プログラムを記録した記録媒体からプログラムを読み取る媒体読取装置103、RAM104、ネットワークを介して他のコンピュータとの間でデータの授受をおこなうネットワークインターフェース105、CPU(Central Processing Unit)106、および、HDD(Hard Disk Drive)107をバス108で接続して構成される。
そして、HDD107には、図4に示したCAD装置の機能と同様の機能を発揮するプログラム、すなわち、情報管理プログラム107a、配線パターン生成プログラム107b、設計情報生成プログラム107c、製造情報生成プログラム107dが記憶されている。なお、これらのプログラムは、適宜統合または分散して記憶することとしてもよい。
そして、CPU106が、情報管理プログラム107a、配線パターン生成プログラム107b、設計情報生成プログラム107c、製造情報生成プログラム107dをHDD107から読み出して実行することにより、情報管理プロセス106a、配線パターン生成プロセス106b、設計情報生成プロセス106c、製造情報生成プロセス106dが実現される。
この情報管理プロセス106a、配線パターン生成プロセス106b、設計情報生成プロセス106c、製造情報生成プロセス106dは、図4に示した情報管理部44a、配線パターン生成部44b、設計情報生成部44c、製造情報生成部44dに対応する。
また、HDD107には、ライブラリデータ107a、制約条件データ107b、設計データ107c、製造データ107dが記憶される。なお、このライブラリデータ107a、制約条件データ107b、設計データ107c、製造データ107dは、図4に示したライブラリデータ43a、制約条件データ43b、設計データ43c、製造データ43dに対応する。
そして、CPU106は、ライブラリデータ107a、制約条件データ107b、設計データ107c、製造データ107dをHDD107に記憶するとともに、ライブラリデータ107a、制約条件データ107b、設計データ107c、製造データ107dをHDD107から読み出してRAM104に格納し、RAM104に格納されたライブラリデータ104a、制約条件データ104b、設計データ104c、製造データ104dに基づいて各種データ処理を実行する。
ところで、情報管理プログラム107a、配線パターン生成プログラム107b、設計情報生成プログラム107c、製造情報生成プログラム107dは、必ずしも最初からHDD107に記憶させておく必要はない。
たとえば、コンピュータに挿入されるフレキシブルディスク(FD)、CD−ROM、DVDディスク、光磁気ディスク、ICカードなどの「可搬用の物理媒体」、または、コンピュータ外に備えられるハードディスクドライブ(HDD)などの「固定用の物理媒体」、さらには、公衆回線、インターネット、LAN、WANなどを介してコンピュータに接続される「他のコンピュータ(またはサーバ)」などに各プログラムを記憶しておき、コンピュータがこれらから各プログラムを読み出して実行するようにしてもよい。
上述してきたように、本実施例では、CAD装置の記憶部43が、バイアホールの周囲に設けられる表層用ランドおよび内層用ランドの形状および/または寸法に係る情報を記憶し、設計情報生成部44cが、プリント配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、記憶した内層用ランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより設計情報の生成をおこなうこととしたので、ユーザにバイアホールが貫通するプリント配線板の各層を意識させることなく、ランドの情報を効率的に管理して、バイアホールの設計を容易に実行させることができる。
また、本実施例では、設計情報生成部44cが、表層と内層とを貫通するバイアホールの設計情報をさらに生成する場合に、内層用ランドと異なる形状および/または寸法を有する表層用ランドの形状および/または寸法の情報を表層に適用することにより設計情報を生成することとしたので、表層と内層とでバイアホールの設計条件が異なる場合でも、ユーザにバイアホールの設計を容易に実行させることができる。
また、本実施例では、設計情報生成部44cが、設計情報が生成されたバイアホールがプリント配線板のすべての層を貫通しない場合に、当該バイアホールがインタースティシャルバイアホールであること示すバイアホール情報を出力することとしたので、ユーザにインタースティシャルバイアホールを容易に認識させることができ、バイアホールの設計を効率的に実行させることができる。
また、本実施例では、製造情報生成部44dが、生成された設計情報に基づいて、プリント配線板の各層のドリルデータを層ごとに生成することとしたので、プリント配線板を製造する際の製造データとして用いられるプリント配線板の層ごとのドリルデータを容易に生成することができる。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施例にて実施されてもよいものである。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。
この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示したCAD装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、CAD装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
さらに、CAD装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
(付記1)多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成プログラムであって、
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶手順と、
前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶手順により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成手順と、
をコンピュータに実行させることを特徴とする設計情報生成プログラム。
(付記2)前記設計情報生成手順は、表層と内層とを貫通するバイアホールの設計情報をさらに生成する場合に、内層用のランドと異なる形状および/または寸法を有する表層用のランドの形状および/または寸法の情報を表層に適用することにより前記設計情報を生成することを特徴とする付記1に記載の設計情報生成プログラム。
(付記3)前記設計情報生成手順により設計情報が生成されたバイアホールが配線板のすべての層を貫通しない場合に、当該バイアホールがインタースティシャルバイアホールであること示すバイアホール情報を出力するバイアホール情報出力手順をさらにコンピュータに実行させることを特徴とする付記1または2に記載の設計情報生成プログラム。
(付記4)前記設計情報生成手順により生成された設計情報に基づいて、配線板の各層の穴あけ情報を層ごとに出力する穴あけ情報出力手順をさらにコンピュータに実行させることを特徴とする付記1、2または3に記載の設計情報生成プログラム。
(付記5)多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成装置であって、
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶手段と、
前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶手段により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成手段と、
を備えたことを特徴とする設計情報生成装置。
(付記6)多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成方法であって、
前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報を記憶する記憶工程と、
前記配線板の複数の内層を貫通するバイアホールの設計情報を生成する場合に、前記記憶工程により記憶された1種類のランドの形状および/または寸法の情報を当該バイアホールが貫通する各内層に適用することにより前記設計情報の生成をおこなう設計情報生成工程と、
を含んだことを特徴とする設計情報生成方法。
以上のように、本発明に係る設計情報生成プログラム、設計情報生成装置および設計情報生成方法は、ユーザにバイアホールが貫通する配線板の各層を意識させることなく、ランドの情報を効率的に管理して、バイアホールの設計を容易に実行させることが必要な設計情報生成システムに有用である。
本発明に係る設計情報生成処理の概念について説明する図である。 表層用および内層用のランドの形状および寸法について説明する図である。 設計情報生成処理の一例を示す図である。 本実施例に係るCAD装置の機能構成を示す図である。 配線に係る制約条件について説明する図である。 配線パターンの修正について説明する図である。 本実施例に係る設計情報生成処理の処理手順について説明するフローチャートである。 ドリルデータの生成処理の処理手順について説明するフローチャートである。 配線の可否判定処理の処理手順について説明するフローチャート(1)である。 配線の可否判定処理の処理手順について説明するフローチャート(2)である。 図4に示したCAD装置となるコンピュータのハードウェア構成を示す図である。 従来技術におけるプリント配線板の設計画面の一例である。 ランドタイプの入力を表形式で受け付ける設計画面の一例である。
符号の説明
10,35a,35b,35c,35e 内層用ランド
11,54 バイアホール
12,34a,34b 表層用ランド
20,21 銅箔部分
30,50 プリント配線板
31,32,33,52 部品
36a,36b,53 配線パターン
37 配線禁止領域
40 入力部
41 表示部
42 出力部
43 記憶部
43a ライブラリデータ
43b 制約条件データ
43c 設計データ
43d 製造データ
44 制御部
44a 情報管理部
44b 配線パターン生成部
44c 設計情報生成部
44d 製造情報生成部
51 部品端子
60 IVH

Claims (7)

  1. 多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成プログラムであって、
    前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報と、前記配線板のパターンの配線に係る各種制約条件のデータである制約条件データとを記憶部に記憶する記憶手順と、
    前記記憶部から前記制約条件データを読み出して、読み出した制約条件データを満足する配線パターンを自動的に探索する探索手順と、
    前記探索手順によって前記配線パターンを自動的に探索しながら、探索された配線パターンが前記配線板の複数の層を跨ぐ場合には、前記記憶部に記憶された1種類のランドの形状および/または寸法に係る情報を、前記配線パターンが跨ぐ各内層にそれぞれ適用することにより前記設計情報の生成をおこなう設計情報生成手順と、
    をコンピュータに実行させることを特徴とする設計情報生成プログラム。
  2. 前記設計情報生成手順により設計情報が生成されたバイアホールが前記配線板のすべての層を貫通しない場合には、当該バイアホールが前記配線板の何層目から何層目までを貫通するインタースティシャルバイアホールであるかを示す情報を、表示部に表示された前記配線板上のバイアホールに対応して表示するバイアホール情報出力手順をさらにコンピュータに実行させることを特徴とする請求項1に記載の設計情報生成プログラム。
  3. 前記設計情報生成手順は、表層と内層とを貫通するバイアホールの設計情報をさらに生成する場合に、内層用のランドと異なる形状および/または寸法を有する表層用のランドの形状および/または寸法の情報を表層に適用することにより前記設計情報を生成することを特徴とする請求項1に記載の設計情報生成プログラム。
  4. 前記設計情報生成手順により設計情報が生成されたバイアホールが配線板のすべての層を貫通しない場合に、当該バイアホールがインタースティシャルバイアホールであること示すバイアホール情報を出力するバイアホール情報出力手順をさらにコンピュータに実行させることを特徴とする請求項1または3に記載の設計情報生成プログラム。
  5. 前記設計情報生成手順により生成された設計情報に基づいて、配線板の各層の穴あけ情報を層ごとに生成する穴あけ情報生成手順をさらにコンピュータに実行させることを特徴とする請求項1、3または4に記載の設計情報生成プログラム。
  6. 多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成装置であって、
    前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報と、前記配線板のパターンの配線に係る各種制約条件のデータである制約条件データとを記憶する記憶部と、
    前記記憶部から前記制約条件データを読み出して、読み出した制約条件データを満足する配線パターンを自動的に探索する配線パターン生成部と、
    前記配線パターン生成部によって前記配線パターンを自動的に探索しながら、探索された配線パターンが前記配線板の複数の層を跨ぐ場合には、前記記憶部に記憶された1種類のランドの形状および/または寸法に係る情報を、前記配線パターンが跨ぐ各内層にそれぞれ適用することにより前記設計情報の生成をおこなう設計情報生成部と、
    を備えたことを特徴とする設計情報生成装置。
  7. 多層化された配線板の所定の層を貫通するバイアホールに係る設計情報を生成する設計情報生成方法であって、
    情報管理部が、入力部から入力された前記バイアホールの周囲に設けられるランドの形状および/または寸法に係る情報と、前記配線板のパターンの配線に係る各種制約条件のデータである制約条件データとを記憶部に記憶する記憶工程と、
    配線パターン生成部が、前記記憶部から前記制約条件データを読み出して、読み出した制約条件データを満足する配線パターンを自動的に探索する探索工程と、
    設計情報生成部が、前記配線パターン生成部によって前記配線パターンを自動的に探索しながら、探索された配線パターンが前記配線板の複数の層を跨ぐ場合には、前記記憶部に記憶された1種類のランドの形状および/または寸法に係る情報を、前記配線パターンが跨ぐ各内層にそれぞれ適用することにより前記設計情報の生成をおこなう設計情報生成工程と、
    を含んだことを特徴とする設計情報生成方法。
JP2005217489A 2005-07-27 2005-07-27 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 Expired - Fee Related JP4659549B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005217489A JP4659549B2 (ja) 2005-07-27 2005-07-27 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
US11/251,770 US7441221B2 (en) 2005-07-27 2005-10-18 Method and apparatus for generating design information, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005217489A JP4659549B2 (ja) 2005-07-27 2005-07-27 設計情報生成プログラム、設計情報生成装置および設計情報生成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010246888A Division JP4941588B2 (ja) 2010-11-02 2010-11-02 設計情報生成プログラム、設計情報生成装置および設計情報生成方法

Publications (2)

Publication Number Publication Date
JP2007034708A JP2007034708A (ja) 2007-02-08
JP4659549B2 true JP4659549B2 (ja) 2011-03-30

Family

ID=37695812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005217489A Expired - Fee Related JP4659549B2 (ja) 2005-07-27 2005-07-27 設計情報生成プログラム、設計情報生成装置および設計情報生成方法

Country Status (2)

Country Link
US (1) US7441221B2 (ja)
JP (1) JP4659549B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7962232B2 (en) * 2006-10-01 2011-06-14 Dell Products L.P. Methods and media for processing a circuit board
WO2008047650A1 (fr) * 2006-10-11 2008-04-24 Zuken Inc. Procédé de traitement, dispositif de traitement, programme et support de stockage lisible par ordinateur
JP5309835B2 (ja) * 2008-09-24 2013-10-09 富士通株式会社 配線情報生成装置、方法、及びプログラム
US10716210B2 (en) * 2015-09-15 2020-07-14 Hewlett Packard Enterprise Development Lp Printed circuit board including through-hole vias
US10381276B2 (en) * 2015-12-17 2019-08-13 International Business Machines Corporation Test cell for laminate and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535825A (ja) * 1991-07-30 1993-02-12 Hitachi Ltd 配線経路探索装置
JP2001325316A (ja) * 2000-05-12 2001-11-22 Mitsubishi Electric Corp プリント配線板図面データ変更装置
JP2005166794A (ja) * 2003-12-01 2005-06-23 Ricoh Co Ltd 部品パッケージとプリント配線基板および電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879237B2 (ja) 1990-02-06 1999-04-05 沖電気工業株式会社 印刷配線板設計装置
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP3778003B2 (ja) * 2001-05-21 2006-05-24 日本電気株式会社 多層配線基板設計方法
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535825A (ja) * 1991-07-30 1993-02-12 Hitachi Ltd 配線経路探索装置
JP2001325316A (ja) * 2000-05-12 2001-11-22 Mitsubishi Electric Corp プリント配線板図面データ変更装置
JP2005166794A (ja) * 2003-12-01 2005-06-23 Ricoh Co Ltd 部品パッケージとプリント配線基板および電子機器

Also Published As

Publication number Publication date
US20070028202A1 (en) 2007-02-01
US7441221B2 (en) 2008-10-21
JP2007034708A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP5050810B2 (ja) Cad装置およびcadプログラム
JP4659549B2 (ja) 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
CN101154247A (zh) 电路板信息获取和转换方法、程序及其装置
US7870534B2 (en) Method and apparatus for creating wiring model, computer product, and method of manufacturing device
US20050114865A1 (en) Integrating multiple electronic design applications
CN117892674B (zh) Pcb的odb++格式文件转换成xfl格式文件的转换方法
JP2008165754A (ja) Cad装置およびcadプログラム
CN107808022A (zh) 设计布局的方法
US8260571B2 (en) Analysis apparatus
JP4941588B2 (ja) 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
JP2008157746A (ja) 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体
JP4992350B2 (ja) 文書編集装置およびプログラム
JP5241371B2 (ja) 多層プリント回路基板の配線表示装置
US10521545B2 (en) Placement constraint method for multiple patterning of cell-based chip design
Dion Fast printed circuit board routing
JP2007265363A (ja) 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム
JP2009252805A (ja) 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウトプログラム
US10445459B1 (en) Interactive routing with poly vias
JP2000207438A (ja) プリント配線板設計支援装置
JP2008097506A (ja) 試作組合せ算出装置、そのプログラム、方法及びそれを含むcadシステム
JP3229715B2 (ja) 多層プリント板の穴データ管理方法
JPH11353350A (ja) 基板図作成装置
US20100199233A1 (en) Uniquely Marking Products And Product Design Data
EDA Getting Started With ODB++ Design ODB++ Viewer Edition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees