CN101154247A - 电路板信息获取和转换方法、程序及其装置 - Google Patents

电路板信息获取和转换方法、程序及其装置 Download PDF

Info

Publication number
CN101154247A
CN101154247A CNA2007100860741A CN200710086074A CN101154247A CN 101154247 A CN101154247 A CN 101154247A CN A2007100860741 A CNA2007100860741 A CN A2007100860741A CN 200710086074 A CN200710086074 A CN 200710086074A CN 101154247 A CN101154247 A CN 101154247A
Authority
CN
China
Prior art keywords
information
heat generation
circuit board
generation density
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100860741A
Other languages
English (en)
Other versions
CN101154247B (zh
Inventor
植田晃
松下秀治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101154247A publication Critical patent/CN101154247A/zh
Application granted granted Critical
Publication of CN101154247B publication Critical patent/CN101154247B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供电路板信息获取和转换方法、程序及其装置。该电路板信息获取和转换装置、方法及其程序用于从电路板设计信息中获取层结构、布线轨迹和通孔形状；在转换为分析模型之前基于封装面积、发热密度分布和功耗来优化通孔的输出目标范围；并且创建适合于分析目的的分析模型。

Description

电路板信息获取和转换方法、程序及其装置
技术领域
本发明涉及对用于支持电路板热设计的电路板信息的转换，具体地涉及一种改进热分析的精度的技术。
背景技术
近年来，在电路板(诸如作为LSI封装板安装于其上的安装板的多层印刷电路板等)设计中，因为电路板上的热源对于整个电路板的热设计具有很大的影响，所以为了计算热源的热影响而重复地执行原型的仿真与制造。因此，已开发了用于支持电路板热设计的各种类型的仿真系统和程序。
在热设计中，为了改进电路板的热分析(使用有限体积方法等)的精度，细化散热路径是很重要的。具体来说，在自冷却结构的条件下，散热主要发生于电路板的侧面；因此，需要考虑板上的布线和通孔等来进行建模。
作为若干种常规技术之一，基于来自CAD(计算机辅助设计)工具的输出数据的中间文件(IGES，即初始化图形交换规范)和STEP(产品模型数据交换标准)，使用关于层结构、布线轨迹和通孔形状等的信息来进行建模。
然而，当通过使用如上所述的常规热分析模型来基于诸如层结构、布线轨迹和通孔形状的电路板设计信息而详细地进行建模时，分析模型的规模变大，运算所需要的时间较长。
为了减小分析的规模，通过基于铜(Cu)的布线百分比来限定等效的导热率、并通过按各向异性的导热率来限定通孔等，从而进行简化的建模。然而，如果基于等效的导热率和各向异性导热率来进行限定，那么，虽然使得建模的规模变小并且缩短运算所需要的时间，但是，因为简化了散热路径，所以分析精度劣化。
根据专利文献1，当进行热设计时，通过使用二维CAD格式的数据文件来获得多层印刷电路板的各层中包括的诸如布线轨迹、通孔、热源和树脂等的信息，操作者通过选择热设计仿真所必需的诸如材料和尺寸等的信息而使仿真模型更接近实际电路板。此后，基于添加的信息而创建仿真模型。该方法提出了创建使得当进行仿真以在多层印刷电路板上进行热设计时可以准确地计算热影响的仿真模型。
然而，专利文献1公开了操作者为改进热设计仿真的精度而选择适当设置的方法，但没有公开自动地简化仿真模型、缩短运算所需时间或提高分析精度的方法。
根据专利文献2，在错误分析步骤中，对包括冗余通孔的布图数据分析天线效应和错误(例如违反定时限制的错误)，并确定是否存在错误，在错误确定步骤中，计算信号线上的违反设计限制的多个通孔中的需要重新构造为单一通孔以避免违反设计限制的通孔的数量，并且，在通孔转换步骤中，基于计算结果而将错误的冗余通孔重新构造为单一通孔。为了提高产量，提出了在避免由于从单一通孔转换为冗余通孔而引起的违反设计限制(例如违反天线效应和定时限制等的错误)的同时尽可能多地设置冗余通孔。
然而，专利文献2公开了在实际的板上设置通孔的技术，但没有公开创建用于热设计的分析模型的技术。因此，不能基于专利文献2公开的技术来简化分析模型、缩短分析时间或改进分析精度。
专利文献1日本特开2005-216017号公报
专利文献2日本特开2006-135152号公报
发明内容
根据上述情况而做出本发明，本发明的目的是提供一种电路板信息获取和转换装置和方法及其程序，由此，从电路板设计信息中获取层结构、布线轨迹和通孔形状等，在转换为分析模型之前，基于封装尺寸、发热密度分布和功耗等来优化通孔的输出目标范围并创建适合于分析目的的分析模型。
本发明的方法包括以下处理：
电路板设计信息获取处理，用于获取具有电路板中的热传播路径的信息的电路板设计信息；
转换信息限定处理，用于执行基于电路板设计信息来确定是否合并热传播路径的合并确定；以及
分析模型转换处理，用于基于电路板设计信息和合并确定的结果来合并热传播路径，将合并后的热传播路径的物理特性值转换为合并之前的热传播路径的物理特性等效值，并创建热分析模型。
理想的是，在电路板设计信息获取处理中，获取具有电路板的层结构信息、布线轨迹信息和通孔信息的电路板设计信息；
在转换信息限定处理中，基于通孔信息来计算通孔之间的距离，将该计算结果与预先设置在存储器单元中的连通确定值进行比较，并且，当通孔之间的距离在连通确定值的特定范围内时执行合并确定以确定是否合并所述范围之内的多个通孔；并且
在分析模型转换处理中，基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为在合并之前的多个通孔的物理特性的等效值，并创建热分析模型。
理想的是，通过在电路板中的多层中的一层或更多层之内设置连通确定值的范围，来执行合并确定。
理想的是，通过跨越电路板中的多层中的两层或更多层地设置连通确定值的范围，来执行合并确定。
理想的是，本发明的方法包括以下处理：
电路板设计信息分析处理，用于在所述电路板设计信息中包括的安装部件信息中获取与安装部件对应的封装信息和发热信息；以及
发热密度确定处理，用于预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在等于或大于发热密度确定值的范围内设置通孔的方式来改变电路板设计信息，并且当计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
理想的是，在分析模型电路板中设置一区域，预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，当计算结果处于发热密度确定值的所述范围内时按在所述区域内设置通孔的方式来改变电路板设计信息，并且当计算结果处于发热密度确定值的所述范围之外时不在所述区域内设置通孔。
理想的是，分析模型转换处理的物理特性是导热率。
理想的是，在分析模型转换处理中，基于电路板设计信息中的层结构信息和布线轨迹信息来合并树脂和布线轨迹，并转换为树脂在合并之前的等效值以及布线轨迹在合并之前的等效值。
本发明的一个方面采用一种结构，该结构包括：
电路板设计信息输入单元，用于获取具有电路板的层结构信息、布线轨迹信息和通孔信息的电路板设计信息；
转换信息限定单元，用于基于通孔信息来计算通孔之间的距离，将计算结果与预先设置在存储器单元中的连通确定值进行比较，并当通孔之间的距离在连通确定值的一范围之内时执行合并确定以确定是否合并在所述范围内的多个通孔；以及
分析模型转换单元，用于基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为合并之前的所述多个通孔的物理特性的等效值，并创建热分析模型。
理想的是，转换信息限定单元通过在电路板中的多层中的一层或更多层之内设置连通确定值的范围，来执行合并确定。
理想的是，转换信息限定单元通过跨越电路板中的多层中的两层或更多层地设置连通确定值的范围，来执行合并确定。
理想的是，本发明包括：
电路板设计信息分析单元，用于在电路板设计信息中包括的安装部件信息中获取与安装部件对应的封装信息和发热信息；以及
发热密度确定单元，用于预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在等于或大于发热密度确定值的范围内设置通孔的方式来改变电路板设计信息，并且当计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
理想的是，发热密度确定单元在分析模型电路板中设置一区域，设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，当计算结果处于发热密度确定值的所述范围内时按在所述区域内设置通孔的方式来改变电路板设计信息，并当计算结果处于发热密度确定值的所述范围之外时不在所述区域内设置通孔。
理想的是，分析模型转换处理的物理特性是导热率。
理想的是，分析模型转换单元基于电路板设计信息中的层结构信息和布线轨迹信息来合并树脂和布线轨迹，并转换为树脂在合并之前的等效值以及布线轨迹在合并之前的等效值。
本发明涉及一种记录介质，在所述记录介质中记录有电路板信息获取和转换程序，计算机可以从所述记录介质读取所述程序，所述计算机执行电路板信息获取以及对所获取的具有电路板层结构信息、布线轨迹信息和通孔信息的电路板设计信息的转换，所述电路板信息获取和转换程序使计算机执行以下处理：
转换信息限定处理，用于基于通孔信息来计算通孔之间的距离，将计算结果与预先设置在存储器单元中的连通确定值进行比较，并当通孔之间的距离在连通确定值的一范围之内时执行合并确定以确定是否合并在所述范围内的多个通孔；以及
分析模型转换处理，用于基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为合并之前的所述多个通孔的物理特性的等效值，并创建热分析模型。
理想的是，在转换信息限定处理中，通过在电路板中的多层中的一层或更多层之内设置连通确定值的范围，来执行合并确定。
理想的是，在转换信息限定处理中，通过跨越电路板中的多层中的两层或更多层地设置连通确定值的范围，来执行合并确定。
理想的是，使计算机执行电路板信息获取和转换程序，包括以下处理：
电路板设计信息分析处理，用于在电路板设计信息中包括的安装部件信息中获取与安装部件对应的封装信息和发热信息；以及
发热密度确定处理，用于预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在其中所述计算结果处于等于或大于发热密度确定值的范围内的区域中设置通孔的方式来改变电路板设计信息，并当所述计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
理想的是，使计算机执行电路板信息获取和转换程序，包括以下处理：
发热密度确定处理，在分析模型电路板上设置一区域，预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在计算出的发热密度处于发热密度确定值的所述范围之内的区域内设置通孔的方式来改变电路板设计信息，并当计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
理想的是，分析模型转换处理的物理特性是导热率。
根据本发明，可以减小热分析模型的规模。此外，通过提高热分析的精度，可以对实际的电路板进行最优的热设计。可以提高电路板的设计效率并且提高电路板的质量。
附图说明
图1示出常规电路板的热分析模型的剖面与本发明的热分析模型的剖面的比较；
图2是示出本发明的原理的流程图；
图3示出布线轨迹；
图4示出计算网格；
图5是示出电路板信息获取和转换装置的配置的框图；
图6示出通孔连通确定和简化(合并和去除处理)的操作流程；
图7示出对同一层的确定基准区域和合并之后的结构；
图8示出对层的确定基准区域和合并之后的结构；
图9示出如下的示例，在该示例中基于根据封装面积和发热量而计算出的发热密度，针对发热密度使其易受到热损坏的安装部件对通孔进行建模作为分析模型；
图10示出在发热密度很大或者发热密度差异极大的区域中的通孔的设置的示例；
图11示出生产的流程；
图12示出热仿真系统；以及
图13示出计算机系统可以从其读取记录在其中的控制程序的记录介质。
具体实施方式
本发明涉及通过使用常规的电路图编辑器、CAD工具、PCB(印刷电路板)工具、仿真工具等来提高对电路板的热分析的效率，或者通过使用并入EDA(电子设计自动化)工具中的上述工具来有效地执行热分析。
下面，参照附图来详细地说明本发明的实施例。
(原理)
图1示出电路板的热分析模型1的剖面。当对电路板执行热分析时创建热分析模型1(详细的热分析模型或常规热分析模型)。图1所示的热分析模型1是从CAD工具等输出的，是通过从IGES、STEP等获取电路板设计信息(关于热传播路径的信息：安装部件信息、层结构信息、布线信息、通孔信息等)而创建的。此外，热分析模型1是通过基于布线轨迹的布线百分比和线材料(铜(Cu))等来限定等效导热率、并基于各向异性导热率来限定通孔等而创建的。
图1所示的热分析模型1是包括布线轨迹2(包括电源轨线、接地轨线、信号轨线、引线、焊盘等)和树脂3的多层印刷电路板(在本示例中是第一层至第四层)(层结构信息)。各层之间的布线经由通孔4(穿孔等)而相互连接(布线信息)。诸如IC的发热源安装在实际电路板的部件面或者焊料面上(安装部件信息)。
上述热分析模型1的组成元件的形状和设置直接反映了实际设计的多层印刷电路板的各组成元件。
图1所示的分析模型5是通过使用根据本发明的电路板信息获取和转换方法(电路板设计信息获取处理、转换信息限定处理和分析模型转换处理)而在不发生精度劣化的情况下简化电路板设计信息的热分析模型。
首先，在转换信息限定处理中确定是否合并热传播路径。电路板设计信息获取处理包括获取例如电路板层结构信息、布线轨迹信息、通孔信息等。然后，基于通孔信息(通孔尺寸、位置、导热率等)来计算通孔之间的距离。在转换信息限定处理中，将计算出的距离与预先设置在存储器单元中的连通确定值进行比较，当通孔之间的距离在连通确定值之内时，确定是否合并处于连通确定值的范围之内的多个通孔。然后，在分析模型转换处理中，基于上述合并确定的结果来合并热传播路径，并将合并后的热传播路径的物理特性值转换为合并之前的热传播路径的物理特性的等效值，并且创建热分析模型。作为上述情况的示例，基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为合并之前的多个通孔的等效值，并执行创建热分析模型的分析模型转换处理。
通过参照图2所示的流程图来说明其中简化了热分析模型的转换。
在步骤S1中，输入电路板设计信息(电路板设计数据)。该信息是基于操作者在设计电路板时输入的电路图数据等而创建的。此处电路板设计信息的示例包括例如由CAD工具创建的中间文件。
在步骤S2中，执行电路板设计信息分析处理。获取在步骤S1中创建的电路板设计信息，并获取要安装的部件的封装尺寸和要安装的各部件的发热源信息。获取的信息不限于封装尺寸或发热源信息，此外还可以获取热分析所需要的信息。
在步骤S3，执行转换信息限定处理(图2中的步骤S6至S10)。
在步骤S6，基于电路板设计信息来确定电路板的类型(刚性/柔性电路板、IVH(内通孔)电路板、内置电路板等)，并记录确定的类型。作为另一种选择，可以由操作者来执行对电路板类型的该确定。
在步骤S7，确定通孔形成在信号轨线、电源轨线还是接地轨线上。然后，记录该确定结果。信号轨线的宽度通常窄于电源轨线或接地轨线的宽度。此外，来自诸如IC等的发热源的热量不能传导到信号轨线。相反，热量容易从发热源传导到电源轨线和接地轨线，这是因为这些轨线为了供电而设置在电源单元(例如DC/DC变换器等)附近并且直接连接到该单元。此外，为了便于散热和消除噪声，它们常常连接在很宽的区域中。通过如上所述地分开处理信号轨线和接地轨线/电源轨线，进行其中通过减少对分析没有大影响的信号轨线的通孔的数量而简化了模型的确定。在该结构中，当需要信号轨线上的一些通孔来进行分析时，操作者可以对其进行选择并用来进行分析。
在步骤S8，将图1所示的分析模型1中的布线层上的布线轨迹2(例如铜(Cu))的导热率转换为布线轨迹的详细结构的等效物理特性值。
例如，图3所示的图示出了图1所示的第一层至第四层上的布线轨迹。在图3中的第一层(L1)上，形成有信号轨线、电源轨线、接地轨线和通孔。当相对于板尺寸的布线百分比是50％(Cu)且导热率是400W/m·℃时，基于400W/m·℃×0.5(50％)＝200W/m·℃作为等效导热率的假设来简化第一层。在该方法中，将全部层(L1至L4)的物理特性转换为详细结构的具有等效导热率的物理特性。
此外，将详细结构的各层(第一层至第四层)的总厚度用作布线层的标准厚度。然而，当稍后描述的计算网格的形状比(aspect ratio)成问题时，厚度例如变为两倍或三倍。然而，这种改变是按导热率等效的方式来进行的。此外，进行调整以使得网格质量不劣化。
具体来说，网格理想地具有1∶1∶1(X、Y、Z方向)的三维形状比，如图4所示；然而，在分析中，虽然将发热源附近的点上的形状比设置为1∶1∶1，但是将不在发热源附近的点上的形状比中包括的所有值设置为彼此不同，以简化计算。例如，将这些形状比设置为1∶1∶n。因此，为了使导热率等效，基于形状比中的各值之间的差异，厚度例如变为两倍或三倍。
此外，当改变为等效的物理特性值时，考虑布线轨迹2和树脂3，将除了通孔导热率之外的元件导热率与布线轨迹2和树脂3的物理特性值一起进行转换。换言之，将图1中的第一层和第二层的树脂3和布线轨迹2组合并转换为层“A”6，并将第三层的树脂3以及第四层的树脂3和布线轨迹2组合并转换为层“B”8。于是，第三层中的布线轨迹2与热分析模型5中的布线轨迹7相同。还可以选择其中不对布线层建模的方法。
在步骤S9，确定并记录可以合并的通孔。
例如，当如果在一个和同一层上的规定范围内存在多个通孔时，则执行合并处理，减少通孔的数量。当在同一层上在规定范围内不存在对热分析有影响的通孔时，去除该层。通过这样的确定处理，执行用于减少通孔数量的通孔形状修改确定。
此外，当在从板的中央水平线起的半侧上存在多个通孔时，执行合并处理以组合这些通孔，减少通孔的数量。
在步骤S10，将上述步骤S6至S10中的记录结果输出到步骤S4。
在步骤S4，基于上述步骤S2和S3的结果来创建分析模型等以简化电路板设计信息。
在步骤S5，输出热分析模型。
通过上述处理，可以减小热分析模型的规模。此外，通过提高热分析的精度，可以对实际电路板进行最优的热设计。可以提高电路板的设计效率，并且可以提高电路板的质量。
此外，可以将上述电路板信息获取和转换处理实现为软件，即实现为由电子装置的计算机(CPU等)执行的程序。作为另一种选择，可以将电路板信息获取和转换处理实现为硬件。此外，可以将电路板信息获取和转换处理实现为作为固定地并入到电子装置等的CPU等中的软件的固件。
(示例1)
图5是表示电路板信息获取和转换装置的配置的框图。
电路板信息获取和转换装置51包括电路板设计信息输入单元52、库53、分析/转换/处理单元54和仿真单元55。
电路板设计信息输入单元52获取基于操作者在设计电路板时输入的电路图数据而产生的电路板设计信息(电路板设计数据)。然后，将电路板设计信息传送到分析/转换/处理单元54。在该配置中，也可以从库53获取必要的信息，因为在一些情况下，电路板设计信息中不包括布线轨迹或通孔形状。
库53是存储器。在库53中，例如在硬盘中记录有与各部件的信息(安装部件信息、制造商名称、类型引用号、产品名称(电阻器、电容器、IC...))对应的特性信息。特性信息记录在诸如发热信息库56、封装(PKG)库57等的子库中，并与部件信息相关联。在该示例中，上述结构包括子库；但是本发明的范围不限于该结构。
作为发热信息，记录诸如目标IC在被驱动时产生的热量的信息。此外，可以记录对于各种使用条件的发热量，因为当被驱动时消耗的能量根据时钟频率而变化，例如在使用CPU的情况下。作为封装信息，记录部件的尺寸。
分析/转换/处理单元54包括电路板信息分析处理单元58、转换信息限定单元59、分析模型转换单元510和分析模型转换输出单元511。
电路板信息分析处理单元58基于电路板设计信息中的安装部件信息，从库53中的发热信息库56和封装(PKG)库57获取要设计的电路板上安装的各部件的发热信息和封装信息。当在库53中不包括目标部件时，也可以采用操作者输入发热信息和封装信息的结构。
转换信息限定单元59选择要作为目标的板。转换信息限定单元59例如基于电路板类型信息来确定电路板是刚性/柔性电路板、IVH(内通孔)电路板、还是内置电路板等，并记录确定结果。转换信息限定单元59还确定通孔是形成在布线轨迹上的通孔还是形成在电源轨线或接地轨线上的通孔，并记录确定结果。转换信息限定单元59还执行向与详细结构的导热率等效的物理特性值的转换，并将详细结构的各布线层的厚度相加。当后文中描述的计算网格的形状比有问题时，将该厚度变为两倍或三倍以使得导热率等效从而避免计算网格的劣化，并记录获得的值。此外，还选择其中不对布线层进行建模的方法。在该情况下，可以将除了通孔导热率之外的部件导热率改变为考虑了“树脂+布线轨迹”的物理特性值。此外，确定可以合并的通孔并记录确定结果。
分析模型转换单元510基于从电路板信息分析处理单元58和转换信息限定单元59获得的结果来创建热分析模型。然后，通过分析模型转换输出单元511将创建的热分析模型传送到仿真单元55。
仿真单元55基于热分析模型，通过使用计算处理单元512来进行仿真，并从结果处理单元513输出仿真结果(例如通过使用数值和图来图形地表示各点处的温度)。
(操作的说明)
图6是示出转换信息限定单元59执行的通孔的连通确定与简化(合并处理和去除处理)的流程图。
在步骤S61，确定是否可以合并布线层。当分析模型较为简单时，不简化布线，处理进行到步骤S65以记录电路板设计信息。当执行合并处理时，处理进行到步骤S62。
也可以基于操作者做出的选择来合并布线层。
在步骤S62，执行合并处理。从基本设计信息获取包括电源轨线、接地轨线和通孔的布线轨迹相对于各层的板面积的布线百分比以及导热率。基于布线百分比和导热率来计算等效的导热率。对于全部的层，将获得的值改变为与详细结构中的导热率等效的物理特性值。
此外，在转换为等效的物理特性值时，将除了通孔导热率之外的部件导热率与在转换这些导热率时纳入考虑范围之内的树脂和布线轨迹一起转换。也可以选择不对布线层进行建模的方法。
在步骤S63，进行对形状比的确定。从电路板设计信息获取详细结构的各层的总厚度。
然后，确定板设计信息是否将发热源附近的网格比例设置为1∶1∶1、并将除了发热源附近的点之外的点的形状比设置为并非1∶1∶1，以简化分析。将预先记录在存储器中的形状比确定值“N”(X(宽度)×Y(长度)×Z(高度)＝体积“N”)与基于基本设计信息中包括的形状比而计算出的体积进行相互比较。
当结果满足“A＞N”的关系时，处理进行到步骤S64。当“A≤N”时，处理进行到步骤S65。例如，在形状比确定值N＝1并且根据基本信息计算出的形状比具有1(宽度)×5(长度)×1(高度)＝5的体积的情况下，处理进行到步骤S64。
在上述结构中，形状比未必是1∶1∶1，本发明的范围不限于该值。
在步骤S64，改变从基本设计信息获取的板厚度。通过使厚度变为例如两倍或三倍，可以使导热率等效。
在步骤S65，将在上述步骤S61至S64中获得的结果记录为布线设置信息。
在步骤S66，执行通孔间隔获取处理。根据指定通孔位置的信息(通孔设置信息)来获得通孔间隔获取处理。通孔设置信息按三维方式(X、Y和Z)指定了通孔设置在板上的位置。
在步骤S67，基于在上述通孔设置信息中针对各通孔预先设置的连通确定值M以及从电路板设计信息获取的通孔设置信息来计算通孔之间的距离G，并将连通确定值M和距离G相互进行比较。当结果满足“G≤M”的关系时，处理进行步骤S68。当结果是“G＞M”时，处理进行到步骤S610。
当在同一层上的一范围(确定基准范围)中存在多个通孔时，执行合并处理，减少通孔的数量。例如，当如图7所示通孔之间的距离处于规定的确定基准范围之内时，合并这些通孔。在图7中，合并后的两个通孔4再次合并为通孔71。
此外，当如图8所示从板的中央水平线起的半侧上的多个通孔处于特定范围(确定基准范围)内时，执行合并处理，并连通这些通孔；由此，减少通孔的数量。在图8中，合并后的两个通孔4再次合并为通孔81。
预先将确定基准范围(例如0.5mm、1.0mm或2.0mm)记录在存储器中以用于提取可以合并的通孔。此外，当在同一层上的一范围内不存在通孔时，执行去除处理，减少通孔的数量。
在步骤S68，基于步骤S67的结果来执行合并处理，改变电路板设计信息中的合并设置信息。
在步骤S69，重新限定导热率。当合并通孔时，将导热率转换为等效的导热率，以使得热传播相同。具体来说，改变电路板设计信息中的合并设置的导热率。
在步骤S610，输出转换后的电路板设计信息。
(示例2)
下面，将说明基于发热密度的电路板简化。
图9示出如下的示例，在该示例中基于根据封装面积和发热量而计算出的发热密度，针对发热密度使其易受到热损坏的安装部件对通孔进行建模作为分析模型。
分析/转换/处理单元54附加地包括发热密度确定单元，在存储器(库53等)中记录有规定的发热密度确定值。
基于各安装部件的发热量，发热密度确定单元计算对电路板上的部件的附近有影响的发热密度。将计算出的发热密度和发热密度确定值相互进行比较，当计算出的发热密度等于或大于发热密度确定值(发热量较大)时，按在图9的虚线包围的区域(确定基准范围)中设置通孔的方式来改变电路板信息。此外，如果图9的虚线包围的区域中的封装的发热密度不处于发热密度确定值的范围之内，则不输出通孔。可以将上述处理实现为计算机(CPU)控制程序以由计算机来处理(发热密度确定处理)。
在该结构中，也可以计算并比较电路板设计信息中包括的网格的各发热密度。还可以准备用于发热密度确定的网格以计算发热密度。
并非一定要对分析/转换/处理单元54设置发热密度确定单元。
此外，可以在示例1的简化之后执行示例2中的处理。
由此，可以减小分析模型的规模。此外，通过提高分析精度，实现了电路板的适当热设计。提高了电路板的设计效率和电路板的质量。
(示例3)
在示例3中，根据电路板设计信息来探究分析模型的发热密度分布，将通孔设置在发热密度很大或者发热密度差异极大的区域上，在其他区域在不设置通孔。
与示例2相类似地提供用于计算发热密度的发热密度确定单元。此外，对分析/转换/处理单元54提供区域设置单元等，并确定如图10所示的区域(区域设置处理)。在板上如虚线所示地分割该区域。在本示例中，该区域是方形，但本发明的范围不限于该形状。此外，可以基于操作者的选择来确定区域。
在各个区域中，对由发热密度确定单元计算出的发热密度与发热密度确定值进行相互比较，当计算出的发热密度等于或大于发热密度确定值(高发热密度区域)时，改变电路板设计信息，以使得在该区域(确定基准区域)中设置通孔。
此外，计算由发热密度确定单元计算出的该区域中的发热密度与发热密度确定值之间的差，如果该差等于或大于预先记录在存储器中的区域内发热密度差确定值，则按设置通孔的方式来改变电路板设计信息。可以将上述处理实现为计算机(CPU)的控制程序以由计算机来处理。
此外，可以在示例1的简化之后执行示例3中的处理。
由此，可以减小分析模型的规模。此外，通过提高分析精度，实现了电路板的适当热设计。提高了电路板设计效率和电路板质量。
此外，当发热量和封装面积在热的方面超过易损条件时，可以按设置通孔的方式来改变电路板设计信息。
(示例4)
图11示出生产时使用的流程图。
在步骤S111，执行电路设计。例如，考虑装置的规范，设计架构，确定电路功能并将其指配到PCB或LSI。
在步骤S112，执行封装安装设计，并确定层结构和布线轨迹。除了逻辑设计，还执行定时设计、波形分析、安装设计、热设计、布图设计和功耗分析。
在步骤S113，基于上述示例来执行热分析。
在步骤S114，基于步骤S113中的热分析的结果来确定温度。当没有问题时，在步骤S115执行详细的设计。
在步骤S116，生产用于电子装置、汽车、热液压材料、结构、电磁波分析、安装板或PKG电路板的分析模型创建装置等的电路板。
图12示出热仿真系统。在系统121中，服务器122和多个终端123通过网络124相连接。
在执行上述示例中所述的电路板信息获取和转换(热分析模型的简化)的情况下，各终端可以单独地执行电路板信息获取和转换。也可以通过从终端123访问服务器122并获取必要的信息来执行电路板信息获取和转换。
上述电路板信息获取和转换可以实现为软件，即，由诸如系统121中的服务器122和终端123的电子装置(计算机)执行的程序。此外，其可以通过硬件来实现。此外，这可以实现为作为固定地并入电子装置等的计算机中的软件的固件。
此外，可以在如下的结构中执行上述处理，在该结构中，在存储器单元(ROM等)中记录有包括上述示例中所述的操作和步骤的规定程序，并通过使用外部个人计算机等在启动时将程序写入装置中包括的计算机(其包括CPU和信息处理装置)。
如下的结构也是可以的，在该结构中，使用单一的计算机(其包括CPU和诸如FPGA的信息处理装置)在存储器单元(ROM等)中记录具有上述示例中所述的步骤的规定程序作为源，并在其启动时将程序写入该计算机以执行上述步骤。
本发明也可以通过如下的结构来实现，在该结构中，为了使通常使用的计算机CPU执行上述流程图中的处理而产生控制程序，将该程序记录在计算机可读记录介质中，计算机从该记录介质读取程序，并且CPU执行该程序。
图13示出了记录介质的示例，计算机系统可以从该记录介质读取记录在该介质中的控制程序。可以使用包括在计算机系统130中或用作外部装置的诸如ROM或硬盘的记录介质131、或者诸如软盘、MO(磁光盘)、CD-ROM或DVD-ROM的便携式记录介质133(当将该介质插入计算机系统130包括的介质驱动装置132中时可以从该介质读取记录的控制程序)作为记录介质。
此外，记录介质可以是充当经由通信线路134连接到计算机系统130的程序服务器135的计算机系统中包括的记录装置136。在该情况下，经由充当传输介质的通信线路134从程序服务器135向计算机系统130发送通过基于表示控制程序的数据信号对载波进行调制而获得的发送信号，计算机系统130对接收的发送信号进行解调并再现控制程序；由此可以由计算机系统130上的CPU来执行该控制程序。
此外，本发明的范围不限于上述实施例，在不违背本发明的精神的情况下允许有各种修改和变化。

Claims (20)

1.一种电路板信息获取和转换方法，该电路板信息获取和转换方法包括以下处理：
电路板设计信息获取处理，用于获取具有关于电路板中的热传播路径的信息的电路板设计信息；
转换信息限定处理，用于执行基于电路板设计信息来确定是否合并热传播路径的合并确定；以及
分析模型转换处理，用于基于电路板设计信息和合并确定的结果来合并热传播路径，将合并后的热传播路径的物理特性值转换为合并之前的热传播路径的物理特性等效值，并创建热分析模型。
2.根据权利要求1所述的电路板信息获取和转换方法，其中：
在电路板设计信息获取处理中，获取具有电路板的层结构信息、布线轨迹信息和通孔信息的电路板设计信息；
在转换信息限定处理中，基于通孔信息来计算通孔之间的距离，将该计算结果与预先设置在存储器单元中的连通确定值进行比较，并且，当通孔之间的距离在连通确定值的特定范围内时执行关于是否合并所述范围之内的多个通孔的合并确定；并且
在分析模型转换处理中，基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为合并之前的所述多个通孔的物理特性等效值，并创建热分析模型。
3.根据权利要求2所述的电路板信息获取和转换方法，其中：
在转换信息限定处理中，通过在电路板中的多层中的一层或更多层之内设置连通确定值的范围，来执行合并确定；或者
在转换信息限定处理中，通过跨越电路板中的所述多层中的两层或更多层地设置连通确定值的范围，来执行合并确定。
4.根据权利要求2所述的电路板信息获取和转换方法，该电路板信息获取和转换方法还包括以下处理：
电路板设计信息分析处理，用于在电路板设计信息中包括的安装部件信息中获取与安装部件对应的封装信息和发热信息；以及
发热密度确定处理，用于预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在等于或大于发热密度确定值的范围内设置通孔的方式来改变电路板设计信息，并且当所述计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
5.根据权利要求4所述的电路板信息获取和转换方法，其中：
在分析模型电路板中设置一区域，预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，当所述计算结果处于发热密度确定值的所述范围内时按照在所述区域内设置通孔的方式来改变电路板设计信息，并且当所述计算结果处于发热密度确定值的所述范围之外时不在所述区域内设置通孔。
6.一种电路板信息获取和转换装置，该电路板信息获取和转换装置包括：
电路板设计信息输入单元，用于获取具有电路板的层结构信息、布线轨迹信息和通孔信息的电路板设计信息；
转换信息限定单元，用于基于通孔信息来计算通孔之间的距离，将该计算结果与预先设置在存储器单元中的连通确定值进行比较，并且当通孔之间的距离处于连通确定值的一范围之内时执行确定是否合并在所述范围之内的多个通孔的合并确定；以及
分析模型转换单元，用于基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为合并之前的所述多个通孔的物理特性等效值，并创建热分析模型。
7.根据权利要求6所述的电路板信息获取和转换装置，其中：
转换信息限定单元通过在电路板中的多层中的一层或更多层之内设置连通确定值的范围，来执行合并确定。
8.根据权利要求6所述的电路板信息获取和转换装置，其中：
转换信息限定单元通过跨越电路板中的多层中的两层或更多层地设置连通确定值的范围，来执行合并确定。
9.根据权利要求6所述的电路板信息获取和转换装置，所述电路板信息获取和转换装置还包括：
电路板设计信息分析单元，用于在电路板设计信息中包括的安装部件信息中获取与安装部件对应的封装信息和发热信息；以及
发热密度确定单元，用于预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在等于或大于发热密度确定值的范围内设置通孔的方式来改变电路板设计信息，并且当所述计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
10.根据权利要求9所述的电路板信息获取和转换装置，其中：
发热密度确定单元在分析模型电路板中设置一区域，设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，当所述计算结果处于发热密度确定值的所述范围内时按在所述区域内设置通孔的方式来改变电路板设计信息，并且，当所述计算结果处于发热密度确定值的所述范围之外时不在所述区域内设置通孔。
11.根据权利要求1所述的电路板信息获取和转换方法，其中：
分析模型转换处理的物理特性是导热率。
12.根据权利要求1所述的电路板信息获取和转换方法，其中：
在分析模型转换处理中，基于电路板设计信息中的层结构信息和布线轨迹信息来合并树脂和布线轨迹，并执行提供合并之前的树脂和布线轨迹的等效物理特性值的转换。
13.根据权利要求6所述的电路板信息获取和转换装置，其中：
分析模型转换单元的物理特性是导热率。
14.根据权利要求6所述的电路板信息获取和转换装置，其中：
分析模型转换单元基于电路板设计信息中的层结构信息和布线轨迹信息来合并树脂和布线轨迹，并执行提供合并之前的树脂和布线轨迹的等效物理特性值的转换。
15.一种计算机可读记录介质，在该计算机可读记录介质中记录有电路板信息获取和转换程序以用于执行电路板信息获取和转换处理，所述电路板信息获取和转换处理用于通过获取具有电路板的层结构信息、布线轨迹信息和通孔信息的电路板设计信息来创建分析模型，所述电路板信息获取和转换程序使计算机执行以下处理：
转换信息限定处理，用于基于通孔信息来计算通孔之间的距离，将该计算结果与预先设置在存储器单元中的连通确定值进行比较，并且，当通孔之间的距离在连通确定值的一范围之内时执行确定是否合并所述范围内的多个通孔的合并确定；以及
分析模型转换处理，用于基于电路板设计信息和合并确定的结果来合并通孔，将合并后的通孔的物理特性值转换为合并之前的所述多个通孔的物理特性等效值，并创建热分析模型。
16.根据权利要求15所述的计算机可读记录介质，其中，所述程序使计算机执行根据权利要求15所述的电路板信息获取和转换程序，其中：
转换信息限定处理通过在电路板中的多层中的一层或更多层之内设置连通确定值的范围，来执行合并确定。
17.根据权利要求15所述的计算机可读记录介质，其中，所述程序使计算机执行根据权利要求15所述的电路板信息获取和转换程序，其中：
转换信息限定处理通过跨越电路板中的多层中的两层或更多层地设置连通确定值的范围，来执行合并确定。
18.根据权利要求15所述的计算机可读记录介质，其中，所述程序使计算机执行根据权利要求15所述的电路板信息获取和转换程序，其中，该程序包括以下处理：
电路板设计信息分析处理，用于在电路板设计信息中包括的安装部件信息中获取与安装部件对应的封装信息和发热信息；以及
发热密度确定处理，用于预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，按在等于或大于发热密度确定值的范围内设置通孔的方式来改变电路板设计信息，并且当所述计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
19.根据权利要求18所述的计算机可读记录介质，其中，所述程序使计算机执行根据权利要求15所述的电路板信息获取和转换程序，其中，该程序包括以下处理：
发热密度确定处理，用于在分析模型电路板上设置一区域，预先设置发热密度确定值，根据各个安装部件的发热量来计算发热密度，将计算出的发热密度与发热密度确定值进行比较，当计算出的发热密度处于发热密度确定值的所述范围之内时按在所述区域内设置通孔的方式来改变电路板设计信息，并且当所述计算结果处于发热密度确定值的所述范围之外时确定不设置通孔。
20.根据权利要求15所述的计算机可读记录介质，其中，所述程序使计算机执行根据权利要求15所述的电路板信息获取和转换程序，其中：
分析模型转换处理的物理特性是导热率。
CN2007100860741A 2006-09-29 2007-03-08 电路板信息获取和转换方法及其装置 Expired - Fee Related CN101154247B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006269359A JP4980684B2 (ja) 2006-09-29 2006-09-29 基板情報取得変換方法とそのプログラムおよび装置
JP2006-269359 2006-09-29
JP2006269359 2006-09-29

Publications (2)

Publication Number Publication Date
CN101154247A true CN101154247A (zh) 2008-04-02
CN101154247B CN101154247B (zh) 2012-09-05

Family

ID=38038601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100860741A Expired - Fee Related CN101154247B (zh) 2006-09-29 2007-03-08 电路板信息获取和转换方法及其装置

Country Status (5)

Country Link
US (1) US7805689B2 (zh)
EP (1) EP1906326A1 (zh)
JP (1) JP4980684B2 (zh)
KR (1) KR100832825B1 (zh)
CN (1) CN101154247B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102123219A (zh) * 2009-12-28 2011-07-13 株式会社东芝 数据处理装置及可重构电路层的控制方法
CN104573284A (zh) * 2015-01-30 2015-04-29 北京遥测技术研究所 一种星载产品结构参数的仿真优化方法
CN108197385A (zh) * 2017-12-30 2018-06-22 华南理工大学 Pcb可靠性的预测方法、装置及计算机设备
CN110113874A (zh) * 2019-05-27 2019-08-09 杭州迪普科技股份有限公司 Pcb元器件及其制作方法
CN114063924A (zh) * 2021-11-18 2022-02-18 惠州华星光电显示有限公司 电源管理芯片数据配置方法、配置架构及显示面板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056570B2 (ja) 2008-05-02 2012-10-24 富士通株式会社 データ処理装置、データ処理方法およびデータ処理プログラム
JP2010073137A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体集積回路設計方法及び設計プログラム
JP5045657B2 (ja) 2008-12-02 2012-10-10 富士通株式会社 プリント基板解析装置、プリント基板解析方法、プリント基板解析プログラム
JP5212296B2 (ja) * 2009-07-22 2013-06-19 富士通株式会社 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム
US20110186266A1 (en) * 2010-02-01 2011-08-04 Suna Display Co. Heat transfer device with anisotropic thermal conducting structures
JP5471872B2 (ja) * 2010-06-18 2014-04-16 富士通株式会社 電源回路解析装置，電源回路解析プログラムおよび電源回路解析方法
JP5541032B2 (ja) * 2010-09-16 2014-07-09 富士通株式会社 熱解析モデル生成装置、熱解析モデル生成プログラム、熱解析モデル生成方法および熱解析装置
DE102011077206B4 (de) * 2011-06-08 2019-01-31 Zf Friedrichshafen Ag Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
US8484599B2 (en) * 2011-06-10 2013-07-09 Synopsys, Inc. Performing via array merging and parasitic extraction
US9141159B2 (en) 2011-11-03 2015-09-22 International Business Machines Corporation Minimizing aggregate cooling and leakage power with fast convergence
JP2013152535A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 画像ファイル生成装置、画像ファイル解析装置、画像ファイル生成方法、画像ファイル解析方法、画像ファイル生成プログラム、及び画像ファイル解析プログラム
US8566773B2 (en) * 2012-02-15 2013-10-22 International Business Machines Corporation Thermal relief automation
US8464200B1 (en) 2012-02-15 2013-06-11 International Business Machines Corporation Thermal relief optimization
US8863068B2 (en) 2012-06-18 2014-10-14 International Business Machines Corporation Current-aware floorplanning to overcome current delivery limitations in integrated circuits
US8914764B2 (en) 2012-06-18 2014-12-16 International Business Machines Corporation Adaptive workload based optimizations coupled with a heterogeneous current-aware baseline design to mitigate current delivery limitations in integrated circuits
US8826216B2 (en) 2012-06-18 2014-09-02 International Business Machines Corporation Token-based current control to mitigate current delivery limitations in integrated circuits
US8826203B2 (en) 2012-06-18 2014-09-02 International Business Machines Corporation Automating current-aware integrated circuit and package design and optimization
WO2014080610A1 (ja) * 2012-11-21 2014-05-30 日本電気株式会社 回路基板設計システム、回路基板設計方法及びプログラム記録媒体
US9125299B2 (en) * 2012-12-06 2015-09-01 Apple Inc. Cooling for electronic components
US9223167B2 (en) 2013-06-26 2015-12-29 Apple Inc. Liquid crystal switching barrier thermal control
US9477568B2 (en) 2013-09-27 2016-10-25 International Business Machines Corporation Managing interconnect electromigration effects
US9389029B2 (en) 2013-09-30 2016-07-12 Apple Inc. Heat transfer structure
US9197277B2 (en) * 2014-01-13 2015-11-24 Tyco Fire & Security Gmbh Two-way wireless communication enabled intrusion detector assemblies
US9196137B2 (en) 2014-01-13 2015-11-24 Tyco Fire & Security Gmbh Two-way wireless communication enabled intrusion detector assemblies
US9674986B2 (en) 2015-08-03 2017-06-06 Apple Inc. Parallel heat spreader
US10671792B2 (en) 2018-07-29 2020-06-02 International Business Machines Corporation Identifying and resolving issues with plated through vias in voltage divider regions
CN114461030A (zh) * 2021-12-31 2022-05-10 深圳市智仁科技有限公司 一种改善计算机性能的主板布置方法及其主板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385119B2 (ja) 2003-09-08 2009-12-16 国立大学法人九州大学 共通パターン発見装置とプログラム、記憶媒体、及び共通パターン発見方法
JP4223412B2 (ja) * 2004-01-29 2009-02-12 シャープ株式会社 メッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれらメッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板
JP4265978B2 (ja) 2004-01-30 2009-05-20 新電元工業株式会社 多層プリント回路基板の熱設計シミュレーション支援方法及び多層プリント回路基板の熱設計シミュレーション支援プログラム
JP2005346527A (ja) 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 回路シミュレーション方法、デバイスモデル及びシミュレーション回路
JP4579617B2 (ja) * 2004-08-11 2010-11-10 富士通株式会社 基板変形予測装置、基板変形予測方法および基板変形予測プログラム
JP4481761B2 (ja) * 2004-08-11 2010-06-16 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP4154384B2 (ja) 2004-11-08 2008-09-24 松下電器産業株式会社 半導体装置の設計方法
US7269813B2 (en) * 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
DK1688842T3 (da) 2005-01-26 2008-06-16 Oce Tech Bv Automatiseret ydelsesanalyse og fejludbedring
US20080072182A1 (en) * 2006-09-19 2008-03-20 The Regents Of The University Of California Structured and parameterized model order reduction
US20090030660A1 (en) * 2007-07-24 2009-01-29 Lsi Logic Corporation Method and apparatus for generating fully detailed three-dimensional electronic package and pcb board models

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102123219A (zh) * 2009-12-28 2011-07-13 株式会社东芝 数据处理装置及可重构电路层的控制方法
CN104573284A (zh) * 2015-01-30 2015-04-29 北京遥测技术研究所 一种星载产品结构参数的仿真优化方法
CN104573284B (zh) * 2015-01-30 2017-08-29 北京遥测技术研究所 一种星载产品结构参数的仿真优化方法
CN108197385A (zh) * 2017-12-30 2018-06-22 华南理工大学 Pcb可靠性的预测方法、装置及计算机设备
CN110113874A (zh) * 2019-05-27 2019-08-09 杭州迪普科技股份有限公司 Pcb元器件及其制作方法
CN110113874B (zh) * 2019-05-27 2020-07-07 杭州迪普科技股份有限公司 Pcb元器件及其制作方法
CN114063924A (zh) * 2021-11-18 2022-02-18 惠州华星光电显示有限公司 电源管理芯片数据配置方法、配置架构及显示面板

Also Published As

Publication number Publication date
US7805689B2 (en) 2010-09-28
CN101154247B (zh) 2012-09-05
EP1906326A1 (en) 2008-04-02
KR100832825B1 (ko) 2008-05-28
KR20080029732A (ko) 2008-04-03
JP4980684B2 (ja) 2012-07-18
JP2008090522A (ja) 2008-04-17
US20080082947A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101154247B (zh) 电路板信息获取和转换方法及其装置
Stroobandt A priori wire length estimates for digital design
CN101196952B (zh) 协同设计支持装置和方法以及印刷电路板制造方法
RU132297U1 (ru) Автоматизированная система проектирования электронных устройств
US20080148208A1 (en) Method for improving a printed circuit board development cycle
US20090030660A1 (en) Method and apparatus for generating fully detailed three-dimensional electronic package and pcb board models
US7870534B2 (en) Method and apparatus for creating wiring model, computer product, and method of manufacturing device
US20080109773A1 (en) Analyzing Impedance Discontinuities In A Printed Circuit Board
CN116432571A (zh) 一种芯片热仿真方法、系统、设备及介质
US9639647B2 (en) Method of making semiconductor device and system for performing the same
US7600202B1 (en) Techniques for providing a failures in time (FIT) rate for a product design process
CN101493852A (zh) 分析支持装置、分析支持方法、和分析支持程序
JP4659549B2 (ja) 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
CN107729601B (zh) 仿真过程中配置ram的方法、装置及计算机存储介质
US20040267511A1 (en) Method and apparatus for performing input/output floor planning on an integrated circuit design
CN101493851A (zh) 分析支持装置、分析支持方法和分析支持程序
JP5531723B2 (ja) 半導体装置の設計方法及びプログラム
CN101493853B (zh) 分析支持装置和分析支持方法
JP2008052499A (ja) 熱伝導率算出装置、熱伝導率算出方法および熱伝導率算出プログラム
CN101493850A (zh) 分析支持装置、分析支持方法、和分析支持程序
JP3140869B2 (ja) プリント配線板設計支援システム
JPH11251717A (ja) プリント回路基板における部品配置方法
CN101310279A (zh) 分析集成电路上功率分布中的电压降的方法
CN118036542A (zh) Pcb自动设计方法、装置、终端及存储介质
JP2977422B2 (ja) 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20170308

CF01 Termination of patent right due to non-payment of annual fee