JP4980684B2 - 基板情報取得変換方法とそのプログラムおよび装置 - Google Patents
基板情報取得変換方法とそのプログラムおよび装置 Download PDFInfo
- Publication number
- JP4980684B2 JP4980684B2 JP2006269359A JP2006269359A JP4980684B2 JP 4980684 B2 JP4980684 B2 JP 4980684B2 JP 2006269359 A JP2006269359 A JP 2006269359A JP 2006269359 A JP2006269359 A JP 2006269359A JP 4980684 B2 JP4980684 B2 JP 4980684B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- heat
- board
- vias
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
Description
本発明は、基板の熱設計を支援する基板情報の変換に係り、特に熱解析の精度を向上させる技術に関する。
近年、回路基板（ＬＳＩパッケージ基板やＬＳＩを搭載する実装基板である多層プリント回路基板など）を設計する際に、基板上に設けられる発熱源が基板全体の熱設計に非常に大きな影響を与えるため、発熱源の熱的影響を予測するためのシミュレーションや試作が繰り返し行われている。そのため、回路基板の熱設計を支援するシミュレーションシステムやプログラムも様々なものが開発されている。
熱設計において、回路基板の熱解析（有限体積法等）の精度を向上させるために、放熱経路の詳細化が重要となってくる。特に自然空冷条件では、基板側への放熱形態が主となるため、基板の配線、ビア等を考慮したモデル化が必要である。
従来、詳細な熱解析モデルを作成する場合、ＣＡＤツール（Computer Aided Design）の出力データの中間ファイル（ＩＧＥＳ（Initial Graphics Exchange Specification）やＳＴＥＰ(Standard for the Exchange of Product model data)など）から層構成、配線パターン、ビア形状などの情報を取り込み、モデル化を行っている。
しかしながら、このような従来の熱解析モデルで、層構成、配線パターン、ビア形状などの基板設計情報に基づいて詳細にモデル化すると、解析モデル規模が膨大となり、計算時間が増加する。
また、解析規模縮小のため、銅（Ｃｕ）の配線率から等価熱伝導率を定義し、ビア等を異方性熱伝導率で定義し、簡略化したモデル化を行っている。しかし、等価熱伝導や、異方性熱伝導率で定義した場合、モデル規模は縮小され計算時間は短くなるが、放熱経路が簡略化されているため、解析精度が低下するという問題がある。
特許文献１によれば、熱設計を行う際に、二次元ＣＡＤ形式のデータファイルを利用して、多層プリント回路基板の各層に含まれる配線パターン、スルーホール、発熱源、樹脂などの情報を取り出している。そして、これらの情報に対して、材質、寸法などの熱設計シミュレーション上必要な情報を利用者が選択しシミュレーションモデルを実回路基板に近づける作業を行う。その後、付加した情報に基づいてシミュレーションモデルを作成する。このような方法により、多層プリント回路基板の熱設計時のシミュレーションを行う際に、熱的影響を精度よく予測することが可能なシミュレーションモデルの作成について提案されている。
しかし、特許文献１では利用者が熱設計シミュレーションの精度を向上させるため、最適な設定を選択する方法が提案されているが、自動でシミュレーションモデルを簡略化し解析時間および解析精度を向上させるものではない。
特許文献２によれば、冗長ビア化されたレイアウトデータに対して、アンテナ効果および、タイミング制約等の違反をエラー解析工程にて解析し、エラーの有無を判定すると共に、設計制約違反が発生した信号配線上の冗長ビアのうち、何個を単一ビアに戻せば設計制約違反が発生しないかをエラー判定工程にて算出し、算出結果に基づき、ビア変換工程において、エラーの発生した冗長ビアを単一ビアに戻している。このように処理すること
で歩留まり改善のために単一ビアを変換した冗長ビアに基づき生じるアンテナ効果及びタイミング制約等のエラーに関する設計制約違反を生じさせないようにしつつ、冗長ビアを最大限設置する提案がされている。
で歩留まり改善のために単一ビアを変換した冗長ビアに基づき生じるアンテナ効果及びタイミング制約等のエラーに関する設計制約違反を生じさせないようにしつつ、冗長ビアを最大限設置する提案がされている。
しかし、特許文献２は熱設計を行うさいの解析モデルを作成するものではなく、実基板のビアの設置を行うものであり、解析モデルを簡略化し解析時間および解析精度を向上させるものではない。
特開２００５−２１６０１７号公報
特開２００６−１３５１５２号公報
本発明は上記のような実情に鑑みてなされたものであり、基板設計情報から層構成、配線パターン、ビア形状などを取得し、解析モデルへ変換前に、パッケージ面積や熱密度分布、消費電力などに基づいて、ビアの出力対象範囲を最適化し、解析の目的に合致した解析モデルを生成する基板情報取得変換装置とその方法およびプログラムを提供することを目的とする。
本発明は、記回路基板の熱伝播路の情報を有する基板設計情報を取得する基板設計情報取得処理と、前記基板設計情報に基づいて前記熱伝播路をマージするか否かをマージ判定をする処理と、前記基板設計情報と前記マージ判定の結果に基づいて前記熱伝播路をマージするとともに、マージした前記熱伝播路の物性値を前記熱伝播路の前記マージ前の物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理と、を有することを特徴とする。
好ましくは、前記基板設計情報取得処理は、前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得し、前記変換情報定義処理は、前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定し、前記解析モデル変換処理は、前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する構成としてもよい。
好ましくは、前記変換情報定義処理は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し前記マージ判定を行ってもよい。
好ましくは、前記変換情報定義処理は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行ってもよい。
好ましくは、前記変換情報定義処理は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行ってもよい。
好ましくは、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析処理と、予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定処理と、を有する。
好ましくは、前記発熱密度判定処理は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域
内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置してもよい。
内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置してもよい。
本発明の態様のひとつである前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得する基板設計情報入力部と、前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定をする変換情報定義部と、前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換部と、を具備する構成である。
好ましくは、前記変換情報定義部は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し前記マージ判定を行う構成としてもよい。
好ましくは、前記変換情報定義部は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行う構成としてもよい。
好ましくは、前記変換情報定義部は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行う構成としてもよい。
好ましくは、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析部と、予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定部と、を有する。
好ましくは、前記発熱密度判定部は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置する構成としてもよい。
本発明により、解析モデルの規模を縮小することができる。また、解析精度を向上させることで最適な実回路基板の熱設計ができる。回路基板の設計の効率とともに回路基板の品質の向上が可能になる。
本発明は、一般的な回路図エディタ、ＣＡＤツール、ＰＣＢ（Printed Circuit Board）ツール、シミュレーションツールなどを利用し、回路基板の熱解析を効率よく行うものである。またはＥＤＡ（Electronic Design Automation：電子設計自動化）ツールに組み込まれた上記ツールなどを用いて熱解析を効率よく行うものである。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（原理説明）
図１の熱解析モデル１は回路基板の熱解析モデルの断面を示す図である。熱解析モデル１に示す基板は回路基板の熱解析を行う際に生成される（詳細な熱解析モデルまたは従来の熱解析モデル）。図１の熱解析モデル１は、ＣＡＤツールなどから出力されＩＧＥＳ、ＳＴＥＰなどから基板設計情報（熱伝播路の情報：実装部品情報、層構成情報、配線情報、ビア情報など）を取得し作成される。また、熱解析モデル１は、配線パターンの配線率と配線材料（銅（Ｃｕ）などから等価熱伝導率を定義し、ビアなどは異方性熱伝導率で定義し、熱解析モデルを生成したものである。
（原理説明）
図１の熱解析モデル１は回路基板の熱解析モデルの断面を示す図である。熱解析モデル１に示す基板は回路基板の熱解析を行う際に生成される（詳細な熱解析モデルまたは従来の熱解析モデル）。図１の熱解析モデル１は、ＣＡＤツールなどから出力されＩＧＥＳ、ＳＴＥＰなどから基板設計情報（熱伝播路の情報：実装部品情報、層構成情報、配線情報、ビア情報など）を取得し作成される。また、熱解析モデル１は、配線パターンの配線率と配線材料（銅（Ｃｕ）などから等価熱伝導率を定義し、ビアなどは異方性熱伝導率で定義し、熱解析モデルを生成したものである。
図１の熱解析モデル１は配線パターン２（電源配線パターン、グランド配線パターン、信号線パターンやリード、パッドなども含む）、樹脂３から構成される多層プリント基板（本例では第１層〜第４層）を示している（層構成情報）。各層間の配線はビア４（スルーホールなど）により接続される（配線情報）。実際の回路基板には、ＩＣなどの発熱源が部品面、はんだ面などに搭載されている（実装部品情報）。
また、上記熱解析モデル１の構成要素の形状および配置は、実際に設計している多層プリント基板の各構成要素をそのまま反映している。
図１の解析モデル５は、基板設計情報を本発明である基板情報取得変換方法（基板設計情報取得処理、変換情報定義処理、解析モデル変換処理）により精度を確保しつつ簡略化した熱解析モデルを示す図である。
図１の解析モデル５は、基板設計情報を本発明である基板情報取得変換方法（基板設計情報取得処理、変換情報定義処理、解析モデル変換処理）により精度を確保しつつ簡略化した熱解析モデルを示す図である。
まず、変換情報定義処理は熱伝播路をマージするか否かをマージ判定をする。例えば、回路基板の層構成情報、配線パターン情報とビア情報などを有する基板設計情報を取得する基板設計情報取得処理を行い。次に、ビア情報（ビア寸法、配置位置、熱伝導率など）よりビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、ビア間の距離が接続判定値範囲内であるとき、接続判定値範囲内の複数のビアをマージするか否かをマージ判定をする変換情報定義処理を行い。その後、解析モデル変換処理では、マージ判定の結果に基づいて熱伝播路をマージするとともに、マージした熱伝播路の物性値を熱伝播路のマージ前の物性値と等価に変換し、熱解析モデルを生成する。例えば、基板設計情報とマージ判定の結果に基づいてビアをマージするとともに、マージしたビアの物性値をマージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理を行う。
熱解析モデルを簡略化する変換を図２に示すようフロー図により説明する。
ステップＳ１では、利用者が回路基板を設計するときに入力した回路図データなどに基づいて生成された基板設計情報（基板設計データ）が入力される。ここで基板設計情報は例えばＣＡＤツールなどの生成した中間ファイルである。
ステップＳ１では、利用者が回路基板を設計するときに入力した回路図データなどに基づいて生成された基板設計情報（基板設計データ）が入力される。ここで基板設計情報は例えばＣＡＤツールなどの生成した中間ファイルである。
ステップＳ２では基板設計情報分析処理を行う。Ｓ１で生成した基板設計情報を取得し実装部品のパッケージサイズと各実装部品の発熱情報を取得する。取得する情報はパッケージサイズ、発熱情報に限定するものではなく、さらに熱設計に必要な情報を取得してもよい。
ステップＳ３では変換情報定義処理を行う（図２のステップＳ６〜Ｓ１０）。
ステップＳ６では、基板設計情報から基板の種類（リジットフレキ基板、ＩＶＨ（Inner Via Hole）基板、ビルドアップ基板など）を判定して基板の種類を記録する。また、基板の種類の判定は利用者が行ってもよい。
ステップＳ６では、基板設計情報から基板の種類（リジットフレキ基板、ＩＶＨ（Inner Via Hole）基板、ビルドアップ基板など）を判定して基板の種類を記録する。また、基板の種類の判定は利用者が行ってもよい。
ステップＳ７では、信号線パターンに形成されるビアであるのか、電源配線パターンやグランド配線パターンを形成するビアであるかを判定して記録する。通常、信号線パターンは、電源配線パターンやグランド配線パターンに比べて配線が細く、さらにＩＣなどの発熱源から熱を伝導し難い。一方、電源配線パターンやグランド配線パターンは、電源供給するために電源部（例えば、ＤＣ／ＤＣコンバータなど）に付近に配置され直接配線されることが多いため、発熱源から熱が伝導しやすい。また、放熱やノイズを防止するためにベタ配線されている場合が多い。このように、信号線パターンと電源配線パターン、グランド配線パターンを分けることで解析に影響の少ない信号線パターンのビアを削減してモデルを簡略化する判定をする。ここで、信号線パターンのビアであっても必要な場合は利用者が選択してもよい。
ステップＳ８では、図１の解析モデル１に示すような配線層の配線パターン２（例えば、銅（Ｃｕ））は、熱伝導率が詳細構造と等価となる物性値に置き換える。
例えば、図３に示す図は、図１に示した第１層〜第４層の配線パターンを示している。図３の第１層目（Ｌ１）の場合には、信号線パターン、電源配線パターン、グランド配線パターン、ビアなどが設けられている。その配線パターンの第１層の基板面積に対する配線率が５０％（Ｃｕ）で、熱伝導率４００Ｗ／ｍ・℃がある場合、第１層を等価熱伝導率として４００Ｗ／ｍ・℃×０．５（５０％）＝２００Ｗ／ｍ・℃とすることで簡略化する。このように全ての層（Ｌ１〜Ｌ４）で熱伝導率が詳細構造と等価となる物性値に置き換える。
例えば、図３に示す図は、図１に示した第１層〜第４層の配線パターンを示している。図３の第１層目（Ｌ１）の場合には、信号線パターン、電源配線パターン、グランド配線パターン、ビアなどが設けられている。その配線パターンの第１層の基板面積に対する配線率が５０％（Ｃｕ）で、熱伝導率４００Ｗ／ｍ・℃がある場合、第１層を等価熱伝導率として４００Ｗ／ｍ・℃×０．５（５０％）＝２００Ｗ／ｍ・℃とすることで簡略化する。このように全ての層（Ｌ１〜Ｌ４）で熱伝導率が詳細構造と等価となる物性値に置き換える。
さらに、配線層の厚さを詳細構造の各層（第１層〜第４層）を足し合わせた厚さを基準とする。しかし、後述するメッシュ（計算格子）のアスペクト比が問題となる場合、例えば厚さを２倍、３倍などに増加させる。しかし熱伝導率は等価になるように変更する。メッシュの品質が悪くならないように調整する。
つまり、図４に示すようにメッシュは理想として三次元においてアスペクト比が１：１：１（Ｘ，Ｙ，Ｚ方向）であることが望ましいが、解析を行う際に計算を簡単にするため、発熱源付近は１：１：１とするが、そうでない場所はアスペクト比を同じ比に設定しない。例えば、１：１：ｎなどのように設定する。そのため、アスペクト比が異なる分、厚さを２倍、３倍などに増加させ熱伝導率を等価にする。
また、等価物性値に変更する際、ビア以外の熱伝導率は、図１の樹脂３と配線パターン２を考慮し、樹脂３と配線パターン２の物性値を合わせて変換する。つまり、図１の第１層と第２層の樹脂３と配線パターン２を合わせて第Ａ層６に変換し、第３層の樹脂３と第４層の樹脂３の配線パターン２を合わせて第Ｂ層８にする。そして、第３層の配線パターン２は熱解析モデル５の配線パターン７のままとする。なお、配線層をモデル化しない方法も選択できる。
ステップＳ９ではマージ可能なビアを判定し記録する。
例えば、同一層の範囲内（予め設定した範囲）にビアが存在する場合、マージ処理を行いビア数を削減する。また、同一層の範囲内に熱解析に影響するビアが存在しない場合、削除する。このような判定をしてビア数を削減するためのビア形状修正判定を行う。
例えば、同一層の範囲内（予め設定した範囲）にビアが存在する場合、マージ処理を行いビア数を削減する。また、同一層の範囲内に熱解析に影響するビアが存在しない場合、削除する。このような判定をしてビア数を削減するためのビア形状修正判定を行う。
また、基板中心から半分の層に存在するビアが範囲内にあれば、マージ処理を行い接続させ、ビア数を削減する。
ステップＳ１０では上記Ｓ６〜Ｓ１０の記録結果をステップ４に渡す。
ステップＳ１０では上記Ｓ６〜Ｓ１０の記録結果をステップ４に渡す。
ステップＳ４では、上記Ｓ２、Ｓ３の結果に基づいて基板設計情報を簡略化するために解析モデル５などを生成する。
ステップＳ５では熱解析モデルが出力される。
ステップＳ５では熱解析モデルが出力される。
上記のようにすることで、熱解析モデルの規模を縮小することができる。また、熱解析精度を向上させることで最適な実回路基板の熱設計ができる。回路基板の設計の効率の向とともに回路基板の品質の向上が可能になる。
また、上記基板情報取得変換は、電子装置のコンピュータ（ＣＰＵなど）で実行されるプログラムとして、ソフトウェアで実現することができる。あるいは、ハードウェアにより実現できる。さらには、電子装置等のコンピュータに固定的に組み込まれたソフトウェアであるファームウェアとしても実現できる。
（実施例１）
図５は基板情報取得変換装置の構成を示すブロック図である。
基板情報取得変換装置５１は、基板設計情報入力部５２、ライブラリ５３、分析・変換・処理部５４、シミュレ−ション部５５から構成されている。
図５は基板情報取得変換装置の構成を示すブロック図である。
基板情報取得変換装置５１は、基板設計情報入力部５２、ライブラリ５３、分析・変換・処理部５４、シミュレ−ション部５５から構成されている。
基板設計情報入力部５２は、利用者が回路基板を設計するときに入力した回路図データなどに基づいて生成された基板設計情報（基板設計データ）を取得する。その後、基板設計情報を分析・変換・処理部５４に転送する。ここで、基板設計情報によっては、配線パターンやビア形状が付加されていない場合があるため、ライブラリ５３から必要な情報を取得する構成としてもよい。
ライブラリ５３はメモリである。例えば、ハードディスクなどに記録した各部品の情報（実装部品情報はメーカ名、メーカ型番、品名（抵抗、コンデンサ、ＩＣ・・・））に対応する属性情報が記録されている。属性情報はさらに発熱情報ライブラリ５６、パッケージ（ＰＫＧ）ライブラリ５７などのサブライブラリに記録され、各部品情報とリンクしている。なお、本例ではサブライブラリを持つ構成であるが限定するものではない。
発熱情報には、例えば対象のＩＣが駆動時にどれくらいの発熱があるかが記録されている。またＣＰＵのようにクロックの速度などによっても駆動時の消費電力が異なるため、使用条件ごとの発熱量を記録しておいてもよい。パッケージ情報は、部品寸法が記録されている。
分析・変換・処理部５４は、基板情報分析処理部５８、変換情報定義部５９、解析モデル変換部５１０、解析モデル変換出力部５１１から構成されている。
基板情報分析処理部５８は、基板設計情報の実装部品情報に基づいて設計対象基板に実装される各部品の発熱情報とパッケージ情報をライブラリ５３の発熱情報ライブラリ５６、パッケージライブラリ５７から取得する。このとき、ライブラリ５３に対象の部品がない場合は利用者が発熱情報とパッケージ情報を入力してもよい。
基板情報分析処理部５８は、基板設計情報の実装部品情報に基づいて設計対象基板に実装される各部品の発熱情報とパッケージ情報をライブラリ５３の発熱情報ライブラリ５６、パッケージライブラリ５７から取得する。このとき、ライブラリ５３に対象の部品がない場合は利用者が発熱情報とパッケージ情報を入力してもよい。
変換情報定義部５９は対象の基板を選択する。例えば、基板設計情報の有する基板種別情報からリジットフレキ基板、ＩＶＨ（Inner Via Hole）基板、ビルドアップ基板などの基板であるかを判定し記録する。また、基板設計情報から信号線パターンに形成されるビアであるのか、電源配線パターンやグランド配線パターンを形成するビアであるかを判定し記録する。また、熱伝導率が詳細構造と等価となる物性値に置き換えと、配線層の厚さを詳細構造の各層を足し合わせる。ここで、後述する算出メッシュのアスペクト比が問題となる場合、算出メッシュの品質が悪くならないように厚さを２倍、３倍などに増加させ熱伝導率を等価に調整するための値を記録する。また、配線層をモデル化しない方法も選択できる。その際、ビア以外の熱伝導率は、樹脂＋配線パターンを考慮した等価物性値に変更してもよい。また、マージ可能なビアを判定し記録する。
解析モデル変換部５１０では上記基板情報分析処理部５８と変換情報定義部５９の結果に基づいて熱解析モデルを生成する。そして、その熱解析モデルを解析モデル変換出力部５１１を介してシミュレ−ション部５５に転送する。
シミュレーション部５５では、熱解析モデルに基づいて計算処理部５１２によりシミュレーションを行いその結果を結果処理部５１３から出力する（例えば、各ポイントの温度を数値や図によりグラフィカルに表示する）。
（動作説明）
図６に変換情報定義部５９のビア接続判定と簡略化（マージ、削除処理）の動作をフロー図を示し説明をする。
図６に変換情報定義部５９のビア接続判定と簡略化（マージ、削除処理）の動作をフロー図を示し説明をする。
ステップＳ６１では配線層をマージできるかを判定する。例えば、解析モデルが簡単なものであれば配線を簡略化せず基板設計情報を記録するためステップＳ６５に移行する。マージする場合にはステップＳ６２に移行する。
また、利用者が選択することで配線層をマージすることを選択することができるようにしてもよい。
ステップＳ６２ではマージ処理を行う。各層の信号線パターン、電源配線パターン、グランド配線パターン、ビアなどを構成する配線パターンの各層の基板面積に対する配線率と熱伝導率を基本設計情報から取得する。配線率と熱伝導率に基づいて等価熱伝導率を計算する。全ての層で熱伝導率が詳細構造と等価となる物性値に置き換える。
ステップＳ６２ではマージ処理を行う。各層の信号線パターン、電源配線パターン、グランド配線パターン、ビアなどを構成する配線パターンの各層の基板面積に対する配線率と熱伝導率を基本設計情報から取得する。配線率と熱伝導率に基づいて等価熱伝導率を計算する。全ての層で熱伝導率が詳細構造と等価となる物性値に置き換える。
また、等価物性値に変更する際、ビア以外の熱伝導率は、樹脂と配線パターンを考慮し、樹脂と配線パターンの物性値を合わせて変換する。なお、配線層をモデル化しない方法も選択できる。
ステップＳ６３ではアスペクト比の判定を行う。配線層の厚さを基板設計情報から詳細構造の各層を足し合わせた厚さを抽出する。
その後、基板設計情報が解析を簡単にするためにメッシュを発熱源付近は１：１：１とし、そうでない場所はアスペクト比の設定を１：１：１にしていない箇所があるかを判定する。予めメモリなどに記録したアスペクト比判定値Ｎ（Ｘ（横）×Ｙ（縦）×Ｚ（高）＝体積Ｎ）と、基本設計情報が有するアスペクト比に基づいて算出した体積を比較する。
その後、基板設計情報が解析を簡単にするためにメッシュを発熱源付近は１：１：１とし、そうでない場所はアスペクト比の設定を１：１：１にしていない箇所があるかを判定する。予めメモリなどに記録したアスペクト比判定値Ｎ（Ｘ（横）×Ｙ（縦）×Ｚ（高）＝体積Ｎ）と、基本設計情報が有するアスペクト比に基づいて算出した体積を比較する。
比較結果が、Ａ＞ＮであればステップＳ６４に移行する。Ａ≦Ｎの場合はステップＳ６５に移行する。例えばアスペクト比判定値Ｎ＝１で、基本情報〜算出したアスペクト比が１（横）×５（縦）×１（高）＝５の体積の場合はステップＳ６４に移行する。
ここで、アスペクト比判定値は１：１：１でなくてもよく限定するものではない。
ステップＳ６４では基本設計情報から抽出した基板厚さを変更する。例えば、厚さを２倍、３倍などに増加させ熱伝導率を等価にする。
ステップＳ６４では基本設計情報から抽出した基板厚さを変更する。例えば、厚さを２倍、３倍などに増加させ熱伝導率を等価にする。
ステップＳ６５では上記ステップＳ６１〜Ｓ６４で取得した結果を配線配置情報として記録する。
ステップＳ６６ではビア間隔抽出処理を行う。ビア間隔抽出処理は基板設計情報からビアの配置を示す情報（ビア配置情報）から取得する。ビア配置情報は基板のどこに配置されているかを三次元（Ｘ，Ｙ，Ｚ）で示す。
ステップＳ６６ではビア間隔抽出処理を行う。ビア間隔抽出処理は基板設計情報からビアの配置を示す情報（ビア配置情報）から取得する。ビア配置情報は基板のどこに配置されているかを三次元（Ｘ，Ｙ，Ｚ）で示す。
ステップＳ６７では、上記ビア配置情報から各ビアが予め設定した接続判定値Ｍと、基板設計情報から得たビア配置情報に基づいてビア間の距離Ｇを算出し、接続判定値Ｍと距離Ｇを比較する。その結果、Ｇ≦ＭであればステップＳ６８に移行する。Ｇ＞ＭであればステップＳ６１０に移行する。
同一層のある範囲内（判定基準範囲）にビアが存在する場合、マージ処理を行いビアを削減する。例えば、図７に示すマージ前の図ようにビアとビアの距離が予め決められた判定基準範囲内であればビアをマージする。図７ではマージ後２個のビア４がビア７１にマージされている。
また、図８に示すマージ前の図ように基板の中心から半分の層に存在するビアが、ある
範囲内（判定基準範囲）にあれば、マージ処理を行い接続させ、ビア数を削減する。図８ではマージ後２個のビア４がビア８１にマージされている。
範囲内（判定基準範囲）にあれば、マージ処理を行い接続させ、ビア数を削減する。図８ではマージ後２個のビア４がビア８１にマージされている。
判定基準範囲（例えば０．５ｍｍ、１．０ｍｍ、２．０ｍｍなどを設定する）は、メモリに予め記録しマージ可能なビアを抽出する。また、周囲の同一層のある範囲内にビアが存在しない場合、削除処理を行いビア数を削減する。
ステップＳ６８ではビアのマージン処理をステップＳ６７の結果に基づいてマージ処理を行い、基板設計情報のマージ配置情報を変更する。
ステップＳ６９では熱伝導率再定義する。ビアがマージされた場合、熱伝達を同等にするため等価熱伝導率に変換する。つまり、基板設計情報のマージ配置情報の熱伝導率を変更する。
ステップＳ６９では熱伝導率再定義する。ビアがマージされた場合、熱伝達を同等にするため等価熱伝導率に変換する。つまり、基板設計情報のマージ配置情報の熱伝導率を変更する。
ステップＳ６１０では変換された基板設計情報を出力する。
（実施例２）
次に、発熱密度を基にした基板簡略化について説明する。
（実施例２）
次に、発熱密度を基にした基板簡略化について説明する。
図９は実装部品のパッケージ面積と発熱量から算出した発熱密度を基に、熱的に厳しい条件となる発熱密度を持つ実装部品に対して、ビアを解析モデル化する例を示した図である。
分析・変換・処理部５４に発熱密度判定部を設け、メモリ（ライブラリ５３など）に予めに設定した発熱密度判定値を記録する。
発熱密度判定部は、実装部品ごとの発熱量から、基板上の部品周辺に影響する発熱密度を算出する。算出した発熱密度と発熱密度判定値を比較し、発熱密度判定値以上（発熱量が大きい）の範囲には図９に示す点線範囲内（判定基準範囲）にビアを配置するように基板設計情報を変更する。また、図９の点線範囲のパッケージの発熱密度が、発熱密度判定値の範囲外であればビアを出力しない。上記をコンピュータ（ＣＰＵ）の制御プログラムとして作成し処理してもよい（発熱密度判定処理）。
発熱密度判定部は、実装部品ごとの発熱量から、基板上の部品周辺に影響する発熱密度を算出する。算出した発熱密度と発熱密度判定値を比較し、発熱密度判定値以上（発熱量が大きい）の範囲には図９に示す点線範囲内（判定基準範囲）にビアを配置するように基板設計情報を変更する。また、図９の点線範囲のパッケージの発熱密度が、発熱密度判定値の範囲外であればビアを出力しない。上記をコンピュータ（ＣＰＵ）の制御プログラムとして作成し処理してもよい（発熱密度判定処理）。
ここで、比較する場合、基板設計情報に含まれるメッシュの格子ごとに発熱密度を算出して比較してもよい。また、メッシュを発熱密度判定用に用意して発熱密度を算出してもよい。
なお、発熱密度判定部は、必ずしも分析・変換・処理部５４に設ける必要はない。
また、実施例１の簡略化を行った後で実施例２を実行してもよい。
このようにすることにより、解析モデルの規模を縮小することができる。また、解析精度を向上させることで最適な実回路基板の熱設計ができる。回路基板の設計の効率とともに回路基板の品質の向上が可能になる。
また、実施例１の簡略化を行った後で実施例２を実行してもよい。
このようにすることにより、解析モデルの規模を縮小することができる。また、解析精度を向上させることで最適な実回路基板の熱設計ができる。回路基板の設計の効率とともに回路基板の品質の向上が可能になる。
（実施例３）
実施例３では、図１０に基板設計情報から解析モデルの発熱密度分布をトレースし、発熱密度が大きい領域や、発熱密度差が極端な領域にビアを配置し、それ以外の領域に関しては、ビアを配置しない。
実施例３では、図１０に基板設計情報から解析モデルの発熱密度分布をトレースし、発熱密度が大きい領域や、発熱密度差が極端な領域にビアを配置し、それ以外の領域に関しては、ビアを配置しない。
実施例２と同様に発熱密度を算出する発熱密度判定部を設ける。さらに、領域設定部を分析・変換・処理部５４などに設け、図１０に示すような領域を決定する（領域設定処理）。領域は図１０の点線で示したように基板を分割する。本例では、領域の形状は正方形であるが、形状の限定はしない。なお、領域の決定は利用者が選択して決めることもできる。
発熱密度判定部で算出した領域内の発熱密度と発熱密度判定値を比較し、発熱密度判定値以上（発熱密度高領域）であれば領域内（判定基準範囲）にビアを配置するように基板設計情報を変更する。
また、領域内において発熱密度判定部で算出した発熱密度と領域内の発熱密度判定値の差を算出し、メモリに予め設定された領域内発熱密度差判定値以上であればビアを配置するように基板設計情報を変更する。上記をコンピュータ（ＣＰＵ）の制御プログラムとして作成し処理してもよい。
また、実施例１の簡略化を行った後で実施例３を実行してもよい。
このようにすることにより、解析モデルの規模を縮小することができる。また、解析精度を向上させることで最適な実回路基板の熱設計ができる。回路基板の設計の効率とともに回路基板の品質の向上が可能になる。
このようにすることにより、解析モデルの規模を縮小することができる。また、解析精度を向上させることで最適な実回路基板の熱設計ができる。回路基板の設計の効率とともに回路基板の品質の向上が可能になる。
なお、発熱量やパッケージ面積が熱的に厳しい条件となる範囲を超える場合、ビアを配置するように基板設計情報を変更してもよい。
（実施例４）
図１１に製造までのフローを示す。
（実施例４）
図１１に製造までのフローを示す。
ステップＳ１１１では回路設計が行われる。例えば、装置仕様が検討され、アーキテクチャが設計され、そして、回路機能が決定しＰＣＢまたはＬＳＩに割り当てられる。
ステップＳ１１２ではパッケージ実装設計を行い、層構成、配線パターンなどが決まる。論理設計のほか、タイミング設計、波形解析、実装設計、熱設計、レイアウト設計，消費電力解析などが行なわれる。
ステップＳ１１２ではパッケージ実装設計を行い、層構成、配線パターンなどが決まる。論理設計のほか、タイミング設計、波形解析、実装設計、熱設計、レイアウト設計，消費電力解析などが行なわれる。
ステップＳ１１３では上記説明した実施例などにより熱解析を行う。
ステップＳ１１４では、ステップＳ１１３の熱解析結果に基づいて温度判定を行い、問題がなければ、ステップＳ１１５で詳細設計を行う。
ステップＳ１１４では、ステップＳ１１３の熱解析結果に基づいて温度判定を行い、問題がなければ、ステップＳ１１５で詳細設計を行う。
ステップＳ１１６では、電子機器、自動車、熱流体、構造、電磁波解析、実装基板、ＰＫＧ基板解析モデル作成装置などに利用される回路基板を製造する。
また、図１２は熱シミュレーションシステムを示す図である。システム１２１はサーバ１２２と複数の端末１２３がネットワーク１２４を介して構成されている。
また、図１２は熱シミュレーションシステムを示す図である。システム１２１はサーバ１２２と複数の端末１２３がネットワーク１２４を介して構成されている。
上記実施例などで説明した基板情報取得変換（熱解析モデルの簡略化）を行う場合、各端末１２３が独立して基板情報取得変換をしてもよい。また、端末１２３からサーバ１２２にアクセスして必要な情報を取得するようにして基板情報取得変換をしてもよい。
上記基板情報取得変換をプログラムとして、ソフトウェアで実現することができる。システム１２１のサーバ１２２や端末１２３などの電子装置（コンピュータ）で実行される。また、ハードウェアにより実現してもよい。さらには、電子装置等のコンピュータに固定的に組み込まれたソフトウェアであるファームウェアとしても実現できる。
また、装置内に設けられるコンピュータ（ＣＰＵ、情報処理装置を含む）に外部からＰＣなどを利用して、上記実施例に示した動作やステップをソースとする所定のプログラムを、メモリ（ＲＯＭなど）に保存し、起動時にコンピュータに書き込み、上記処理を実行することができる。
また、単体のコンピュータ（ＣＰＵ、ＦＰＧＡなどの情報処理装置を含む）などを用い
、上記実施例に示したステップをソースとする所定のプログラムを、メモリ（ＲＯＭなど）に保存し、起動時に該コンピュータに書き込み、上記ステップを実行することができる。
、上記実施例に示したステップをソースとする所定のプログラムを、メモリ（ＲＯＭなど）に保存し、起動時に該コンピュータに書き込み、上記ステップを実行することができる。
また、前述したようなフローチャートの処理を標準的なコンピュータのＣＰＵに行わせるための制御プログラムを作成してコンピュータ読み取り可能な記録媒体に記録させておき、そのプログラムを記録媒体からコンピュータに読み込ませてＣＰＵで実行させるようにしても、本発明の実施は可能である。
記録させた制御プログラムをコンピュータシステムで読み取ることの可能な記録媒体の例を図１３に示す。このような記録媒体としては、例えば、コンピュータシステム１３０に内蔵若しくは外付けの付属装置として備えられるＲＯＭやハードディスク装置などの記憶装置１３１、コンピュータシステム１３０に備えられる媒体駆動装置１３２へ挿入することによって記録された制御プログラムを読み出すことのできるフレキシブルディスク、ＭＯ（光磁気ディスク）、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭなどといった携帯可能記録媒体１３３等が利用できる。
また、記録媒体は通信回線１３４を介してコンピュータシステム１３０と接続される、プログラムサーバ１３５として機能するコンピュータシステムが備えている記憶装置１３６であってもよい。この場合には、制御プログラムを表現するデータ信号で搬送波を変調して得られる伝送信号を、プログラムサーバ１３５から伝送媒体である通信回線１３４を通じてコンピュータシステム１３０へ伝送するようにし、コンピュータシステム１３０では受信した伝送信号を復調して制御プログラムを再生することでこの制御プログラムをコンピュータシステム１３０のＣＰＵで実行できるようになる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
（付記１）
記回路基板の熱伝播路の情報を有する基板設計情報を取得する基板設計情報取得処理と、
前記基板設計情報に基づいて前記熱伝播路をマージするか否かをマージ判定をする処理と、
前記基板設計情報と前記マージ判定の結果に基づいて前記熱伝播路をマージするとともに、マージした前記熱伝播路の物性値を前記熱伝播路の前記マージ前の物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理と、
を有することを特徴とする基板情報取得変換方法。
記回路基板の熱伝播路の情報を有する基板設計情報を取得する基板設計情報取得処理と、
前記基板設計情報に基づいて前記熱伝播路をマージするか否かをマージ判定をする処理と、
前記基板設計情報と前記マージ判定の結果に基づいて前記熱伝播路をマージするとともに、マージした前記熱伝播路の物性値を前記熱伝播路の前記マージ前の物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理と、
を有することを特徴とする基板情報取得変換方法。
（付記２）
前記基板設計情報取得処理は、前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得し、
前記変換情報定義処理は、前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定し、
前記解析モデル変換処理は、前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成することを特徴とする付記１に記載の基板情報取得変換方法。
前記基板設計情報取得処理は、前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得し、
前記変換情報定義処理は、前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定し、
前記解析モデル変換処理は、前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成することを特徴とする付記１に記載の基板情報取得変換方法。
（付記３）
前記変換情報定義処理は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し
前記マージ判定を行い、または前記変換情報定義処理は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする付記２に記載の基板情報取得変換方法。
前記変換情報定義処理は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し
前記マージ判定を行い、または前記変換情報定義処理は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする付記２に記載の基板情報取得変換方法。
（付記４）
さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析処理と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定処理と、
を有することを特徴とする付記２に記載の基板情報取得変換方法。
さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析処理と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定処理と、
を有することを特徴とする付記２に記載の基板情報取得変換方法。
（付記５）
前記発熱密度判定処理は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置力しないことを特徴とする付記４に記載の基板情報取得変換方法。
前記発熱密度判定処理は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置力しないことを特徴とする付記４に記載の基板情報取得変換方法。
（付記６）
前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得する基板設計情報入力部と、
前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定をする変換情報定義部と、
前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換部と、
を具備することを特徴とする基板情報取得変換装置。
前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得する基板設計情報入力部と、
前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定をする変換情報定義部と、
前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換部と、
を具備することを特徴とする基板情報取得変換装置。
（付記７）
前記変換情報定義部は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする付記６に記載の基板情報取得変換装置。
前記変換情報定義部は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする付記６に記載の基板情報取得変換装置。
（付記８）
前記変換情報定義部は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする付記６に記載の基板情報取得変換装置。
前記変換情報定義部は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする付記６に記載の基板情報取得変換装置。
（付記９）
さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析部と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定部と、
を有することを特徴とする付記６に記載の基板情報取得変換装置。
さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析部と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定部と、
を有することを特徴とする付記６に記載の基板情報取得変換装置。
（付記１０）
前記発熱密度判定部は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密
度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置しないことを特徴とする付記９に記載の基板情報取得変換装置。
前記発熱密度判定部は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密
度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置しないことを特徴とする付記９に記載の基板情報取得変換装置。
（付記１１）
解析モデル変換処理の物性値は熱伝導率であることを特徴とする付記１に記載の基板情報取得変換方法。
解析モデル変換処理の物性値は熱伝導率であることを特徴とする付記１に記載の基板情報取得変換方法。
（付記１２）
解析モデル変換処理は、前記基板設計情報の前記層構成情報、前記配線パターン情報から樹脂と配線パターンをマージし、前記マージ前の前記樹脂と前記配線パターンの物性値と等価に変換にすることを特徴とする付記１に記載の基板情報取得変換方法。
解析モデル変換処理は、前記基板設計情報の前記層構成情報、前記配線パターン情報から樹脂と配線パターンをマージし、前記マージ前の前記樹脂と前記配線パターンの物性値と等価に変換にすることを特徴とする付記１に記載の基板情報取得変換方法。
（付記１３）
解析モデル変換部の物性値は熱伝導率であることを特徴とする付記６に記載の基板情報取得変換装置。
解析モデル変換部の物性値は熱伝導率であることを特徴とする付記６に記載の基板情報取得変換装置。
（付記１４）
解析モデル変換部は、前記基板設計情報の前記層構成情報、前記配線パターン情報から樹脂と配線パターンをマージし、前記マージ前の前記樹脂と前記配線パターンの物性値と等価に変換にすることを特徴とする付記６に記載の基板情報取得変換方法。
解析モデル変換部は、前記基板設計情報の前記層構成情報、前記配線パターン情報から樹脂と配線パターンをマージし、前記マージ前の前記樹脂と前記配線パターンの物性値と等価に変換にすることを特徴とする付記６に記載の基板情報取得変換方法。
（付記１５）
前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得し解析モデルを生成する基板情報取得変換を実行するコンピュータに、
前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定をする変換情報定義処理と、
前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理と、
をコンピュータに実行させることを特徴とする基板情報取得変換プログラム。
前記回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得し解析モデルを生成する基板情報取得変換を実行するコンピュータに、
前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値の範囲内であるとき、前記範囲内の複数の前記ビアをマージするか否かをマージ判定をする変換情報定義処理と、
前記基板設計情報と前記マージ判定の結果に基づいて前記ビアをマージするとともに、マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理と、
をコンピュータに実行させることを特徴とする基板情報取得変換プログラム。
（付記１６）
前記変換情報定義処理は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し前記マージ判定をコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
前記変換情報定義処理は、前記回路基板の同一層ごとに前記接続判定値の範囲を設定し前記マージ判定をコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
（付記１７）
前記変換情報定義処理は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定をコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
前記変換情報定義処理は、前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定をコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
（付記１８）
さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析処理と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置
しない発熱密度判定処理と、
をコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析処理と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置
しない発熱密度判定処理と、
をコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
（付記１９）
前記発熱密度判定処理は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置しないことをコンピュータに実行させることを特徴とする付記１８に記載の基板情報取得変換プログラム。
前記発熱密度判定処理は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置しないことをコンピュータに実行させることを特徴とする付記１８に記載の基板情報取得変換プログラム。
（付記２０）
解析モデル変換処理の物性値は熱伝導率であるコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
解析モデル変換処理の物性値は熱伝導率であるコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
（付記２１）
解析モデル変換処理は、前記基板設計情報の前記層構成情報、前記配線パターン情報から樹脂と配線パターンをマージし、前記マージ前の前記樹脂と前記配線パターンの物性値と等価に変換することをコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
解析モデル変換処理は、前記基板設計情報の前記層構成情報、前記配線パターン情報から樹脂と配線パターンをマージし、前記マージ前の前記樹脂と前記配線パターンの物性値と等価に変換することをコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
（付記２２）
前記ビアが信号パターンにあるときは削除して前記解析モデルを作成することを特徴とする付記１に記載の基板情報取得変換方法。
前記ビアが信号パターンにあるときは削除して前記解析モデルを作成することを特徴とする付記１に記載の基板情報取得変換方法。
（付記２３）
前記ビアが信号パターンにあるときは削除して前記解析モデルを作成することを特徴とする付記６に記載の基板情報取得変換装置。
前記ビアが信号パターンにあるときは削除して前記解析モデルを作成することを特徴とする付記６に記載の基板情報取得変換装置。
（付記２４）
前記ビアが信号パターンにあるときは削除して前記解析モデルを作成することをコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
前記ビアが信号パターンにあるときは削除して前記解析モデルを作成することをコンピュータに実行させることを特徴とする付記１５に記載の基板情報取得変換プログラム。
１ 熱解析モデル
２ 配線パターン
３ 樹脂
４ ビア
５ 熱解析モデル
６ 第Ａ層
７ 配線パターン
８ 第Ｂ層
９ マージしたビア
５１ 基板情報取得変換装置
５２ 基板設計情報入力部
５３ ライブラリ
５４ 分析・変換・処理部
５５ シミュレ−ション部
５６ 発熱情報ライブラリ
５７ パッケージ（ＰＫＧ）ライブラリ
５８ 基板情報分析処理部
５９ 変換情報定義部
５１０ 解析モデル変換部
５１１ 解析モデル変換出力部
５１２ 計算処理部
５１３ 結果処理部
７１ マージしたビア
８１ マージしたビア
１２１ システム
１２２ サーバ
１２３ 端末
１２４ ネットワーク
１３０ コンピュータシステム
１３１ 記憶装置
１３２ 媒体駆動装置
１３３ 携帯可能記録媒体
１３４ 通信回線
１３５ プログラムサーバ
１３６ 記憶装置
２ 配線パターン
３ 樹脂
４ ビア
５ 熱解析モデル
６ 第Ａ層
７ 配線パターン
８ 第Ｂ層
９ マージしたビア
５１ 基板情報取得変換装置
５２ 基板設計情報入力部
５３ ライブラリ
５４ 分析・変換・処理部
５５ シミュレ−ション部
５６ 発熱情報ライブラリ
５７ パッケージ（ＰＫＧ）ライブラリ
５８ 基板情報分析処理部
５９ 変換情報定義部
５１０ 解析モデル変換部
５１１ 解析モデル変換出力部
５１２ 計算処理部
５１３ 結果処理部
７１ マージしたビア
８１ マージしたビア
１２１ システム
１２２ サーバ
１２３ 端末
１２４ ネットワーク
１３０ コンピュータシステム
１３１ 記憶装置
１３２ 媒体駆動装置
１３３ 携帯可能記録媒体
１３４ 通信回線
１３５ プログラムサーバ
１３６ 記憶装置
Claims (10)
- 基板情報取得変換装置によって実行される基板情報取得変換方法であって、
回路基板のビア情報を有する基板設計情報を取得してメモリに格納する基板設計情報取得処理と、
前記ビア情報よりビア間の距離を算出し、予め前記メモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値より小さいとき、前記メモリ内の前記基板設計情報に基づいて判定基準範囲内の複数の前記ビアをマージする変換情報定義処理と、
マージした前記ビアの物性値を前記基本設計情報から取得して、マージ前の前記複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換処理と、
を有することを特徴とする基板情報取得変換方法。 - 前記基板設計情報取得処理は、前記回路基板の層構成情報および配線パターン情報をさらに有する前記基板設計情報を取得することを特徴とする請求項１に記載の基板情報取得変換方法。
- 前記変換情報定義処理は、前記回路基板の同一層ごとに前記判定基準範囲を設定し前記マージ判定を行う、または前記回路基板の層ごとに前記接続判定値の範囲を設定し前記マージ判定を行うことを特徴とする請求項２に記載の基板情報取得変換方法。
- さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析処理と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定処理と、
を有することを特徴とする請求項２に記載の基板情報取得変換方法。 - 前記発熱密度判定処理は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置しないことを特徴とする請求項４に記載の基板情報取得変換方法。
- 回路基板の層構成情報、配線パターン情報、ビア情報を有する基板設計情報を取得する基板設計情報入力部と、
前記ビア情報より前記ビア間の距離を算出し、予めメモリに設定した接続判定値と比較し、前記ビア間の距離が前記接続判定値より小さいとき、前記メモリ内の前記基板設計情報に基づいて判定基準範囲内の複数の前記ビアをマージする変換情報定義部と、
マージした前記ビアの物性値を前記マージ前の複数のビアの物性値と等価に変換し、熱解析モデルを生成する解析モデル変換部と、
を具備することを特徴とする基板情報取得変換装置。 - 前記変換情報定義部は、前記回路基板の同一層ごとに前記判定基準範囲を設定し前記マージ判定を行うことを特徴とする請求項６に記載の基板情報取得変換装置。
- 前記変換情報定義部は、前記回路基板の層ごとに前記判定基準範囲を設定し前記マージ判定を行うことを特徴とする請求項６に記載の基板情報取得変換装置。
- さらに、前記基板設計情報の有する実装部品情報にある実装部品に対応するパッケージ情報と発熱情報を取得する基板設計情報分析部と、
予めに設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値以上の範囲にビアを配置するように基板設計情報を変更し、発熱密度判定値の範囲外であればビアを配置しない発熱密度判定部と、
を有することを特徴とする請求項６に記載の基板情報取得変換装置。 - 前記発熱密度判定部は、前記解析モデル回路基板に領域を設定し、予め設定した発熱密度判定値を設定し、前記実装部品ごとの発熱量から発熱密度を算出し、算出した発熱密度と発熱密度判定値を比較し、前記発熱密度判定値範囲内であれば前記領域内にビアを配置するように基板設計情報を変更し、発熱密度判定値範囲外であれば前記領域にビアを配置しないことを特徴とする請求項９に記載の基板情報取得変換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006269359A JP4980684B2 (ja) | 2006-09-29 | 2006-09-29 | 基板情報取得変換方法とそのプログラムおよび装置 |
| US11/675,304 US7805689B2 (en) | 2006-09-29 | 2007-02-15 | Circuit board information acquisition and conversion method, program, and device for the same |
| EP07102445A EP1906326A1 (en) | 2006-09-29 | 2007-02-15 | Circuit board information acquisition and conversion method, program, and device for the same |
| KR1020070020267A KR100832825B1 (ko) | 2006-09-29 | 2007-02-28 | 기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치 |
| CN2007100860741A CN101154247B (zh) | 2006-09-29 | 2007-03-08 | 电路板信息获取和转换方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006269359A JP4980684B2 (ja) | 2006-09-29 | 2006-09-29 | 基板情報取得変換方法とそのプログラムおよび装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008090522A JP2008090522A (ja) | 2008-04-17 |
| JP4980684B2 true JP4980684B2 (ja) | 2012-07-18 |
Family
ID=38038601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006269359A Expired - Fee Related JP4980684B2 (ja) | 2006-09-29 | 2006-09-29 | 基板情報取得変換方法とそのプログラムおよび装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7805689B2 (ja) |
| EP (1) | EP1906326A1 (ja) |
| JP (1) | JP4980684B2 (ja) |
| KR (1) | KR100832825B1 (ja) |
| CN (1) | CN101154247B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056570B2 (ja) | 2008-05-02 | 2012-10-24 | 富士通株式会社 | データ処理装置、データ処理方法およびデータ処理プログラム |
| JP2010073137A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体集積回路設計方法及び設計プログラム |
| JP5045657B2 (ja) | 2008-12-02 | 2012-10-10 | 富士通株式会社 | プリント基板解析装置、プリント基板解析方法、プリント基板解析プログラム |
| JP5212296B2 (ja) * | 2009-07-22 | 2013-06-19 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
| US20110161628A1 (en) * | 2009-12-28 | 2011-06-30 | Kabushiki Kaisha Toshiba | Data processing apparatus and method of controlling reconfigurable circuit layer |
| US20110186267A1 (en) * | 2010-02-01 | 2011-08-04 | Suna Display Co. | Heat transfer device with anisotropic thermal conducting micro structures |
| JP5471872B2 (ja) * | 2010-06-18 | 2014-04-16 | 富士通株式会社 | 電源回路解析装置，電源回路解析プログラムおよび電源回路解析方法 |
| JP5541032B2 (ja) | 2010-09-16 | 2014-07-09 | 富士通株式会社 | 熱解析モデル生成装置、熱解析モデル生成プログラム、熱解析モデル生成方法および熱解析装置 |
| DE102011077206B4 (de) * | 2011-06-08 | 2019-01-31 | Zf Friedrichshafen Ag | Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte |
| US8484599B2 (en) * | 2011-06-10 | 2013-07-09 | Synopsys, Inc. | Performing via array merging and parasitic extraction |
| US9141159B2 (en) | 2011-11-03 | 2015-09-22 | International Business Machines Corporation | Minimizing aggregate cooling and leakage power with fast convergence |
| JP2013152535A (ja) * | 2012-01-24 | 2013-08-08 | Fujitsu Ltd | 画像ファイル生成装置、画像ファイル解析装置、画像ファイル生成方法、画像ファイル解析方法、画像ファイル生成プログラム、及び画像ファイル解析プログラム |
| US8464200B1 (en) | 2012-02-15 | 2013-06-11 | International Business Machines Corporation | Thermal relief optimization |
| US8566773B2 (en) * | 2012-02-15 | 2013-10-22 | International Business Machines Corporation | Thermal relief automation |
| US8826216B2 (en) | 2012-06-18 | 2014-09-02 | International Business Machines Corporation | Token-based current control to mitigate current delivery limitations in integrated circuits |
| US8863068B2 (en) | 2012-06-18 | 2014-10-14 | International Business Machines Corporation | Current-aware floorplanning to overcome current delivery limitations in integrated circuits |
| US8914764B2 (en) | 2012-06-18 | 2014-12-16 | International Business Machines Corporation | Adaptive workload based optimizations coupled with a heterogeneous current-aware baseline design to mitigate current delivery limitations in integrated circuits |
| US8826203B2 (en) | 2012-06-18 | 2014-09-02 | International Business Machines Corporation | Automating current-aware integrated circuit and package design and optimization |
| JP6287853B2 (ja) * | 2012-11-21 | 2018-03-07 | 日本電気株式会社 | 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム |
| US9125299B2 (en) * | 2012-12-06 | 2015-09-01 | Apple Inc. | Cooling for electronic components |
| US9223167B2 (en) | 2013-06-26 | 2015-12-29 | Apple Inc. | Liquid crystal switching barrier thermal control |
| US9477568B2 (en) | 2013-09-27 | 2016-10-25 | International Business Machines Corporation | Managing interconnect electromigration effects |
| US9389029B2 (en) | 2013-09-30 | 2016-07-12 | Apple Inc. | Heat transfer structure |
| US9197277B2 (en) * | 2014-01-13 | 2015-11-24 | Tyco Fire & Security Gmbh | Two-way wireless communication enabled intrusion detector assemblies |
| US9196137B2 (en) | 2014-01-13 | 2015-11-24 | Tyco Fire & Security Gmbh | Two-way wireless communication enabled intrusion detector assemblies |
| CN104573284B (zh) * | 2015-01-30 | 2017-08-29 | 北京遥测技术研究所 | 一种星载产品结构参数的仿真优化方法 |
| US9674986B2 (en) | 2015-08-03 | 2017-06-06 | Apple Inc. | Parallel heat spreader |
| CN108197385A (zh) * | 2017-12-30 | 2018-06-22 | 华南理工大学 | Pcb可靠性的预测方法、装置及计算机设备 |
| US10671792B2 (en) | 2018-07-29 | 2020-06-02 | International Business Machines Corporation | Identifying and resolving issues with plated through vias in voltage divider regions |
| CN110113874B (zh) * | 2019-05-27 | 2020-07-07 | 杭州迪普科技股份有限公司 | Pcb元器件及其制作方法 |
| CN114063924A (zh) * | 2021-11-18 | 2022-02-18 | 惠州华星光电显示有限公司 | 电源管理芯片数据配置方法、配置架构及显示面板 |
| CN114461030A (zh) * | 2021-12-31 | 2022-05-10 | 深圳市智仁科技有限公司 | 一种改善计算机性能的主板布置方法及其主板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4385119B2 (ja) | 2003-09-08 | 2009-12-16 | 国立大学法人九州大学 | 共通パターン発見装置とプログラム、記憶媒体、及び共通パターン発見方法 |
| JP4223412B2 (ja) * | 2004-01-29 | 2009-02-12 | シャープ株式会社 | メッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれらメッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板 |
| JP4265978B2 (ja) | 2004-01-30 | 2009-05-20 | 新電元工業株式会社 | 多層プリント回路基板の熱設計シミュレーション支援方法及び多層プリント回路基板の熱設計シミュレーション支援プログラム |
| JP2005346527A (ja) | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法、デバイスモデル及びシミュレーション回路 |
| JP4579617B2 (ja) * | 2004-08-11 | 2010-11-10 | 富士通株式会社 | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム |
| JP4481761B2 (ja) * | 2004-08-11 | 2010-06-16 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
| JP4154384B2 (ja) | 2004-11-08 | 2008-09-24 | 松下電器産業株式会社 | 半導体装置の設計方法 |
| US7269813B2 (en) * | 2004-11-19 | 2007-09-11 | Alcatel | Off-width pitch for improved circuit card routing |
| EP1688842B1 (en) | 2005-01-26 | 2008-02-20 | Océ-Technologies B.V. | Automated performance analysis and failure remediation |
| US20080072182A1 (en) * | 2006-09-19 | 2008-03-20 | The Regents Of The University Of California | Structured and parameterized model order reduction |
| US20090030660A1 (en) * | 2007-07-24 | 2009-01-29 | Lsi Logic Corporation | Method and apparatus for generating fully detailed three-dimensional electronic package and pcb board models |
-
2006
- 2006-09-29 JP JP2006269359A patent/JP4980684B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-15 US US11/675,304 patent/US7805689B2/en not_active Expired - Fee Related
- 2007-02-15 EP EP07102445A patent/EP1906326A1/en not_active Withdrawn
- 2007-02-28 KR KR1020070020267A patent/KR100832825B1/ko not_active IP Right Cessation
- 2007-03-08 CN CN2007100860741A patent/CN101154247B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101154247B (zh) | 2012-09-05 |
| US7805689B2 (en) | 2010-09-28 |
| CN101154247A (zh) | 2008-04-02 |
| KR100832825B1 (ko) | 2008-05-28 |
| EP1906326A1 (en) | 2008-04-02 |
| KR20080029732A (ko) | 2008-04-03 |
| US20080082947A1 (en) | 2008-04-03 |
| JP2008090522A (ja) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4980684B2 (ja) | 基板情報取得変換方法とそのプログラムおよび装置 | |
| US7823102B2 (en) | Thermally aware design modification | |
| KR100739407B1 (ko) | 유한 요소법을 이용한 구조 분석 방법 | |
| US7912692B2 (en) | Analysis support system and method, computer readable recording medium storing analysis support program, and analysis support apparatus | |
| US7870534B2 (en) | Method and apparatus for creating wiring model, computer product, and method of manufacturing device | |
| US20090030660A1 (en) | Method and apparatus for generating fully detailed three-dimensional electronic package and pcb board models | |
| JP4247686B2 (ja) | 情報処理装置 | |
| JP2006164267A (ja) | セラミック集積回路パッケージにおいて電力分配システムを機能強化するための方法、装置、およびコンピュータ・プログラム | |
| US9639647B2 (en) | Method of making semiconductor device and system for performing the same | |
| JPWO2007086120A1 (ja) | 情報処理装置、シミュレーション方法、情報処理プログラム | |
| JP2007027152A (ja) | プリント基板の設計方法 | |
| JP5541032B2 (ja) | 熱解析モデル生成装置、熱解析モデル生成プログラム、熱解析モデル生成方法および熱解析装置 | |
| JP2009163421A (ja) | 温度予測システム、温度予測方法および温度予測プログラム | |
| KR100988586B1 (ko) | 해석 지원 장치, 해석 지원 방법 및 해석 지원 프로그램 | |
| JP2009140216A (ja) | 回路解析方法、回路解析プログラム、及び回路解析装置 | |
| US7757192B2 (en) | Integrated circuit designing device, integrated circuit designing method, and integrated circuit designing program | |
| JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
| US20090192770A1 (en) | Analysis supporting apparatus, analysis supporting method, and analysis supporting program | |
| CN101493853B (zh) | 分析支持装置和分析支持方法 | |
| JP4204635B2 (ja) | 筐体表面温度予測装置、方法、プログラム及び記録媒体 | |
| JP2006072938A (ja) | プリント基板設計方法及びプリント基板設計装置 | |
| Bouldin et al. | Design for Packageability; Early Consideration of Packaging from a Microelectronic System Designer's Viewpoint | |
| JP2013058098A (ja) | スキュー調整方法及び設計支援装置 | |
| JP2007026363A (ja) | システム設計ツール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4980684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |