JP4579617B2 - 基板変形予測装置、基板変形予測方法および基板変形予測プログラム - Google Patents
基板変形予測装置、基板変形予測方法および基板変形予測プログラム Download PDFInfo
- Publication number
- JP4579617B2 JP4579617B2 JP2004234717A JP2004234717A JP4579617B2 JP 4579617 B2 JP4579617 B2 JP 4579617B2 JP 2004234717 A JP2004234717 A JP 2004234717A JP 2004234717 A JP2004234717 A JP 2004234717A JP 4579617 B2 JP4579617 B2 JP 4579617B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- property value
- physical property
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Description
基板の配線情報を基にして、基板を複数の領域に分割する基板分割手段と、
前記基板分割手段が分割した領域毎に、領域の配線パターンをマクロ的にとらえ、有限要素法で求められる縦弾性係数や熱膨張係数と等価な等価物性値を算出し、該算出した等価物性値を基にして、基板の変形を予測する変形予測処理手段と、
を備えたことを特徴とする基板変形予測装置。
基板の配線情報を基にして、基板を複数の領域に分割する基板分割工程と、
前記基板分割工程によって分割した領域毎に、領域の配線パターンをマクロ的にとらえ、有限要素法で求められる縦弾性係数や熱膨張係数と等価な等価物性値を算出し、該算出した等価物性値を基にして、基板の変形を予測する変形予測処理工程と、
を含んだことを特徴とする基板変形予測方法。
基板の配線情報を基にして、基板を複数の領域に分割する基板分割手順と、
前記基板分割手順が分割した領域毎に、領域の配線パターンをマクロ的にとらえ、有限要素法で求められる縦弾性係数や熱膨張係数と等価な等価物性値を算出し、該算出した等価物性値を基にして、基板の変形を予測する変形予測処理手順と、
をコンピュータに実行させることを特徴とする基板変形予測プログラム。
110 領域分割処理部
120 等価物性値算出処理部
120a 層分類処理部
120b 方向性含有層物性値算出部
120c 方向性無層物性値算出部
120d 無関係層物性値算出部
130 反りシミュレーション実行処理部
200 入力装置
300 出力装置
Claims (4)
- 基板の変形を予測する基板変形予測装置であって、
基板の配線情報を基にして、基板を複数の領域に分割する基板分割手段と、
前記基板分割手段が分割した領域毎に、分割した領域の複数の配線方向に対する配線密度を算出する配線密度算出手段と、
前記配線密度算出手段で算出された複数の配線方向の各々の配線密度と、所定の母材縦弾性係数と、所定の母材熱膨張係数とを基にして、複数の配線方向毎の縦弾性係数および熱膨張係数を示す異方性物性値を、分割された領域毎に算出する異方性物性値算出手段と、
前記異方性物性値算出手段によって各領域毎に算出された各配線方向の前記異方性物性値を基にして、各領域毎に、前記各配線方向の前記異方性物性値が示す縦弾性係数および熱膨張係数をそれぞれ各配線方向の配線密度の割合で重み付けを行って、各領域毎の縦弾性係数および熱膨張係数を算出する係数算出手段と、
前記係数算出手段で算出された各領域毎の縦弾性係数および熱膨張係数を基にして、基板の変形を予測する変形予測処理手段と、
を備えたことを特徴とする基板変形予測装置。 - 前記基板分割手段は、前記基板の配線情報を基にして、配線密度が低くなるほど領域の大きさが大きくなるように前記基板を分割することを特徴とする請求項1に記載の基板変形予測装置。
- 基板の変形を予測する基板変形予測装置が実行する基板変形予測方法であって、
前記基板変形予測装置が備える基板分割手段が、基板の配線情報を基にして、基板を複数の領域に分割する基板分割工程と、
前記基板変形予測装置が備える配線密度算出手段が、前記基板分割工程で分割された領域毎に、分割された領域の複数の配線方向に対する配線密度を算出する配線密度算出工程と、
前記基板変形予測装置が備える異方性物性値算出手段が、前記配線密度算出工程で算出された複数の配線方向の各々の配線密度と、所定の母材縦弾性係数と、所定の母材熱膨張係数とを基にして、複数の配線方向毎の縦弾性係数および熱膨張係数熱膨張係数を示す異方性物性値を、分割された領域毎に算出する異方性物性値算出工程と、
前記基板変形予測装置が備える係数算出手段が、前記異方性物性値算出工程によって各領域毎に算出された各配線方向の前記異方性物性値を基にして、各領域毎に、前記各配線方向の前記異方性物性値が示す縦弾性係数および熱膨張係数をそれぞれ各配線方向の配線密度の割合で重み付けを行って、各領域毎の縦弾性係数および熱膨張係数を算出する係数算出工程と、
前記基板変形予測装置が備える変形予測処理手段が、前記係数算出工程で算出された各領域毎の縦弾性係数および熱膨張係数を基にして、基板の変形を予測する変形予測処理工程と、
を含んだことを特徴とする基板変形予測方法。 - 基板の変形を予測する基板変形予測プログラムであって、
基板の配線情報を基にして、基板を複数の領域に分割する基板分割手順と、
前記基板分割手順が分割した領域毎に、分割した領域の複数の配線方向に対する配線密度を算出する配線密度算出手順と、
前記配線密度算出手順で算出された複数の配線方向の各々の配線密度と、所定の母材縦弾性係数と、所定の母材熱膨張係数とを基にして、複数の配線方向毎の縦弾性係数および熱膨張係数を示す異方性物性値を、分割された領域毎に算出する異方性物性値算出手順と、
前記異方性物性値算出手順によって各領域毎に算出された各配線方向の前記異方性物性値を基にして、各領域毎に、前記各配線方向の前記異方性物性値が示す縦弾性係数および熱膨張係数をそれぞれ各配線方向の配線密度の割合で重み付けを行って、各領域毎の縦弾性係数および熱膨張係数を算出する係数算出手順と、
前記係数算出手順で算出された各領域毎の縦弾性係数および熱膨張係数を基にして、基板の変形を予測する変形予測処理手順と、
をコンピュータに実行させることを特徴とする基板変形予測プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234717A JP4579617B2 (ja) | 2004-08-11 | 2004-08-11 | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム |
US11/023,689 US7139678B2 (en) | 2004-08-11 | 2004-12-29 | Method and apparatus for predicting board deformation, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234717A JP4579617B2 (ja) | 2004-08-11 | 2004-08-11 | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006053747A JP2006053747A (ja) | 2006-02-23 |
JP4579617B2 true JP4579617B2 (ja) | 2010-11-10 |
Family
ID=35801059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004234717A Expired - Fee Related JP4579617B2 (ja) | 2004-08-11 | 2004-08-11 | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7139678B2 (ja) |
JP (1) | JP4579617B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095498A1 (ja) | 2005-03-10 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 部品実装基板用解析方法 |
JP4588502B2 (ja) * | 2005-03-17 | 2010-12-01 | 富士通株式会社 | プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム |
JP4876777B2 (ja) * | 2006-08-23 | 2012-02-15 | 日本電気株式会社 | 有限要素法解析モデルの要素分割システム、要素分割装置及び要素分割方法並びにそのプログラム |
JP4980684B2 (ja) * | 2006-09-29 | 2012-07-18 | 富士通株式会社 | 基板情報取得変換方法とそのプログラムおよび装置 |
KR101142881B1 (ko) * | 2007-03-07 | 2012-05-10 | 후지쯔 가부시끼가이샤 | 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 |
US20090265028A1 (en) * | 2008-04-21 | 2009-10-22 | International Business Machines Corporation | Organic Substrate with Asymmetric Thickness for Warp Mitigation |
US7482180B1 (en) | 2008-04-29 | 2009-01-27 | International Business Machines Corporation | Method for determining the impact of layer thicknesses on laminate warpage |
WO2010021287A1 (ja) * | 2008-08-18 | 2010-02-25 | 日本電気株式会社 | 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム |
JP5355988B2 (ja) * | 2008-10-29 | 2013-11-27 | 株式会社日立製作所 | 電子部品の熱応力解析方法、樹脂流動解析方法および熱応力解析装置 |
JP5625921B2 (ja) * | 2011-01-06 | 2014-11-19 | 富士通株式会社 | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 |
JP6127674B2 (ja) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
JP5934171B2 (ja) | 2013-11-29 | 2016-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体 |
KR102486558B1 (ko) | 2015-06-24 | 2023-01-10 | 삼성전자주식회사 | 회로 기판 및 이를 구비한 반도체 패키지 |
WO2017001890A1 (en) | 2015-06-29 | 2017-01-05 | Bosch Car Multimedia Portugal, S.A. | Method for converting gerber data to finite element model for predicting printed circuit board warpage |
US10108753B2 (en) | 2016-06-07 | 2018-10-23 | International Business Machines Corporation | Laminate substrate thermal warpage prediction for designing a laminate substrate |
KR102639895B1 (ko) | 2019-01-21 | 2024-02-23 | 삼성전자주식회사 | 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체 |
US11817359B2 (en) | 2020-09-01 | 2023-11-14 | International Business Machines Corporation | Warp mitigation using pattern-matched metal layers in organic substrates |
EP3964824B1 (en) * | 2020-09-02 | 2024-02-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Expansion coefficient determination with deformation measurement and simulation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000304630A (ja) * | 1999-04-19 | 2000-11-02 | Denso Corp | 半導体パッケージ実装構造の解析方法 |
JP2003167927A (ja) * | 2001-12-03 | 2003-06-13 | Sharp Corp | 要素分割装置、要素分割方法、要素分割プログラムおよび要素分割プログラムを記録したコンピュータ読取可能な記録媒体 |
JP2004013437A (ja) * | 2002-06-05 | 2004-01-15 | Toshiba Corp | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2759573B2 (ja) | 1992-01-23 | 1998-05-28 | 株式会社日立製作所 | 回路基板の配線パターン決定方法 |
JP3329667B2 (ja) | 1996-09-17 | 2002-09-30 | 株式会社東芝 | 補強部位置決定方法、多面取りプリント基板の製造方法、及び多面取りプリント基板 |
JP3274095B2 (ja) | 1997-07-18 | 2002-04-15 | 富士通株式会社 | 加熱炉内の被加熱物の熱解析装置及びそれを用いたリフロー炉の制御装置並びにそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JPH11110434A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | プリント板パターン設計装置 |
JP2002230047A (ja) | 2001-02-02 | 2002-08-16 | Nec Corp | 熱回路網データの生成システム、方法及び記録媒体 |
-
2004
- 2004-08-11 JP JP2004234717A patent/JP4579617B2/ja not_active Expired - Fee Related
- 2004-12-29 US US11/023,689 patent/US7139678B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000304630A (ja) * | 1999-04-19 | 2000-11-02 | Denso Corp | 半導体パッケージ実装構造の解析方法 |
JP2003167927A (ja) * | 2001-12-03 | 2003-06-13 | Sharp Corp | 要素分割装置、要素分割方法、要素分割プログラムおよび要素分割プログラムを記録したコンピュータ読取可能な記録媒体 |
JP2004013437A (ja) * | 2002-06-05 | 2004-01-15 | Toshiba Corp | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20060036401A1 (en) | 2006-02-16 |
JP2006053747A (ja) | 2006-02-23 |
US7139678B2 (en) | 2006-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4579617B2 (ja) | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム | |
JP4335862B2 (ja) | 半導体集積回路の特性抽出方法及び特性抽出装置 | |
US8117568B2 (en) | Apparatus, method and computer program product for fast simulation of manufacturing effects during integrated circuit design | |
KR101142881B1 (ko) | 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 | |
US8056027B2 (en) | Characterizing thermomechanical properties of an organic substrate using three-dimensional finite element analysis | |
US8215829B2 (en) | Method of analyzing thermal stress according to filling factor of filler in resin | |
JP4792274B2 (ja) | 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法 | |
EP1906326A1 (en) | Circuit board information acquisition and conversion method, program, and device for the same | |
JP2008517467A5 (ja) | ||
JP2004013437A (ja) | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム | |
CN109558610B (zh) | 膜层刻蚀区域等效力学参数的计算方法和设备 | |
US20020073388A1 (en) | Methodology to improve the performance of integrated circuits by exploiting systematic process non-uniformity | |
JP2006031510A (ja) | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム | |
McCaslin et al. | Methodology for modeling substrate warpage using copper trace pattern implementation | |
Najafi et al. | Coherent design of hybrid approximate adders: Unified design framework and metrics | |
WO2010021287A1 (ja) | 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム | |
Hamdani et al. | Reliability analysis of tape based chip-scale packages based metamodel | |
JP2007027152A (ja) | プリント基板の設計方法 | |
JP2003347301A (ja) | 均質化法を用いた構造解析方法及び構造設計方法 | |
Stoyanov et al. | Deep learning modelling for composite properties of pcb conductive layers | |
JP5040363B2 (ja) | 解析装置、解析方法及び解析プログラム | |
JP2007079833A (ja) | 配線パターン設計装置及び方法並びにプログラム | |
JP5195918B2 (ja) | 解析装置、解析方法及び解析プログラム | |
JP2007305794A (ja) | 回路設計装置、設計方法、およびプログラム | |
EP4310716A1 (en) | Methods for creating a heat sink design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4579617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |