JPH11110434A - プリント板パターン設計装置 - Google Patents

プリント板パターン設計装置

Info

Publication number
JPH11110434A
JPH11110434A JP9274798A JP27479897A JPH11110434A JP H11110434 A JPH11110434 A JP H11110434A JP 9274798 A JP9274798 A JP 9274798A JP 27479897 A JP27479897 A JP 27479897A JP H11110434 A JPH11110434 A JP H11110434A
Authority
JP
Japan
Prior art keywords
wiring
component
circuit board
printed circuit
wiring length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9274798A
Other languages
English (en)
Inventor
Toru Kumada
亨 熊田
Takao Yamaguchi
高男 山口
Junichi Kigoshi
純一 木越
Kazunori Kumagai
一徳 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9274798A priority Critical patent/JPH11110434A/ja
Priority to US09/057,661 priority patent/US6584608B1/en
Publication of JPH11110434A publication Critical patent/JPH11110434A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】プリント板のパターン設計時に必要となる各種
のルールを物理的な裏付けをもって自動設定でき、か
つ、ルールに対する遵守度合いを参照しながらの設計が
可能となり、パターン設計工数の低減、及びパターン設
計品質の向上が得られるプリント板パターン設計装置を
提供することを目的とする。 【解決手段】プリント板のパターン設計を行うプリント
板パターン設計装置において、各部品ピン間を接続する
配線について、前記部品ピン及び配線の電気的特性に応
じて前記配線の配線限界長を定義する配線限界長定義手
段を有する。このため、回路部品および配線の物理的な
特性に合致した設計条件を自動的に導き出すことが可能
となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は、プリント板パターン設
計装置に関し、特にプリント板のパターン設計時に必要
となる各種の設計上の制約条件を定義し、かつ、設計上
の物理的な条件を考慮してプリント板のパターン設計を
行う会話型のプリント板パターン設計装置に関する。
【0002】
【従来の技術】従来より、プリント板のパターン設計時
に必要となる各種の設計上の制約条件を定義し、かつ、
制約条件に従ってパターン設定を行う会話型のプリント
板パターン設計装置がある。従来のプリント板パターン
設計条件定義方法では、配線長限界制限値を定義する場
合、条件を設定する配線に対して、配線材料の抵抗率等
の性質に関係なくマニュアル操作により値を設定してい
る。また、 従来は配線長を定義する場合、同電位の部
品ピンと部品ピンとの間についてしか配線長を定義して
いなかった。また、配線素子の接続を定義する場合、全
ての部品ピンについて配線時の接続順を規定する必要が
あった。
【0003】また、従来のプリント板パターン設計方法
では、部品の配置位置を決定する場合、配線長制限値の
設定された部品ピンに着目して配線の予測消費量を表示
する手段として、配置(移動)可能な領域を表示した
り、同電位の部品ピン間を結ぶラッツネストの表示色を
変更する等の方法がとられている。また、配線長は、部
品ピン間についてのみ定義しており、配線長限界領域表
示においては、該当する配線長制限区間に対する到違可
能領域をひし型のダイアモンド領域で表示している。
【0004】
【発明が解決しようとする課題】従来のプリント板パタ
ーン設計条件定義方法では、配線長限界制限値を定義す
る場合、条件を設定するネットの特性のみを判断してマ
ニュアル操作により値を設定してため、設計条件を設定
する人が回路諭理上のネットの特性を考慮した上で限界
値を設定しなければならないため、場合によっては設定
値を間違えたりする場合があった。 また、回路諭理上
のネットの特性に合致した限界値であったとしても、部
品の物理的な形状まで考慮していないので、求めた値が
元々物理的に遵守できない条件となる事もあるという問
題があった。
【0005】従来は配線長定義を行う場合、同電位の部
品ピンと部品ピンとの間についてしか配線長が定義でき
なかったため、最も遠い位置に存在する部品ピン同志の
配線距離を定義することができず、部品の配置位置に柔
軟性がなく、配線長を規定してしまうと、自ずと配置部
品の相対的な位置関係が規定されてしまうという問題が
あった。また、回路形成上経路の途中に電位の異なる異
種部品等を混入させる事ができず、各々の電位内で固定
的に配線長制限値が規定されるため、実際のプリント板
のパターン設計の段階において、非常に柔軟性の欠落し
た条件となっていた。
【0006】また、配線素子の接続を定義する場合、全
ての部品ピンについて配線時の接続順を規定する必要が
あったため、定義の必要のない部分まで全て接続順序を
定義する必要があり、定義そのものに時間がかかり、接
続順序が規定されているがために、いたずらに配線長が
長くなる場合があるという問題があった。また、従来の
プリント板パターン設計方法では、部品の配置位置を決
定する場合、配線長制限値の設定された部品ピンに着目
して配線の予測消費量を表示する手段として、配置(移
動)可能な領域を表示したり、同電位の部品ピン間を結
ぶラッツネストの表示色を変更する等の方法がとられて
いるが、部品を配置(移動)しようとした場合に、設計
基準を犯しているか否かについては判別が可能だが、実
際の配線長条件値がどの程度で、あとどれくらい消費可
能なのかが一目ではわからず、具体的な数値で知る事が
できなかった。また、同時に等配線長制限値が規定され
ていた場合、等配線長を保持する必要のある他の部品と
の関係を知ることができなかったため、配線長制限値を
遵守する事はできたが、等配線長制限値については遵守
できなかったため一旦決定した部品配置位置を再び移動
させなければならない等、設計効率低下の原因となって
いた。
【0007】また、配線長は、部品ピン間についてのみ
定義しており、部品ピン同志の物理的な位置関係は考慮
しておらず、ルールで決められた区間を順番に配線して
行くものとして扱わざるをえない。このため、部品ピン
同志の位置関係によっては、配線順序を変更した方がパ
スとしての全体の配線長が短くなる場合でも、ルール通
りの演算となってしまい、かならずしも現実のパターン
データと一致しなくなってしまう場合がある。また、等
配線長制限値についても、一つ一つのパスについては一
配線長限界値の定義されたパスと同様の演算方式を取る
ため、緒果的に上記の状態になる揚合があるという問題
があった。
【0008】また、配線長限界領域表示においては、該
当する配線長制限区間に対する到違可能領域をひし型の
ダイアモンド領域で表示しているので、配線長限界制限
値からのみ見た場合の到達可能領域が表示され、見かけ
上ルールを遵守できる領域に見える。しかし、実際のブ
リント板パターン設計においては、プリント板の製造プ
ロセス上、配線パターンの回り込みが発生する。配線パ
ターンの回り込みとは、ビアホールを設置する等の方法
によって配線層を変更するような場合に、ビアホールの
設置位置は、プリント板製造時の導通テストを自動化す
るため、ある一定の間隔にて設置されるので、配線パタ
ーンとしては、ビアホールと接続するために余分な配線
区間を消費する場合があるという問題があった。
【0009】本発明は、上記の点に鑑みてなされたもの
で、プリント板のパターン設計時に必要となる各種のル
ールを物理的な裏付けをもって自動設定でき、かつ、ル
ールに対する遵守度合いを参照しながらの設計が可能と
なり、パターン設計工数の低減、及びパターン設計品質
の向上が得られるプリント板パターン設計装置を提供す
ることを目的とする。
【0010】
【課題を解決するための手段】請求項1に記載の発明
は、プリント板のパターン設計を行うプリント板パター
ン設計装置において、各部品ピン間を接続する配線につ
いて、前記部品ピン及び配線の電気的特性に応じて前記
配線の配線限界長を定義する配線限界長定義手段を有す
る。
【0011】このため、回路部品および配線の物理的な
特性に合致した設計条件を自動的に導き出すことが可能
となる。請求項2に記載の発明は、請求項1記載のプリ
ント板パターン設計装置において、前記配線限界長定義
手段は、各部品ピン間を接続した複数の配線からなる伝
送経路の両端間で前記配線の配線限界長を定義する。
【0012】このため、伝送経路内に存在する部品ピン
の配置位置については規定せず、部品の配置上あるいは
配線上の柔軟性を持たすことができる。また、同電位だ
けでなく伝送経路の途中に異種の部品がはさまるような
状態をルールとして表現することも可能となる。請求項
3に記載の発明は、請求項1又は2記載のプリント板パ
ターン設計装置において、前記各部品ピン間の接続順序
を一又は複数の部品ピンからなるグループで定義する配
線素子接続順序定義手段を有する。
【0013】このため、配線素子の接続順序を定義する
場合、接続順序を必ず守らねばならない部分と任意で良
い部分を分けて定義でき、部品の配置や配線時の柔軟性
を持たせることができる。請求項4に記載の発明は、請
求項1乃至3のいずれかに記載のプリント板パターン設
計装置において、各部品ピン間を接続した複数の配線か
らなる伝送経路の複数について、等配線長とする条件を
定義する等配線長条件定義手段を有する。
【0014】このため、複数の伝送経路について、等配
線長とする条件を定義することが可能となる。請求項5
に記載の発明は、請求項3又は4のいずれかに記載のプ
リント板パターン設計装置において、前記グループ内の
各部品ピン間を接続する配線を、配線長が最短となる経
路を演算するパス区間内最適経路演算手段を有する。
【0015】これにより、グループ内の部品を移動した
とき配線が最短となるように配線の経路を自動的に変更
でき、部品配置及び配線の自由度が大きくなる。請求項
6に記載の発明は、請求項3又は4のいずれかに記載の
プリント板パターン設計装置において、前記グループ内
の各部品ピン間を接続する配線を、伝送経路の総配線長
が最短となる経路を演算するパス区間内最適経路演算手
段を有する。
【0016】これにより、伝送経路の総配線長を最短と
なるように配線の経路を自動的に変更でき、部品配置及
び配線の自由度が大きくなる。請求項7に記載の発明
は、請求項6記載のプリント板パターン設計装置におい
て、前記部品の移動時に前記伝送経路内で接続する部品
ピン間を結ぶラッツネストが配線長限界値に対し違反し
たとき、違反したラッツネストの表示色を変化させて表
示する。
【0017】これにより、配線長限界値に対し違反した
ラッツネストがどれかを違反していないラッツネストと
区別して認識できる。請求項8に記載の発明は、請求項
6又は7記載のプリント板パターン設計装置において、
前記部品の移動時に前記部品ピン間を接続する配線長が
配線長限界値に対しどの程度であるかを表すインジケー
タ表示手段を有する。
【0018】これにより、部品の移動時にその配線長が
配線長限界値に対しどの程度であるかを簡単に知ること
ができる。請求項9に記載の発明は、請求項8記載のプ
リント板パターン設計装置において、前記インジケータ
表示手段は、前記部品の移動時に前記部品ピン間を接続
する配線長が配線長限界値を越えたとき、表示色を変化
させて表示する。
【0019】このため、部品の移動時にその配線長が配
線長限界値を越えたとき、これを簡単に知ることができ
る。請求項10に記載の発明は、請求項6乃至9のいず
れかに記載のプリント板パターン設計装置において、前
記部品の移動時に前記等配線長の複数の伝送経路相互の
配線長の誤差を表すスペクトラムインジケータ表示手段
を有する。
【0020】これにより、部品の移動時に等配線長の複
数の伝送経路相互の配線長の誤差の変化を簡単に知るこ
とができる。
【0021】
【発明の実施の形態】図1は本発明のプリント板パター
ン設計装置内のプリント板パターン設計条件定義部の一
実施例の構成図を示す。同図中、設計条件表示手段1お
よび各設計条件定義メニュー2を用いて、配線長条件定
義手段3を起動する。配線長条件を定義する場合、配線
長を定義しようとする部品ピンあるいはネットを配線長
条件定義手段3にて設計者が規定する。上記のネットと
は部品ピンと部品ピンとの間の接続情報である。
【0022】図2は配線長条件定義手段3の実行する処
理のフローチャートを示す。同図中、ステップS10で
はパス内で接続される部品ピン群データを集める。ステ
ップS12でパス内で接続される部品ピン群の入出力属
性を判断し、ピン毎の並び順を確定させ、ステップS1
4で決定したピンの並びより配線長を規定する対象とな
るピンを抽出する。 次にステップS16で抽出したピ
ンが出力属性のピンか否かを判別し、出力属性のピンで
なければステップS16でメニュー上から配線長限界値
データを獲得し、出力属性のピンであればステップS2
0,S22でF/O値調査手段4、配線限界長調査手段
5を動作させる。
【0023】ステップS18又は、S22の後、ステッ
プS24で物理条件チェック手段を動作させ、ステップ
S26で物理的に実現可能な配線長限界値か否かを判別
する。実現可能であればステップS28で配線長定義は
終了か否かを判別する。ステップS26,又はS28を
満足しないときはステップS10に進み、ステップS2
8を満足すると処理を終了する。
【0024】部品ピンあるいはネットが規定されると、
この情報をF/O値調査手段4に渡し、ネットが指示さ
れた場合は、それにつながる部品ピンを検索するととも
に、F/O値ライブラリ16を参照して該当部品ピンの
直流駆動能力、つまり、ファンアウト(F/O)値を調
べる。図3はF/O値調査手段4の実行する処理のフロ
ーチャートを示す。同図中、ステップS30では指定さ
れた出力ピンの信号レベルとF/O値ライブラリ16に
記述された信号レベルとを比較する。次にステップS3
2で指定されたピンとF/O値とが一致するか否かを判
別し、一致しなければステップS30に進んでF/Oラ
イブラリデータ数だけ繰り返し、一致すればステップS
34でF/O値ライブラリ16に記述されたF/O値デ
ータを返却して、処理を終了する。
【0025】F/O値調査手段4によって、F/O値が
明らかになった後、本惰報を配線限界長調査手段5に渡
す。配線限界長調査手段5は、F/O値ー配線限界長対
象ライブラリ15を用い、直流駆動能力に合致した配線
長限界制限値を導き出し、この配線長限界制限値を物理
条件チェック手段6に渡す。図4は配線限界長調査手段
5の実行する処理のフローチャートを示す。同図中、ス
テップS36ではF/O値調査手段4によって算出され
たF/O値とF/O値ー配線限界長対象ライブラリ15
に記述されたF/O値とを比較する。次にステップS3
8で指定されたF/O値とライブラリのF/O値が一致
するか否かを判別し、一致しなければステップS36に
進んでF/O値ー配線限界長対象ライブラリデータ数だ
け繰り返し、一致すればステップS40でF/O値ー配
線限界長対象ライブラリ15に記述されたF/O値を返
却して、処理を終了する。
【0026】物理条件チェック手段6においては、配線
限界長調査手段5によって求まった値と、パターンデー
タベース14に格納された部品の物理的な形状データと
を比較し、求まった配線長限界値が妥当な値か否かをチ
ェックする。物理条件チェック手段6によってチェック
した結果、配線限界長制限値が妥当なものであると判断
された場合に、各設計条件定義メニュー2に対して、そ
の値を表示する。この方法により、配線限界長制限値の
自動設定および、妥当性検証の両方が同時に実施でき
る。
【0027】図5は物理条件チェック手段6の実行する
処理のフローチャートを示す。同図中、ステップS42
では指定された部品ピンと部品ピンが同一の部品内に属
するかどうかを判別し、同一部品内であればステップS
44で指定された部品ピンと部品ピン間のマンハッタン
長を求める。同一部品内でなければステップS46で指
定された指定された部品ピンと部品ピンの両方が移動、
回転を禁止された部品に属しているか否かを判別し、移
動、回転を禁止された部品に属しているときはステップ
S44に進み、移動、回転を禁止された部品に属してな
いときはステップS48に進む。また、ステップS44
の後、ステップS50で指定された配線長限界値が指定
された部品ピンと部品ピン間のマンハッタン長より小さ
いか否かを判別し、指定された配線長限界値が指定され
た部品ピンと部品ピン間のマンハッタン長より小さけれ
ばステップS48で指定された配線長限界値は実現可能
な値として処理を終了する。指定された配線長限界値が
指定された部品ピンと部品ピン間のマンハッタン長以上
であればステップS52で指定された配線長限界値は実
現不可能な値として処理を終了する。
【0028】ところで、配線長条件定義手段3では、図
6(A)に示す部品A,B,C,Dそれぞれの丸印で示
す部品ピンを接続するネット(接続情報)を順次指定し
て、1つのパス(伝送経路)を定義する。パスの中間に
挟まる部品B,C(例えば抵抗等)は2ピンであるか、
2ピン以外の場合は2つのピンが等価であることを示す
情報が存在する(ピンスワップ番号情報)ことが前提条
件となる。ここでは、部品Aを先頭とするパス内で、部
品Aから部品Bまでの配線長制限値、部品Aから部品C
までの配線長制限値、部品Aから部品Dまでの配線長制
限値のように、異なるネットにまたがって配線長制限値
を指定できる。なお、受信素子としては部品D1個に限
らず、図6(B)に示すように受信素子群としての部品
DからH及び終端抵抗としての部品Zを接続しても良
い。
【0029】また、配線長条件定義手段3において、配
線長制限値を規定する場合、物理的に最も遠い部品ピン
同志の配線長のみを規定する。この時配線経路の途中経
過は不問とし、実際に配線してみた結果、回路を形成す
るパス全体としての配線長が制限値以内であれば良しと
するためのパス認識を行う。ここでは、ネツト(同電
位)に着目するのではなく、一つの回路内に存在する部
品および部品のピンに着目する。
【0030】このルールのでは、一つの回路内に存在す
る部品ピン群を一つの集合体として認識し、これらの部
品ピン群の中で、先頭になる部品ピンのみを規定する。
その後に接続される部品ピンは、実際のパターン設計の
場においてのみ決定され、先頭以外のどの部品ピンが最
後に接続されても、先頭のピンと、物理的に最遠端とし
て認識される部品ピンの間の配線距離をパスの配線長と
して認識する事により、途中経過を間わなくすることが
できる。これによって、図7(A),(B),(C)そ
れぞれに示す部品A,B,C,Dの配置がすべて可能と
なる。
【0031】また、電位の異なる異種の部品が途中に存
在しても、パスとして、部品および部品ピンによる認識
を行うため、配線長制限値として規定する事が可能とな
り、図7(D)に示すように、複数種類の電位にまたが
ってルールを規定する事ができるようになる。等配線長
条件定義手段7は、各パスの等配線長グループ番号の設
定等の等配線長条件の定義を行う。図8は等配線長条件
定義手段7の実行する処理のフローチャートを示す。同
図中、ステップS60ではパス内で接続される部品ピン
群データを集める。ステップS62でパス内で接続され
る部品ピン群の入出力属性を判断し、ピン毎の並び順を
確定させ、ステップS64で指定された他のパスが新規
定義のパスか否かを判別する。新規定義のパスでなけれ
ばステップS60に進み、新規定義のパスであればステ
ップS66で複数のパス群に対する等配線長誤差値を指
定する。次にステップS68で指定されたパスに対して
配線長制限値が定義されているか否かを判別し、定義さ
れてなければ処理を終了するし、定義されていればステ
ップS70で配線長制限値と等配線長制限値との間で矛
盾がないかを確認し、矛盾があればステップS60に進
み、矛盾がなければ処理を終了する。
【0032】配線素子接続順序定義手段8において、各
部品ピンのデータを、接続順位グループ内に定義する。
図9は配線素子接続順序定義手段8の実行する処理のフ
ローチャートを示す。同図中、ステップS80ではパス
内で接続される部品ピン群データを集める。ステップS
82でパス内で接続される部品ピン群の接続順序を接続
順位グループ内に定義する。次に、ステップS84で指
定されたピン群に入出力属性が設定されているか否かを
判別し、設定されていればステップS86で指定された
ピン群の順番に入出力の逆転が存在するか否かを判別す
る。ステップS84で設定されてない場合、及びステッ
プS86で逆転が存在する場合はステップS80に進
む。ステップS86で逆転が存在しない場合は処理を終
了する。
【0033】この接続順位グループは、グループ番号の
異なる部品ピンについては厳密に接続順位(昇順)を守
り、グループ番号の同じ部品ピン同志についてはその接
続順序を間わない。これにより、グループ番号の同じ部
品ピン同志については常に最短の経路長で配線すること
が可能なる。ここで、図10(A)のように、丸印で示
す接続順位グループ番号1、四角印で示す接続順位グル
ープ番号2、三角印で示す接続順位グループ番号3を定
義した場合、各接続順位グループ内では図10(B)に
示すようにグループ番号の同じ部品ピン同志については
常に最短の経路長で配線する。次に、異なる接続順位グ
ループ間を接続するときは、グループ番号の若い順番に
各グループ内の接続の先頭及び末尾の部品ピンに着目
し、それらの総当たりの組み合わせの中から最も物理的
に近い部品ピン同士を接続経路と判定する。図10
(C)に示す例では組み合わせ1が接続経路と判定され
る。
【0034】配線化優先順序定義手段9は配線の優先順
序を定義する。図11は配線化優先順序定義手段9の実
行する処理のフローチャートを示す。同図中、ステップ
S88では配線優先順定義を行うネット番号を指定す
る。次に、ステップS90で配線優先順位番号を指定
し、ステップS92で指定したネット番号データに指定
した配線優先順位番号を設定して処理を終了する。
【0035】部品配置グループ化定義手段10は、近接
して配置される部品グループの定義を行う。図12は部
品配置グループ化定義手段10の実行する処理のフロー
チャートを示す。同図中、ステップS94では配置グル
ープ番号を設定する部品を指定する。次に、ステップS
96で指定した部品を核部品として扱うか否かを判別
し、これを満足する場合にのみステップS98で指定し
た部品に核部品フラグを設定する。次に、ステップS1
00で指定した部品に配置面指示を行うか否かを判別
し、これを満足する場合にのみステップS102で指定
した部品に配置面データを設定する。次に、ステップS
104で指定した部品に基盤上の配置位置指示を行うか
否かを判別し、これを満足する場合にのみステップS1
06で部品(グループ)配置位置定義手段11を作動さ
せる。
【0036】部品(グループ)配置位置定義手段11
は、プリント板上での部品(グループ)の配置位置の定
義を行う。図13は部品(グループ)配置位置定義手段
11の実行する処理のフローチャートを示す。同図中、
ステップS110ではプリント基板のX軸方向の分割数
を指定し、ステップS112でプリント基板のX軸方向
の分割数を指定する。次にステップS114で部品(グ
ループ)を配置すべきマトリクス座標を指定し、ステッ
プS116で指定したマトリクス座標を元に領域の最小
座標と最大座標を算出して処理を終了する。
【0037】部品最大隔離距離定義手段12は、部品グ
ループ内での各部品の最大隔離距離を定義する。図14
は部品最大隔離距離定義手段12の実行する処理のフロ
ーチャートを示す。同図中、ステップS110では部品
隔離距離定義の核となる部品を指定する。ステップS1
12で部品隔離距離定義の対象となる部品を指定する。
次にステップS113で隔離距離を指定する元要素は部
品ボディーか、部品ピンかを判別する。部品ピンの場合
ステップS124で隔離距離定義の元の部品ピンを指定
し、ステップS126で隔離距離定義の元の部品ピンの
中心座標を求め、ステップS130に進む。一方、部品
ボディーの場合ステップS128で隔離距離定義の元の
部品ボディーの中心座標を求め、ステップS130で求
めた中心座標から隔離すべき範囲座標を求め、処理を終
了する。
【0038】パスコン配置密度定義手段13は電源配線
に設けるバイパスコンデンサ配置密度を定義する。図1
5はパスコン配置密度定義手段13の実行する処理のフ
ローチャートを示す。同図中、ステップS132では基
盤データより基盤内層の電圧値を求める。ステップS1
34では求めた電圧値毎にパスコン(バイパスコンデン
サ)を区分する。次にステップS136で電圧値毎にパ
スコンを配置すべき単位面積値を指定し、ステップS1
38で単位面積値を元に区分された部品毎に単位面積値
を設定して処理を終了する。
【0039】図16は本発明のプリント板パターン設計
装置内のプリント板パターン設計部の一実施例の構成図
を示す。同図中、プリント板パターン設計手段101に
おいて、部品の配置(移動)を行う。この際、配置しよ
うとした部品のピンに対して、配線長限界値が規定され
ていた場合、部品配置手段102において、部品がドラ
ッギング表示された状態で部品のドラッギング位置にお
ける配線長限界値の規定されたパスに対して、パス区間
内最適経路演算手段103を用いて経路を探索する。パ
ス区間内最適経路漬算手段3では、演算処理速度を一定
に保持するため、同じパス内に存在する部品ピンの数に
よって、その処理方法を変える。同じパス内に存在する
部品ピン数が多い場合は大規棋区間最短経路演算手段1
04の逐次最短区間算出方法によって最短と思われる区
間を算出し、ピン数が少ない場合は小規模区間最短経路
演算手段105の総当たりによる厳密解を算出して最適
な経路を求める。これで求まった最適な経路に従い、ラ
ッツネスト表示手段106を用いて、ラッツネストの表
示を行う。ラッツネストとは、同電位の端子間を結ぶ仮
想線である。これにより、パス内が最適な経路によって
演算されていることを確認できるとともに、部品配置位
置の物理的な位置関係のみに注意した部品の配置(移
動)処理が可能となる。
【0040】図17は部品配置手段102の実行する処
理のフローチャートを示す。同図中、ステップS150
では配置する部品をマウスカーソルにより選択する。ス
テップS152で選択された部品データを部品データテ
ーブルより抽出し、ステップS154で配置する部品の
位置をマウスカーソルにより指定する。次にステップS
156で指定した位置に部品を配置可能か否かを判別
し、不可能ならばステップS150に進み、可能ならば
ステップS158で部品データに配置後のデータを設定
し、処理を終了する。
【0041】図18はパス区間内最適経路演算手段10
3の実行する処理のフローチャートを示す。同図中、ス
テップS160ではパス区間内に存在する部品をマウス
カーソルにより集める。ステップS162でピン間の接
続順定義データが存在するかを判別し、存在すれば処理
を終了し、存在しなければステップS164で集められ
たピン数と、システム外部から指定された大規模/小規
模切り分け基準値とを比較する。次に、ステップS16
6に進み、基準値以上か否かを判別し、基準値以上であ
ればステップS168で大規模区間最短経路演算手段1
04を作動させ、基準値未満であればステップS170
で小規模区間最短経路演算手段105を作動させ、処理
を終了する。
【0042】図19は大規模区間最短経路演算手段10
4の実行する処理のフローチャートを示す。同図中、ス
テップS180ではパス内に存在する全部品ピンの位置
データを集める。次にステップS182で元になるピン
間距離を無限大とし、ステップS184でピンの順序番
号を0とする。この後、ステップS188で全ピンにつ
いて計算が終了したか判別し、そうでなければステップ
S190で求まった距離が元になるピン間距離未満か否
かを判別し、これを満足しないときのみステップS19
2でピンの順序番号に1を加算し、ステップS194で
主対象の部品ピンの順序番号にピンの順序番号を設定す
る。
【0043】この後、ステップS196で元になるピン
間距離に求まったピン間距離を設定し、ステップS19
8で元になるピンを更新してステップS186に進む。
ステップS188で全ピンについて計算が終了した場合
は処理を終了する。図20は小規模区間最短経路演算手
段105の実行する処理のフローチャートを示す。同図
中、ステップS200ではパス内に存在する全部品ピン
の位置データを集める。次にステップS202で全ピン
について計算が終了したか判別し、そうでなければi番
目のピンと一番近い部品ピンを探し、ステップS206
でパス内経路i番目のピンデータを設定する。ステップ
S202で全ピンについて計算が終了した場合は処理を
終了する。
【0044】図21はラッツネスト表示手段106の実
行する処理のフローチャートを示す。同図中、ステップ
S210ではパス線長が配線長基準値を越えているか否
かを判別する。ここで、越えていなければステップS2
12でラッツネスト表示色を非エラーの表示色(例え
ば、青)に設定し、越えていればステップS214でラ
ッツネスト表示色をエラーの表示色(例えば、赤)に設
定する。その後、ステップS216でラッツネストを画
面上に表示して処理を終了する。
【0045】また、求まった最適な経路について、部品
ピン間を結ぶ経路毎にピン間配線長演算手段107を用
いて、部品ピン一部品ピン間の経路長を求める。この場
合、経路が実際に配線されていた場合は、実配線部長演
算手段108によって経路長を求め、未配線だった場合
は、仮想配線長演算手段109によって未配線区間に対
する予想配線長を求める。配線長限界値条件に対して
は、上記の作業をルールの定義された全ての経路にっい
て実施し、演算後の経路長をインジケータ表示手段11
0によって表示する。インジケータを表示する場合、設
定された配線長限界値に対する消費量および残り値を、
配線長消費量演算手段113および残り配線長演算手段
114によって求める。
【0046】図22はピン間配線長演算手段107の実
行する処理のフローチャートを示す。同図中、ステップ
S220で該当する2つのピン間が配線完了しているか
調べる。ステップS222で配線が完了していると判別
されたときはステップS224で実配線部長演算手段1
08を作動させ、配線が完了していると判別されたとき
はステップS226で仮想配線長演算手段109を作動
させ、処理を終了する。
【0047】図23は実配線部長演算手段108の実行
する処理のフローチャートを示す。同図中、ステップS
228で2つのピン間を結ぶ配線データを集める。ステ
ップS230で2つのピン間を結ぶ区間に存在するビア
データを集める。ステップS232で実配線長を計算
し、実配線総合長に加える。次に、ステップS234で
ビアの換算実配線長に換算計数とビア数との積を設定
し、ステップS236でビアの換算実配線長を実配線総
合長に加え処理を終了する。
【0048】図24は仮想配線長演算手段109の実行
する処理のフローチャートを示す。同図中、ステップS
238では2つの部品ピン間を結ぶX座標値を求め、ス
テップS240で2つの部品ピン間を結ぶY座標値を求
め留。次に、ステップS242で仮想配線長にX座標値
とY座標値との加算値を設定し、処理を終了する。図2
5はインジケータ表示手段110の実行する処理のフロ
ーチャートを示す。同図中、ステップS250で全デー
タ数分の処理が終了したか判別し、終了してなければス
テップS252で配線長消費量演算手段113を用いて
パス区間に対する配線長消費量を求める。次にステップ
S254,S256で消費量が規定値の50%以下か、
100%以下かを判別する。ここで、50%以下の時は
ステップS258でインジケータの表示色にエラーなし
の表示色(例えば、青)を設定する。100%以下の時
はステップS260でインジケータの表示色に警告の表
示色(例えば、黄)を設定する。100%を越える時は
ステップS262でインジケータの表示色にエラーの表
示色(例えば、赤)を設定する。この後、ステップS2
50に進む。一方、ステップS250で全データ数分の
処理が終了した場合には処理を終了する。
【0049】図26は配線長消費量演算手段113の実
行する処理のフローチャートを示す。同図中、ステップ
S266で次式により配線消費量を算出し処理を終了す
る。配線消費量(%)=(演算された配線長/配線長限
界値)×100図27は残り配線長演算手段114の実
行する処理のフローチャートを示す。同図中、ステップ
S268で次式により残り配線長を算出し処理を終了す
る。
【0050】 残り配線長=配線長限界値−演算された配線長 配置(移動)しようとした部品に対して、等配線長制限
値が定義されていた場合は、等配線長制限グループに属
する全てのパスについて、上記と同様の処理を実施し、
スペクトラム表示手段111により表示する。また、一
つのパス内の複数の箇所にルールが定義されていた場合
は、それぞれのルールに対してインジケータ表示手段1
10およびスペクトラム表示手段111によって、ルー
ルの数だけ表示する。こうして、配線長限界値制限およ
び等配線長制限に対して、部品の現位置におけるルール
の遵守度合いを設計者に通知する事で、一度の操作で複
数のルールに対する遵守を可能とする。
【0051】本実施例においては、パス区間内最適経路
演算手段103によって、図28(A)示す部品20
0,201,202,203の配置状態でラッツネスト
は部品202と203のピンを結んでいるが、部品20
3をドラッギングして図中上方に移動すると、図28
(B)に示すように、接続経路が最短となるようにラッ
ツネストは部品201と203のピンを結ぶようにリア
ルタイムに変化する。同様に、図29(A)に示すラッ
ツネストの状態から、部品213を破線矢印のように移
動すると、同図(B)に示すように部品213は212
との接続から部品210との接続に変化する。
【0052】図30(A)にインジケータの1実施例を
示す。インジケータ220はルールに対する消費量/ル
ール配線長を帯グラフで示している。ここでは、上の段
に第1ルール、下の段に第2ルールを表示している。例
えば第1ルールのバー220Aは部品221,222間
のラッツネスト223に対応し、第2ルールのバー22
0Bはラッツネスト224に対応している。横軸の左端
は0%で、1目盛は50%である。ここでは100%以
内でルールを遵守しているので、バー220A,220
B、ラッツネスト223,224はルール遵守色(青、
ただし、220Aは黄)であるが、図30(B)に示す
ように部品222を移動すると100%を越えるため、
バー220A,220B、ラッツネスト223,224
はルール違反色(赤)に変化する。
【0053】また、図31(A)に示すように、パスの
一部(部品230,231間)が配線済みの場合にも、
パスがルールを遵守していれば未配線を表示するラッツ
ネストはすべてルール遵守色である。しかし、図31
(B)に示すように、部品233が移動して、パスがル
ールに違反すれば未配線を表示するラッツネストはすべ
てルール違反色に変化する。
【0054】図32はスペクトラム表示手段111の実
行する処理のフローチャートを示す。同図中、ステップ
S270で全データ数分の処理が終了したか判別し、終
了してなければステップS272で配線長消費量演算手
段113を用いてパス区間に対する配線長消費量を求
め、ステップS274で同じ等配線長グループに存在す
る他のパスとの配線長の相対関係を求める。次にステッ
プS276で相対関係が等配線長誤差限界範囲を越えて
いるかを判別する。ここで、越えていればステップS2
80でスペクトラムの表示色にエラーの表示色(例え
ば、赤)を設定し、越えてなければステップS282で
スペクトラムの表示色にエラーなしの表示色(例えば、
青)を設定する。この後、ステップS284でスペクト
ラムの表示を行い、ステップS270に進む。一方、ス
テップS270で全データ数分の処理が終了した場合に
は処理を終了する。
【0055】図33はスペクトラム表示の一実施例を示
す。横長のバーの中央が誤差0%で、左がー、右が+で
あり、2本の破線で誤差限界範囲を表している。3本の
実線が3つのパスそれぞれの配線長を%で表している。
ここで、ビアホールでの回り込みについて説明する。図
34(A)に示すように、n層のピン240とm層のピ
ン241とをビアホール242を用いて接続するとき、
各層の主配線方向のX軸方向、Y軸方向に配線するのが
一般的であるが、近年の実装密度の増加により、X軸方
向、Y軸方向に配線できない場合がある。また、製造後
の試験機の都合によりビアホール発生位置が標準ビア発
生格子に限定される場合がある。このような場合、同図
(B),(C)の平面図、斜視図に示すように、n層配
線243とm層の配線244同一方向に延在して回り込
みを生じる。本実施例においては、このような回り込み
を考慮して配線長限界ダイアモンド表示を行っている。
このとき、余裕値としては、配線長限界値からピン間の
マンハッタン長及び回り込み想定値を差し引いて求め
る。回り込み想定値はシステム外部から指定でき、様々
な設計に対応できる。
【0056】図34(D)に示す部品245,246に
対し、そのマンハッタン長を表すマンハッタン長矩形2
47と、このマンハッタン長に余裕値を加えた矩形24
8が得られる。なお、矩形248についても、角の部分
では余裕範囲が同図(E)に示すように斜線となり、実
際には8角形となる。図35は配線長限界ダイアモンド
表示手段114の実行する処理のフローチャートを示
す。同図中、ステップS290で全データ数分の処理が
終了したか判別し、終了してなければステップS292
で配線長消費量演算手段113を用いてパス区間に対す
る配線長消費量を求め、ステップS294で配線長の余
裕値を求める。
【0057】 配線長の余裕値=配線長限界値−パス区間配線長消費量 次にステップS296で配線長の余裕値が0を越えてい
るかを判別する。ここで、越えていればステップS29
8で配線しようとする対象ピンに対し、マンハッタン長
で結べる距離の矩形データを算出し、ステップS300
で求めた矩形データに対し、余裕分だけ拡大した矩形領
域を求める。次に、ステップS302で矩形領域の4角
に対し、余裕分の1/2差し引いた座標をX軸方向及び
Y軸方向にもとめ、矩形データを8角形データに変換
し、ステップS304で配線長限界ダイアモンドを画面
上に描画してステップS290に進む。 ステップS2
96で配線長の余裕値が0を越えてなければステップS
290に進む。一方、ステップS270で全データ数分
の処理が終了した場合には処理を終了する。
【0058】ここで、図36(A)に示すように未配線
状態では配線長限界ダイアモンド250は大きく表示さ
れ、インジケータ251の表示は0%である。同図
(B)に示すように部品252からの配線が始まると、
配線量に応じて配線長限界ダイアモンド250は縮小
し、インジケータ251の表示量は増加する。同図
(C)に示すように部品253までの配線が終わると配
線長限界ダイアモンド250は消え、更に、同図(C)
に示すように部品253からの配線が始まると、配線量
に応じて配線長限界ダイアモンド250は縮小し、イン
ジケータ251の表示量は増加する。そして、同図
(D)に示すように部品253からの配線が配線長限界
値を越えると配線長限界ダイアモンド250は表示され
なくなる。
【0059】図37は配線手段115の実行する処理の
フローチャートを示す。同図中、ステップS310では
配線するラインの端点座標をマウスカーソルにより選択
する。ステップS312で指定された座標により、ライ
ンセグメントデータを作成する。次にステップS314
6で指定した座標でラインの入力が可能か否かを判別
し、不可能ならばステップS310に進み、可能ならば
ステップS316でセグメントデータを設定し、処理を
終了する。
【0060】図38はチェック手段117の実行する処
理のフローチャートを示す。同図中、ステップS320
ではチェックする項目(配線長限界値/等配線長限界
値)をメニューから取り込む。ステップS322でパス
区間内最適経路演算手段103、大規模区間最短経路演
算手段104、小規模区間最短経路演算手段105を使
用して演算すべきピン−ピン間区間データを求め、ステ
ップS324でピン間配線長演算手段107、実配線部
長演算手段108、仮想配線部長演算手段109を使用
しピン間の配線長を求め、ステップS326でパス総合
長に求まったピン間配線長を加算する。
【0061】次に、ステップS330でチェック内容は
配線長限界値か否かを判別し、そうであればステップS
332で求まったパス長と配線長限界値を比較し、エラ
ー/非エラーの判断を行う。そうでなければステップS
334で求まったパス総長を元に同等配線長グループ内
のパス総長と比較し、エラー/非エラーの判断を行う。
この後、ステップS336でエラーか否かを判別し、エ
ラーであればステップS338でエラーメッセージを出
力し、エラーでなければステップS340で非エラーメ
ッセージを出力して処理を終了する。
【0062】なお、図16のチェック手段117とチェ
ック結果表示手段118との間のパス区間内最適経路演
算手段103,大規模区間最短経路演算手段104,小
規模区間最短経路演算手段105,ピン間配線長演算手
段107,実配線部長演算手段108,仮想配線長演算
手段109それぞれは、前述の同一番号の手段と同一で
ある。
【0063】
【発明の効果】上述の如く、請求項1に記載の発明は、
プリント板のパターン設計を行うプリント板パターン設
計装置において、各部品ピン間を接続する配線につい
て、前記部品ピン及び配線の電気的特性に応じて前記配
線の配線限界長を定義する配線限界長定義手段を有す
る。
【0064】このため、回路部品および配線の物理的な
特性に合致した設計条件を自動的に導き出すことが可能
となる。請求項2に記載の発明は、請求項1記載のプリ
ント板パターン設計装置において、前記配線限界長定義
手段は、各部品ピン間を接続した複数の配線からなる伝
送経路の両端間で前記配線の配線限界長を定義する。
【0065】このため、伝送経路内に存在する部品ピン
の配置位置については規定せず、部品の配置上あるいは
配線上の柔軟性を持たすことができる。また、同電位だ
けでなく伝送経路の途中に異種の部品がはさまるような
状態をルールとして表現することも可能となる。請求項
3に記載の発明は、請求項1又は2記載のプリント板パ
ターン設計装置において、前記各部品ピン間の接続順序
を一又は複数の部品ピンからなるグループで定義する配
線素子接続順序定義手段を有する。
【0066】このため、配線素子の接続順序を定義する
場合、接続順序を必ず守らねばならない部分と任意で良
い部分を分けて定義でき、部品の配置や配線時の柔軟性
を持たせることができる。請求項4に記載の発明は、請
求項1乃至3のいずれかに記載のプリント板パターン設
計装置において、各部品ピン間を接続した複数の配線か
らなる伝送経路の複数について、等配線長とする条件を
定義する等配線長条件定義手段を有する。
【0067】このため、複数の伝送経路について、等配
線長とする条件を定義することが可能となる。請求項5
に記載の発明は、請求項3又は4のいずれかに記載のプ
リント板パターン設計装置において、前記グループ内の
各部品ピン間を接続する配線を、配線長が最短となる経
路を演算するパス区間内最適経路演算手段を有する。
【0068】これにより、グループ内の部品を移動した
とき配線が最短となるように配線の経路を自動的に変更
でき、部品配置及び配線の自由度が大きくなる。請求項
6に記載の発明は、請求項3又は4のいずれかに記載の
プリント板パターン設計装置において、前記グループ内
の各部品ピン間を接続する配線を、伝送経路の総配線長
が最短となる経路を演算するパス区間内最適経路演算手
段を有する。
【0069】これにより、伝送経路の総配線長を最短と
なるように配線の経路を自動的に変更でき、部品配置及
び配線の自由度が大きくなる。請求項7に記載の発明
は、請求項6記載のプリント板パターン設計装置におい
て、前記部品の移動時に前記伝送経路内で接続する部品
ピン間を結ぶラッツネストが配線長限界値に対し違反し
たとき、違反したラッツネストの表示色を変化させて表
示する。
【0070】これにより、配線長限界値に対し違反した
ラッツネストがどれかを違反していないラッツネストと
区別して認識できる。請求項8に記載の発明は、請求項
6又は7記載のプリント板パターン設計装置において、
前記部品の移動時に前記部品ピン間を接続する配線長が
配線長限界値に対しどの程度であるかを表すインジケー
タ表示手段を有する。
【0071】これにより、部品の移動時にその配線長が
配線長限界値に対しどの程度であるかを簡単に知ること
ができる。請求項9に記載の発明は、請求項8記載のプ
リント板パターン設計装置において、前記インジケータ
表示手段は、前記部品の移動時に前記部品ピン間を接続
する配線長が配線長限界値を越えたとき、表示色を変化
させて表示する。
【0072】このため、部品の移動時にその配線長が配
線長限界値を越えたとき、これを簡単に知ることができ
る。請求項10に記載の発明は、請求項6乃至9のいず
れかに記載のプリント板パターン設計装置において、前
記部品の移動時に前記等配線長の複数の伝送経路相互の
配線長の誤差を表すスペクトラムインジケータ表示手段
を有する。
【0073】これにより、部品の移動時に等配線長の複
数の伝送経路相互の配線長の誤差の変化を簡単に知るこ
とができる。
【図面の簡単な説明】
【図1】本発明のプリント板パターン設計装置内のプリ
ント板パターン設計条件定義部の一実施例の構成図であ
る。
【図2】配線長条件定義手段3の実行する処理のフロー
チャートである。
【図3】F/O値調査手段4の実行する処理のフローチ
ャートである。
【図4】配線長限界値調査手段5の実行する処理のフロ
ーチャートである。
【図5】物理条件チェック手段6の実行する処理のフロ
ーチャートである。
【図6】パス設定を説明するための図である。
【図7】部品配置を説明するための図である。
【図8】等配線長条件定義手段7の実行する処理のフロ
ーチャート
【図9】配線素子接続順序定義手段8の実行する処理の
フローチャートである。
【図10】配線素子接続順序を説明するための図であ
る。
【図11】配線化優先順序定義手段9の実行する処理の
フローチャートである。
【図12】部品配置グループ化定義手段10の実行する
処理のフローチャートである。
【図13】部品(グループ)配置位置定義手段11の実
行する処理のフローチャートである。
【図14】部品最大隔離距離定義手段12の実行する処
理のフローチャートである。
【図15】パスコン配置密度定義手段13の実行する処
理のフローチャートである。
【図16】本発明のプリント板パターン設計装置内のプ
リント板パターン設計部の一実施例の構成図である。
【図17】部品配置手段102の実行する処理のフロー
チャートである。
【図18】パス区間内最適経路演算手段103の実行す
る処理のフローチャートである。
【図19】大規模区間最短経路演算手段104の実行す
る処理のフローチャートである。
【図20】小規模区間最短経路演算手段105の実行す
る処理のフローチャートである。
【図21】ラッツネスト表示手段106の実行する処理
のフローチャートである。
【図22】ピン間配線長演算手段107の実行する処理
のフローチャートである。
【図23】実配線部長演算手段108の実行する処理の
フローチャートである。
【図24】仮想配線長演算手段109の実行する処理の
フローチャートである。
【図25】インジケータ表示手段110の実行する処理
のフローチャートである。
【図26】配線長消費量演算手段113の実行する処理
のフローチャートである。
【図27】残り配線長演算手段114の実行する処理の
フローチャートである。
【図28】最適接続経路を説明するための図である。
【図29】最適接続経路を説明するための図である。
【図30】インジケータ及びラッツネストの表示を説明
するための図である。
【図31】ラッツネストの表示を説明するための図であ
る。
【図32】スペクトラム表示手段111の実行する処理
のフローチャートである。
【図33】スペクトラム表示を説明するための図であ
る。
【図34】回り込みを説明するための図である。
【図35】配線長限界ダイアモンド表示手段114の実
行する処理のフローチャートである。
【図36】配線長限界ダイアモンド表示を説明するため
の図である。
【図37】配線手段115の実行する処理のフローチャ
ートである。
【図38】チェック手段117の実行する処理のフロー
チャートである。
【符号の説明】
3 配線長条件定義手段 4 F/O値調査手段 5 配線長限界値調査手段 6 物理条件チェック手段 7 等配線長条件定義手段 8 配線素子接続順序定義手段 9 配線化優先順序定義手段 10 部品配置グループ化定義手段 11 部品(グループ)配置位置定義手段 12 部品最大隔離距離定義手段 13 パスコン配置密度定義手段 102 部品配置手段 103 パス区間内最適経路演算手段 104 大規模区間最短経路演算手段 105 小規模区間最短経路演算手段 106 ラッツネスト表示手段 107 ピン間配線長演算手段 108 実配線部長演算手段 109 仮想配線長演算手段 110 インジケータ表示手段 111 スペクトラム表示手段 113 配線長消費量演算手段 114 残り配線長演算手段 115 配線手段 117 チェック手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木越 純一 栃木県小山市城東3丁目28番1号 富士通 キャドテック株式会社内 (72)発明者 熊谷 一徳 栃木県小山市城東3丁目28番1号 富士通 キャドテック株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 プリント板のパターン設計を行うプリン
    ト板パターン設計装置において、 各部品ピン間を接続する配線について、前記部品ピン及
    び配線の電気的特性に応じて前記配線の配線限界長を定
    義する配線限界長定義手段を有することを特徴とするプ
    リント板パターン設計装置。
  2. 【請求項2】 請求項1記載のプリント板パターン設計
    装置において、 前記配線限界長定義手段は、各部品ピン間を接続した複
    数の配線からなる伝送経路の両端間で前記配線の配線限
    界長を定義することを特徴とするプリント板パターン設
    計装置。
  3. 【請求項3】 請求項1又は2記載のプリント板パター
    ン設計装置において、 前記各部品ピン間の接続順序を一又は複数の部品ピンか
    らなるグループで定義する配線素子接続順序定義手段を
    有することを特徴とするプリント板パターン設計装置。
  4. 【請求項4】 請求項1乃至3のいずれかに記載のプリ
    ント板パターン設計装置において、 各部品ピン間を接続した複数の配線からなる伝送経路の
    複数について、等配線長とする条件を定義する等配線長
    条件定義手段を有することを特徴とするプリント板パタ
    ーン設計装置。
  5. 【請求項5】 請求項3又は4のいずれかに記載のプリ
    ント板パターン設計装置において、 前記グループ内の各部品ピン間を接続する配線を、配線
    長が最短となる経路を演算するパス区間内最適経路演算
    手段を有することを特徴とするプリント板パターン設計
    装置。
  6. 【請求項6】 請求項3又は4のいずれかに記載のプリ
    ント板パターン設計装置において、 前記グループ内の各部品ピン間を接続する配線を、伝送
    経路の総配線長が最短となる経路を演算するパス区間内
    最適経路演算手段を有することを特徴とするプリント板
    パターン設計装置。
  7. 【請求項7】 請求項6記載のプリント板パターン設計
    装置において、 前記部品の移動時に前記伝送経路内で接続する部品ピン
    間を結ぶラッツネストが配線長限界値に対し違反したと
    き、違反したラッツネストの表示色を変化させて表示す
    ることを特徴とするプリント板パターン設計装置。
  8. 【請求項8】 請求項6又は7記載のプリント板パター
    ン設計装置において、 前記部品の移動時に前記部品ピン間を接続する配線長が
    配線長限界値に対しどの程度であるかを表すインジケー
    タ表示手段を有することを特徴とするプリント板パター
    ン設計装置。
  9. 【請求項9】 請求項8記載のプリント板パターン設計
    装置において、 前記インジケータ表示手段は、前記部品の移動時に前記
    部品ピン間を接続する配線長が配線長限界値を越えたと
    き、表示色を変化させて表示することを特徴とするプリ
    ント板パターン設計装置。
  10. 【請求項10】 請求項6乃至9のいずれかに記載のプ
    リント板パターン設計装置において、 前記部品の移動時に前記等配線長の複数の伝送経路相互
    の配線長の誤差を表すスペクトラムインジケータ表示手
    段を有することを特徴とするプリント板パターン設計装
    置。
JP9274798A 1997-10-07 1997-10-07 プリント板パターン設計装置 Pending JPH11110434A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9274798A JPH11110434A (ja) 1997-10-07 1997-10-07 プリント板パターン設計装置
US09/057,661 US6584608B1 (en) 1997-10-07 1998-04-09 Interactive designing process and system of a printed circuit board pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274798A JPH11110434A (ja) 1997-10-07 1997-10-07 プリント板パターン設計装置

Publications (1)

Publication Number Publication Date
JPH11110434A true JPH11110434A (ja) 1999-04-23

Family

ID=17546722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274798A Pending JPH11110434A (ja) 1997-10-07 1997-10-07 プリント板パターン設計装置

Country Status (2)

Country Link
US (1) US6584608B1 (ja)
JP (1) JPH11110434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443333B2 (en) 2010-03-12 2013-05-14 Fujitsu Limited Computer product, apparatus, and method for supporting design
JP2014099195A (ja) * 2014-01-08 2014-05-29 Fujitsu Ltd 設計支援装置、設計支援方法及びプログラム

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065729B1 (en) * 1998-10-19 2006-06-20 Chapman David C Approach for routing an integrated circuit
JP2003115540A (ja) * 2001-10-04 2003-04-18 Fujitsu Ltd 半導体集積回路および半導体集積回路の製造方法
JP2003249591A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp エリアio型半導体装置の配線基板の設計方法
CN100468417C (zh) * 2003-06-16 2009-03-11 日本电气株式会社 印制电路布线基板设计支援装置与印制电路布线基板设计方法
JP4579617B2 (ja) * 2004-08-11 2010-11-10 富士通株式会社 基板変形予測装置、基板変形予測方法および基板変形予測プログラム
JP4275032B2 (ja) * 2004-08-18 2009-06-10 富士通マイクロエレクトロニクス株式会社 回路基板の設計方法
JP2006319280A (ja) * 2005-05-16 2006-11-24 Fujifilm Holdings Corp 配線板及びその製造方法
US7343577B2 (en) * 2005-09-13 2008-03-11 Alcatel Area array routing masks for improved escape of devices on PCB
US7409667B1 (en) 2005-12-15 2008-08-05 Emc Corporation Techniques for modeling a circuit board structure
WO2008047650A1 (fr) * 2006-10-11 2008-04-24 Zuken Inc. Procédé de traitement, dispositif de traitement, programme et support de stockage lisible par ordinateur
JP4891817B2 (ja) * 2007-03-16 2012-03-07 株式会社日立製作所 設計ルール管理方法、設計ルール管理プログラム、ルール構築装置およびルールチェック装置
US8086991B1 (en) * 2007-07-25 2011-12-27 AWR Corporation Automatic creation of vias in electrical circuit design
JP2011086267A (ja) * 2009-10-19 2011-04-28 Fujitsu Ltd 設計支援プログラム、設計支援装置、および設計支援方法
US8438524B1 (en) 2009-12-30 2013-05-07 Cadence Design Systems, Inc. Hierarchical editing of printed circuit board pin assignment
JP5556265B2 (ja) * 2010-03-16 2014-07-23 富士通株式会社 実装設計支援装置、実装設計支援方法及びプログラム
US8234615B2 (en) * 2010-08-04 2012-07-31 International Business Machines Corporation Constraint programming based method for bus-aware macro-block pin placement in a hierarchical integrated circuit layout
JP5589783B2 (ja) * 2010-11-09 2014-09-17 富士通株式会社 設計プログラム、設計装置及び設計方法
JP2012203885A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 回路図作成支援方法、プログラム及び装置
JP5776413B2 (ja) 2011-07-28 2015-09-09 富士通株式会社 回路設計支援装置、回路設計支援方法および回路設計支援プログラム
JP2014211824A (ja) * 2013-04-19 2014-11-13 富士通株式会社 設計支援装置、設計支援方法、および設計支援プログラム

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929247A (ja) 1982-08-11 1984-02-16 Hitachi Ltd プリント基板配線方法
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
JPS62243400A (ja) 1986-04-15 1987-10-23 日本電気株式会社 素子割付方式
US4777606A (en) * 1986-06-05 1988-10-11 Northern Telecom Limited Method for deriving an interconnection route between elements in an interconnection medium
JPS6327977A (ja) 1986-07-22 1988-02-05 Hitachi Electronics Eng Co Ltd 接栓配線決定方式
JPS63143672A (ja) 1986-12-05 1988-06-15 Fujitsu Ltd 配線区間のグル−プ化による自動並列配線方式
JPH0644595B2 (ja) 1986-12-19 1994-06-08 日本電気株式会社 配線処理方式
JP2564344B2 (ja) * 1987-12-23 1996-12-18 株式会社日立製作所 半導体集積回路の設計方式
JPH0348445A (ja) 1989-07-17 1991-03-01 Kawasaki Steel Corp 大規模集積回路の自動配線決定装置
JPH03231370A (ja) 1990-02-06 1991-10-15 Oki Electric Ind Co Ltd 印刷配線板の会話型設計装置
JPH03238556A (ja) * 1990-02-15 1991-10-24 Fuji Photo Film Co Ltd Cadシステム
JPH0423173A (ja) 1990-05-18 1992-01-27 Toshiba Corp 基板配線システム
JPH0756878B2 (ja) * 1990-05-30 1995-06-14 シャープ株式会社 プリント配線板の検査方法
JPH0486955A (ja) 1990-07-31 1992-03-19 Nec Corp 配線経路設定装置
JPH04151772A (ja) 1990-10-16 1992-05-25 Nec Corp 対話自動配線方式
JPH04165472A (ja) 1990-10-29 1992-06-11 Nec Corp 配線設計方式
JPH04243484A (ja) 1991-01-18 1992-08-31 Hokuriku Nippon Denki Software Kk 部品配置決定方式
JPH04245572A (ja) 1991-01-31 1992-09-02 Nec Corp プリント基板cadシステム
JP2995908B2 (ja) 1991-04-30 1999-12-27 日本電気株式会社 多層配線装置
JP3076410B2 (ja) * 1991-07-08 2000-08-14 株式会社東芝 半導体集積回路の設計方法
JP3231370B2 (ja) 1991-11-15 2001-11-19 松下電器産業株式会社 角形チップ抵抗器の製造方法
JP2759573B2 (ja) * 1992-01-23 1998-05-28 株式会社日立製作所 回路基板の配線パターン決定方法
JP2800527B2 (ja) * 1992-02-26 1998-09-21 日本電気株式会社 フロアプラン装置
JPH05266137A (ja) 1992-02-26 1993-10-15 Nec Corp 配置設計支援装置
JPH06110978A (ja) 1992-09-30 1994-04-22 Toshiba Corp 電子部品のレイアウト設計支援装置
US5519632A (en) * 1993-04-05 1996-05-21 International Business Machines Corporation Automatic DCS routing for multilayer packages to minimize coupled noise
US5544088A (en) * 1993-06-23 1996-08-06 International Business Machines Corporation Method of I/O pin assignment in a hierarchial packaging system
US5403313A (en) * 1993-07-29 1995-04-04 Lin; Chih-I External fixation device for fractured bone
JPH0786409A (ja) 1993-09-10 1995-03-31 Toshiba Corp 半導体集積回路最適化方法
JPH07200655A (ja) 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 自動設計装置
US5691913A (en) * 1994-03-28 1997-11-25 Matsushita Electric Ind. Co. Layout designing apparatus for circuit boards
JP3571369B2 (ja) 1994-06-16 2004-09-29 富士通株式会社 配線設計装置
JP4000198B2 (ja) * 1994-10-20 2007-10-31 富士通株式会社 会話型回路設計装置
JPH08137927A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 部品配置配線表示方法
JP3320226B2 (ja) * 1994-11-30 2002-09-03 富士通株式会社 配線cad装置
JP3351651B2 (ja) * 1995-04-07 2002-12-03 富士通株式会社 会話型回路設計装置
US5737580A (en) * 1995-04-28 1998-04-07 International Business Machines Corporation Wiring design tool improvement for avoiding electromigration by determining optimal wire widths
US5784600A (en) * 1996-07-01 1998-07-21 Sun Microsystems, Inc. Method of generating exact-length wires for routing critical signals
US6202195B1 (en) * 1996-07-26 2001-03-13 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit layout method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443333B2 (en) 2010-03-12 2013-05-14 Fujitsu Limited Computer product, apparatus, and method for supporting design
JP2014099195A (ja) * 2014-01-08 2014-05-29 Fujitsu Ltd 設計支援装置、設計支援方法及びプログラム

Also Published As

Publication number Publication date
US6584608B1 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
JPH11110434A (ja) プリント板パターン設計装置
US7398497B2 (en) Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
US5781446A (en) System and method for multi-constraint domain electronic system design mapping
US6769102B2 (en) Verifying proximity of ground metal to signal traces in an integrated circuit
TWI625639B (zh) 用於產生積體電路佈局的電腦實施方法、電腦、電腦可讀取儲存媒體以及藉由該方法所製造的積體電路
KR101380881B1 (ko) 셀 라이브러리의 셀 분석 방법
US8479140B2 (en) Automatically creating vias in a circuit design
US7117464B2 (en) System and method for evaluating signal coupling between differential traces in a package design
US6922822B2 (en) Verifying proximity of ground vias to signal vias in an integrated circuit
CN114556352A (zh) 用于执行自动布线的方法和系统
US8726222B1 (en) Method and system for routing optimally between terminals through intermediate vias in a circuit design
US6789243B2 (en) Interactive floor planner apparatus for circuit blocks
JP2005005562A (ja) 半導体集積回路の自動配線方法、そのプログラム及び半導体集積回路
JP4633666B2 (ja) 基板設計支援装置及び基板設計支援プログラム
JP4177123B2 (ja) 配線図形検証方法、プログラム及び装置
US6567954B1 (en) Placement and routing method in two dimensions in one plane for semiconductor integrated circuit
US6938230B2 (en) System and method for evaluating signal trace discontinuities in a package design
US11042684B1 (en) Dynamic width-space patterns for handling complex DRC rules
CN115221835A (zh) 一种芯片设计的物理验证方法及装置
US9202001B1 (en) System and method for electronic design routing between terminals
CN111199133A (zh) 一种自动布线绕线的方法
JP2002024301A (ja) 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体
Seemuth et al. Automated multi-device placement, I/O voltage supply assignment, and pin assignment in circuit board design
JPH10326300A (ja) 配線板設計装置
US7055124B2 (en) System and method for evaluating signal deviations in a package design

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227