JP3571369B2 - 配線設計装置 - Google Patents

配線設計装置 Download PDF

Info

Publication number
JP3571369B2
JP3571369B2 JP13450094A JP13450094A JP3571369B2 JP 3571369 B2 JP3571369 B2 JP 3571369B2 JP 13450094 A JP13450094 A JP 13450094A JP 13450094 A JP13450094 A JP 13450094A JP 3571369 B2 JP3571369 B2 JP 3571369B2
Authority
JP
Japan
Prior art keywords
wiring
unit
order
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13450094A
Other languages
English (en)
Other versions
JPH086972A (ja
Inventor
章 勝又
寿康 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13450094A priority Critical patent/JP3571369B2/ja
Priority to US08/441,023 priority patent/US5729467A/en
Publication of JPH086972A publication Critical patent/JPH086972A/ja
Application granted granted Critical
Publication of JP3571369B2 publication Critical patent/JP3571369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、単一層または多層の配線層を有するいわゆるプリント板(プリント配線基板)のような回路基板の配線パターン設計を自動的に行うための配線設計装置に係り、特に多層の配線層を有する回路基板で各配線層間の中継接続路の使用が制限される場合に好適な配線設計装置に関する。
【0002】
【従来の技術】
プリント板の配線パターンを設計する場合、複数の配線層を組み合わせ、例えばスルーホール処理等によって層間接続路を形成して、各配線層の配線パターン相互間を接続して高密度な配線とすることが行われている。前記配線層間を接続するための層間接続路は、中継用バイア(VIA)部等と称されることもある。このように、従来の配線パターン設計においては、層間接続路の使用は必須となっている。したがって、プリント板の配線パターンを自動的に設計するための一種のCAD(computer aided design)システムである配線設計システムにおいても、一般に、複数の配線層を組み合わせ、層間接続路によって各配線層のパターンを接続して高密度な配線を達成している。
【0003】
【発明が解決しようとする課題】
層間接続路は、多層構造のプリント板の配線にしばしば使用されているが、種々の理由でその使用が制限される場合がある。層間接続路の使用が制限される理由の例としては、例えば、電気的問題、コスト的問題、構造的問題、および基板の材質的な問題があげられる。
【0004】
層間接続路を使用することが全くできない場合には、配線はそのすべてを同一配線層内で行わなければならない。このような場合、各配線パターンの位置関係が配線密度に大きく影響を与える。なぜなら、交差する関係にある配線同士は同一配線層内に混在しにくくなるからである。一般のプリント板では、層間接続路の使用が前提となっているため、配線パターンの設計時には、各配線の交差関係はほとんど考慮されていない。このため、従来のシステムにおいて、層間接続路なしで高密度の配線を自動的に行うことは、非常に困難である。
【0005】
本発明は、より合理的な配線設計を可能とし、多層基板においても層間接続路を極力用いない配線パターンの作成を行うことを可能とする配線設計装置を提供することを目的としている。
【0006】
【課題を解決するための手段】
本発明は、上述した課題を解決するため、次のように構成する。
本発明に係る第1の装置である配線設計装置は、
信号割付を任意設定し得る部品について、部品単位での接続線の方向ベクトルを極力同一にすべく、原回路の接続線の割付を設定するための接続割付部と、
前記接続割付部の接続線の割付処理を経た配線情報における部品毎の接続線の合成ベクトルの交差を最小とすべく、前記部品の配置を設定するための部品配置部と、
部品内のピン割付を変更し得る部品について、前記部品配置部の部品の配置処理を経た配線情報における各部品間の接続線が交差しないように部品内のピン割付を変更するためのピン割付部と、
前記ピン割付部のピンの割付処理を経た配線情報における交差および重複しない位置関係にある配線束を集めて、複数の配線層を有する多層回路基板の同一配線層に割り当てるための層割当部と、
前記層割当部の配線層の割当処理を経た配線情報における各配線層毎の配線順序を設定するための順序設定部と、
前記順序設定部で設定された配線順序に従って、各配線層内の配線位置を設定して回路基板の配線パターンを作成するためのパターン作成部と
を具備する〔請求項1〕。
【0007】
前記第1の装置において、ピン割付部は、ピン割付の変更のための情報を上位階層部品の設計システムにフィードバックするためのフィードバック部を含んでいてもよい〔請求項2〕。
【0008】
前記第1の装置において、層割当部は、部品間について最短距離にて仮の配線束を配置するための仮配線部と、前記仮配線部で配置された仮の配線束を、大きく迂回しなくとも交差せず且つ重複しない配線束毎にグループ化するためのグループ化部と、前記グループ化部で得られる各グループをそれぞれ異なる配線層に割り当てるためのグループ割当部とを含んでいてもよい〔請求項3〕。さらに、順序設定部は、仮配線部により配置される仮の配線束について、端に位置するものを優先して配線束の配線順序を設定するための束順序設定部と、束順序設定部で設定された配線順序に応じて配線束の折曲方向を設定するための折曲方向設定部と、配線束内の各配線について、遠距離の配線を優先し且つ前記折曲方向に応じて、各配線束内の配線順序を設定するための線順序設定部とを含んでいてもよい〔請求項4〕。
【0009】
前記第1の装置において、パターン作成部は、部品間の最短配線区間となる平行四辺形を想定し、この平行四辺形に沿う方向にサーチラインを延ばしてルートを設定するためのルート設定部を含んでいてもよい〔請求項5〕。
【0017】
【作用】
本発明に係る第1の装置である配線設計装置では、信号割付を任意設定し得る部品について、部品単位での接続線の方向ベクトルを極力同一にすべく、原回路の接続線の割付を設定し、部品毎の接続線の合成ベクトルの交差を最小とすべく、前記部品の配置を設定し、部品内のピン割付を変更し得る部品について、各部品間の接続線が交差しないように部品内のピン割付を変更し、交差および重複しない位置関係にある配線束を集めて、複数の配線層を有する多層回路基板の同一配線層に割り当てるとともに、各配線層毎の配線順序を設定し、その配線順序に従って、各配線層内の配線位置を設定して回路基板の配線パターンを作成することにより、多層基板において合理的で且つ層間接続路を極力用いない高密度の配線パターンの作成を行うことができる。
【0020】
【実施例】
以下、図面を参照して本発明の実施例を説明する。
〔実施例1〕
本発明の第1の実施例による配線設計装置を適用した配線システムを図1、図2、図3および図4を参照して説明する。この配線システムは、基本的には、ディスプレイおよびキーボード等を含む入出力装置、ディスク装置およびメモリ等を含む記憶装置、ならびに中央処理装置(CPU)を備えたコンピュータシステムにより構成され、ソフトウェアを主体として具体化され、その場合、各構成部分はプログラムの機能モジュールである。もちろん、各構成部分の機能を個別に実現するハードウェアの組み合わせとしても実現され得る。
【0021】
図1に示す配線システムは、配線前処理部1、フィードバック部2および自動配線部3を具備する。
配線前処理部1は、図2に示すように、信号割付部11、部品配置部12およびピン交換部13を有し、原回路における配線実装上の物理的条件を変更し得る部分について、予め配線条件を適切に整理しておく。
【0022】
信号割付部11は、信号割付を任意設定し得る部品について、部品単位での信号線等の接続線の方向ベクトルが極力同一となるように、前記原回路の接続線の割付を設定する。ここで、部品とは、配線設計しようとするプリント板に対して上位の階層となる部品を指しており、一般的な、IC(集積回路)、コネクタ等のようないわゆる部品以外の、例えば、サブボード等も含む。すなわち、信号割付部11は、例えば、ある部品から異なる方向への接続線の接続があると接続線の交差が発生するので、コネクタまたはサブボード等の信号割付を任意に設定し得る部品について、前記原回路に対し、部品単位での接続線のベクトルができるだけ同一方向となるように端子に対する信号割付を変更する。
【0023】
部品配置部12は、信号の割付を行った後に部品毎の接続線の合成ベクトル、すなわち各信号ワイヤをベクトル化した合成値の交差が最小となるように、前記部品の配置を設定する。すなわち、部品配置部12は、部品間の接続線の交差が最小となるように前記原回路に対して配置を変更する。
【0024】
ピン交換部13は、部品内のピン割付を変更し得る部品について、部品の配置が設定された後の各部品間の接続線が交差しないように部品内のピン割付を変更するとともに、フィードバック部2に対してピン交換のための情報を供給する。すなわち、ピン交換部13は、部品の配置が設定された後に、ピン割付が規格化されていないコネクタ、所望の仕様でこれから製造するIC等のデバイス、あるいはサブボードのように、部品内のピン割付を変更し得る部品について、部品内のピン割付を交換して各部品間の接続線が交差しないようにする。
【0025】
フィードバック部2は、図3に示すように、ピン割付フィードバック部21および指定線長フィードバック部22を有し、本システムが原回路における上位階層の部品の実装設計システム(以下「実装CAD」と称する)とリンクしている場合、該実装CADにピン割付のための情報をフィードバックして、上位階層の部品自体の設計によってピン割付を変更する。このフィードバック部2と配線前処理部1のピン交換部13とにより、ピン割付部が構成される。
【0026】
ピン割付フィードバック部21は、ピン交換部13における接続線を交差させないためのピン割付の交換情報を、上位階層の部品自体に反映させるため、上位階層の部品の実装CADにフィードバックする。指定線長フィードバック部22は、ピン割付の交換に基づくピン割付の変更に伴う指定線長の変移量を、上位階層の部品自体に反映させるため、上位階層の部品の実装CADにフィードバックする。
【0027】
自動配線部3は、図4に示すように、配線層割当部31、配線順序決定部32および詳細配線部33を有し、配線前処理部1において前処理された原回路情報に基づき、高密度化された配線パターンを層間接続路を極力用いずに具体的に設計する。
【0028】
配線層割当部31は、配線前処理部1において前処理されてピンの割付が行われた配線情報のうちの交差および重複しない位置関係にある部品間の配線束を集めて、複数の配線層を有する多層配線基板の同一配線層に割り当てる。すなわち、この配線層割当部31で同一配線層に割り当てられた配線束は、交差および重複がないから、必ず同一配線層内で配線することができるはずである。配線層割当部31は、具体的には、部品単位で部品対毎に最短距離で配線する仮の配線束を設定し、このような配線束を交差および重複しない配線束毎にグループ化し、さらにこのようにしてグループ化された各グループを各配線層に割り当てる。
【0029】
配線順序決定部32は、配線層割当部31で同一配線層に割り当てられた配線束について、前記仮の配線束に基づいて個々の配線の配線順序を決定する。すなわち、配線順序決定部32は、具体的には、前記仮の配線束について、物理的配置の端から順次部品単位つまり配線束単位の配線順序を決定し、これら仮の配線束について順次折曲方向を決定し、さらに各仮の配線束内で遠距離の配線(線長の長い配線)から順次個々の配線についての配線順序を決定する。
【0030】
詳細配線部33は、配線順序決定部32で決定された配線順序に従って各接続線(信号ワイヤ)を順次配置して、プリント板の配線パターンを作成する。
次に、このように構成された、図1〜図4に示す配線システムの動作を説明する。
【0031】
配線システムの処理が開始されると、まず配線前処理部1における配線前処理が行われる。配線前処理部1における配線前処理を図5に示すフローチャートを参照して説明する。
【0032】
処理がスタートすると、まず、信号割付部11において、原回路の接続情報D1に基づき、信号割付を任意設定し得る上位階層の部品について、部品単位での信号線等の接続線の方向ベクトルが極力同一となるように、原回路の接続線の割付が変更設定され、部品/接続情報D2が得られる(ステップS11)。例えば、図6に示すように、ある部品から異なる方向への接続線の接続があると接続線の交差が発生する。このような交差が発生すると同一配線層で配線することが困難となるので、ステップS12では、コネクタまたはサブボード等の信号割付を任意に設定し得る部品について、前記接続情報に対し、図7に示すように部品単位での接続線のベクトルができるだけ同一方向となるように端子に対する信号割付が変更され、部品/接続情報D2が生成される。
【0033】
次に、部品配置部12において、部品/接続情報D2に基づき、部品毎の接続線の合成ベクトルの交差が最小となるように、部品の配置が設定され、配置/接続情報D3が得られる(ステップS12)。例えば、図8に示すように部品A〜H間の接続線が交差する場合には、ステップS12では、図9に示すように部品配置が変更されて部品A〜H間の接続線の交差が最小となるような配置/接続情報D3が生成される。
【0034】
そして、ピン交換部13において、配置/接続情報D3に基づき、部品内のピン割付を変更し得る部品について、部品の配置が設定された後の各部品間の接続線が交差しないように部品内のピン割付が変更され、配線情報D4が得られる(ステップS13)。部品内のピン割付を変更し得るコネクタ、デバイスあるいはサブボードのような部品について、例えば図10のように、部品間の接続線が交差する場合(図10では、各部品の端子Ta−ta間の接続線と端子Tb−tb間の接続線とが交差する)、ステップS13では、部品内のピン割付を交換して図11のように(図11では、図示右下方の部品の端子tc、tbおよびtaをそれぞれ端子ta、tbおよびtcに割付変更している)各部品間の接続線が交差しないような配線情報D4が生成される。この場合の理想的なピン割付および配線の例を図22に示す。
【0035】
このようにして、配線前処理部1で、原回路の接続情報D1における配線実装上の物理的条件を変更し得る部分について、予め配線条件が適切に整理され、配線情報D4が得られる。
【0036】
次にフィードバック部2における上位階層の部品へのフィードバック処理が行われる。このフィードバック処理は、配線前処理部1における配線前処理に関連しており、配線前処理と並行して行われるようにしてもよい。フィードバック部2におけるフィードバック処理を図12に示すフローチャートを参照して説明する。
【0037】
処理がスタートすると、まず、ピン割付フィードバック部21において、配線情報D4に基づき、接続線を交差させないためのピン割付の交換情報を上位階層の部品自体に反映させるためのピン割付フィードバックデータD5が生成され、上位階層の部品の実装CADにフィードバックされる(ステップS21)。次に、指定線長フィードバック部22において、ピン割付の交換に基づくピン割付の変更に伴う指定線長の変移量を、上位階層の部品自体に反映させるための指定線長フィードバックデータD6が生成され、上位階層の部品の実装CADにフィードバックされる(ステップS22)。
【0038】
このようにして、本システムが原回路における上位階層の部品の実装CADとリンクしている場合、フィードバック部2で、該実装CADにピン割付のための情報をフィードバックして、上位階層の部品自体の設計によってピン割付の変更を行う。
【0039】
次に自動配線部3における配線パターン生成処理が行われる。自動配線部3における配線パターン生成処理を図13に示すフローチャートを参照して説明する。
【0040】
処理がスタートすると、まず、配線層割当部31において、配線情報D4に基づき、交差および重複しない位置関係にある部品間の配線束が集められて、多層配線基板の同一配線層に割り当てられる(ステップS31)。このステップS31で同一配線層に割り当てられた配線束は、交差および重複がないから、必ず同一配線層内で配線することができる。
【0041】
ステップS31は、さらに具体的には、図14に示すような処理の組み合わせで構成される。配線層割当部31においては、まず、配線関係のある部品単位の部品対毎に配線がまとめられる(ステップS41)。ステップS41でまとめられた配線により、該当する部品間を最短距離で配線する配線束が仮想的に作成され、例えば図15に示すような仮の配線束が得られる(ステップS42)。このとき、仮の配線束の重なりや交差は無視され、各配線束はそれぞれを構成する配線の本数に応じた線幅を持たせる。
【0042】
そして、ステップS42で生成された仮の配線束が、交差および重複しない配線束毎にグループ化される(ステップS43)。このグループ化は、例えば図16に示すように、大きく迂回しなくとも交差しない関係にある配線束、ならびに重複しない関係にある配線束が同一グループとなるようにグループ化される。この場合、配線束の組み合わせには複数の組み合わせのバリエーションが存在するので、試行錯誤的にグループ化を繰り返して、最も適切な配線束のグループを生成するようにする。例えば、交差および重複しない限り、少ないグループ数で且つ各グループを構成する配線数および配線束数が均一化されるようにグループ化されることが望ましい。特に、互いに沿って(隣接して)延びる配線束の組み合わせを優先して同一グループに割り当てる。ステップS43でグループ化された仮の配線束のグループが、それぞれ各配線層に割り当てられる(ステップS44)。
【0043】
次に、配線順序決定部32において、ステップS31で同一配線層に割り当てられた配線束について、個々の配線の配線順序が決定される(ステップS32)。 ステップS32は、さらに具体的には、図17に示すような処理の組み合わせで構成される。配線順序決定部32においては、まず、部品単位つまり配線束単位で、物理的配置の端から順番に前記仮の配線束の配線順序が決定される(ステップS51)。このステップS51において、配線束の配線順序は、配線束のうちで端に位置する配線束から順次決定する。例えば、右端に位置する配線束を最初とした場合、次は右端から2番目の配線束、その次は右端から3番目の配線束というように、順次配線順序が決定される。一方、例えば、左端に位置する配線束を最初とした場合には、次は左端から2番目の配線束、その次は左端から3番目の配線束というように、順次配線順序が決定される。この場合の順序の選定にも幅があるので、試行錯誤的に配線順序の設定を行って最適の順序を選定する。
【0044】
次に、ステップS51で順序が決定された配線束について順次折曲方向が決定される(ステップS52)。この折曲方向は、例えばステップS51で設定された配線順序に応じて決定し、図18に示すように、右端からの(1) B−b、(2) A−aの順の配線順序ならば、折曲方向は右折れ、図19に示すように、左端からの(1) A−a、(2) B−bの順の配線順序ならば、折曲方向は左折れとする。さらに、ステップS52で折曲方向が決定された各配線束内の個々の配線について、遠距離の配線から順次配線順序が決定される(ステップS53)。この場合、ステップS52で設定された配線の折曲方向に応じて配線順序が決定され、例えば右折れの場合は、図20に示すT1−t1〜T5−t5の順、左折れの場合は、図20に示すT5−t5〜T1−t1の順となる。
【0045】
さらに、詳細配線部33において、ステップS32で決定された配線順序に従って各接続線が順次配置され、プリント板の配線パターンが作成される(ステップS33)。この配線パターンの作成に際し、図21に示すように、部品間の最短配線区間となる平行四辺形PGを仮想的に定め、ステップS32で定められた配線順序の順位1番の配線から順次配線パターンを作成する。図21のT11−t11の配線が配線順位1番であり、折曲方向が左方向であるとすれば、図示破線矢印L1のように、平行四辺形PGに沿った方向に配線パターンのサーチラインを延ばして、配線パターンをサーチする。図示の場合、現実には、破線矢印L1の配線は、T12−t12の配線を妨げることになるので、実線矢印L2のルートを配線パターンに採用する。
【0046】
このようにして、自動配線部3では、配線前処理部1において前処理された原回路情報に基づき、層間接続路を用いることなく高密度の配線パターンが作成される。このようにして作成された単一配線層内の配線パターンの具体的な一例を図23に示す。図23によれば、単一配線層において、高密度に且つ整然と配線パターンが形成されていることがわかる。
【0047】
なお、本配線システムは、多層プリント板でなく単一の配線層のみを有する単層プリント板においても有効に配線パターンの自動作成を行うことができる。単層プリント板の場合、自動配線部3の配線層割当部31全体が不要となる。したがって、単層プリント板専用とする場合には、自動配線部3の配線層割当部31を除去して配線システムを構成すればよい。
【0048】
参考参考1による配線設計装置を適用した配線システムを図24および図25を参照して説明する。この配線システムは、上位階層の実装CADをリンクしていない場合のシステムである。
【0049】
図24に示す配線システムは、フィードバック部2が無く、且つ配線前処理部4がフィードバック部2に対する情報を出力しない点を除き、図1と同様である。すなわち、図24に示す配線システムは、配線前処理部4および自動配線部3で構成される。
【0050】
この場合の配線前処理部4は、図25に示すように、信号割付部11、部品配置部12およびピン交換部14を有する。
信号割付部11および部品配置部12は、図2の場合と全く同様であり、ピン交換部14は、図2のピン交換部13からフィードバックのためのピン交換情報を出力する機能を省いたものである。
【0051】
この参考1の場合、上位階層の部品自体のピン割付を変更しないことを除けば、動作においても上述した第1の実施例の場合と変わるところはない。また、この参考1の配線システムも、多層プリント板でなく単一の配線層のみを有する単層プリント板においても有効に配線パターンの自動作成を行うことができる。単層プリント板の場合、自動配線部3の配線層割当部31全体が不要となり、単層プリント板専用とする場合には、自動配線部3の配線層割当部31を除去して配線システムを構成すればよいことも、第1の実施例の場合と同様である。
【0052】
参考参考2による配線設計装置を適用した配線システムを図26を参照して説明する。この配線システムは、部品配置および部品のピン配置を変更する前処理が行えない場合に、多層プリント板の配線パターンを適切に作成するためのシステムとして構成されている。
【0053】
図26に示す配線システムは、配線層割当部31に代えて、前処理が施されていない配線層割当部34を設けている点を除き図4に示す自動配線部3と同様に構成されている。すなわち、図26の配線システムは、配線層割当部34、配線順序決定部32および詳細配線部33を有し、前処理が施されていない原回路情報に基づき、高密度化された配線パターンを層間接続路を極力用いずに設計する。
【0054】
配線層割当部34は、与えられた配線情報のうちの交差および重複しない位置関係にある部品間の配線束を集めて、複数の配線層を有する多層配線基板の同一配線層に割り当てる。この配線層割当部34で同一配線層に割り当てられた配線束は、交差および重複がないから、必ず同一配線層内で配線することができる。配線層割当部34も、部品単位で部品対毎に最短距離で配線する仮の配線束を設定し、このような配線束を交差および重複しない配線束毎にグループ化し、さらにグループ化された各グループを各配線層に割り当てる。
【0055】
この参考2の場合、与えられる配線情報に前処理が施されていないことを除けば、動作においても上述した第1の実施例または参考1における自動配線部3と変わるところはない。
【0056】
【発明の効果】
本発明によれば、配線情報における交差および重複しない位置関係にある配線束を集めて、同一配線層に割り当て、各配線層毎の配線順序を設定し、その配線順序に従って、各配線層内の配線位置を設定して回路基板の配線パターンを作成して、低コスト、高歩留まりおよび低ノイズ化が可能で合理的な配線パターンの作成を行うことが可能な配線設計装置を提供することができる。
【0057】
本発明に係る第1の装置である配線設計装置では、信号割付を任意設定し得る部品について、部品単位での接続線の方向ベクトルを極力同一にすべく、原回路の接続線の割付を設定し、部品毎の接続線の合成ベクトルの交差を最小とすべく、前記部品の配置を設定し、部品内のピン割付を変更し得る部品について、各部品間の接続線が交差しないように部品内のピン割付を変更し、交差および重複しない位置関係にある配線束を集めて、複数の配線層を有する多層回路基板の同一配線層に割り当てるとともに、各配線層毎の配線順序を設定し、その配線順序に従って、各配線層内の配線位置を設定して回路基板の配線パターンを作成して、多層基板において、層数を低減し、合理的で且つ層間接続路を極力用いない高密度の配線パターンの作成を行うことができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施例による配線システムの構成を示すブロック図である。
【図2】図1の配線システムの配線前処理部の詳細な構成を示すブロック図である。
【図3】図1の配線システムのフィードバック部の詳細な構成を示すブロック図である。
【図4】図1の配線システムの自動配線部の詳細な構成を示すブロック図である。
【図5】図1の配線システムの配線前処理部の処理を説明するためのフローチャートである。
【図6】図1の配線システムの動作に係る接続線の交差を説明するための模式図である。
【図7】図1の配線システムの動作に係る信号割付を説明するための模式図である。
【図8】図1の配線システムの動作に係る接続線の交差を説明するための模式図である。
【図9】図1の配線システムの動作に係る部品配置を説明するための模式図である。
【図10】図1の配線システムの動作に係る接続線の交差を説明するための模式図である。
【図11】図1の配線システムの動作に係るピン割付交換を説明するための模式図である。
【図12】図1の配線システムのフィードバック部の処理を説明するためのフローチャートである。
【図13】図1の配線システムの自動配線部の処理を説明するためのフローチャートである。
【図14】図4の自動配線部の配線層割当部の詳細な処理を説明するためのフローチャートである。
【図15】図4の自動配線部の動作に係る仮配線の例を説明するための模式図である。
【図16】図4の自動配線部の動作に係る配線束のグループ化の例を説明するための模式図である。
【図17】図4の自動配線部の配線順序決定部の詳細な処理を説明するためのフローチャートである。
【図18】図4の自動配線部の動作に係る配線折曲の例を説明するための模式図である。
【図19】図4の自動配線部の動作に係る配線折曲の他の例を説明するための模式図である。
【図20】図4の自動配線部の動作に係る配線順序の例を説明するための模式図である。
【図21】図4の自動配線部の動作に係る配線パターン作成の例を説明するための模式図である。
【図22】図1の配線システムの配線前処理部における理想的なピン割付の例を説明するための模式図である。
【図23】図1の配線システムによる単一層についての配線パターンの作成結果の例の一部を示す模式図である。
【図24】参考例1による配線システムの構成を示すブロック図である。
【図25】図24の配線システムの配線前処理部の詳細な構成を示すブロック図である。
【図26】参考例2による配線システムの構成を示すブロック図である。

Claims (5)

  1. 信号割付を任意設定し得る部品について、部品単位での接続線の方向ベクトルを同一方向に近付けるべく、原回路の接続線の割付を設定するための接続割付手段と、
    前記接続割付手段の接続線の割付処理を経た配線情報における部品毎の接続線の合成ベクトルの交差を最小とすべく、前記部品の配置を設定するための部品配置手段と、
    部品内のピン割付を変更し得る部品について、前記部品配置手段の部品の配置処理を経た配線情報における各部品間の接続線が交差しないように部品内のピン割付を変更するためのピン割付手段と、
    前記ピン割付手段のピンの割付処理を経た配線情報における交差および重複しない位置関係にある配線束を集めて、複数の配線層を有する多層回路基板の同一配線層に割り当てるための層割当手段と、
    前記層割当手段の配線層の割当処理を経た配線情報における各配線層毎の配線順序を設定するための順序設定手段と、
    前記順序設定手段で設定された配線順序に従って、各配線層内の配線位置を設定して回路基板の配線パターンを作成するためのパターン作成手段とを具備する配線設計装置。
  2. ピン割付手段は、ピン割付の変更のための情報を上位階層部品の設計システムにフィードバックするためのフィードバック手段を含むことを特徴とする請求項1に記載の配線設計装置。
  3. 層割当手段は、
    部品間について最短距離にて仮の配線束を配置するための仮配線手段と、
    前記仮配線手段で配置された仮の配線束を、交差せず且つ重複しない配線束毎にグループ化するためのグループ化手段と、
    前記グループ化手段で得られる各グループをそれぞれ異なる配線層に割り当てるためのグループ割当手段とを含むことを特徴とする請求項1に記載の配線設計装置。
  4. 順序設定手段は、
    仮配線手段により配置される仮の配線束について、端に位置するものを優先して配線束の配線順序を設定するための束順序設定手段と、
    束順序設定手段で設定された配線順序に応じて配線束の折曲方向を設定するための折曲方向設定手段と、
    配線束内の各配線について、遠距離の配線を優先し且つ前記折曲方向に応じて、各配線束内の配線順序を設定するための線順序設定手段とを含むことを特徴とする請求項3に記載の配線設計装置。
  5. パターン作成手段は、部品間の最短配線区間となる平行四辺形を想定し、この平行四辺形に沿う方向にサーチラインを延ばしてルートを設定するためのルート設定手段を含むことを特徴とする請求項1に記載の配線設計装置。
JP13450094A 1994-06-16 1994-06-16 配線設計装置 Expired - Fee Related JP3571369B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13450094A JP3571369B2 (ja) 1994-06-16 1994-06-16 配線設計装置
US08/441,023 US5729467A (en) 1994-06-16 1995-05-15 Method of and system for routing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13450094A JP3571369B2 (ja) 1994-06-16 1994-06-16 配線設計装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004116723A Division JP3814616B2 (ja) 2004-04-12 2004-04-12 配線設計装置
JP2004116724A Division JP3776108B2 (ja) 2004-04-12 2004-04-12 配線設計装置

Publications (2)

Publication Number Publication Date
JPH086972A JPH086972A (ja) 1996-01-12
JP3571369B2 true JP3571369B2 (ja) 2004-09-29

Family

ID=15129782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13450094A Expired - Fee Related JP3571369B2 (ja) 1994-06-16 1994-06-16 配線設計装置

Country Status (2)

Country Link
US (1) US5729467A (ja)
JP (1) JP3571369B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804728B1 (ko) 2006-08-31 2008-02-19 에이엠테크놀로지 주식회사 다이싱 오류 방지방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858566B2 (ja) * 1996-08-15 1999-02-17 日本電気株式会社 自動配線方法
JP3285134B2 (ja) * 1997-03-19 2002-05-27 富士通株式会社 集積回路におけるセル配置方法および装置
JP3024593B2 (ja) * 1997-06-05 2000-03-21 日本電気株式会社 レイアウト設計方法およびレイアウト設計装置
JPH11110434A (ja) 1997-10-07 1999-04-23 Fujitsu Ltd プリント板パターン設計装置
US6189131B1 (en) * 1998-01-14 2001-02-13 Lsi Logic Corporation Method of selecting and synthesizing metal interconnect wires in integrated circuits
US6182272B1 (en) * 1998-07-16 2001-01-30 Lsi Logic Corporation Metal layer assignment
US6256769B1 (en) 1999-09-30 2001-07-03 Unisys Corporation Printed circuit board routing techniques
US6662250B1 (en) * 2000-02-25 2003-12-09 Hewlett-Packard Development Company, L.P. Optimized routing strategy for multiple synchronous bus groups
KR20020056665A (ko) * 2000-12-29 2002-07-10 위구석 인쇄 회로 기판 가공 데이터 생성 시스템 및 방법
GB2393533A (en) * 2002-09-27 2004-03-31 Zuken Ltd Routing of interconnected regions e.g. of electrical circuits
US20050144575A1 (en) * 2003-03-04 2005-06-30 Fujitsu Limited Circuit arrangement design method and circuit arrangement design program
JP2006023799A (ja) * 2004-07-06 2006-01-26 Toppan Printing Co Ltd 回路基板設計支援装置
US7343577B2 (en) * 2005-09-13 2008-03-11 Alcatel Area array routing masks for improved escape of devices on PCB
KR20070033714A (ko) * 2005-09-22 2007-03-27 삼성전자주식회사 데이터 전송 라인 배선 방법
JP5056363B2 (ja) 2007-11-12 2012-10-24 富士通株式会社 配線経路情報生成方法、配線経路情報生成プログラムおよび配線経路情報生成装置
JP5125791B2 (ja) * 2008-06-13 2013-01-23 富士通株式会社 設計支援プログラム、設計支援装置、および設計支援方法
JP5239638B2 (ja) * 2008-08-28 2013-07-17 日本電気株式会社 半導体集積回路設計方法および半導体集積回路設計装置
US8667454B1 (en) * 2011-06-15 2014-03-04 Cadence Design Systems, Inc. System, method, and computer program product for optimizing pins
JP5966300B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 配線支援方法及び装置
JP2013186620A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 半導体集積回路の設計装置、半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計プログラムを記憶した記憶媒体
CN110516347B (zh) * 2019-08-23 2022-04-22 浪潮电子信息产业股份有限公司 服务器及其防止反馈走线自短路的pcb及布线调整方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500963A (en) * 1982-11-29 1985-02-19 The United States Of America As Represented By The Secretary Of The Army Automatic layout program for hybrid microcircuits (HYPAR)
US4615011A (en) * 1983-12-19 1986-09-30 Ibm Iterative method for establishing connections and resulting product
US4713773A (en) * 1984-08-10 1987-12-15 International Business Machine Corporation Method for distributing wire load in a multilayer package and the resulting product
US4858143A (en) * 1986-09-25 1989-08-15 Bell-Northern Research, Ltd. Work ordering routine for use in a method of routing
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
JPH05121547A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体集積回路の配線処理方法
US5519632A (en) * 1993-04-05 1996-05-21 International Business Machines Corporation Automatic DCS routing for multilayer packages to minimize coupled noise
US5483461A (en) * 1993-06-10 1996-01-09 Arcsys, Inc. Routing algorithm method for standard-cell and gate-array integrated circuit design

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804728B1 (ko) 2006-08-31 2008-02-19 에이엠테크놀로지 주식회사 다이싱 오류 방지방법

Also Published As

Publication number Publication date
US5729467A (en) 1998-03-17
JPH086972A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
JP3571369B2 (ja) 配線設計装置
US4782193A (en) Polygonal wiring for improved package performance
JPS60130843A (ja) 接続路を設定する方法
CN100428250C (zh) 印刷电路板的过孔和焊盘间导线长度控制的方法
CN100382087C (zh) 半导体器件、半导体器件的布线方法及制造方法
WO2008047644A1 (fr) Procédé de traitement d'informations électriques pour un système de conception assistée par ordinateur, dispositif issu de celui-ci, programme et support de stockage lisible par ordinateur
JP3814616B2 (ja) 配線設計装置
US5151868A (en) Signal line terminal allocation method
JP3776108B2 (ja) 配線設計装置
US5483481A (en) Automatic wiring device for design of semiconductor integrated circuit
JP2005149445A (ja) 電子装置の端子群割付設計方法
JPH11312185A (ja) レイアウトデータの作成方法
JPH11259551A (ja) プリント基板部品配置・配線cad装置
JP3180968B2 (ja) Ic内配線方法
JP2006011684A (ja) 多層プリント配線板の配線設計方法およびそのシステム
JPH0728861A (ja) プリント基板配線の自動設計装置
JP4159281B2 (ja) 半導体装置設計の方法、プログラム及び装置
JPH0314181A (ja) 部品の自動配置処理方式
JP2593202B2 (ja) 多層プリント配線板自動設計装置の自動配線処理装置
JPH0296278A (ja) 自動配線処理方式
JPH10256378A (ja) 半導体集積回路装置の配線方法および半導体集積回路装置
JPH033398B2 (ja)
JPH09114876A (ja) 配線パターンの設計方法、配線パターン設計装置、および多層配線基板の製造方法
Hirano et al. Computer aided design system for logic equipment applied to design of electronic switching equipment
JPH05216960A (ja) 類似回路の共通基板実現方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees