JP2006011684A - 多層プリント配線板の配線設計方法およびそのシステム - Google Patents

多層プリント配線板の配線設計方法およびそのシステム Download PDF

Info

Publication number
JP2006011684A
JP2006011684A JP2004185938A JP2004185938A JP2006011684A JP 2006011684 A JP2006011684 A JP 2006011684A JP 2004185938 A JP2004185938 A JP 2004185938A JP 2004185938 A JP2004185938 A JP 2004185938A JP 2006011684 A JP2006011684 A JP 2006011684A
Authority
JP
Japan
Prior art keywords
wiring
area
signal
layer
signal group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004185938A
Other languages
English (en)
Other versions
JP4303170B2 (ja
Inventor
Katsuyuki Ito
克幸 伊藤
Tetsuo Sasaki
哲雄 佐々木
Masatomo Baba
正智 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004185938A priority Critical patent/JP4303170B2/ja
Publication of JP2006011684A publication Critical patent/JP2006011684A/ja
Application granted granted Critical
Publication of JP4303170B2 publication Critical patent/JP4303170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】
大幅な配線設計工数の低減を可能にした多層プリント配線板の配線設計方法およびそのシステムを提供することにある。
【解決手段】
まず、信号群単位で配線経路を割り当てるようにし、この時点では割り当てた配線経路にある信号群がもっている信号をどの配線層にどの順序でならべるか、信号群に含まれる信号をどの配線層に割り当てるかは決定せず、信号本数を決めてその信号本数が割り当てられる領域を確保する。このとき、他の信号群の配線経路割り当て処理で、配線領域の調整が必要となった場合は、信号本数と配線領域の変更を行う。そして、プリント配線板中の信号全ての配線領域が決定した後、あるいは、重要度の高い信号群の配線領域が決定した時点で、徐々に各信号群にある信号の配線経路割り当ておよび配線層割り当てを行う。
【選択図】 図1

Description

本発明は、多層プリント配線板における配線割付等を行なう多層プリント配線板の配線設計方法およびそのシステムに係り、特に高速高密度で同種の信号は同じ特性に揃える必要がある多層プリント配線板の配線設計方法およびそのシステムに関する。
高速高密度なプリント配線板の配線設計では、信号の特性を揃えることによって信号品質を向上させることが必須となっている。そこで、信号の特性をできる限り揃える手段として、特性を揃えるべきバス配線などの信号群に対し、同一信号群の信号の配線経路を適切な間隔を空けて並走させることによって配線経路の長さ及び形状を揃える方法がある。
このような高速高密度なプリント配線板の配線設計を行う手段としては、まず、接続すべき部品間の信号の端点のどちらかの部品を始点と決め、次に始点ピンがばらついているため、配線の端点を一直線上に並べる領域まで、他の信号群の配線との兼ね合いを考えつつ、できる限り多くの信号が出せるようにそれぞれのピンからの引出し配線経路を決定する。そして、終点まで並んで配線できる領域を探しながら、終点部品近くまで引いていく。最後に、終点ピンに配線パターンをつなぎ込むことで配線設計処理を完了する。
また、特開平9−198423号公報には、配線開始座標と配線目標座標と部品端子の座標とを入力し、配線情報により与えられる配線の両端の部品端子の座標と配線の配線開始座標および配線終了座標とにより、部品端子を配線開始側のグループと配線目標側のグループとに分け、配線開始側の部品端子から配線目標側の部品端子に配線方向を自動決定し、自動配線することが記載されている。
特開平9−198423号公報
信号の伝送特性を満たすための制約として、ビアをまったく使用しない配線経路を作成する必要がある場合がある。また、一つのバスでも信号本数が多いため、あるいはLSIの多ピン化のため、配線経路はプリント配線板一層では全ての配線経路は入りきらず、複数の配線層に振り分けなければ配線設計を閉じさせることができない場合がある。このような多層プリント配線板に対し、従来技術で配線設計を行うとき、まず、部品内に散在しているピンからの引出し配線経路を生成するため、個々の信号を割り付ける配線層及び並べる順番を最初に決定する必要がある。
しかし、終点となる部品内に散在しているピンに配線パターンをつなぎ込むとき、個々の信号のピンの位置と配線の並び順があっていないと、配線パターンが著しく長くなったり、配線経路が交差してしまい、配線経路が生成できず、未配線となるものが現れる。
また、複数の層への振り分けを考える際は、他の信号群の配線経路を考慮する必要があるため、最適な配線経路を求めるためには、何度も配線経路の割り当てをやり直す必要がある。
本発明の目的は、上記課題を解決すべく、大幅な配線設計工数の低減を可能にした多層プリント配線板の配線設計方法およびそのシステムを提供することにある。
上記目的を達成するために、本発明では、配線経路を割り当てるとき、ひとまとまりである複数の信号の集合体(バスなどの束信号)として扱う信号群単位で経路を決める。このときは、割り当てた配線経路にある信号群がもっている信号をどの順序でならべるか、信号群に含まれる信号をどの配線層に割り当てるかは決定しないで、信号本数を決めてその信号本数が割り当てられる領域を確保する。そして、他の信号群の配線経路割り当て処理で、配線領域の調整が必要となった場合は、信号本数と配線領域の変更を行う。そして、プリント配線板中の信号群全ての配線領域が決定した後、あるいは、重要度の高い信号群の配線領域が決定した時点で、徐々に各信号群にある信号の配線経路割り当ておよび配線層割り当てを行う。これによって最適なLSI等の電子部品からの引出しおよび電子部品への引き込み経路を求めることが可能である。
また、本発明は、多層プリント配線板における電子部品間の配線経路を割り付ける多層プリント配線板の配線設計方法であって、前記電子部品間において複数の信号の集合体として扱う信号群を選択する信号群選択ステップと、該信号群選択ステップにより選択された信号群において電子部品の端子群から引き出す複数の配線層とそれぞれの配線層における引き出す信号本数とを割当てて決定する配線層及び信号本数決定ステップと、該配線層及び信号本数決定ステップにおいて割当てて決定されたそれぞれの配線層における信号本数に基づいてそれぞれの配線層において必要な配線領域幅を算出し、それぞれの配線層において所定の信号群の始点となる端子群から終点となる端子群までの配線経路を仮定することによって前記算出された配線領域幅分の配線領域を確保する配線領域確保ステップと、該配線領域確保ステップにおいて確保されたそれぞれの配線層における所定の信号群の配線領域と他の信号群の配線領域との重なりを調べ、重なりが発生した場合には重なり領域に相当する信号本数を求めて他の配線層に再割当てすることによって前記所定の信号群の配線領域を修正して決定する配線領域決定ステップと、該配線領域決定ステップにより決定されたそれぞれの配線層における配線領域を基に、それぞれの配線層における電子部品の端子群間を接続する各信号の配線経路を決定する信号配線経路決定ステップとを有することを特徴とする。
また、本発明は、前記信号配線経路決定ステップにおいて、前記電子部品間の各々において一つあるいは複数の電子部品を該電子部品の周辺領域で切り出して仮想配線板上において前記周辺領域で切り出された対なる配線領域の境界面が正対するように配置し、該正対するように配置された配線領域の境界面の間に仮想配線領域を生成し、該生成された仮想配線領域に仮想配線を生成することによってそれぞれの電子部品の端子群から配線領域の境界面まで各信号の引き出し配線を決定して周辺領域内の配線経路を得るステップと、該ステップで得られた周辺領域内の配線経路を元のプリント配線板にある前記配線領域に戻して前記配線領域の境界面間の配線領域内での配線の接続を行なうステップとを含むことを特徴とする。
本発明によれば、何度も繰り返し配線設計を行う必要がなくなるため、大幅な配線設計工数の低減が可能になる効果を奏する。
本発明に係る配線割付方法およびそのシステムの実施の形態について図面を用いて説明する。
図1は、本発明に係る配線割付システムのシステム構成図である。配線割付システム101は、配線割付の操作および指示を行う操作端末103からのデータ入力指示により、基板設計データベース102を入力し、LSI等の電子部品間の信号または信号群の接続情報(端子間の信号の接続情報も含む)を持つ信号情報テーブル105と、基板に搭載される電子部品に関する情報(電子部品の種類に応じた形状や大きさ並びに端子位置および端子数等の情報)を持つ部品情報テーブル106と、基板に関する情報(基板の形状や大きさ並びに電子部品の搭載位置や配線層等の情報)を持つ基板情報テーブル107と、同一特性に揃える信号であるバス情報を持つバス情報テーブル108と、既配線経路などの配線経路情報を持つ配線情報テーブル109とを生成するデータ入力処理部104を備えて構成される。さらに、配線割付システム101は、まず、操作端末103から配線領域を割り当てたい信号群の指示に対し、信号情報テーブル105とバス情報テーブル108を用いて信号群に含まれる情報(電子部品間の接続情報やバス情報)を取得する配線処理対象信号指示部110と、操作端末103からの指示により信号群に配線経路を割り付けるのに用いる配線層情報を基板情報テーブル107から取得することや、操作端末による配線条件を設定する配線条件指示部111と、上記配線処理対象信号指示部110で指示した配線処理対象信号と前記配線条件指示部111で指示した配線条件と配線情報テーブル109から取得される既配線経路や割付済み配線経路の情報とを基に、信号群毎に各配線層に配線領域を割り付け、その後詳細な配線経路を割り付け、該割り付けた情報を配線情報テーブル109に保存する配線割付処理部112とを備えて構成される。
データ出力処理部113は、上記配線割付処理を繰り返し行った後、配線情報テーブル109から割り付けた配線情報を取得し、基板情報データベース102を更新する。
図5は、本発明に係る配線割付システムの操作端末103から入力指示を取得する画面の一実施例を示す。配線割付システムにおいて、例えば操作端末103の画面には、図5(a)に示すプリント配線板の外形および電子部品の配置等を表示する外形ウィンドウ501と、図5(b)に示すプリント配線板に搭載されている電子部品がもつ信号情報ウィンドウ502及びバス情報ウィンドウ503とを基本画面として持つ。信号情報ウィンドウ502及びバス情報ウィンドウ503は、信号あるいはバスが配線済みか、配線処理対象か、未配線かを表示する属性ボタン情報504をもつ。
図1で示した配線割付処理対象信号指示部110では、前記信号情報ウィンドウ502あるいはバス情報ウィンドウ503に表示している信号名あるいはバス名を選択することにより、配線割付処理対象信号を指示する。指示された配線割付処理対象信号は、図5(c)に示す割付指示ウィンドウ505に配線割付処理対象信号一覧506して表示される。配線割付指示ウィンドウ505は、配線割付処理対象信号一覧506と、配線割付対象層/配線割付制約指示507とからなる。配線割付対象層/配線割付制約指示507は、外形ウィンドウ501に表示されているプリント配線板で使用できる配線層名リスト508と、配線割付対象層を指示するための配線割付対象層指示ボタン509と、配線割付対象層それぞれの割付信号本数を指示する割付本数指示510と、配線割付制約を指示する配線割付制約指示ウィンドウ512を表示させるための配線割付制約指示ボタン511とからなる。
配線割付対象層は配線割付対象層指示ボタン509で指示されており、割付本数は割付本数指示510により指示され、割付本数指示510により指示されない場合は配線割付システム内で自動的に決定する。配線割付処理対象信号に対し、配線割付制約を指示する必要がある時、配線割付制約指示ボタン511を押下することによって、図5(c)に示す如く、配線割付制約指示ウィンドウ512を表示させることで、配線幅や信号間の距離や信号グループ(信号群)間の距離やビア数(配線層の間を渡り合う回数)やスルーホールを用いた配線禁止情報等を配線割付処理の条件として指示する。
図6は、本発明に係る配線割付システムの配線割付処理対象信号として指定したときに作成するデータ構造について説明する図である。図1の配線割付処理対象信号指示部110は、操作端末103から、図5(b)に示す画面の信号情報ウィンドウ502あるいはバス情報ウィンドウ503を介して指示された信号およびバス名を基に、信号情報テーブル105を参照して、図6(a)に示す配線割付処理対象表601と、図6(b)に示す信号対応表602とを生成する。該生成された配線割付処理対応表601は、信号情報ウィンドウ502あるいはバス情報ウィンドウ503で指示された指示区分(例えば単一、バス1〜3)と、指示された信号あるいはバスに含まれている信号数と、信号対応表602の先頭アドレスと、図6(c)に示す配線条件テーブル603の先頭アドレスと、図6(d)に示す使用層指示テーブル604のアドレスとを格納して形成される。なお、使用層指示テーブル604において、アドレス3(Layer1)の次のアドレスは4(Layer2)、アドレス4の次のアドレスは5(Layer3)となっている。また、アドレス6の次のアドレスは7、アドレス7の次のアドレスは8、アドレス8の次のアドレスは9となっている。
さらに、図1の配線条件指示部111は、操作端末103から、図5(c)に示す画面の配線割付処理対象層/配線割付制約指示507を介して指示された配線割付処理対象層および配線割付制約指示を基に、基板情報テーブル107を参照して配線条件テーブル603と、使用層指示テーブル604とを生成する。
配線割付処理する信号あるいはバスに含まれている信号すべての名前は、上記配線割付処理対応表601の信号対応表先頭アドレスと信号数によって、上記の如く生成された信号対応表602から求めることができる。また、配線割付処理する配線条件は、上記配線割付処理対応表601の配線条件テーブルアドレスによって、上記の如く生成された配線条件テーブル603から求めることができる。また、配線割付対象層は、上記配線割付処理対応表601の使用層指示によって、上記の如く生成された使用層指示テーブル604から求めることができる。
以上説明したように、配線割付処理部112は、配線割付処理対応表601で指示された信号に対して操作端末103を用いて順次配線割付の処理を実施していく。
図2は、本発明に係る操作端末103を用いた配線割付処理部112での順次配線割付処理のフローチャートを示す図である。まず、ステップS201において、配線処理対象として指示された一部あるいは全ての信号群に対して、配線経路を割り当てたい信号群の一つを選択する。次に、ステップS202において、上記選択された信号群に対して、引き出す配線層を決定する。配線層の指示がある場合は指示された層とし、指示がない場合は使用可能な配線層から選択する。次に、ステップS202で決定した配線層のそれぞれに対し、引き出す信号の本数を決定する(S203)。引き出し本数の指示がある場合は指示本数とし、そうでない場合は等分配する。次に、ステップS204において、配線のそれぞれに対し、ステップS203で決定した信号本数から必要な配線領域幅を算出する。次に、ステップS205において、配線処理対象の信号群の始点となるピン群から終点となるピン群までの配線経路(配線形状)を仮定し、ステップS204で決定した配線領域幅分の配線領域を確保する処理を行う。次に、ステップS206において、ステップS205で確保した配線領域が他の配線領域と重なっているかどうかを判定する。他の配線領域と重なっていないときは、ステップS215からの処理を続行する。他の配線領域と重なっているときは、ステップS207に進み、重なり部の配線領域形状を変更する。そして、ステップS208において、領域の重なりが解消できたかどうかを判定し、解消できた場合は、ステップS215から処理を続行する。重なりが解消できない場合は、ステップS209にすすむ。ステップS209では、重なっている配線領域に相当する信号本数を求める。次に、ステップS210で、自信号群のほかの配線層に重なっている分の信号本数を再割当てできるかどうかを判定する。再割当てができるときは、ステップS211に進む。ステップS211で、重なっている分の信号本数を再割当てし、配線領域を変更する。再割当てができないときは、ステップS212に進み、配線領域が重なっている相手の信号群の信号を、他の配線層に再割当てできるかどうかを判定する。再割当てできる場合は、ステップS213で信号本数を再割当てする。ステップS212で再割当てできない場合、ステップS214に進み、重なり本数分を未割付とし、ステップS215からの処理を続行する。
ステップS215で、配線経路を割り当てたい信号群全てで未配線がないかどうかを判定する。未配線がない場合はステップS216に進む。未配線がある場合は、ステップS217で次の未割付信号をもつ信号群(配線グループ)を選択し、ステップS202から処理を繰り返す。さらに、図2中のA〜D(A…途中経過表示/割り込み点、B…途中経過表示/割り込み点、C…途中経過表示/割り込み点、D…途中経過表示/割り込み点。)において、操作端末103上に途中経過を表示し、操作端末上で配線領域の修正を行い、残りの未処理の信号に対して、再度配線割付処理を実行することも可能とする。
最後にステップS216で、配線に必要な領域が確保されている各信号群に対して含まれる各々の信号の配線経路を決定し、配線割付処理を終了する。
即ち、本発明に係る多層プリント配線板の配線割付方法は、電子部品間において、ひとまとまりの複数の信号の集合体(バスなどの束信号)として扱う信号群を選択する信号群選択ステップS201と、該信号群選択ステップS201により選択された信号群において電子部品の端子群(ピン群)から引き出す複数の配線層とそれぞれの配線層における引き出す信号本数とを割当てて決定する配線層及び信号本数決定ステップS203と、該配線層及び信号本数決定ステップS203において割当てて決定されたそれぞれの配線層における信号本数に基づいてそれぞれの配線層において必要な配線領域幅を算出し、それぞれの配線層において所定の信号群の始点となる端子群から終点となる端子群までの配線経路(配線形状)を仮定することによって上記算出された配線領域幅分の配線領域を確保する配線領域確保ステップS204、S205と、該配線領域確保ステップS204、S205において確保されたそれぞれの配線層における所定の信号群の配線領域と他の信号群の配線領域との重なりを調べ、重なりが発生した場合には重なり領域に相当する信号本数を求めて他の配線層に再割当てすることによって前記所定の信号群の配線領域を修正して(変更して)決定する配線領域決定ステップS206〜S211と、該配線領域決定ステップS206〜S211により決定されたそれぞれの配線層における配線領域を基に、電子部品の端子群間を接続する各信号の配線経路を決定する信号配線経路決定ステップS216とを有することになる。
図3は、配線割付処理のフローチャートを示す図2のS210及びS212での配線層割当て変更例を示す図で、プリント配線板301には、配線層S1とS2とS3があり、プリント配線板301上には、LSI等の電子部品302と303と304と305が搭載されている。電子部品302と303は接続要求があり、配線層S1とS2とS3を用いて配線を行おうとしている。そこで、ステップS205において、配線層S1には配線領域306を確保し、配線層S2には配線領域307を確保し、配線層S3には配線領域309を確保した。しかしながら、配線層S2において、電子部品304と電子部品305との間を接続するための配線領域308があるため、ステップS206において、配線領域307と配線領域308が重なっていると判断される。このとき、ステップS209において、配線領域が重なっている領域に相当する信号本数を算出し、該算出された信号本数を配線領域307から減らし、配線領域312にする。そして、ステップS210及びS211において、減らした信号は、配線層S1およびS3にある配線領域に割り振り、配線層S1の配線領域310と配線層S3の配線領域313のように変更する。図3には図示していないが、もし、ステップS210において、上記減らしたい信号本数(重なっている領域に相当する信号本数)を他の配線層に再割当が不可能の場合にはステップS212に進み、ステップS212において、相手の信号群(配線領域307)の信号を他の配線層に再割当て可能かどうか調べ、可能な場合にはステップS213において相手の信号本数について再割付を行ない、不可能な場合にはステップS214において重なり本数分を未割付とする。
図4は、配線割付処理部112での図2の配線経路決定S216の説明図である。次に、配線層毎に、各信号群に含まれる信号に対し配線経路を決定する一実施例について説明する。プリント配線板401上に電子部品402〜405と、配線領域割付を行った一つあるいは複数の電子部品404と一つあるいは複数の電子部品405との間にある信号群に対する配線領域408がある。このとき、一つあるいは複数の電子部品404を含む部品周辺の領域406と、一つあるいは複数の電子部品405を含む部品周辺の領域407を切り出して抽出する。つぎに、仮想基板(仮想配線板)409を作成し、その上に抽出した領域406と領域407を配置する。このとき、各配線層毎の配線領域408を領域406と領域407とで切断し、各配線層毎に、領域406の中にある配線領域410の切断面と、領域407の中にある配線領域412の切断面とが正対するように配置させる。そして、各配線層毎に、配線領域410と配線領域412の間に仮想配線領域411を生成する。その後、信号群に含まれる信号の電子部品404と電子部品405それぞれの端子点から配線領域410の切断面(部品周辺の境界)までと配線領域412の切断面(部品周辺の境界)までの配線(引出し配線)の配線経路を、各電子部品404、405の向きや端子群の並びが適切な状態になるように考える。配線経路探索前の信号の接続関係はそれぞれ413と414のようになっている。さらに、仮想配線領域411内に仮想配線415を生成する。配線経路の探索は、接続関係413の信号および接続関係414の信号と仮想配線415の組合わせを考えることで行うことができる。そして、配線領域410の端子点から切断面までと配線領域412の端子点から切断面までの配線経路が各領域で矛盾しないような経路(配線割付制約条件(配線条件)を満たす経路)を探索し、配線経路416と配線経路417を得る。次に、得られた配線経路416と配線経路417を元のプリント配線板401にある配線領域に戻し、各電子部品404、405から各切断面(各部品周辺の境界)まで引き出し配線処理を完了したプリント配線板418を得る。最後に、両端を切断した切断面間の配線領域内での配線の接続を配線条件を満たすように行うことで、詳細な配線経路419を得て処理を完了する。
また、本発明に係る配線割付システム(多層プリント配線板の配線設計システム)は、電子部品間において複数の信号の集合体として扱う信号群を選択する信号群選択部と、該信号群選択部により選択された信号群において電子部品の端子群から引き出す複数の配線層とそれぞれの配線層における引き出す信号本数とを割当てて決定する配線層及び信号本数決定部と、該配線層及び信号本数決定部において割当てて決定されたそれぞれの配線層における信号本数に基づいてそれぞれの配線層において必要な配線領域幅を算出し、それぞれの配線層において所定の信号群の始点となる端子群から終点となる端子群までの配線経路を仮定することによって前記算出された配線領域幅分の配線領域を確保する配線領域確保部と、該配線領域確保部において確保されたそれぞれの配線層における所定の信号群の配線領域と他の信号群の配線領域との重なりを調べ、重なりが発生した場合には重なり領域に相当する信号本数を求めて他の配線層に再割当てすることによって前記所定の信号群の配線領域を修正して決定する配線領域決定部と、該配線領域決定部により決定されたそれぞれの配線層における配線領域を基に、それぞれの配線層における電子部品の端子群間を接続する各信号の配線経路を決定する信号配線経路決定部とを備えて構成される。操作端末103を含めた配線割付処理対象信号指示部110は、上記信号群選択部と上記配線層及び信号本数決定部とを備えて構成される。
また、操作端末103を含めた配線割付処理部112は、上記配線領域確保部と上記配線領域決定部と上記信号配線経路決定部とを備えて構成される。また、上記信号配線経路決定部は、前記電子部品間の各々において一つあるいは複数の電子部品を該電子部品の周辺領域で切り出して仮想配線板上において前記周辺領域で切り出された対なる配線領域の境界面が正対するように配置し、該正対するように配置された配線領域の境界面の間に仮想配線領域を生成し、該生成された仮想配線領域に仮想配線を生成することによってそれぞれの電子部品の端子群から配線領域の境界面まで各信号の引き出し配線を決定して周辺領域内の配線経路を得る第1の部分と、該第1の部分で得られた周辺領域内の配線経路を元のプリント配線板にある前記配線領域に戻して前記配線領域の境界面間の配線領域内での配線の接続を行なう第2の部分とを有して構成される。
また、前記配線領域確保部により確保され、前記配線領域決定部により決定されたそれぞれの配線層における配線領域を画面表示するように構成したことを特徴とする。
以上説明した実施の形態によれば、信号の伝送特性を満たすための制約としてビアをまったく使用しない配線経路を作成する必要があるものや、一つのバスでも信号本数が多いため、あるいはLSIの多ピン化のため、配線経路はプリント配線板一層では全ての配線経路は入りきらず、複数の配線層に振り分けなければならないような多層プリント配線板の配線設計を行うときにも、最適な電子部品からの引出しおよび電子部品への引き込み経路を提供することができ、何度も繰り返し配線設計を行う必要がなくなるため、大幅な配線設計工数の低減が可能になる。
本発明に係る配線割付方法を実現するシステム構成の一実施の形態を示す図である。 本発明に係る配線割付方法の一実施の形態を示すフローチャートである。 本発明に係る配線領域修正の一実施例について説明した図である。 本発明に係る配線領域から配線割付の一実施例について説明した図である。 本発明に係る配線割付システムの表示画面の一実施例について説明した図である。 本発明に係る配線割付指示から配線割付対象となる信号名を管理する一実施例を示した図である。
符号の説明
101…配線割付システム、102…基板設計データベース、103…操作端末、104…データ入力処理部、105…信号情報テーブル、106…部品情報テーブル、107…基板情報テーブル、108…バス情報テーブル、109…配線情報テーブル、110…配線割付処理対象信号指示部、111…配線条件指示部、112…配線割付処理部、113…データ出力処理部、301…プリント配線板、302〜305…電子部品、306〜313…配線領域、401…プリント配線板(元のプリント配線板)、402〜405…電子部品、406、407…部品周辺の領域、409…仮想基板(仮想配線板)、410、412…配線領域、411…仮想配線領域、415…仮想配線、413、414…接続関係、416、417…配線経路、418…プリント配線板、419…詳細な配線経路、501…外形ウィンドウ、502…信号情報ウィンドウ、503…バス情報ウィンドウ、504…属性ボタン情報、505…配線割付指示ウィンドウ、506…配線割付処理対象信号一覧、507…配線割付対象層/配線割付制約指示、508…配線層名リスト、509…配線割付対象層指示ボタン、510…割付本数指示、511…配線割付制約指示ボタン、512…配線割付制約指示ウィンドウ、601…配線割付処理対応表、602…信号対応表、603…配線条件テーブル、604…使用層指示テーブル。

Claims (5)

  1. 多層プリント配線板における電子部品間の配線経路を割り付ける多層プリント配線板の配線設計方法であって、
    前記電子部品間において複数の信号の集合体として扱う信号群を選択する信号群選択ステップと、
    該信号群選択ステップにより選択された信号群において電子部品の端子群から引き出す複数の配線層とそれぞれの配線層における引き出す信号本数とを割当てて決定する配線層及び信号本数決定ステップと、
    該配線層及び信号本数決定ステップにおいて割当てて決定されたそれぞれの配線層における信号本数に基づいてそれぞれの配線層において必要な配線領域幅を算出し、それぞれの配線層において所定の信号群の始点となる端子群から終点となる端子群までの配線経路を仮定することによって前記算出された配線領域幅分の配線領域を確保する配線領域確保ステップと、
    該配線領域確保ステップにおいて確保されたそれぞれの配線層における所定の信号群の配線領域と他の信号群の配線領域との重なりを調べ、重なりが発生した場合には重なり領域に相当する信号本数を求めて他の配線層に再割当てすることによって前記所定の信号群の配線領域を修正して決定する配線領域決定ステップと、
    該配線領域決定ステップにより決定されたそれぞれの配線層における配線領域を基に、それぞれの配線層における電子部品の端子群間を接続する各信号の配線経路を決定する信号配線経路決定ステップとを有することを特徴とする多層プリント配線板の配線設計方法。
  2. 前記信号配線経路決定ステップにおいて、前記電子部品間の各々において一つあるいは複数の電子部品を該電子部品の周辺領域で切り出して仮想配線板上において前記周辺領域で切り出された対なる配線領域の境界面が正対するように配置し、該正対するように配置された配線領域の境界面の間に仮想配線領域を生成し、該生成された仮想配線領域に仮想配線を生成することによってそれぞれの電子部品の端子群から配線領域の境界面まで各信号の引き出し配線を決定して周辺領域内の配線経路を得るステップと、該ステップで得られた周辺領域内の配線経路を元のプリント配線板にある前記配線領域に戻して前記配線領域の境界面間の配線領域内での配線の接続を行なうステップとを含むことを特徴とする請求項1記載の多層プリント配線板の配線設計方法。
  3. 多層プリント配線板における電子部品間の配線経路を割り付ける多層プリント配線板の配線設計システムであって、
    前記電子部品間において複数の信号の集合体として扱う信号群を選択する信号群選択部と、
    該信号群選択部により選択された信号群において電子部品の端子群から引き出す複数の配線層とそれぞれの配線層における引き出す信号本数とを割当てて決定する配線層及び信号本数決定部と、
    該配線層及び信号本数決定部において割当てて決定されたそれぞれの配線層における信号本数に基づいてそれぞれの配線層において必要な配線領域幅を算出し、それぞれの配線層において所定の信号群の始点となる端子群から終点となる端子群までの配線経路を仮定することによって前記算出された配線領域幅分の配線領域を確保する配線領域確保部と、
    該配線領域確保部において確保されたそれぞれの配線層における所定の信号群の配線領域と他の信号群の配線領域との重なりを調べ、重なりが発生した場合には重なり領域に相当する信号本数を求めて他の配線層に再割当てすることによって前記所定の信号群の配線領域を修正して決定する配線領域決定部と、
    該配線領域決定部により決定されたそれぞれの配線層における配線領域を基に、それぞれの配線層における電子部品の端子群間を接続する各信号の配線経路を決定する信号配線経路決定部とを備えたことを特徴とする多層プリント配線板の配線割付システム。
  4. 前記信号配線経路決定部において、前記電子部品間の各々において一つあるいは複数の電子部品を該電子部品の周辺領域で切り出して仮想配線板上において前記周辺領域で切り出された対なる配線領域の境界面が正対するように配置し、該正対するように配置された配線領域の境界面の間に仮想配線領域を生成し、該生成された仮想配線領域に仮想配線を生成することによってそれぞれの電子部品の端子群から配線領域の境界面まで各信号の引き出し配線を決定して周辺領域内の配線経路を得る第1の部分と、該第1の部分で得られた周辺領域内の配線経路を元のプリント配線板にある前記配線領域に戻して前記配線領域の境界面間の配線領域内での配線の接続を行なう第2の部分とを有することを特徴とする請求項3記載の多層プリント配線板の配線設計システム。
  5. 前記配線領域確保部により確保され、前記配線領域決定部により決定されたそれぞれの配線層における配線領域を画面表示するように構成したことを特徴とする請求項3記載の多層プリント配線板の配線設計システム。
JP2004185938A 2004-06-24 2004-06-24 多層プリント配線板の配線設計システム Expired - Fee Related JP4303170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004185938A JP4303170B2 (ja) 2004-06-24 2004-06-24 多層プリント配線板の配線設計システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004185938A JP4303170B2 (ja) 2004-06-24 2004-06-24 多層プリント配線板の配線設計システム

Publications (2)

Publication Number Publication Date
JP2006011684A true JP2006011684A (ja) 2006-01-12
JP4303170B2 JP4303170B2 (ja) 2009-07-29

Family

ID=35778902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185938A Expired - Fee Related JP4303170B2 (ja) 2004-06-24 2004-06-24 多層プリント配線板の配線設計システム

Country Status (1)

Country Link
JP (1) JP4303170B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198143A (ja) * 2010-03-19 2011-10-06 Fujitsu Ltd 設計支援プログラム、設計支援装置および設計支援方法
JP2011215874A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置
US8484840B2 (en) 2007-09-18 2013-07-16 Fujitsu Limited Leading wiring method, leading wiring program, and leading wiring apparatus
US8683415B2 (en) 2011-09-29 2014-03-25 Fujitsu Limited Wiring support method and apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484840B2 (en) 2007-09-18 2013-07-16 Fujitsu Limited Leading wiring method, leading wiring program, and leading wiring apparatus
JP2011198143A (ja) * 2010-03-19 2011-10-06 Fujitsu Ltd 設計支援プログラム、設計支援装置および設計支援方法
US8402414B2 (en) 2010-03-19 2013-03-19 Fujitsu Limited Support computer product, apparatus and method for wiring of integrated circuit design
JP2011215874A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置
US8683415B2 (en) 2011-09-29 2014-03-25 Fujitsu Limited Wiring support method and apparatus

Also Published As

Publication number Publication date
JP4303170B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
JP3192057B2 (ja) 配線プログラム生成方法及びその装置
US6035108A (en) Figure layout compaction method and compaction device
US7143385B2 (en) Wiring design method and system for electronic wiring boards
US5729467A (en) Method of and system for routing
JP4303170B2 (ja) 多層プリント配線板の配線設計システム
JPH10307855A (ja) プリント配線板の配線方法
JP2005267302A (ja) 配線経路決定方法及びシステム
JP2005149445A (ja) 電子装置の端子群割付設計方法
JP4907257B2 (ja) 回路基板の配線方法及び配線支援装置
JP2020135463A (ja) 設定装置、設定方法及び設定プログラム
JPH11312185A (ja) レイアウトデータの作成方法
JP3776108B2 (ja) 配線設計装置
JP2004265436A (ja) 配線設計装置
JP2008243230A (ja) 配線設計支援方法
JPH07192038A (ja) レイアウト中の回路のルート指示及び再区分用図形表示装置
JPH11259551A (ja) プリント基板部品配置・配線cad装置
JP3297611B2 (ja) 製造パネル設計システム
JPS63276177A (ja) パッケ−ジ基板端子割付方式
JP3141588B2 (ja) オングリッド自動配線方法
JPH087759B2 (ja) 部品の自動配置処理方式
JP2938910B2 (ja) 三次元配線方法
JP2593202B2 (ja) 多層プリント配線板自動設計装置の自動配線処理装置
JPH0728861A (ja) プリント基板配線の自動設計装置
JPH0645443A (ja) 階層化配線方法
JP3111970B2 (ja) 半導体集積回路の自動配線方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees