JPH11259551A

JPH11259551A - プリント基板部品配置・配線ｃａｄ装置

Info

Publication number: JPH11259551A
Application number: JP10062478A
Authority: JP
Inventors: Yukiji Murayama; 之二村山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-03-13
Filing date: 1998-03-13
Publication date: 1999-09-24

Abstract

(57)【要約】【課題】プリント基板などの実装設計用部品配置・配線
ＣＡＤ装置において、電気的特性が最適な部品配置・配
線を実現するためには、部品、信号線個々に条件と設定
時間が必要であり、その個数分の配置・配線と実行時間
を要する。【解決手段】設計情報記憶部１０にて使用部品、回路ブ
ロック名と構成部品名、配置優先順位などを記憶し、信
号情報記憶部５０は信号名と接続端子名、配線優先順
位、形態、配線長などを記憶し、設計情報記憶部１０の
条件にて単体部品または配線パターンを含めた回路ブロ
ック毎に自動または対話形式にて配置可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプリント基板等の実
装設計に用いられる部品配置・配線ＣＡＤ装置に係わ
る。

【０００２】

【従来の技術】プリント基板などの実装設計に用いられ
る部品配置・配線ＣＡＤにおいて、部品に優先順位等を
付加して部品個々に自動配置を行い、それらの部品の接
続端子に優先順位を付加して自動配線するものが多い。
その中でも特定のアルゴリズムを持ち、部品を主部品と
対策部品にクラス分けし、最適な配線経路上に配置・配
線するＣＡＤ装置（特開平８−１１０９１４号公報）が
ある。

【０００３】プリント基板などの実装設計とは、回路設
計により作成された回路図情報に基づき、使用部品の基
板上の配置位置を決定し、与えられた配線条件にしたが
って部品端子間の配線経路、形態を決定する設計作業で
ある。

【０００４】図２に示すように設計情報記憶部１０は、
回路図上の部品を主部品と対策部品とにクラス分けして
記憶している。また、信号情報記憶部５０は、高周波信
号等、基板上の特定信号の始点、終点となる部品の端子
名を記憶している。配線部７０は、特定信号の始点、終
点間を配線し、配置部６０は、配線経路上の対策部品を
配置する。このように特定信号の配線と、対策部品の配
置とを行った後に、配線部７０は残りの配線を行う。

【０００５】

【発明が解決しようとする課題】扱う信号が高周波数に
なるほど部品の配置位置や配線形態（形状、距離）が電
気的特性に影響を及ぼすことが顕著になる。

【０００６】特にＩＣ、ＬＳＩなどに付加するバイパス
コンデンサやノイズ対策部品などでは配置位置、部品間
隔および配線形態（形状、距離）によりＩＣ、ＬＳＩな
どの電気的特性が変化する。

【０００７】そこで、電気的特性を考慮して配置・配線
を行わなければならないが、従来技術では個々の部品、
信号線について個々に配置・配線を行うため、特定の部
品または特定の回路ブロックに対しての配置・配線を個
々の部品、信号線毎に検討しなければならない。

【０００８】シミュレーションや過去に配置・配線した
基板の性能より最適な配置・配線があらかじめ判明して
いるにも係わらず部品、信号線個々の与えられた条件に
基づいて配置・配線するため、その個数分の配置・配線
と配置・配線時間を要する。

【０００９】さらに、個々の部品、信号線に優先順位な
どの条件を設定することが必要となるため、個々の部
品、信号線に条件を付加する必要があり、その個数分の
設定時間を要する。

【００１０】例えば、バイパスコンデンサが必要なＩ
Ｃ、ＬＳＩ個々に対話形式で配置・配線する場合、Ｉ
Ｃ、ＬＳＩの部品数が多いほどバイパスコンデンサの個
数も多くなり、配置・配線に多大な時間を要する。さら
に、必要バイパスコンデンサ種類の指定が必要な場合に
は条件の設定にも多大な時間を要する。

【００１１】また、従来技術は対話形式で配置する場合
には触れられておらず、最適な配置・配線はＣＡＤ装置
オペレータの判断に委ねられ、ＣＡＤ装置オペレータは
電気的特性に影響を及ぼす配置・配線方法のノウハウが
必要となる。

【００１２】

【課題を解決するための手段】上記課題は、画面表示し
たプリント基板に部品を自動および対話形式にて配置
し、それらを自動および対話形式にて配線する配置・配
線ＣＡＤ装置において、回路図上の全ての使用部品とそ
れら部品の複数個の組み合せによる回路ブロック構成内
容と使用部品の配置・配線優先順位などの設計情報を記
憶する設計情報記憶手段と、各部品端子間の信号情報を
記憶する信号情報記憶手段と、接続配線パターン形状を
含めた単体部品情報の物理形状と複数個の部品の組み合
せによる回路ブロックの相対的な位置関係を含めた物理
形状を記憶する部品情報記憶手段と、接続配線パターン
を含めた部品と複数個の部品の組み合せによる回路ブロ
ックの相対的な位置関係を含めて一度に配置・配線する
配置・配線手段を備えることにより解決される。

【００１３】

【発明の実施の形態】以下、図面を参照して実施の形態
を説明する。図１は本発明に係わるプリント基板用部品
配置・配線ＣＡＤ装置の機能ブロック図である。

【００１４】図１に示すとおり、本プリント基板用配置
・配線ＣＡＤ装置は設計情報記憶部１０と、作業バッフ
ァ２０と、ディスプレイ３０と、ポインティングデバイ
ス４０と、信号情報記憶部５０と、配置部６０と、配線
部７０と、ＲＯＭ（読み出し専用メモリ）８０と、ＣＰ
Ｕ（中央演算処理装置）９０と、部品情報記憶部１００
により構成される。

【００１５】さらに、設計情報記憶部１０は単体部品設
計情報記憶部１１と回路ブロック設計情報記憶部１２を
持ち、配置部６０は単体部品配置部６１と回路ブロック
配置部６２を持ち、部品情報記憶部１００は単体部品記
憶部１０１と回路ブロック記憶部１０２を持つ。

【００１６】部品情報記憶部１００は部品形状に関する
情報を記憶しており、単体部品記憶部１０１は部品単体
（含むパッド）形状などを記憶し、回路ブロック記憶部
１０２は単体部品に対する配線パターン形状、相対位置
などと回路ブロックの配線パターン形状を含めた複数の
部品間の相対位置、向き、相対的な搭載面などを記憶し
ている。

【００１７】複数部品より構成される回路ブロックを具
体的に説明すると図３のような回路素子２０１〜２０７
により特定の機能をもつ部品群であり、プリント基板上
では図４に示すような部品３０２〜３０６とスルーホー
ル３０１、配線パターン３０７により表される。

【００１８】設計情報記憶部１０にて回路図上の使用単
体部品リストや回路ブロック名と部品および回路ブロッ
クの配置優先順位、基板上の部品配置、配線禁止領域、
プリント基板形状、プリント基板の層構成などの設計情
報を記憶し、単体部品設計情報記憶部１１は単体部品の
搭載する領域や搭載面などの単体部品に関する設計情報
を記憶しており、回路ブロック設計情報記憶部１２は回
路ブロック構成部品名のリストと回路ブロックの搭載す
る領域や搭載面などの回路ブロックに関する設計情報を
記憶している。配置を部品単体にするか、または回路ブ
ロックにするかは回路設計者が部品選択時に指示する。
もちろん、回路ブロック設計情報記憶部１２にて記憶さ
れた部品は単体部品設計情報記憶部１１には記憶されな
い。これらの記憶した情報を作業バッファ２０に記憶さ
せる。

【００１９】使用される部品はディスプレイ３０上に視
覚化し表示され、必要であればポインティングデバイス
４０によりコマンド選択、部品選択などが実行される。

【００２０】信号情報記憶部５０は信号名と接続端子名
を記憶しており、併せて配線する優先順位、形態（分岐
数、配線経路、スルーホール個数など）、線幅、配線長
なども記憶している。

【００２１】配置部６０は設計情報記憶部１０に記憶さ
れた配置優先順位、搭載面などの指示に従って部品単体
または回路ブロック単位に自動または対話形式にて配置
する。配置される部品単体または回路ブロックが重なら
ないよう配置する。このとき、回路ブロック単位の配置
では予め登録されている配線パターンも同時に配置・配
線される。配線部７０は配置された部品端子間を信号情
報記憶部５０に記憶された配線優先順位、形態、配線長
で自動または対話形式にて配線する。

【００２２】具体例にて配置６０、配線部７０を説明す
ると、図５に示すようにプリント基板４０１上に部品配
置禁止領域４０２を避けて配置優先順位、搭載面などの
設計情報に従い部品単体４０３〜４０６と回路ブロック
４０７が重ならないように配置する。このとき、回路ブ
ロック４０７内の予め登録されれていた配線パターン、
スルーホールも配置・配線される。その後、配線優先順
位、形態、配線長の条件に従い配線パターン４０８、４
０９を配線する。

【００２３】最適な配置形態、配線形態が複数ある場合
はそれら複数の形態を選択でき、回路ブロックにて配置
した場合、配置後は部品個々に配置した部品と同様に部
品、配線個々に再配置、再配線等の操作ができる。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
部品個数分の配置を検討する必要がなく、既に最適な相
対的位置が判明している優先すべき回路ブロック部品を
一度に配置可能であるため、配置・配線実行時間を短縮
でき、電気的特性が悪くなるような配置・配線を未然に
防ぐことが可能である。また、全ての部品個々に優先順
位などの条件を付加する必要がないため、条件などの設
定時間を短縮できる。これらは、異なった回路でも同じ
回路ブロックを使用している場合、特に有効である。

【００２５】さらに、ＣＡＤ装置オペレータに電気的特
性に影響する配置・配線形態のノウハウがなくても電気
的特性が最適になる配置・配線形態を実現できる。

【００２６】たとえば、ＩＣ、ＬＳＩなどのノイズ対策
部品と配置・配線パターンをパターンやスルーホールな
どを含めた形で記憶できるため、絶えずそのＩＣ、ＬＳ
Ｉなどを使用するときはノイズ部品がＩＣに対し固定し
た位置で実装でき、ＩＣ、ＬＳＩなどが最適な電気的特
性で使用可能となる。

【図面の簡単な説明】

【図１】本発明に係わるプリント基板用部品配置・配線
ＣＡＤ装置の機能ブロック図。

【図２】従来技術によるプリント基板用部品配置・配線
ＣＡＤ装置の機能ブロック図。

【図３】本発明の回路ブロック例の回路図。

【図４】本発明の回路ブロック例の実装イメージ図。

【図５】本発明のプリント基板上への配置・配線方法の
説明図。

【符号の説明】１０…設計情報記憶部、１１…単体部品
設計情報記憶部、１２…回路ブロック設計情報記憶部、
２０…作業バッファ、３０…ディスプレイ、
４０…ポインティングデバイス、５０…信号情報記憶
部、６０…配置部、６１…単体部品配置部、６２
…回路ブロック配置部、７０…配線部、８０…ＲＯ
Ｍ、９０…ＣＰＵ、１００…部品情報記憶部、１０
１…部品単体記憶部、１０２…回路ブロック記憶部、２
０１〜２０７…回路素子、３０１…スルーホール、３０
２〜３０６…部品、３０７…配線パターン、４０１
…プリント基板、４０２…部品配置禁止領域、４０３〜
４０６…部品、４０７…回路ブロック、４０８，４０９
…配線パターン。

Claims

【特許請求の範囲】

【請求項１】画面表示したプリント基板に部品を自動お
よび対話形式にて配置し、部品の端子間をあらかじめ与
えられた信号情報に基づいて、自動および対話形式にて
配線する配置・配線ＣＡＤ装置において、接続配線パタ
ーン形状を含めた部品情報の物理形状を記憶する部品情
報記憶手段と、回路図上の全ての使用部品リストとそれ
ら部品の配置優先順位と基板上の部品、配線搭載禁止領
域などの設計情報を記憶する設計情報記憶手段と、各部
品端子間の接続形態などの情報を記憶する信号情報記憶
手段と、あらかじめ与えられた設計情報と信号情報に従
い接続配線パターンを含めた部品を配置・配線する配置
・配線手段を備えることを特徴とするプリント基板部品
配置・配線ＣＡＤ装置。
【請求項２】接続配線パターン形状を含めた複数個の部
品の組み合せの回路ブロック物理形状を記憶する回路ブ
ロック記述部を有する請求項１記載の部品情報記憶手段
と、使用部品の複数個の組み合せの回路ブロック構成内
容を記憶する回路ブロック設計情報記憶部を有する請求
項１記載の設計情報記憶手段と、接続配線パターンを含
めた複数個の部品の組み合せの回路ブロックを配置する
回路ブロック配置部、配線部を有する請求項１記載の配
置手段を備えることを特徴とする請求項１記載のプリン
ト基板部品配置・配線ＣＡＤ装置。