JPH09198425A - 回路基板設計支援方法及びシステム - Google Patents

回路基板設計支援方法及びシステム

Info

Publication number
JPH09198425A
JPH09198425A JP8009484A JP948496A JPH09198425A JP H09198425 A JPH09198425 A JP H09198425A JP 8009484 A JP8009484 A JP 8009484A JP 948496 A JP948496 A JP 948496A JP H09198425 A JPH09198425 A JP H09198425A
Authority
JP
Japan
Prior art keywords
board
design
circuit board
printed circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8009484A
Other languages
English (en)
Other versions
JP3560714B2 (ja
Inventor
Shunji Kurata
俊司 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP00948496A priority Critical patent/JP3560714B2/ja
Publication of JPH09198425A publication Critical patent/JPH09198425A/ja
Application granted granted Critical
Publication of JP3560714B2 publication Critical patent/JP3560714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】できるだけ少ない設計工数にて小型化されたプ
リント基板を設計することのできる回路基板設計支援方
法及びシステムを提供することである。 【解決手段】製品の形状に基づいてその製品に搭載され
るプリント基板の面積を決定し、決定された面積のプリ
ント基板上に、設計された回路を構築する部品及び各部
品を接続する配線パターンを配置するためのルールを決
定し、その決定されたルールに従って上記面積のプリン
ト基板上の部品及び配線パターンのレイアウト設計を行
うようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント回路基板
の設計支援方法及びシステムに係り、詳しくは、電気製
品や電子機器に搭載されるプリント基板をできるだけコ
ンパクトに設計するための支援を行う回路基板設計支援
方法及びシステムに関する。
【0002】
【従来の技術】従来、電気製品や電子機器の製品製造を
行う際、該電気製品や電子機器に搭載されるプリント基
板の設計及び製造が、例えば、図3に示すような支援シ
ステムを用いて行なわれている。図3において、設計者
は、回路設計システム1(CAD:Computer Aided Des
ign)を用いて、製品(電気製品や電子機器)の機能を実
現するために必要な電気回路や電子回路の設計を行う。
そして、回路設計システム1は設計された回路を表す回
路図を出力する。部品管理システム2は、種々の電気部
品や電子部品の形状、価格、規格などの情報をまとめた
部品表のデータベースを有する。部品管理システム2で
は、設計された回路に必要な部品が当該データベースか
ら検索され、回路に使用される各部品の形状(面積など
を含む)、価格、規格が出力される。
【0003】その後、上記のように設計された回路及び
その回路で使用する部品の形状に基づいて製品に搭載す
べきプリント基板の面積を決定するプロセス3が行われ
る。このプロセス3では、設計された回路に基づいて部
品を接続する配線パターン幅や長さが、過去に設計され
た回路とそのプリント基板を収めたライブラリを参照し
たり、また経験的な手法により決定される。そして、上
記のように決定された部品の占有面積、配線パターンの
占有面積、それらの占有率などからプリント基板の面積
が演算される。その後、演算されたプリント基板の面積
の小型化を図るべく、回路設計システム1での設計回路
の変更、部品管理システム2にて決定された搭載部品の
変更(カスタムICなどの使用の検討)、あるいは、配
線パターン幅の縮小化などが過去のデータ、経験などに
基づいて試行錯誤的に行われる。
【0004】上記のように、プロセス3での小型化の検
討の結果決定されたプリント基板の面積が、機構設計シ
ステム4(CAD)に提供される。この機構設計システ
ム4は、製品の外形形状及び内部に搭載すべき部材の形
状及び配置などを設計する。その際、製品の形状に基づ
いて提供された面積となるプリント基板の形状及び製品
内での配置が決定される。このように形状の決定された
プリント基板の情報が基板レイアウト設計システム5
(CAD)に提供される。基板レイアウト設計システム
5は、回路設計システム1及び部品管理システム2から
の回路図及び部品に基づいて、機構設計システム4にて
決定されたプリント基板上の部品及び配線パターンのレ
イアウト設計を行う。
【0005】このようにレイアウト設計のなされたプリ
ント基板の情報(CADデータ)は、基板製造システム
6(CAM:Computre Aided Manufacturing) に提供さ
れる。基板製造システム6は、提供されたプリント基板
情報(CADデータ)からプリント基板アッセンブリ
(部品搭載)の製造工程、検査工程などの設計が行われ
る。そして、基板製造システム6にて設計された工程に
従ってプリント基板アッセンブリが製造、検査される。
更に、製品の製造工程にて、当該プリント基板アッセン
ブリが製品内に搭載される。
【0006】
【発明が解決しようとする課題】上記のような従来の支
援システムでは、基板の面積を小型化するために試行錯
誤的に回路構成、部品の大きさ、配線パターンの幅及び
長さなどを検討しなければならず、そのプリント基板の
設計工数が多くなる。
【0007】そこで、本発明の目的は、できるだけ少な
い設計工数にて小型化されたプリント基板を設計するこ
とのできる回路基板設計支援方法及びシステムを提供す
ることである。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る方法は、請求項1に記載されるよう
に、製品の形状に基づいてその製品に搭載されるプリン
ト基板の面積を決定し、決定された面積のプリント基板
上に、設計された回路を構築する部品及び各部品を接続
する配線パターンを配置するためのルールを決定し、そ
の決定されたルールに従って上記面積のプリント基板上
の部品及び配線パターンのレイアウト設計を行うように
した。
【0009】また、本発明に係るシステムは、請求項2
に記載されるように、製品の形状に基づいてその製品に
搭載されるプリント基板の面積及び形状を決定する機構
設計システムと、機構設計システムにて決定された面積
のプリント基板上に、設計された回路を構築するための
部品及び各部品を接続する配線パターンを配置するため
のルールを決定する基板設計ルール決定システムと、該
決定されたルールに従って、形状の決定されたプリント
基板上に部品及び配線パターンのレイアウト設計を行う
ための基板レイアウト設計システムとを有するようにし
た。
【0010】上記のような、回路基板設計支援方法及び
システムでは、まず最初に、製品に必要な電気回路や電
子回路とは独立して、その回路を搭載すべき製品の形状
に基づいてプリント基板の面積がその製品にとって最適
(小型化されたもの)なものに決定される。その決定さ
れた面積のプリント基板に当該回路を構築する部品を搭
載できるようにするための該部品及び配線パターンの配
置に関するルールが決定される。そして、そのルールに
従って部品及び配線パターンのレイアウト設計が行なわ
れる。
【0011】上記部品及びプリント基板上の部品及び配
線パターンの配置に関するルールは、配線パターンのサ
イズ、配線パターンの間隔、各部品ピン間の配線本数、
部品の搭載条件(片面か、両面か)、平均部品面積など
を含み得る。特に、プリント基板上の部品及び配線パタ
ーンの配置に関するルールを提供する支援システムを実
現するという観点から、本発明は、請求項3に記載され
るように、予め定めたプリント基板の面積と、予め設計
された回路の構成と、該回路を構築する部品とに関する
情報を入力し、該情報に基づいて、少なくとも各部品を
接続する配線パターンのサイズと、各部品及び配線パタ
ーンの配置条件をルールとして決定する手段を有し、プ
リント基板上での部品及び配線パターンのレイアウトを
設計するための基板レイアウト設計システムに上記決定
されたルールを提供するようにした。
【0012】このような、支援システムでは、提供され
た面積のプリント基板上に、設計された回路を構築する
部品及びそれらを接続する配線パターンを、理論的に最
適に配置できるようなルールを決定することができる。
【0013】
【発明の実施の形態】以下、本発明の実施の一形態を図
面に基づいて説明する。図2は、本発明の実施の一形態
に係る支援システムの構成を示すブロック図である。図
2において、機構設計システム10(CAD)は、製品
の機構設計を支援するシステムであり、製品に搭載すべ
きプリント基板に関して、その面積及び形状を決定す
る。このプリント基板の面積及び形状は、製造すべき製
品にとって最適なものに設計される。回路設計システム
20(CAD)は、製品の機能を実現するための電気回
路や電子回路の設計を支援するシステムであり、オペレ
ータの操作に基づいて設計された回路図が出力される。
また、この回路設計システム20は、設計された回路を
機能毎のブロックに分割して得られる回路ブロックを特
定する情報と、回路内に配置される部品シンボルと実際
の部品との関係を示す割付情報とを出力する。この回路
ブロックを特定する情報と共に、その回路ブロックの
数、各ブロック内の部品数、各ブロック内の配線ライン
数(ネット数)、各ブロック外の配線ライン数(ネット
数)、各ブロック内の部品配置条件(A面X%,B面Y
%)、各ブロック内の配線パターンの基板占有率、特定
の配線ライン(ネット)の配置条件が回路設計システム
20によって決定される。部品管理システム30は、種
々の電気、電子部品の形状(大きさを含む)、規格、単
価をまとめた部品表のデータベースを有し、このデータ
ベース内の情報を管理している。
【0014】基板設計ルール決定システム40は、機構
設計システム10にて決定されたプリント基板の面積及
び形状と、回路設計システム20にて設計された回路に
関する上記情報を入力する。そして、基板設計ルール決
定システム40は、設計された回路の部品シンボルと実
際の部品との関係を示す割付情報に基づいて、当該回路
を構築するための部品に関する情報(部品の面積、形
状、規格、単価)を部品管理システム30に要求し、そ
の情報の提供を部品管理システム30から受ける。そし
て、上記のように提供された、プリント基板の面積及び
形状、設計された回路に関する情報及び該回路を構築す
るための部品に関する情報に基づいて、該プリント基板
に部品及び各部品を接続する配線パターンの配置に関す
るルール(以下、基板設計ルールというR)を決定す
る。
【0015】基板設計ルール決定システム40の詳細な
構成と、機構設計システム10、回路設計システム20
及び部品管理システム30と当該基板設計ルール決定シ
ステム40との関係が図1に示される。図1において、
機構設計システム10及び回路設計システム20は、オ
ペレータから提供されるコンパクト化の戦略情報(搭載
部品の種別、部品をプリント基板に搭載するための技
術、プリント基板内で許容される基板の層数)に基づい
て、プリント基板の設計及び回路の設計を行なう。そし
て、その設計の結果データとして上述したような情報が
基板設計ルール決定システムに提供される。
【0016】基板設計ルール決定システム40は、基板
ブロック配置制御部41、基板設計ルール演算処理部4
2、製造可否判定処理部43、製造技術改善情報出力部
44及び基板設計ルール情報出力部45を有している。
基板ブロック配置制御部41は、機構設計システム10
からの基板面積、形状及び回路設計システム20からの
各回路ブロックに関する情報に基づいて実際に基板上に
構成される回路ブロックの概略的配置を決定する。ま
た、各ブロックの面積が演算されると共に、この各ブロ
ックの配置によりブロック外の配線パターンの基板占有
率が演算される。そして、回路設計システム20から提
供された上記回路ブロックに関する情報と共に、上記回
路ブロックの概略的配置、各ブロックの面積及びブロッ
ク外の配線パターンの基板占有率が基板ブロック配置制
御部41から基板設計ルール演算処理部42に提供され
る。
【0017】基板設計ルール演算処理部42は、基板ブ
ロック配置制御部41から提供される情報、部品管理シ
ステム30からの搭載部品に関する情報及びコンパクト
化の戦略情報に基づいて各ブロック内の配置部品と配線
条件を決定する。即ち、各ブロックの面積、部品数、部
品配置条件(A面X%、B面Y%)、コンパクト化の戦
略情報(搭載部品の種別、部品搭載の技術、許容される
基板の層数)、配線パターンの基板占有率等に基づいて
各ブロックの平均部品面積が決定されると共に、配線パ
ターンの配線層数条件毎(1層の場合、2層の場合、4
層の場合、6層の場合、許容される基板の最大層数等)
に配線パターン幅、パターンのクリアランス値及び部品
ピン間の配線ライン数が決定される。そして、基板設計
ルール演算処理部42は、これら決定された情報を設計
ルールの理論値として出力する。
【0018】製造可否判定処理部43は、上記のように
設計ルールの理論値として決定された各条件が基板設計
ルール演算処理部42から提供されると共に、部品管理
システム30から搭載部品に関する情報が提供される。
そして、現在の製造技術(コンパクト化の戦略)をもっ
てして許容される製造コストの範囲内で、上記決定され
た設計ルールに従って回路部品及び配線パターンが配置
されたプリント基板を製造することが可能か否が製造可
否判定処理部43にて判定される。もし、そのようなプ
リント基板の製造は不可能であると判定されると、その
旨及び製造技術の改善項目(単位部品当たりの面積の改
善、割付条件の改善、配線パターンの線幅の改善、部品
ピン間配線ライン数の改善)が製造技術改善情報出力部
44に提供される。
【0019】製造技術改善情報出力部44は、製造可否
判定処理部43からの製造技術の改善項目に基づいて対
応するコンパクト化戦略の改善項目を出力する。そし
て、この改善項目がコンパクト化の戦略情報にフィード
バックされる。一方、製造可否判定処理部43が提供さ
れる設計ルールにて基板の製造が可能であると判定する
と、基板設計ルール情報出力部45は、その判定結果を
受けて、上述のようにして決定した各種条件、具体的に
は、各配線パターンの配線層数別に次のような条件が基
板設計ルールとして出力される。即ち、回路ブロック位
置、平均部品面積、部品搭載条件(片面(A面)、両面
(A/B面))、部品搭載技術、配線パターンの線幅、
各配線ラインのクリアランス値、部品ピン間の配線ライ
ン数が基板設計ルールとして出力される。
【0020】また、基板設計ルール演算処理部42は、
部品管理システム30から提供される各部品の単価に基
づいて基板の製造コストを演算すると共に、コンパクト
化の戦略情報に基づいて部品の搭載コストを演算したお
り、上記のように製造が可能であると判定された場合に
は、これら製造コスト及び部品の搭載コストに関する情
報も基板設計ルール情報出力部45から出力される。
【0021】基板設計ルール情報出力部45から出力さ
れた基板設計ルールは、基板レイアウト設計システム5
0に提供される。基板レイアウト設計システム50で
は、上記のようにして基板設計ルール決定システム40
から提供される基板設計ルールを初期条件としてプリン
ト基板上の各部品及び配線パターンのレイアウト設計が
行なわれる。以後、図2に示すように、従来の支援シス
テムと同様に、レイアウト設計の結果(CADデータ)
が基板製造システム60(CAM)に提供される。そし
て、基板製造システム60にて設計された製造工程、検
査工程に従って、設計されたプリント基板アッセンブリ
が製造される。
【0022】上述した本発明の実施の形態によれば、決
められた面積のプリント基板上に、別に設計された回路
を構築するための部品及び配線パターンを配置するため
の理論的な条件(ルール)が各配線パターンの配線層数
別に得られる。そして、その理論的なルールを基に効率
的に製品に最適なサイズのプリント基板アッセンブリを
設計することが可能となる。
【0023】
【発明の効果】以上説明してきたように、各請求項記載
の発明によれば、製品の形状に基づいて決定された面積
のプリント基板に、設計された回路を構築するための部
品及び配線パターンを配置するためのルールを決定する
ようにしたため、そのルールに従ってプリント基板上の
レイアウト設計を行なうことにより、試行錯誤的な作業
が減り、容易に製品にとって最適なプリント基板アッセ
ンブリを設計することが可能となる。
【図面の簡単な説明】
【図1】基板設計ルール決定システムの詳細な構成を示
すブロック図である。
【図2】本発明の実施の一形態に係る設計支援システム
を示すブロック図である。
【図3】従来の設計支援システムの一例を示すブロック
図である。
【符号の説明】
10 機構設計システム 20 回路設計システム 30 部品管理システム 40 基板設計ルール決定システム 41 基板ブロック配置制御部 42 基板設計ルール演算処理部 43 製造可否判定処理部 44 製造技術改善情報出力部 45 基板設計ルール情報出力部 50 基板レイアウト設計システム 60 基板製造システム

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】製品の形状に基づいてその製品に搭載され
    るプリント基板の面積を決定し、 決定された面積のプリント基板上に、設計された回路を
    構築する部品及び各部品を接続する配線パターンを配置
    するためのルールを決定し、 その決定されたルールに従って上記面積のプリント基板
    上の部品及び配線パターンのレイアウト設計を行うよう
    にした回路基板設計支援方法。
  2. 【請求項2】製品の形状に基づいてその製品に搭載され
    るプリント基板の面積及び形状を決定する機構設計シス
    テムと、 機構設計システムにて決定された面積のプリント基板上
    に、設計された回路を構築するための部品及び各部品を
    接続する配線パターンを配置するためのルールを決定す
    る基板設計ルール決定システムと、 該決定されたルールに従って、形状の決定されたプリン
    ト基板上に部品及び配線パターンのレイアウト設計を行
    うための基板レイアウト設計システムとを有する回路基
    板設計支援システム。
  3. 【請求項3】予め定めたプリント基板の面積と、予め設
    計された回路の構成と、該回路を構築する部品とに関す
    る情報を入力し、該情報に基づいて、少なくとも各部品
    を接続する配線パターンのサイズと、各部品及び配線パ
    ターンの配置条件をルールとして決定する手段を有し、
    プリント基板上での部品及び配線パターンのレイアウト
    を設計するための基板レイアウト設計システムに上記決
    定されたルールを提供するようにした回路基板設計支援
    システム。
JP00948496A 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム Expired - Fee Related JP3560714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00948496A JP3560714B2 (ja) 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00948496A JP3560714B2 (ja) 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム

Publications (2)

Publication Number Publication Date
JPH09198425A true JPH09198425A (ja) 1997-07-31
JP3560714B2 JP3560714B2 (ja) 2004-09-02

Family

ID=11721522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00948496A Expired - Fee Related JP3560714B2 (ja) 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム

Country Status (1)

Country Link
JP (1) JP3560714B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169839A (ja) * 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd 回路基板の実装コスト評価方法及びその装置
CN114266218A (zh) * 2021-12-24 2022-04-01 麦田能源有限公司 一种pcb布局布线方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169839A (ja) * 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd 回路基板の実装コスト評価方法及びその装置
CN114266218A (zh) * 2021-12-24 2022-04-01 麦田能源有限公司 一种pcb布局布线方法及装置
CN114266218B (zh) * 2021-12-24 2023-02-14 麦田能源有限公司 一种pcb布局布线方法及装置

Also Published As

Publication number Publication date
JP3560714B2 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
JPH04211154A (ja) 半導体集積回路のレイアウト方法
WO2002069207A1 (fr) Procede et systeme de conception d'une implantation de circuit
JPH08137927A (ja) 部品配置配線表示方法
WO2008047644A1 (fr) Procédé de traitement d'informations électriques pour un système de conception assistée par ordinateur, dispositif issu de celui-ci, programme et support de stockage lisible par ordinateur
JPH09198425A (ja) 回路基板設計支援方法及びシステム
JP3647686B2 (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
JP3824203B2 (ja) 電気電子回路の結線図作成装置
JP3027962B2 (ja) 配線収容性評価方法および配線収容性評価システム
JP3662722B2 (ja) プリント配線基板設計開発支援方法
JP3076460B2 (ja) 自動配置優先順位決定方法及び装置
JP2003091566A (ja) 配置配線構想設計装置
US20040205685A1 (en) Routing method using a CAD tool
JP2009110094A (ja) プリント配線板の回路設計システム及び回路設計方法
JPH11259551A (ja) プリント基板部品配置・配線cad装置
JPH07182405A (ja) クロストークの解析方法
JP2703061B2 (ja) 半導体集積回路の自動設計方法
JPH10283378A (ja) 部品自動配置方法
JP2000187680A (ja) プリント回路板設計システム及びそれを用いたプリント回路板設計方法
JPH08288395A (ja) 配置処理方法及び配置処理装置
JP2000181947A (ja) 多層プリント配線基板の回路設計方法
JPH11184908A (ja) データベースを用いたプリント基板設計方法
JP2006039909A (ja) 電気配線板設計支援装置及びデザインルールチェック装置
JP2004234309A (ja) プリント基板評価支援システム
JPH01223572A (ja) 配線方向表示処理装置
JPH11163150A (ja) レイアウト方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees