JP3560714B2 - 回路基板設計支援方法及びシステム - Google Patents

回路基板設計支援方法及びシステム Download PDF

Info

Publication number
JP3560714B2
JP3560714B2 JP00948496A JP948496A JP3560714B2 JP 3560714 B2 JP3560714 B2 JP 3560714B2 JP 00948496 A JP00948496 A JP 00948496A JP 948496 A JP948496 A JP 948496A JP 3560714 B2 JP3560714 B2 JP 3560714B2
Authority
JP
Japan
Prior art keywords
rule
circuit board
determined
theoretical value
manufacturing cost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00948496A
Other languages
English (en)
Other versions
JPH09198425A (ja
Inventor
俊司 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP00948496A priority Critical patent/JP3560714B2/ja
Publication of JPH09198425A publication Critical patent/JPH09198425A/ja
Application granted granted Critical
Publication of JP3560714B2 publication Critical patent/JP3560714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、プリント回路基板の設計支援方法及びシステムに係り、詳しくは、電気製品や電子機器に搭載されるプリント基板をできるだけコンパクトに設計するための支援を行う回路基板設計支援方法及びシステムに関する。
【0002】
【従来の技術】
従来、電気製品や電子機器の製品製造を行う際、該電気製品や電子機器に搭載されるプリント基板の設計及び製造が、例えば、図3に示すような支援システムを用いて行なわれている。図3において、設計者は、回路設計システム1(CAD:Computer Aided Design)を用いて、製品(電気製品や電子機器)の機能を実現するために必要な電気回路や電子回路の設計を行う。そして、回路設計システム1は設計された回路を表す回路図を出力する。部品管理システム2は、種々の電気部品や電子部品の形状、価格、規格などの情報をまとめた部品表のデータベースを有する。部品管理システム2では、設計された回路に必要な部品が当該データベースから検索され、回路に使用される各部品の形状(面積などを含む)、価格、規格が出力される。
【0003】
その後、上記のように設計された回路及びその回路で使用する部品の形状に基づいて製品に搭載すべきプリント基板の面積を決定するプロセス3が行われる。このプロセス3では、設計された回路に基づいて部品を接続する配線パターン幅や長さが、過去に設計された回路とそのプリント基板を収めたライブラリを参照したり、また経験的な手法により決定される。そして、上記のように決定された部品の占有面積、配線パターンの占有面積、それらの占有率などからプリント基板の面積が演算される。その後、演算されたプリント基板の面積の小型化を図るべく、回路設計システム1での設計回路の変更、部品管理システム2にて決定された搭載部品の変更(カスタムICなどの使用の検討)、あるいは、配線パターン幅の縮小化などが過去のデータ、経験などに基づいて試行錯誤的に行われる。
【0004】
上記のように、プロセス3での小型化の検討の結果決定されたプリント基板の面積が、機構設計システム4(CAD)に提供される。この機構設計システム4は、製品の外形形状及び内部に搭載すべき部材の形状及び配置などを設計する。その際、製品の形状に基づいて提供された面積となるプリント基板の形状及び製品内での配置が決定される。このように形状の決定されたプリント基板の情報が基板レイアウト設計システム5(CAD)に提供される。基板レイアウト設計システム5は、回路設計システム1及び部品管理システム2からの回路図及び部品に基づいて、機構設計システム4にて決定されたプリント基板上の部品及び配線パターンのレイアウト設計を行う。
【0005】
このようにレイアウト設計のなされたプリント基板の情報(CADデータ)は、基板製造システム6(CAM:Computre Aided Manufacturing) に提供される。基板製造システム6は、提供されたプリント基板情報(CADデータ)からプリント基板アッセンブリ(部品搭載)の製造工程、検査工程などの設計が行われる。そして、基板製造システム6にて設計された工程に従ってプリント基板アッセンブリが製造、検査される。更に、製品の製造工程にて、当該プリント基板アッセンブリが製品内に搭載される。
【0006】
【発明が解決しようとする課題】
上記のような従来の支援システムでは、基板の面積を小型化するために試行錯誤的に回路構成、部品の大きさ、配線パターンの幅及び長さなどを検討しなければならず、そのプリント基板の設計工数が多くなる。
【0007】
そこで、本発明の目的は、できるだけ少ない設計工数にて小型化されたプリント基板を設計することのできる回路基板設計支援方法及びシステムを提供することである。
【0008】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る方法は、請求項1に記載されるように、コンピュータを用いた回路基板設計支援システムにおける回路基板設計支援方法であって、前記回路基板設計支援システムが、製品の形状に基づいてその製品に搭載されるプリント基板の面積を決定する段階と、前記回路基板設計支援システムが、決定された面積のプリント基板上に、設計された回路を構築する部品及び各部品を接続する配線パターンを配置するためのルールの理論値を決定する段階と、前記回路基板設計支援システムが、予め定めた基準となる製造コストの有効範囲内にその決定されたルールの理論値から求められた製造コストが属するか否かを判定し、ルールの理論値から求められた製造コストが前記有効範囲に属さないと判定すると、前記有効範囲内に属さないルールの理論値を前記段階にフィードバックする段階と、前記回路基板設計支援システムが、前記決定されたルールの理論値から求められた製造コストが予め定めた基準となる製造コストの有効範囲内に属すると判定すると、その決定されたルールの理論値に従って上記面積のプリント基板上の部品及び配線パターンのレイアウト設計を行う段階とを有し、前記ルールの理論値は、回路ブロックの平均部品面積,配線パターン幅,配線パターンのクリアランス値及び部品ピン間の配線ライン数を有して成るようにした。
【0009】
また、本発明に係るシステムは、請求項2に記載されるように、製品の形状に基づいてその製品に搭載されるプリント基板の面積及び形状を決定する機構設計システムと、機構設計システムにて決定された面積のプリント基板上に、設計された回路を構築するための部品及び各部品を接続する配線パターンを配置するためのルールの理論値を決定する基板設計ルール決定システムと、該決定されたルールの理論値に従って、形状の決定されたプリント基板上に部品及び配線パターンのレイアウト設計を行うための基板レイアウト設計システムとを有し、前記基板設計ルール決定システムは、予め定めた基準となる製造コストの有効範囲内にその決定されたルールの理論値から求められた製造コストが属するか否かを判定し、ルールの理論値から求められた製造コストが前記有効範囲に属さないと判定すると、有効範囲内に属さないルールの理論値を前記プリント基板の面積及び形状を決定するための情報および前記ルールの理論値を決定するための情報にフィードバックする一方、前記回路基板設計支援システムが、前記決定されたルールの理論値から求められた製造コストが予め定めた基準となる製造コストの有効範囲内に属すると判定すると、前記ルールの理論値を前記基板レイアウト設計システムに出力するようにし、前記ルールの理論値は、回路ブロックの平均部品面積,配線パターン幅,配線パターンのクリアランス値及び部品ピン間の配線ライン数を有して成るようにした。
【0010】
上記のような、回路基板設計支援方法及びシステムでは、まず最初に、製品に必要な電気回路や電子回路とは独立して、その回路を搭載すべき製品の形状に基づいてプリント基板の面積がその製品にとって最適(小型化されたもの)なものに決定される。その決定された面積のプリント基板に当該回路を構築する部品を搭載できるようにするための該部品及び配線パターンの配置に関するルールが決定される。そして、そのルールに従って部品及び配線パターンのレイアウト設計が行なわれる。
【0011】
上記部品及びプリント基板上の部品及び配線パターンの配置に関するルールは、配線パターンのサイズ、配線パターンの間隔、各部品ピン間の配線本数、部品の搭載条件(片面か、両面か)、平均部品面積などを含み得る。
特に、プリント基板上の部品及び配線パターンの配置に関するルールを提供する支援システムを実現するという観点から、本発明は、請求項3に記載されるように、予め定めたプリント基板の面積と、予め設計された回路の構成と、該回路を構築する部品とに関する情報が入力されると、該情報に基づいて、少なくとも各部品を接続する配線パターンのサイズと、各部品及び配線パターンの配置条件をルールの理論値として決定し、予め定めた基準となる製造コストの有効範囲内にその決定されたルールの理論値から求められた製造コストが属するか否かを判定し、ルールの理論値から求められた製造コストが前記有効範囲に属さないと判定すると、有効範囲内に属さないルールの理論値をフィードバックする一方、前記決定されたルールの理論値から求められた製造コストが予め定めた基準となる製造コストの有効範囲内に属すると判定すると、プリント基板上での部品及び配線パターンのレイアウトを設計するための基板レイアウト設計システムに上記決定されたルールの理論値を提供する基板設計ルール決定手段を有し、前記ルールの理論値は、回路ブロックの平均部品面積,配線パターン幅,配線パターンのクリアランス値及び部品ピン間の配線ライン数を有して成るようにした。
【0012】
このような、支援システムでは、提供された面積のプリント基板上に、設計された回路を構築する部品及びそれらを接続する配線パターンを、理論的に最適に配置できるようなルールを決定することができる。
【0013】
【発明の実施の形態】
以下、本発明の実施の一形態を図面に基づいて説明する。
図2は、本発明の実施の一形態に係る支援システムの構成を示すブロック図である。図2において、機構設計システム10(CAD)は、製品の機構設計を支援するシステムであり、製品に搭載すべきプリント基板に関して、その面積及び形状を決定する。このプリント基板の面積及び形状は、製造すべき製品にとって最適なものに設計される。回路設計システム20(CAD)は、製品の機能を実現するための電気回路や電子回路の設計を支援するシステムであり、オペレータの操作に基づいて設計された回路図が出力される。また、この回路設計システム20は、設計された回路を機能毎のブロックに分割して得られる回路ブロックを特定する情報と、回路内に配置される部品シンボルと実際の部品との関係を示す割付情報とを出力する。この回路ブロックを特定する情報と共に、その回路ブロックの数、各ブロック内の部品数、各ブロック内の配線ライン数(ネット数)、各ブロック外の配線ライン数(ネット数)、各ブロック内の部品配置条件(A面X%,B面Y%)、各ブロック内の配線パターンの基板占有率、特定の配線ライン(ネット)の配置条件が回路設計システム20によって決定される。部品管理システム30は、種々の電気、電子部品の形状(大きさを含む)、規格、単価をまとめた部品表のデータベースを有し、このデータベース内の情報を管理している。
【0014】
基板設計ルール決定システム40は、機構設計システム10にて決定されたプリント基板の面積及び形状と、回路設計システム20にて設計された回路に関する上記情報を入力する。そして、基板設計ルール決定システム40は、設計された回路の部品シンボルと実際の部品との関係を示す割付情報に基づいて、当該回路を構築するための部品に関する情報(部品の面積、形状、規格、単価)を部品管理システム30に要求し、その情報の提供を部品管理システム30から受ける。そして、上記のように提供された、プリント基板の面積及び形状、設計された回路に関する情報及び該回路を構築するための部品に関する情報に基づいて、該プリント基板に部品及び各部品を接続する配線パターンの配置に関するルール(以下、基板設計ルールというR)を決定する。
【0015】
基板設計ルール決定システム40の詳細な構成と、機構設計システム10、回路設計システム20及び部品管理システム30と当該基板設計ルール決定システム40との関係が図1に示される。
図1において、機構設計システム10及び回路設計システム20は、オペレータから提供されるコンパクト化の戦略情報(搭載部品の種別、部品をプリント基板に搭載するための技術、プリント基板内で許容される基板の層数)に基づいて、プリント基板の設計及び回路の設計を行なう。そして、その設計の結果データとして上述したような情報が基板設計ルール決定システムに提供される。
【0016】
基板設計ルール決定システム40は、基板ブロック配置制御部41、基板設計ルール演算処理部42、製造可否判定処理部43、製造技術改善情報出力部44及び基板設計ルール情報出力部45を有している。基板ブロック配置制御部41は、機構設計システム10からの基板面積、形状及び回路設計システム20からの各回路ブロックに関する情報に基づいて実際に基板上に構成される回路ブロックの概略的配置を決定する。また、各ブロックの面積が演算されると共に、この各ブロックの配置によりブロック外の配線パターンの基板占有率が演算される。そして、回路設計システム20から提供された上記回路ブロックに関する情報と共に、上記回路ブロックの概略的配置、各ブロックの面積及びブロック外の配線パターンの基板占有率が基板ブロック配置制御部41から基板設計ルール演算処理部42に提供される。
【0017】
基板設計ルール演算処理部42は、基板ブロック配置制御部41から提供される情報、部品管理システム30からの搭載部品に関する情報及びコンパクト化の戦略情報に基づいて各ブロック内の配置部品と配線条件を決定する。即ち、各ブロックの面積、部品数、部品配置条件(A面X%、B面Y%)、コンパクト化の戦略情報(搭載部品の種別、部品搭載の技術、許容される基板の層数)、配線パターンの基板占有率等に基づいて各ブロックの平均部品面積が決定されると共に、配線パターンの配線層数条件毎(1層の場合、2層の場合、4層の場合、6層の場合、許容される基板の最大層数等)に配線パターン幅、パターンのクリアランス値及び部品ピン間の配線ライン数が決定される。そして、基板設計ルール演算処理部42は、これら決定された情報を設計ルールの理論値として出力する。
【0018】
製造可否判定処理部43は、上記のように設計ルールの理論値として決定された各条件が基板設計ルール演算処理部42から提供されると共に、部品管理システム30から搭載部品に関する情報が提供される。そして、現在の製造技術(コンパクト化の戦略)をもってして許容される製造コストの範囲内で、上記決定された設計ルールに従って回路部品及び配線パターンが配置されたプリント基板を製造することが可能か否が製造可否判定処理部43にて判定される。もし、そのようなプリント基板の製造は不可能であると判定されると、その旨及び製造技術の改善項目(単位部品当たりの面積の改善、割付条件の改善、配線パターンの線幅の改善、部品ピン間配線ライン数の改善)が製造技術改善情報出力部44に提供される。
【0019】
製造技術改善情報出力部44は、製造可否判定処理部43からの製造技術の改善項目に基づいて対応するコンパクト化戦略の改善項目を出力する。そして、この改善項目がコンパクト化の戦略情報にフィードバックされる。
一方、製造可否判定処理部43が提供される設計ルールにて基板の製造が可能であると判定すると、基板設計ルール情報出力部45は、その判定結果を受けて、上述のようにして決定した各種条件、具体的には、各配線パターンの配線層数別に次のような条件が基板設計ルールとして出力される。即ち、回路ブロック位置、平均部品面積、部品搭載条件(片面(A面)、両面(A/B面))、部品搭載技術、配線パターンの線幅、各配線ラインのクリアランス値、部品ピン間の配線ライン数が基板設計ルールとして出力される。
【0020】
また、基板設計ルール演算処理部42は、部品管理システム30から提供される各部品の単価に基づいて基板の製造コストを演算すると共に、コンパクト化の戦略情報に基づいて部品の搭載コストを演算したおり、上記のように製造が可能であると判定された場合には、これら製造コスト及び部品の搭載コストに関する情報も基板設計ルール情報出力部45から出力される。
【0021】
基板設計ルール情報出力部45から出力された基板設計ルールは、基板レイアウト設計システム50に提供される。基板レイアウト設計システム50では、上記のようにして基板設計ルール決定システム40から提供される基板設計ルールを初期条件としてプリント基板上の各部品及び配線パターンのレイアウト設計が行なわれる。以後、図2に示すように、従来の支援システムと同様に、レイアウト設計の結果(CADデータ)が基板製造システム60(CAM)に提供される。そして、基板製造システム60にて設計された製造工程、検査工程に従って、設計されたプリント基板アッセンブリが製造される。
【0022】
上述した本発明の実施の形態によれば、決められた面積のプリント基板上に、別に設計された回路を構築するための部品及び配線パターンを配置するための理論的な条件(ルール)が各配線パターンの配線層数別に得られる。そして、その理論的なルールを基に効率的に製品に最適なサイズのプリント基板アッセンブリを設計することが可能となる。
【0023】
【発明の効果】
以上説明してきたように、各請求項記載の発明によれば、製品の形状に基づいて決定された面積のプリント基板に、設計された回路を構築するための部品及び配線パターンを配置するためのルールを決定するようにしたため、そのルールに従ってプリント基板上のレイアウト設計を行なうことにより、試行錯誤的な作業が減り、容易に製品にとって最適なプリント基板アッセンブリを設計することが可能となる。
【図面の簡単な説明】
【図1】基板設計ルール決定システムの詳細な構成を示すブロック図である。
【図2】本発明の実施の一形態に係る設計支援システムを示すブロック図である。
【図3】従来の設計支援システムの一例を示すブロック図である。
【符号の説明】
10 機構設計システム
20 回路設計システム
30 部品管理システム
40 基板設計ルール決定システム
41 基板ブロック配置制御部
42 基板設計ルール演算処理部
43 製造可否判定処理部
44 製造技術改善情報出力部
45 基板設計ルール情報出力部
50 基板レイアウト設計システム
60 基板製造システム

Claims (3)

  1. コンピュータを用いた回路基板設計支援システムにおける回路基板設計支援方法であって、
    前記回路基板設計支援システムが、製品の形状に基づいてその製品に搭載されるプリント基板の面積を決定する段階と、
    前記回路基板設計支援システムが、決定された面積のプリント基板上に、設計された回路を構築する部品及び各部品を接続する配線パターンを配置するためのルールの理論値を決定する段階と、
    前記回路基板設計支援システムが、予め定めた基準となる製造コストの有効範囲内にその決定されたルールの理論値から求められた製造コストが属するか否かを判定し、ルールの理論値から求められた製造コストが前記有効範囲に属さないと判定すると、前記有効範囲内に属さないルールの理論値を前記段階にフィードバックする段階と、
    前記回路基板設計支援システムが、前記決定されたルールの理論値から求められた製造コストが予め定めた基準となる製造コストの有効範囲内に属すると判定すると、その決定されたルールの理論値に従って上記面積のプリント基板上の部品及び配線パターンのレイアウト設計を行う段階とを有し、
    前記ルールの理論値は、回路ブロックの平均部品面積,配線パターン幅,配線パターンのクリアランス値及び部品ピン間の配線ライン数を有して成るようにした回路基板設計支援方法。
  2. 製品の形状に基づいてその製品に搭載されるプリント基板の面積及び形状を決定する機構設計システムと、
    機構設計システムにて決定された面積のプリント基板上に、設計された回路を構築するための部品及び各部品を接続する配線パターンを配置するためのルールの理論値を決定する基板設計ルール決定システムと、
    該決定されたルールの理論値に従って、形状の決定されたプリント基板上に部品及び配線パターンのレイアウト設計を行うための基板レイアウト設計システムとを有し、
    前記基板設計ルール決定システムは、予め定めた基準となる製造コストの有効範囲内にその決定されたルールの理論値から求められた製造コストが属するか否かを判定し、ルールの理論値から求められた製造コストが前記有効範囲に属さないと判定すると、有効範囲内に属さないルールの理論値を前記プリント基板の面積及び形状を決定するための情報および前記ルールの理論値を決定するための情報にフィードバックする一方、前記回路基板設計支援システムが、前記決定されたルールの理論値から求められた製造コストが予め定めた基準となる製造コストの有効範囲内に属すると判定すると、前記ルールの理論値を前記基板レイアウト設計システムに出力するようにし、
    前記ルールの理論値は、回路ブロックの平均部品面積,配線パターン幅,配線パターンのクリアランス値及び部品ピン間の配線ライン数を有して成るようにした回路基板設計支援システム。
  3. 予め定めたプリント基板の面積と、予め設計された回路の構成と、該回路を構築する部品とに関する情報が入力されると、該情報に基づいて、少なくとも各部品を接続する配線パターンのサイズと、各部品及び配線パターンの配置条件をルールの理論値として決定し、
    予め定めた基準となる製造コストの有効範囲内にその決定されたルールの理論値から求められた製造コストが属するか否かを判定し、ルールの理論値から求められた製造コストが前記有効範囲に属さないと判定すると、有効範囲内に属さないルールの理論値をフィードバックする一方、前記決定されたルールの理論値から求められた製造コストが予め定めた基準となる製造コストの有効範囲内に属すると判定すると、プリント基板上での部品及び配線パターンのレイアウトを設計するための基板レイアウト設計システムに上記決定されたルールの理論値を提供する基板設計ルール決定手段を有し、
    前記ルールの理論値は、回路ブロックの平均部品面積,配線パターン幅,配線パターンのクリアランス値及び部品ピン間の配線ライン数を有して成るようにした回路基板設計支援システム。
JP00948496A 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム Expired - Fee Related JP3560714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00948496A JP3560714B2 (ja) 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00948496A JP3560714B2 (ja) 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム

Publications (2)

Publication Number Publication Date
JPH09198425A JPH09198425A (ja) 1997-07-31
JP3560714B2 true JP3560714B2 (ja) 2004-09-02

Family

ID=11721522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00948496A Expired - Fee Related JP3560714B2 (ja) 1996-01-23 1996-01-23 回路基板設計支援方法及びシステム

Country Status (1)

Country Link
JP (1) JP3560714B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184590B2 (ja) * 2000-12-04 2008-11-19 松下電器産業株式会社 回路基板の実装コスト評価方法及びその装置
CN114266218B (zh) * 2021-12-24 2023-02-14 麦田能源有限公司 一种pcb布局布线方法及装置

Also Published As

Publication number Publication date
JPH09198425A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JPH07262241A (ja) プリント板実装設計システム及び方法
EP1705590A1 (en) Automatic trace determination method and computer program thereof
JP3560714B2 (ja) 回路基板設計支援方法及びシステム
WO2008047644A1 (fr) Procédé de traitement d'informations électriques pour un système de conception assistée par ordinateur, dispositif issu de celui-ci, programme et support de stockage lisible par ordinateur
US8260571B2 (en) Analysis apparatus
JP3027962B2 (ja) 配線収容性評価方法および配線収容性評価システム
JP3647686B2 (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
JP2001244601A (ja) プリント配線板の製造システム
JP3662722B2 (ja) プリント配線基板設計開発支援方法
JP2000100955A (ja) 半導体集積回路装置及びその設計方法
JP2009110094A (ja) プリント配線板の回路設計システム及び回路設計方法
JPH11251717A (ja) プリント回路基板における部品配置方法
JPH11259551A (ja) プリント基板部品配置・配線cad装置
JP2000187680A (ja) プリント回路板設計システム及びそれを用いたプリント回路板設計方法
JP2006041087A (ja) 両面プリント基板及びそのパターン形成方法
JP3133718B2 (ja) レイアウト方法
JPH10283378A (ja) 部品自動配置方法
CN115510796A (zh) Pcb板的最优拼板方法、装置、电子设备及存储介质
JPH08249365A (ja) 配置・配線設計方法および配線良否評価装置
JP5433457B2 (ja) プリント配線板設計製造支援システム及び方法
JP2000181947A (ja) 多層プリント配線基板の回路設計方法
JPH11184908A (ja) データベースを用いたプリント基板設計方法
JP2006039909A (ja) 電気配線板設計支援装置及びデザインルールチェック装置
JP2011186764A (ja) プリント配線板部品自動配置装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees