JPH10283378A - 部品自動配置方法 - Google Patents

部品自動配置方法

Info

Publication number
JPH10283378A
JPH10283378A JP9091184A JP9118497A JPH10283378A JP H10283378 A JPH10283378 A JP H10283378A JP 9091184 A JP9091184 A JP 9091184A JP 9118497 A JP9118497 A JP 9118497A JP H10283378 A JPH10283378 A JP H10283378A
Authority
JP
Japan
Prior art keywords
area
components
arrangement
cluster
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9091184A
Other languages
English (en)
Inventor
Masao Izumi
正夫 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9091184A priority Critical patent/JPH10283378A/ja
Publication of JPH10283378A publication Critical patent/JPH10283378A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 フロアープランニング配置等のあらかじめ部
品のクラスタリングを必要とする配置設計で、接続度を
重視したクラスタリングを自動化する。 【解決手段】 プリント回路板に実装する部品の情報か
ら個々の部品の大きさの情報を取得し、前記取得した個
々の部品の大きさから、全部品で必要な面積より広い所
望の広さのクラスタ分割用配置領域を設定し、前記部品
の中から選択された核部品を前記クラスタ分割用配置領
域内に配置するとともに、1つの核部品に対して1つの
エリアが割り当てられるように前記クラスタ分割用配置
領域を配置禁止領域で分割し、残りの部品を核部品との
接続度の強弱に応じ、かつ前記配置禁止領域に配置する
ことなく前記各エリアに分配して配置して行く。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント回路板
(PCB)の部品配置設計におけるフロアープランニン
グ手法(回路ブロックあるいはクラスタリング配置とも
言う)による部品の自動配置方法に係わり、最適クラス
タ分割方法に関するものである。
【0002】
【従来の技術】従来のクラスタリング方法は、人手に
よる方法、回路図のシートで分割する方法、階層化
設計による機能図の機能ブロックで分割する方法があ
る。 人手による方法 図7は人手による分割方法を示す説明図である。人手に
よる分割方法は、回路図およびPCB CADのエディ
タ上で、ラッツネストを見ながら接続関係の強弱を検討
し、接続関係の強いもの同士でグルーピングする方法で
ある。
【0003】回路図のシートで分割する方法 回路図のシートで分割する方法は、回路図のシート枚数
で単純に分割する方法である。例えば、回路図が30枚
ある場合、3枚の回路図で先頭から区切って分割する。
つまり、1/30〜3/30枚目に書かれている部品を
クラスタA、4/30〜6/30枚目に書かれている部
品をクラスタB・・・と分割して行き、10分割する方
法である。
【0004】階層化設計による機能図の機能ブロック
で分割する方法 図8は機能図による分割方法を示す説明図である。機能
図の機能ブロックで分割する方法は、機能設計段階で作
成する機能図のALU(arithmeticand
logic unit)、MEMORY等の各機能ブロ
ックで分割する方法である。図8に示すように、機能図
のALUを論理合成、あるいは人手で論理回路図に展開
した回路を1つのクラスタとして分割する。
【0005】
【発明が解決しようとする課題】しかし、上記の方法
では、人手で部品をクラスタに分割するため、設計TA
Tが増大する。また、接続関係を評価する必要がありノ
ウハウがないと効果的なクラスタ分割ができない。の
方法では、接続関係を考慮に入れていないため、接続度
の強い部品が違うクラスタに分割される場合があり、最
適な分割方法とは言えない。
【0006】の方法は、LSIの設計手法としては定
着しているが、PCBの設計には殆ど適用されない。そ
の理由としては、ASIC(application
specific integrated circu
it)化の流れによりPCBで実現する回路機能要求が
変わってきたためであり、階層化設計したLSI間の信
号トランスファ機能がメインになり階層化設計する必要
がなくなったこと、また、現在のPCB設計の殆どはフ
ラットに展開された論理回路図の流用設計が主流のため
である。従って、の方法は、PCB設計ではあまり採
用されていないため、適用できるPCBが少ないもので
ある。
【0007】
【課題を解決するための手段】上述した課題を解決する
ため、本発明は、プリント回路板に実装する部品の情報
から個々の部品の大きさの情報を取得し、前記取得した
個々の部品の大きさから、全部品で必要な面積より広い
所望の広さのクラスタ分割用配置領域を設定し、前記部
品の中から選択された核部品を前記クラスタ分割用配置
領域内に配置するとともに、1つの核部品に対して1つ
のエリアが割り当てられるように前記クラスタ分割用配
置領域を配置禁止領域で分割し、残りの部品を核部品と
の接続度の強弱に応じ、かつ前記配置禁止領域に配置す
ることなく前記各エリアに分配して配置して行く部品自
動配置方法である。
【0008】
【発明の実施の形態】図1は本発明の部品自動配置方法
の実施の形態の一例を示すフローチャートであり、ま
ず、図1のフローチャートに示される1〜3までの処理
工程の概略を説明する。なお、これから説明する処理工
程を実行するのは、キーボード、ディスプレイ、マウ
ス、制御ユニット、ハードディスク等の記憶装置を備え
たパーソナルコンピュータ等の端末装置が使われる。
【0009】1.回路設計 回路設計では、コンピュータ上で動作するスケマティッ
クキャプチャーによりPCBの回路図を作成する工程
で、部品配置設計に必要な接続情報を出力する。また、
回路図の作成はスケマティックキャプチャーによる人手
入力以外に合成ツールで作成した回路図でも構わない。
【0010】2.クラスタリング クラスタリングは、回路設計後の接続情報を入力して、
フロアープランニング手法による部品配置で使用するク
ラスタ(領域ブロック)とクラスタに属する部品を決定
する工程である。 3.自動部品詳細配置 自動部品詳細配置は、フロアープランニング手法による
部品配置を行い、最終的な部品の配置位置を決定する工
程である。
【0011】以下、動作の詳細を説明する。ここで、本
発明は、図1の2.クラスタリングの工程に係わってい
るため、動作の説明は、その中の(1)前処理、(2)
核部品配置、(3)部品のクラスタ分割、(4)後処
理、の順番で説明する。 (1)前処理 図2は前処理の流れを示すフローチャートである。
【0012】a.接続情報の入力 図1の1.回路設定で作成した回路図から、部品間の接
続を示したネット情報とパーツ情報およびレイアウト設
計条件を入力する。レイアウト設計条件は、高速信号や
制御信号等のクリティカルネットの遅延条件、雑音条件
を満足させるためのレイアウト設計ルールで配線長制限
や一筆配線、スター配線等の配線形態を記述してある情
報である。
【0013】b.部品ライブラリ入力 前記パーツ情報と対応する部品ライブラリを、ライブラ
リDBから取り込む。取り込むデータは、部品配置設計
に必要な部品外形データとフットプリント等である。本
処理は、レイアウトエディタ上で動作し、ライブラリが
取り込まれると、現在設計しているPCBの全ての部品
外形とフットプリントが画面に表示される。
【0014】c.クラスタ分割用配置領域作成 この処理は、後述する核部品配置と部品のクラスタ分割
時に使用する部品のクラスタ分割用の配置領域をディス
プレイ上に作成する工程である。この領域の作成方法
は、現在設計しているPCBの全部品の占有面積の3〜
4倍程度の領域を作成する。図3はクラスタ分割用配置
領域作成の説明図であり、部品占有面積に対して3〜4
倍程度のクラスタ分割用配置領域が作成されてディスプ
レイに表示される。
【0015】ここで、このクラスタ分割用配置領域は、
実際に作成するPCBよりは狭く設定することで、クラ
スタリングの後の部品配置で、部品が基板に載らなくな
ることを防ぐ。また、クラスタ分割用配置領域の作成
は、部品ライブラリから得た部品外形とフットプリント
から認識したPCBの全部品の占有面積に応じて、コン
ピュータが自動に作成する。なお、クラスタ分割用配置
領域は必要に応じて人手で修正することも可能とする。
【0016】(2)核部品の配置 核部品とは、コネクタ、LSI、BGA、MCM等の多
ピン部品、およびRAM、ROM等の部品の集合で1機
能を実現している部品であり、PCB内で主要な機能を
実現する上での核となる部品のことである。図4は核部
品配置の説明図で、まず、部品ライブラリから取り込ん
だ部品情報と回路図を参考の核部品を選択し、図4に示
すように、クラスタ分割用配置領域内に均等に核部品を
配置する。核部品の選択は、あらかじめ部品ライブラリ
にどの部品が核部品であるかを登録しておくことで、コ
ンピュータが認識可能で、さらに、人手により選択する
ことも可能である。また、核部品の配置は、コンピュー
タが位置を決定してもよいし、人手により位置を決定し
て配置して行くことも可能とする。
【0017】上記選択した核部品の個数がクラスタの数
であり、次に核部品をクラスタ領域に分割するため、配
置禁止領域でクラスタの領域(境界線)を作成する。こ
れは、後述する部品のクラスタ分割処理で、自動配置に
よる部品のクラス分けを明確にするためである。そし
て、配置禁止領域に部品が載らないように、部品の大き
さに合わせて配置禁止領域の幅を決める。配置禁止領域
の設定は、コンピュータが核部品の配置および残りの部
品の大きさに応じて決定してもよいし、人手により設定
して行くことも可能とする。
【0018】図4の例では、コネクタであるCON1、
LSIのIC10,IC20を核部品として選択し、ク
ラスタ分割用配置領域にバランスを考慮して配置した例
である。クラスタ分割用配置領域と配置禁止領域で区切
られたエリアA〜Cがクラスタリング領域である。クラ
スタ分割用配置領域外に配置されているIC30〜90
が、それぞれエリアA〜Cの領域に分配される。
【0019】(3)部品のクラスタ分割 前記(2)の処理で作成したクラスタ領域に、残りの部
品の配置を行い部品のブロック分割を行う。クラスタ領
域への配置は、まず始めに、(1)a項で説明したレイ
アウト設計条件が接続情報に存在し、条件を満足するた
めに部品配置クラスタが決定される場合はあらかじめ該
当するクラスタに配置する。次に、残り部品について核
部品との接続関係を評価し接続度の強い部品を核部品の
近傍に配置して、未配置部品をクラスタに分配する。こ
の処理は接続度重視の部品配置のアルゴリズムであるペ
アリンキング法あるいはクラスタ成長法等を使用するこ
とで可能である。本実施の形態では、ペアリンキング法
のアルゴリズムについて説明する。ペアリンキング法
は、既に配置済の部品と、最も接続関係の強い部品を選
択し、配置済の部品の近傍に配置する方法であり、動作
概要を以下に説明する。
【0020】STEP1) 1つの部品を選び配置領域
内の任意の位置に配置する。既に配置済の部品の集合を
A、未配置部品の集合をBとする。 STEP2) C(x,y)をxとyを接続する配線本
数とし、部品x∈B、y∈Aに対して(式1)を最大に
するxoおよびyoを見つける。
【0021】
【数1】
【0022】STEP3) 部品面/半田面においてy
oに最も近い空位置にxoを配置する。(A←A∪{x
o}、B←B−{xo}) STEP4) B=0なら終了、それ以外はSTEP2
以降の処理を繰り返す。
【0023】この部品のクラスタ分割処理は、コンピュ
ータが行うこととする。図5は部品配置例を示す説明図
であり、図4に示す核部品の配置および配置禁止領域の
配置の状態で自動配置を試みると、図5に示す配置結果
を得ることができる。クラスタ内に配置された部品は核
部品を中心に最も接続度の強い部品群に分割される。ま
た、各クラスタを配置禁止領域で分割しているので、ク
ラスタの境界線上に配置される部品がなく、部品のクラ
スタリングが明確に行われる。なお、配置スペースが見
つからずに、未配置部品が残った場合は、未配置部品の
ラッツネストを表示し人間が接続度を評価してクラスタ
リングを行う。また、未配置部品が多い場合は人手によ
るクラスタリングは時間がかかるため、(1)の工程で
作成したクラスタ分割用配置領域を拡大して、再度
(2),(3)の処理を行う。
【0024】(4) 後処理 前記(1)〜(3)の処理で得た図5に示すようなクラ
スタ分割結果をレイアウトエディタ上に表示し、ラッツ
ネストにより最終的な確認を行う。設計者は配線収容
性、設計条件等を勘案し現在の結果を評価し、不都合が
あればここで修正を行うことができる。クラスタリング
の結果がよければ、クラスタ毎に部品リストを作成す
る。図6はクラスタと部品リストの一例を示す説明図
で、詳細配置工程であるフロアープランニング手法によ
る自動配置では、このリストによりクラスタの最適配置
とクラスタ内の部品の最適配置を行う。
【0025】以上説明したように、クラスタ分割用配置
領域を、全部品の大きさに応じて広めに設定し、このク
ラスタ分割用配置領域の中に核部品を配置するととも
に、配置禁止領域を設定してクラスタ分割用配置領域を
核部品毎に分割し、残りの部品を核部品との接続度の強
弱に応じて分配して行くこととしたので、人手で接続度
の強弱を確認しながらクラスタリングを行う必要がな
く、容易かつ正確にクラスタリングが行える。
【0026】また、クラスタリングした部品を配置した
結果を表示することで、各部品の接続関係の確認等が容
易に行え、修正が容易に行えるようになる。
【0027】
【発明の効果】以上説明したように、本発明は、フロア
ープランニング配置等のあらかじめ部品のクラスタ化を
必要とする配置設計において、クラスタ分割用配置領域
を全部品の大きさに応じて広めに設定し、このクラスタ
分割用配置領域の中に核部品を配置するとともに、配置
禁止領域を設定してクラスタ分割用配置領域を核部品毎
に分割し、残りの部品を核部品との接続度の強弱に応じ
て分配して行くこととしたので、部品間の接続度を重視
した配置アルゴリズムによるクラスタリングの自動化で
設計工数および設計TATの削減を図ることが可能とな
る。
【0028】また、従来クラスタリングは熟練設計者が
行っていたが、部品間の接続度を重視したクラスタリン
グの自動化で、一般設計者でもクラスタリングが可能と
なる。さらに、フロアープランニング配置によるPCB
設計量が増し、配置の自動化率が向上し、配線収容性も
向上するため配線設計TATも短縮することが可能であ
る。
【図面の簡単な説明】
【図1】本発明の部品自動配置方法の実施の形態の一例
を示すフローチャート
【図2】前処理の流れを示すフローチャート
【図3】クラスタ分割用配置領域作成の説明図
【図4】核部品配置の説明図
【図5】部品配置例を示す説明図
【図6】クラスタと部品リストの一例を示す説明図
【図7】人手による分割方法を示す説明図
【図8】機能図による分割方法を示す説明図

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プリント回路板に実装する部品の情報か
    ら個々の部品の大きさの情報を取得し、 前記取得した個々の部品の大きさから、全部品で必要な
    面積より広い所望の広さのクラスタ分割用配置領域を設
    定し、 前記部品の中から選択された核部品を前記クラスタ分割
    用配置領域内に配置するとともに、1つの核部品に対し
    て1つのエリアが割り当てられるように前記クラスタ分
    割用配置領域を配置禁止領域で分割し、 残りの部品を核部品との接続度の強弱に応じ、かつ前記
    配置禁止領域に配置することなく前記各エリアに分配し
    て配置して行くことを特徴とする部品自動配置方法。
  2. 【請求項2】 請求項1記載の部品自動配置方法におい
    て、 全部品の配置結果を表示出力することを特徴とする部品
    自動配置方法。
JP9091184A 1997-04-09 1997-04-09 部品自動配置方法 Pending JPH10283378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9091184A JPH10283378A (ja) 1997-04-09 1997-04-09 部品自動配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9091184A JPH10283378A (ja) 1997-04-09 1997-04-09 部品自動配置方法

Publications (1)

Publication Number Publication Date
JPH10283378A true JPH10283378A (ja) 1998-10-23

Family

ID=14019373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9091184A Pending JPH10283378A (ja) 1997-04-09 1997-04-09 部品自動配置方法

Country Status (1)

Country Link
JP (1) JPH10283378A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443376B1 (ko) * 2000-12-06 2004-08-11 (주)네프코 인쇄회로기판 설계에서의 가이드 홀 및 패널의 여유공간설계방법
JP2011192172A (ja) * 2010-03-16 2011-09-29 Ricoh Co Ltd フロアプランデータ生成装置及び方法
US8156465B2 (en) 2005-09-09 2012-04-10 Fujitsu Semiconductor Limited Layout method and layout program for semiconductor integrated circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443376B1 (ko) * 2000-12-06 2004-08-11 (주)네프코 인쇄회로기판 설계에서의 가이드 홀 및 패널의 여유공간설계방법
US8156465B2 (en) 2005-09-09 2012-04-10 Fujitsu Semiconductor Limited Layout method and layout program for semiconductor integrated circuit device
JP2011192172A (ja) * 2010-03-16 2011-09-29 Ricoh Co Ltd フロアプランデータ生成装置及び方法

Similar Documents

Publication Publication Date Title
US7398497B2 (en) Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
JP2564344B2 (ja) 半導体集積回路の設計方式
US7788076B2 (en) Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
JP3424997B2 (ja) 回路設計装置
JP2001175702A (ja) 回路設計方法
JPH10283378A (ja) 部品自動配置方法
US20010032222A1 (en) System, method and computer accessible storage medium, for creating and editing structured parts list
US5519626A (en) Method of dividing a pipelined stage into two stages in a computer-aided design system
US20060053405A1 (en) Integrated circuit design method
US20030014722A1 (en) Automatic layout design method of wirings in semiconductor integrated circuit
JP3076460B2 (ja) 自動配置優先順位決定方法及び装置
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JP3095307B2 (ja) 電気部品自動配置装置及び電気部品の自動配置方法
JP2715931B2 (ja) 半導体集積回路設計支援方法
JP2009110094A (ja) プリント配線板の回路設計システム及び回路設計方法
JP4648865B2 (ja) プリント基板パターン設計装置およびプログラム
JPH10326300A (ja) 配線板設計装置
JPH08288395A (ja) 配置処理方法及び配置処理装置
JP2004326453A (ja) 半導体集積回路設計方法並びに半導体集積回路設計プログラム
JPH04286077A (ja) プリント配線板の部品自動配置設計方式
JP2924505B2 (ja) 印刷配線板の部品配置・配線方法
JPH07114586A (ja) 部品自動配置処理装置
JP2874487B2 (ja) 設計変更装置
JPH11184908A (ja) データベースを用いたプリント基板設計方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316