JPH11251717A - プリント回路基板における部品配置方法 - Google Patents
プリント回路基板における部品配置方法Info
- Publication number
- JPH11251717A JPH11251717A JP10050884A JP5088498A JPH11251717A JP H11251717 A JPH11251717 A JP H11251717A JP 10050884 A JP10050884 A JP 10050884A JP 5088498 A JP5088498 A JP 5088498A JP H11251717 A JPH11251717 A JP H11251717A
- Authority
- JP
- Japan
- Prior art keywords
- component
- components
- circuit board
- printed circuit
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 プリント回路基板上に配置すべき部品の位置
を容易に確定でき、設計者の負担を軽減し、放射雑音の
削減が達成できるような部品配置方法を提供する。 【解決手段】 プリント回路基板３００の実装面におけ
る給電部２０１の位置があらかじめ決定され、給電部２
０１の位置を基準に部品配置領域３０１が設定され、こ
れは仮想等距離線３０２及び３０３にて距離区分Ｒ１、
Ｒ２、Ｒ３に分割される。実装部品は、消費電力の大き
い順にＡ１、Ａ２．．．Ａｊ．．．、Ａｘとして分類さ
れる。部品は、給電部の位置に近い距離区分Ｒ１から順
に、消費電力の大きい順でＡ１、Ａ２．．．Ａ
ｊ．．．、Ａｘと充填配置される。
を容易に確定でき、設計者の負担を軽減し、放射雑音の
削減が達成できるような部品配置方法を提供する。 【解決手段】 プリント回路基板３００の実装面におけ
る給電部２０１の位置があらかじめ決定され、給電部２
０１の位置を基準に部品配置領域３０１が設定され、こ
れは仮想等距離線３０２及び３０３にて距離区分Ｒ１、
Ｒ２、Ｒ３に分割される。実装部品は、消費電力の大き
い順にＡ１、Ａ２．．．Ａｊ．．．、Ａｘとして分類さ
れる。部品は、給電部の位置に近い距離区分Ｒ１から順
に、消費電力の大きい順でＡ１、Ａ２．．．Ａ
ｊ．．．、Ａｘと充填配置される。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
における部品の配置方法に関し、特に、多層プリント回
路基板の設計における部品、特に能動素子のレイアウト
設計方法に関する。
における部品の配置方法に関し、特に、多層プリント回
路基板の設計における部品、特に能動素子のレイアウト
設計方法に関する。
【０００２】
【従来の技術】いわゆるノートパソコンなどの携帯電気
装置においては、より小さくより薄くすることが、ユー
ザから求められている。携帯電気装置の入出力装置や、
バッテリなどは大きさを変えられないので、高い密度の
実装形態の多層プリント回路基板が必要である。従来の
多層プリント回路基板（以下、単に基板ともいう）の設
計では、ＬＳＩ（Large Scale Integration）の半導体
チップなどの能動素子や、抵抗、コンデンサ、コイルな
どの受動素子の基板の実装面上の部品位置は、配線の結
線が多い部品同士、また形状の似た部品同士を近づけて
配置している。ＬＳＩの高速化や基板の高密度化によっ
て、基板の配線パターンなどのインダクタンスやキャパ
シタンス成分によって、基板上の信号のアナログ的な振
る舞いが顕著になってきている。たとえば、クロストー
クや反射で配線上の信号が乱れたり、外部に電磁雑音を
発生したりする。さらに、ＬＳＩの発熱量も大きくな
る。また、電子機器の使用に当たり、他の機器へ与える
電磁雑音放射量を規制する法令が具体化しつつある。電
子機器や基板の製造者は、こうした規制への対策を立て
ねばならない。
装置においては、より小さくより薄くすることが、ユー
ザから求められている。携帯電気装置の入出力装置や、
バッテリなどは大きさを変えられないので、高い密度の
実装形態の多層プリント回路基板が必要である。従来の
多層プリント回路基板（以下、単に基板ともいう）の設
計では、ＬＳＩ（Large Scale Integration）の半導体
チップなどの能動素子や、抵抗、コンデンサ、コイルな
どの受動素子の基板の実装面上の部品位置は、配線の結
線が多い部品同士、また形状の似た部品同士を近づけて
配置している。ＬＳＩの高速化や基板の高密度化によっ
て、基板の配線パターンなどのインダクタンスやキャパ
シタンス成分によって、基板上の信号のアナログ的な振
る舞いが顕著になってきている。たとえば、クロストー
クや反射で配線上の信号が乱れたり、外部に電磁雑音を
発生したりする。さらに、ＬＳＩの発熱量も大きくな
る。また、電子機器の使用に当たり、他の機器へ与える
電磁雑音放射量を規制する法令が具体化しつつある。電
子機器や基板の製造者は、こうした規制への対策を立て
ねばならない。
【０００３】ＥＭＩ（Electro-Magnetic Interferenc
e）を低減するには、信号のレベルを下げる、フィルタ
部品により雑音成分を除去する、グランド層を作る、な
どの対策が一般的である。
e）を低減するには、信号のレベルを下げる、フィルタ
部品により雑音成分を除去する、グランド層を作る、な
どの対策が一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら、各対策
がどれだけの効果を生むかは、試作基板を作るまで定か
ではない。従来の部品配置方法では、基板設計後の放射
雑音試験にて問題が発生する可能性がある。これらＥＭ
Ｉなどの問題を回路設計及びレイアウト設計の段階で検
討しておくことが急務となってきた。
がどれだけの効果を生むかは、試作基板を作るまで定か
ではない。従来の部品配置方法では、基板設計後の放射
雑音試験にて問題が発生する可能性がある。これらＥＭ
Ｉなどの問題を回路設計及びレイアウト設計の段階で検
討しておくことが急務となってきた。
【０００５】これら設計段階でＥＭＩを考慮し、その対
策を講じておかないと、試作基板を何度も作り直すこと
になる。問題が発生すると、装置筐体の修正や、回路の
変更などにより設計期間の増加及びコスト増を招来す
る。そこで、基板設計に当って、基板上に配置すべき各
部品の基準位置を容易に確定でき、設計者の負担を軽減
し、放射雑音の削減が達成できるような部品配置方法が
望まれている。
策を講じておかないと、試作基板を何度も作り直すこと
になる。問題が発生すると、装置筐体の修正や、回路の
変更などにより設計期間の増加及びコスト増を招来す
る。そこで、基板設計に当って、基板上に配置すべき各
部品の基準位置を容易に確定でき、設計者の負担を軽減
し、放射雑音の削減が達成できるような部品配置方法が
望まれている。
【０００６】
【課題を解決するための手段】本発明の部品配置方法
は、上記課題を解決するために、プリント回路基板上に
実装すべき複数の部品の配置位置を決定する方法におい
て、プリント回路基板の実装面における給電部の位置を
決定する。次に、給電部の位置に基づいて部品を配置す
べき部品配置領域を決定する。次に、それぞれが給電部
の位置から所定の距離離間した仮想の等距離線の複数に
より、部品配置領域を分割して、複数の距離区分を決定
する。次に、部品の消費電力の大きいものから小さくな
る順に部品を選択して、距離区分の中の給電部の位置に
近いものから遠くなる順に、選択された部品を距離区分
に充填配置する。
は、上記課題を解決するために、プリント回路基板上に
実装すべき複数の部品の配置位置を決定する方法におい
て、プリント回路基板の実装面における給電部の位置を
決定する。次に、給電部の位置に基づいて部品を配置す
べき部品配置領域を決定する。次に、それぞれが給電部
の位置から所定の距離離間した仮想の等距離線の複数に
より、部品配置領域を分割して、複数の距離区分を決定
する。次に、部品の消費電力の大きいものから小さくな
る順に部品を選択して、距離区分の中の給電部の位置に
近いものから遠くなる順に、選択された部品を距離区分
に充填配置する。
【０００７】
【作用】本発明によれば、多層プリント回路基板上に部
品を配置する設計において、部品の消費電力を基にして
消費電力の大きな部品を給電部の位置になるべく近くに
配置するので、放射雑音を低減できる。多層プリント回
路基板では電源及び接地は内層の電源層及びグランド層
より供給する場合が多く、放射雑音はこれらの層を通る
電流ループから発生するコモンモード雑音が大きな要因
である。したがって、この電源及び接地経路のループを
なるべく小さくすることにより放射雑音を低減すること
ができる。
品を配置する設計において、部品の消費電力を基にして
消費電力の大きな部品を給電部の位置になるべく近くに
配置するので、放射雑音を低減できる。多層プリント回
路基板では電源及び接地は内層の電源層及びグランド層
より供給する場合が多く、放射雑音はこれらの層を通る
電流ループから発生するコモンモード雑音が大きな要因
である。したがって、この電源及び接地経路のループを
なるべく小さくすることにより放射雑音を低減すること
ができる。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は本実施例の部品配置方法を実行
する基板設計装置の構成を概略的に示すものである。基
板設計装置は、ＣＰＵ１、記憶装置１a、Ｉ／Ｏ装置
２、出力装置３、及び入力装置４を含んでいる。ＣＰＵ
１は設計ファイル作成手段１１、部品配置手段１２、及
び配線手段１３を有している。また記憶装置１aは、設
計ファイル２１、配置ファイル２２、及び実装ファイル
２３を有している。設計ファイル作成手段１１、部品配
置手段１２、及び配線手段１３はＣＰＵ１の実行するソ
フトウエアプログラムとして実現される。
づいて説明する。図１は本実施例の部品配置方法を実行
する基板設計装置の構成を概略的に示すものである。基
板設計装置は、ＣＰＵ１、記憶装置１a、Ｉ／Ｏ装置
２、出力装置３、及び入力装置４を含んでいる。ＣＰＵ
１は設計ファイル作成手段１１、部品配置手段１２、及
び配線手段１３を有している。また記憶装置１aは、設
計ファイル２１、配置ファイル２２、及び実装ファイル
２３を有している。設計ファイル作成手段１１、部品配
置手段１２、及び配線手段１３はＣＰＵ１の実行するソ
フトウエアプログラムとして実現される。
【０００９】設計ファイル作成手段１１は、操作者がフ
ロッピーディスクドライブなどのI/O装置２や表示装置
などの出力装置３やキーボードなどの入力装置４を用い
て基板設計するために必要なツールを提供する。操作者
は該ツールを用いて基板の種類、面積、層数や、該基板
に構築する回路のいわゆるネットリストや、基板上に実
装する部品の個数、大きさ、消費電力などのデータいわ
ゆる部品ライブラリを記載した設計ファイル２１を記憶
装置１aに作成する。
ロッピーディスクドライブなどのI/O装置２や表示装置
などの出力装置３やキーボードなどの入力装置４を用い
て基板設計するために必要なツールを提供する。操作者
は該ツールを用いて基板の種類、面積、層数や、該基板
に構築する回路のいわゆるネットリストや、基板上に実
装する部品の個数、大きさ、消費電力などのデータいわ
ゆる部品ライブラリを記載した設計ファイル２１を記憶
装置１aに作成する。
【００１０】部品配置手段１２は設計ファイル２１を読
み込んで基板上の部品配置を決定して、該部品配置の位
置情報を記載した配置ファイル２２を記憶装置に作成す
る。部品配置手段１２による部品の配置処理は後述す
る。配線手段１３は配置ファイル２２を読み込んで基板
上の部品間の配線パターンを決定して、該部品配置の情
報いわゆるレイアウトデータを記載した実装ファイル２
３を記憶装置に作成する。実装ファイル２３に基づいて
基板が作製される。
み込んで基板上の部品配置を決定して、該部品配置の位
置情報を記載した配置ファイル２２を記憶装置に作成す
る。部品配置手段１２による部品の配置処理は後述す
る。配線手段１３は配置ファイル２２を読み込んで基板
上の部品間の配線パターンを決定して、該部品配置の情
報いわゆるレイアウトデータを記載した実装ファイル２
３を記憶装置に作成する。実装ファイル２３に基づいて
基板が作製される。
【００１１】部品配置手段１２による本実施例の部品配
置方法の動作を図2に示すフローチャートに基づいて説
明する。設計ファイルには、操作者の別途の操作によ
り、あらかじめ自動配置処理に必要なデータが格納され
ている。すなわち、ＬＳＩなどの集積半導体チップなど
の能動部品、受動部品についての種類、面積、個数、消
費電力などの部品ライブラリや、論理回路設計の結果い
わゆるネットリストや、布線の材料、線幅、基板の種
類、面積、層数、層厚などのデータを登録しておくとす
る。ここで、配置すべき部品について、その消費電力の
最大のものＡ１から最小のものＡｘへと小さくなる順に
Ａ１、Ａ２．．．Ａｊ．．．、Ａｘと消費電力の順に分
類しておくとする。消費電力についてＡ１＞Ａｊ＞Ａｘ
（ｊ及びｘは整数でｊ＞ｘである）となる。なお、消費
電力の同一の部品はグループ化しておくものとする。
置方法の動作を図2に示すフローチャートに基づいて説
明する。設計ファイルには、操作者の別途の操作によ
り、あらかじめ自動配置処理に必要なデータが格納され
ている。すなわち、ＬＳＩなどの集積半導体チップなど
の能動部品、受動部品についての種類、面積、個数、消
費電力などの部品ライブラリや、論理回路設計の結果い
わゆるネットリストや、布線の材料、線幅、基板の種
類、面積、層数、層厚などのデータを登録しておくとす
る。ここで、配置すべき部品について、その消費電力の
最大のものＡ１から最小のものＡｘへと小さくなる順に
Ａ１、Ａ２．．．Ａｊ．．．、Ａｘと消費電力の順に分
類しておくとする。消費電力についてＡ１＞Ａｊ＞Ａｘ
（ｊ及びｘは整数でｊ＞ｘである）となる。なお、消費
電力の同一の部品はグループ化しておくものとする。
【００１２】まず、行程１において、プリント回路基板
の実装面における給電部、並びに信号の入力部及び出力
部の位置を決定する。次に、行程２において、プリント
回路基板の実装面における部品を配置すべき部品配置領
域を、給電部の位置に基づいて決定する。次に、行程３
において、それぞれが給電部の位置から所定の距離だけ
離間した仮想の等距離線の複数により、部品配置領域を
分割して、複数の距離区分を決定する。ここで、距離区
分について、給電部の位置から最小距離の距離区分Ｒ１
から最大距離の距離区分Ｒｙへと大きくなる順にＲ１、
Ｒ２．．．Ｒｉ．．．、Ｒｙと消費電力の順に分類し決
定する。給電部からの距離についてＲ１＜Ｒｉ＜Ｒｙ
（ｉ及びｙは整数でｉ＞ｙである）となる。また、部品
と距離区分の大きさについては、Ｒｉ＞Ａｊとする。
の実装面における給電部、並びに信号の入力部及び出力
部の位置を決定する。次に、行程２において、プリント
回路基板の実装面における部品を配置すべき部品配置領
域を、給電部の位置に基づいて決定する。次に、行程３
において、それぞれが給電部の位置から所定の距離だけ
離間した仮想の等距離線の複数により、部品配置領域を
分割して、複数の距離区分を決定する。ここで、距離区
分について、給電部の位置から最小距離の距離区分Ｒ１
から最大距離の距離区分Ｒｙへと大きくなる順にＲ１、
Ｒ２．．．Ｒｉ．．．、Ｒｙと消費電力の順に分類し決
定する。給電部からの距離についてＲ１＜Ｒｉ＜Ｒｙ
（ｉ及びｙは整数でｉ＞ｙである）となる。また、部品
と距離区分の大きさについては、Ｒｉ＞Ａｊとする。
【００１３】次に、行程４において、部品の消費電力の
大きいものから小さくなる順に部品を選択して、距離区
分中の給電部位置に近いものから遠くなる順に、選択さ
れた部品を距離区分に充填配置する。配置が終了した段
階で、行程５として、配線の結線や部品形状など、従来
の方法を用いて部品配置の詳細な位置を決定して、配線
する。
大きいものから小さくなる順に部品を選択して、距離区
分中の給電部位置に近いものから遠くなる順に、選択さ
れた部品を距離区分に充填配置する。配置が終了した段
階で、行程５として、配線の結線や部品形状など、従来
の方法を用いて部品配置の詳細な位置を決定して、配線
する。
【００１４】図３は本発明の方法における行程４のさら
なる詳細な手順を示す流れ図である。４０１において初
期化され、４０２において給電部から最小の距離の区分
Ｒ１が選択され、４０３において消費電力の最大の部品
Ａ１が選択され、４０４において部品Ａ１が区分Ｒ１に
入れられる。４０５において、次に消費電力の大きい部
品に移り、４０６においてこの部品が最小以下のもので
はないか判定され、最小を越えれば４０７にて終了し、
最小でなければ、４０８において区分Ｒ１が充填された
否か判定される。ここで、非充填であれば再度４０３に
戻り、部品Ａ２が選択され、４０４において部品Ａ２が
区分Ｒ１に入れられる。４０３〜４０８のループは、１
つの区分Ｒｉが消費電力の大きい順の少なくとも１つの
部品Ａｊで満たされ充填されるまで、繰り返される。
なる詳細な手順を示す流れ図である。４０１において初
期化され、４０２において給電部から最小の距離の区分
Ｒ１が選択され、４０３において消費電力の最大の部品
Ａ１が選択され、４０４において部品Ａ１が区分Ｒ１に
入れられる。４０５において、次に消費電力の大きい部
品に移り、４０６においてこの部品が最小以下のもので
はないか判定され、最小を越えれば４０７にて終了し、
最小でなければ、４０８において区分Ｒ１が充填された
否か判定される。ここで、非充填であれば再度４０３に
戻り、部品Ａ２が選択され、４０４において部品Ａ２が
区分Ｒ１に入れられる。４０３〜４０８のループは、１
つの区分Ｒｉが消費電力の大きい順の少なくとも１つの
部品Ａｊで満たされ充填されるまで、繰り返される。
【００１５】４０８において区分Ｒ１が充填されたと判
定されたとき、４０９において、次に給電部位置に近い
区分Ｒｉ（ｉ＝２）に移り、４１０においてこの区分が
最遠以前のものか否か判定される。ここで、非最遠であ
れば再度４０２に戻り、給電部から次に最小の距離の区
分Ｒ２が選択され、４０３において残された部品の中で
消費電力の大きい部品Ａｊが選択され、４０４において
部品Ａｊが区分Ｒ２に入れられる。４０２〜４１０のル
ープは、４１１にて区分Ｒｉが最遠のものを過ぎて終了
するまで、給電部からの距離の近い区分から遠いものへ
の順で、繰り返される。
定されたとき、４０９において、次に給電部位置に近い
区分Ｒｉ（ｉ＝２）に移り、４１０においてこの区分が
最遠以前のものか否か判定される。ここで、非最遠であ
れば再度４０２に戻り、給電部から次に最小の距離の区
分Ｒ２が選択され、４０３において残された部品の中で
消費電力の大きい部品Ａｊが選択され、４０４において
部品Ａｊが区分Ｒ２に入れられる。４０２〜４１０のル
ープは、４１１にて区分Ｒｉが最遠のものを過ぎて終了
するまで、給電部からの距離の近い区分から遠いものへ
の順で、繰り返される。
【００１６】図４は、本実施例による部品配置方法によ
り部品が配置された基板の平面を示す。プリント回路基
板３００の実装面における給電部２０１、並びに信号の
入力部及び出力部２０２の位置があらかじめ決定されて
いる。部品は、消費電力の大きい順にＡ１、Ａ２．．．
Ａｊ．．．、Ａｘとして分類されている。また、給電部
２０１の位置を基準に部品配置領域３０１が設定され、
これを仮想等距離線３０２及び３０３にて距離区分Ｒ
１、距離区分Ｒ２、及び距離区分Ｒ３に分割されてい
る。
り部品が配置された基板の平面を示す。プリント回路基
板３００の実装面における給電部２０１、並びに信号の
入力部及び出力部２０２の位置があらかじめ決定されて
いる。部品は、消費電力の大きい順にＡ１、Ａ２．．．
Ａｊ．．．、Ａｘとして分類されている。また、給電部
２０１の位置を基準に部品配置領域３０１が設定され、
これを仮想等距離線３０２及び３０３にて距離区分Ｒ
１、距離区分Ｒ２、及び距離区分Ｒ３に分割されてい
る。
【００１７】部品は、給電部の位置に近い距離区分Ｒ１
からＲ２、Ｒ３へと、消費電力の大きい順でＡ１、Ａ
２．．．Ａｊ．．．、Ａｘと充填配置される。最後に、
配線の結線や部品形状をもとに配置を修正し、部品配置
を完成させる。実施例によれば、電流量の大きい電源層
及びグランド層並びに配線を短くできるので、従来の配
線や部品形状に注目した部品配置より、放射雑音を低減
することができる。よって、放射雑音の原因による再設
計を低減させ、再設計による設計期間、コストの増加を
抑えることができる。
からＲ２、Ｒ３へと、消費電力の大きい順でＡ１、Ａ
２．．．Ａｊ．．．、Ａｘと充填配置される。最後に、
配線の結線や部品形状をもとに配置を修正し、部品配置
を完成させる。実施例によれば、電流量の大きい電源層
及びグランド層並びに配線を短くできるので、従来の配
線や部品形状に注目した部品配置より、放射雑音を低減
することができる。よって、放射雑音の原因による再設
計を低減させ、再設計による設計期間、コストの増加を
抑えることができる。
【００１８】
【発明の効果】以上説明したように本発明によれば、プ
リント回路基板上に実装すべき複数の部品の配置位置を
決定する方法において、プリント回路基板の実装面にお
ける給電部、並びに信号の入力部及び出力部の位置を決
定し、給電部の位置に基づいて部品を配置すべき部品配
置領域を決定し、それぞれが給電部の位置から所定の距
離離間した仮想の等距離線の複数により、部品配置領域
を分割して、複数の距離区分を決定し、部品の消費電力
の大きいものから小さくなる順に部品を選択して、距離
区分の中の給電部の位置に近いものから遠くなる順に、
選択された部品を距離区分に充填配置するので、設計者
の負担を軽減し設計効率を向上させ、放射雑音の削減が
達成できるとともに、高密度な基板設計も可能となり、
品質の高いプリント回路基板の設計が可能となる。
リント回路基板上に実装すべき複数の部品の配置位置を
決定する方法において、プリント回路基板の実装面にお
ける給電部、並びに信号の入力部及び出力部の位置を決
定し、給電部の位置に基づいて部品を配置すべき部品配
置領域を決定し、それぞれが給電部の位置から所定の距
離離間した仮想の等距離線の複数により、部品配置領域
を分割して、複数の距離区分を決定し、部品の消費電力
の大きいものから小さくなる順に部品を選択して、距離
区分の中の給電部の位置に近いものから遠くなる順に、
選択された部品を距離区分に充填配置するので、設計者
の負担を軽減し設計効率を向上させ、放射雑音の削減が
達成できるとともに、高密度な基板設計も可能となり、
品質の高いプリント回路基板の設計が可能となる。
【図１】 本発明による実施例の部品配置方法を実行す
る基板設計装置の概略構成図である。
る基板設計装置の概略構成図である。
【図２】 上記実施例の動作流れ図である。
【図３】 図２の動作流れ図における部品充填行程の動
作流れ図である。
作流れ図である。
【図４】 上記実施例の部品配置方法により部品が配置
された基板の平面図である。
された基板の平面図である。
Ａ１、Ａ２．．．Ａｊ．．．、Ａｘ 部品 Ｒ１、Ｒ２．．．Ｒｉ．．．、Ｒｙ 距離区分 １ ＣＰＵ １ａ 記憶装置 ３ 出力装置 ４ 入力装置 １１ 設計ファイル作成手段 １２ 部品配置手段 １３ 配線手段 ２１ 設計ファイル ２２ 配置ファイル ２３ 実装ファイル
Claims (1)
- 【請求項１】 プリント回路基板上に実装すべき複数の
部品の配置位置を決定する方法であって、 プリント回路基板の実装面における給電部の位置を決定
する行程と、前記給電部の位置に基づいて前記部品を配
置すべき部品配置領域を決定する行程と、 それぞれが前記給電部の位置から所定の距離離間した仮
想の等距離線の複数により、前記部品配置領域を分割し
て、複数の距離区分を決定する行程と、 前記部品の消費電力の大きいものから小さくなる順に前
記部品を選択して、前記距離区分の中の前記給電部の位
置に近いものから遠くなる順に、選択された前記部品を
前記距離区分に充填配置する行程と、を有することを特
徴とする部品配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050884A JPH11251717A (ja) | 1998-03-03 | 1998-03-03 | プリント回路基板における部品配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050884A JPH11251717A (ja) | 1998-03-03 | 1998-03-03 | プリント回路基板における部品配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251717A true JPH11251717A (ja) | 1999-09-17 |
Family
ID=12871169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10050884A Pending JPH11251717A (ja) | 1998-03-03 | 1998-03-03 | プリント回路基板における部品配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251717A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001042893A1 (fr) * | 1999-12-10 | 2001-06-14 | Hitachi, Ltd | Module semi-conducteur |
| US7114132B2 (en) | 2001-04-20 | 2006-09-26 | Nec Corporation | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device |
| CN100422232C (zh) * | 2003-10-14 | 2008-10-01 | 株式会社村田制作所 | 树脂涂布金属颗粒的制备方法、树脂涂布金属颗粒和形成电路的调色剂 |
| KR101593375B1 (ko) * | 2015-07-28 | 2016-02-11 | 박웅기 | 에러 발생을 줄이기 위한 uhd 디스플레이 보드의 배치 구조 및 이 배치 구조를 갖는 uhd 디스플레이 보드 |
-
1998
- 1998-03-03 JP JP10050884A patent/JPH11251717A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001042893A1 (fr) * | 1999-12-10 | 2001-06-14 | Hitachi, Ltd | Module semi-conducteur |
| US7114132B2 (en) | 2001-04-20 | 2006-09-26 | Nec Corporation | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device |
| CN100422232C (zh) * | 2003-10-14 | 2008-10-01 | 株式会社村田制作所 | 树脂涂布金属颗粒的制备方法、树脂涂布金属颗粒和形成电路的调色剂 |
| KR101593375B1 (ko) * | 2015-07-28 | 2016-02-11 | 박웅기 | 에러 발생을 줄이기 위한 uhd 디스플레이 보드의 배치 구조 및 이 배치 구조를 갖는 uhd 디스플레이 보드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7831949B2 (en) | Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit | |
| US20090255713A1 (en) | Controlling Impedance and Thickness Variations for Multilayer Electronic Structures | |
| WO2002069207A1 (fr) | Procede et systeme de conception d'une implantation de circuit | |
| US20050022149A1 (en) | Generating a split power plane of a multi-layer printed circuit board | |
| JPS64821B2 (ja) | ||
| JP5212296B2 (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
| JP2010129039A (ja) | プリント基板設計システムおよびプリント基板設計方法 | |
| US8356265B2 (en) | Offset fill | |
| JP2001175702A (ja) | 回路設計方法 | |
| JPH11251717A (ja) | プリント回路基板における部品配置方法 | |
| US7032207B2 (en) | Method of designing semiconductor integrated circuit with accurate capacitance extraction | |
| US10652998B2 (en) | Multilayer ceramic electronic package with modulated mesh topology | |
| US11071197B2 (en) | Multilayer ceramic electronic package with modulated mesh topology and alternating rods | |
| EP2214110B1 (en) | Heuristic routing for electronic device layout designs | |
| US8296689B1 (en) | Customizing metal pattern density in die-stacking applications | |
| US11755815B2 (en) | System and method for improving design performance through placement of functional and spare cells by leveraging LDE effect | |
| US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
| JP2010165135A (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
| Lee et al. | Fast flip-chip pin-out designation respin by pin-block design and floorplanning for package-board codesign | |
| JP3140869B2 (ja) | プリント配線板設計支援システム | |
| JP2008052499A (ja) | 熱伝導率算出装置、熱伝導率算出方法および熱伝導率算出プログラム | |
| US20080178136A1 (en) | Method, Apparatus, and Computer Program Product for Implementing Balanced Wiring Delay Within an Electronic Package | |
| JPH0991336A (ja) | 回路シミュレーション方法 | |
| JP2001175697A (ja) | プリント配線板設計装置 | |
| CN117574831A (zh) | Pcb制图方法、系统、设备及存储介质 |