JP2010129039A - プリント基板設計システムおよびプリント基板設計方法 - Google Patents
プリント基板設計システムおよびプリント基板設計方法 Download PDFInfo
- Publication number
- JP2010129039A JP2010129039A JP2008306250A JP2008306250A JP2010129039A JP 2010129039 A JP2010129039 A JP 2010129039A JP 2008306250 A JP2008306250 A JP 2008306250A JP 2008306250 A JP2008306250 A JP 2008306250A JP 2010129039 A JP2010129039 A JP 2010129039A
- Authority
- JP
- Japan
- Prior art keywords
- decoupling capacitor
- power plane
- decoupling
- distance
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Abstract
【解決手段】デカップリングコンデンサピン位置情報抽出手段11は、プリント基板の基板設計データ16に基づいて、そのプリント基板のデカップリングコンデンサの位置を示す位置情報18を算出する。電源プレーン位置形状情報抽出手段12は、基板設計データ16に基づいて、そのプリント基板の電源プレーンの形状と位置を示す位置形状情報19を算出する。制約情報入力手段8は、入力装置から制約条件17を収集する。デカップリングコンデンサ検証手段14は、位置情報18と位置形状情報19と制約条件17に基づいて、そのデカップリングコンデンサの配置の良否を判別する。このとき、設計者は、プリント基板を設計しながら、デカップリングコンデンサの配置の良否をリアルタイムに確認することができ、プリント基板をより高速に設計することができる。
【選択図】図1
Description
2 :CPU
3 :記憶装置
5 :入力装置
6 :出力装置
7 :設計手段
8 :制約情報入力手段
11:デカップリングコンデンサピン位置情報抽出手段
12:電源プレーン位置形状情報抽出手段
14:デカップリングコンデンサ検証手段
15:表示手段
16:基板設計データ
17:制約情報データ
18:デカップリングコンデンサピン位置情報
19:電源プレーン位置・形状情報
21:デカップリングコンデンサピン間距離制約情報
22:電源プレーン端デカップリングコンデンサ間距離制約情報
25:デカップリングコンデンサピン間距離検出手段
26:電源プレーン端デカップリングコンデンサ間距離検出手段
27:デカップリングコンデンサ位置判定手段
31:プリント基板
32:電源プレーン
33−1〜33−2:複数の集積回路
34−1〜34−15:複数のデカップリングコンデンサ
35:プリント基板
36:電源プレーン
37−1〜37−2:複数の集積回路
38−1〜38−15:複数のデカップリングコンデンサ
39:縁の点
41:プリント基板
42:電源プレーン
43−1〜43−2:複数の集積回路
44−1〜44−15:複数のデカップリングコンデンサ
45:縁の点
51:プリント基板設計システム
52:制約情報入力手段
53:デカップリングコンデンサ検証手段
54:制約情報データ
55:電源プレーン分割格子寸法情報
56:電源プレーン格子分割手段
57:デカップリングコンデンサ位置判定手段
61:プリント基板
62:電源プレーン
63−1〜63−2:複数の集積回路
64−1〜64−16:複数のデカップリングコンデンサ
65−1〜65−24:複数の領域
Claims (11)
- プリント基板の基板設計データに基づいてデカップリングコンデンサピン位置情報を算出するデカップリングコンデンサピン位置情報抽出手段と、ここで、前記デカップリングコンデンサピン位置情報は、前記プリント基板に搭載される複数のデカップリングコンデンサの位置を示し、
前記基板設計データに基づいて電源プレーン位置形状情報を算出する電源プレーン位置形状情報抽出手段と、ここで、前記電源プレーン位置形状情報は、前記プリント基板が備える電源プレーンの形状と前記電源プレーンの位置とを示し、
入力装置から制約条件を収集する制約情報入力手段と、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて、前記複数のデカップリングコンデンサの配置の良否を判別するデカップリングコンデンサ検証手段
とを具備するプリント基板設計システム。 - 請求項1において、
前記制約条件は、デカップリングコンデンサピン間距離上限値と電源プレーンデカップリングコンデンサピン間距離上限値とを示し、
前記デカップリングコンデンサ検証手段は、
前記デカップリングコンデンサピン位置情報に基づいてデカップリングコンデンサピン間距離を算出するデカップリングコンデンサピン間距離検出手段と、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報とに基づいて電源プレーン端デカップリングコンデンサ間距離を算出する電源プレーン端デカップリングコンデンサ間距離検出手段と、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて前記良否を算出するデカップリングコンデンサ位置判定手段とを備え、
前記デカップリングコンデンサピン間距離は、前記複数のデカップリングコンデンサのうちの隣接するデカップリングコンデンサの電源ピンの間の電気的距離を示し、
前記電源プレーン端デカップリングコンデンサ間距離は、前記電源プレーンの端と前記複数のデカップリングコンデンサの電源ピンとの間の電気的距離を示し、
前記良否は、前記デカップリングコンデンサピン間距離が前記デカップリングコンデンサピン間距離上限値より大きいときに、または、前記電源プレーン端デカップリングコンデンサ間距離が前記電源プレーン端デカップリングコンデンサ間距離上限値より大きいときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計システム。 - 請求項2において、
入力装置から入力される情報に基づいて前記基板設計データを更新する設計手段
をさらに具備するプリント基板設計システム。 - 請求項3において、
前記デカップリングコンデンサピン位置情報抽出手段は、前記基板設計データが更新されたときに、前記基板設計データに基づいて前記デカップリングコンデンサピン位置情報を算出し、
前記電源プレーン位置形状情報抽出手段は、前記基板設計データが更新されたときに、前記基板設計データに基づいて前記電源プレーン位置形状情報を算出する
プリント基板設計システム。 - 請求項1において、
前記制約条件は、電源プレーン分割格子寸法を示し、
前記デカップリングコンデンサ検証手段は、
前記電源プレーン位置形状情報と前記電源プレーン分割格子寸法とに基づいて前記電源プレーンが配置される領域を複数の領域に分割する電源プレーン格子分割手段と、
前記デカップリングコンデンサピン位置情報に基づいて、前記複数の領域の各々に前記デカップリングコンデンサが配置されているかどうかを判別するデカップリングコンデンサ位置判定手段とを備え、
前記複数の領域は、それぞれ、差渡し幅が前記電源プレーン分割格子寸法より小さく、
前記良否は、前記複数の領域が前記デカップリングコンデンサが搭載されていない領域を含むときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計システム。 - 請求項5において、
前記複数の領域は、それぞれ、長方形である
プリント基板設計システム。 - プリント基板の基板設計データに基づいてデカップリングコンデンサピン位置情報を算出するステップと、ここで、前記デカップリングコンデンサピン位置情報は、前記プリント基板に搭載される複数のデカップリングコンデンサの位置を示し、
前記基板設計データに基づいて電源プレーン位置形状情報を算出するステップと、ここで、前記電源プレーン位置形状情報は、前記プリント基板が備える電源プレーンの形状と前記電源プレーンの位置とを示し、
入力装置から制約条件を収集するステップと、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて、前記複数のデカップリングコンデンサの配置の良否を判別するステップ
とを具備するプリント基板設計方法。 - 請求項7において、
前記デカップリングコンデンサピン位置情報に基づいてデカップリングコンデンサピン間距離を算出するステップと、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報とに基づいて電源プレーン端デカップリングコンデンサ間距離を算出するステップと、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて前記良否を算出するステップとをさらに具備し、
前記制約条件は、デカップリングコンデンサピン間距離上限値と電源プレーンデカップリングコンデンサピン間距離上限値とを示し、
前記デカップリングコンデンサピン間距離は、前記複数のデカップリングコンデンサのうちの隣接するデカップリングコンデンサの電源ピンの間の電気的距離を示し、
前記電源プレーン端デカップリングコンデンサ間距離は、前記電源プレーンの端と前記複数のデカップリングコンデンサの電源ピンとの間の電気的距離を示し、
前記良否は、前記デカップリングコンデンサピン間距離が前記デカップリングコンデンサピン間距離上限値より大きいときに、または、前記電源プレーン端デカップリングコンデンサ間距離が前記電源プレーン端デカップリングコンデンサ間距離上限値より大きいときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計方法。 - 請求項8において、
入力装置から入力される情報に基づいて前記基板設計データを更新するステップをさらに具備し、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報とは、前記基板設計データが更新されたときに、算出される
プリント基板設計方法。 - 請求項7において、
前記電源プレーン位置形状情報と前記電源プレーン分割格子寸法とに基づいて前記電源プレーンが配置される領域を複数の領域に分割するステップと、
前記デカップリングコンデンサピン位置情報に基づいて、前記複数の領域の各々に前記デカップリングコンデンサが配置されているかどうかを判別するステップとをさらに具備し、
前記制約条件は、電源プレーン分割格子寸法を示し、
前記複数の領域は、それぞれ、差渡し幅が前記電源プレーン分割格子寸法より小さく、
前記良否は、前記複数の領域が前記デカップリングコンデンサが搭載されていない領域を含むときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計方法。 - 請求項10において、
前記複数の領域は、それぞれ、長方形である
プリント基板設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306250A JP4807673B2 (ja) | 2008-12-01 | 2008-12-01 | プリント基板設計システムおよびプリント基板設計方法 |
US12/628,350 US8271925B2 (en) | 2008-12-01 | 2009-12-01 | Printed board design system and method including decoupling capacitor arrangement examination unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306250A JP4807673B2 (ja) | 2008-12-01 | 2008-12-01 | プリント基板設計システムおよびプリント基板設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010129039A true JP2010129039A (ja) | 2010-06-10 |
JP4807673B2 JP4807673B2 (ja) | 2011-11-02 |
Family
ID=42223927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306250A Active JP4807673B2 (ja) | 2008-12-01 | 2008-12-01 | プリント基板設計システムおよびプリント基板設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8271925B2 (ja) |
JP (1) | JP4807673B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8201133B2 (en) * | 2008-06-17 | 2012-06-12 | International Business Machines Corporation | Printed circuit board with reduced signal distortion |
US8438524B1 (en) * | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
WO2011151992A1 (ja) * | 2010-06-03 | 2011-12-08 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
CN102346786A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业(深圳)有限公司 | 信号线检查系统及方法 |
CN104268341A (zh) * | 2014-09-28 | 2015-01-07 | 浪潮集团有限公司 | 一种pcb中器件高度超限高检查方法 |
JP6645114B2 (ja) * | 2015-10-16 | 2020-02-12 | 富士通株式会社 | 設計支援プログラム、情報処理装置、および設計支援方法 |
US10606974B1 (en) * | 2018-03-05 | 2020-03-31 | Cadence Design Systems, Inc. | System and method for dynamic visual guidance of mutually paired components in a circuit design editor |
US10785867B2 (en) * | 2018-09-25 | 2020-09-22 | International Business Machines Corporation | Automatic determination of power plane shape in printed circuit board |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000123062A (ja) * | 1998-10-19 | 2000-04-28 | Toshiba Corp | プリント基板設計支援システム |
JP2002016337A (ja) * | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002015023A (ja) * | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2002092059A (ja) | 2000-09-18 | 2002-03-29 | Sohwa Corporation | プリント配線基板の配線設計システム |
JP4283647B2 (ja) | 2002-11-26 | 2009-06-24 | パナソニック株式会社 | レイアウトチェックシステム |
JP2006261470A (ja) | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 多層プリント回路基板 |
JP4682873B2 (ja) | 2006-03-01 | 2011-05-11 | パナソニック株式会社 | バイパスコンデンサのチェック方法およびそのチェック装置 |
-
2008
- 2008-12-01 JP JP2008306250A patent/JP4807673B2/ja active Active
-
2009
- 2009-12-01 US US12/628,350 patent/US8271925B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000123062A (ja) * | 1998-10-19 | 2000-04-28 | Toshiba Corp | プリント基板設計支援システム |
JP2002016337A (ja) * | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
Also Published As
Publication number | Publication date |
---|---|
US8271925B2 (en) | 2012-09-18 |
JP4807673B2 (ja) | 2011-11-02 |
US20100138802A1 (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4807673B2 (ja) | プリント基板設計システムおよびプリント基板設計方法 | |
US9075949B2 (en) | Supporting design of electronic equipment | |
JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
JP2007311500A (ja) | 半導体装置の設計方法及びこれを実行するプログラム | |
CN101533426A (zh) | 电子电路基板的电源杂音解析方法、系统以及程序 | |
JP5121435B2 (ja) | 半導体集積回路の設計装置及び方法 | |
JP2007286691A (ja) | 集積回路設計装置 | |
JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
JP5266826B2 (ja) | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置 | |
JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
US7032207B2 (en) | Method of designing semiconductor integrated circuit with accurate capacitance extraction | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
JP2000020573A (ja) | プリント基板配線処理システム及び方法 | |
TWI503684B (zh) | 印刷電路檢查方法與裝置 | |
JP4082906B2 (ja) | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム | |
US20080209367A1 (en) | Reliability design method | |
JP2015149358A (ja) | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル | |
JP5051112B2 (ja) | 電圧変動量算出方法及びシステム並びにコンデンサ実装形態決定方法及びシステム | |
US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
JP2011133990A (ja) | プリント配線板の電圧降下算定装置、算定方法、及び算定プログラム | |
JPH11251717A (ja) | プリント回路基板における部品配置方法 | |
US8332791B2 (en) | Package designs for fully functional and partially functional chips | |
JP2009003723A (ja) | 半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 | |
US20130305196A1 (en) | Systems and methods for creating frequency-dependent netlist | |
JP5962224B2 (ja) | ノイズ対策設計検査についての情報処理方法、装置及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110725 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4807673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110807 |