JP5962224B2 - ノイズ対策設計検査についての情報処理方法、装置及びプログラム - Google Patents

Description

本技術は、ＥＭＣ（Electromagnetic Compatibility）対策設計の検査技術に関する。

プリント基板に搭載されるＬＳＩ（Large Scale Integrated circuit）はノイズを発生しており、配線パターンからはノイズ電磁波を放射している。また、配線パターンは静電気等のノイズを受けると、ＬＳＩの誤動作の原因となる。ノイズによる電磁波の放射や誤動作を防止するためにＥＭＣ対策設計が行われており、この設計品質をチェックするＥＭＣ設計チェックシステムが存在している。ＥＭＣ設計チェックとは、電磁波放射量が大となる恐れのあるネットが存在するか否かを検出するチェックである。このチェックにより検出されたネットにＥＭＣ対策を行うことで、電磁波放射量を減らし、かつ、ＬＳＩの誤動作を防止するものである。

従来は、ＣＡＤ（Computer Aided Design）の情報である配置座標や部品情報から、ＥＭＣに関連するネット毎に各種要素を全て採点し、その合計点により順位付けを行っている。例えば、図１に示すように、チェック１乃至５の５つの要素について、ＮＥＴ００１乃至ＮＥＴ１０００の１０００個のネットをチェックする場合、５×１０００＝５０００回チェックを行うことになる。そして、例えばチェック１乃至５で問題がない（検査をパスするとも呼ぶ。）場合には０点、チェック１で問題があれば１０点、チェック２で問題があれば５点、チェック３で問題があれば１０点、チェック４で問題があれば７点、チェック５で問題があれば１０点といったように点数を付与するとする。そうすると、例えば図２に示すように、５０００回のチェック結果がテーブルに登録され、ネット毎に点数の合計点（評価点）が算出される。この評価点が大きい順に並べれば、対策を実施すべきネットを選択することができる。但し、評価点がたとえ閾値未満であっても閾値を数点下回るだけであれば、対策を実施すべきと判定すべき場合もあるため、必ずしも一律にネットの選択ができるわけでもない。

以上の例では１０００ネット程度であるが、実際により多くのネットについてチェックを実施することになるため、チェック全体の時間が長くなってしまう。

特開２０１０−２５７０９８号公報 特開平６−３２５１０９号公報 特開２０１１−８６６４号公報 特開２００８−１８１３５３号公報 特開２００２−３２４２８号公報 特開２００５−２２３１２０号公報 特開２００６−１７２３７０号公報

本技術の目的は、ＥＭＣ対策設計の検査に係る時間を短縮するための技術を提供することである。

本技術に係る情報処理方法は、基板に設けられる複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、前記複数のネットの各々について実施する処理と、複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する処理とを含む。

ＥＭＣ対策設計の検査に係る時間を短縮できるようになる。

図１は、従来技術を説明するための図である。 図２は、従来技術を説明するための図である。 図３は、チェックの上位下位の関係を表す図である。 図４は、本実施の形態に係る情報処理装置の機能ブロック図である。 図５は、情報処理装置が実施するメインの処理フローを示す図である。 図６は、基板の一例を示す図である。 図７は、チェックの具体的処理を示す図である。 図８は、チェック結果のテーブルの初期状態を示す図である。 図９は、内層化チェックの処理結果の一例を示す図である。 図１０は、チェック結果のテーブルの第２の状態を示す図である。 図１１は、チェック結果のテーブルの第３の状態を示す図である。 図１２は、チェック結果のテーブルの第４の状態を示す図である。 図１３は、チェック結果のテーブルの第５の状態を示す図である。 図１４は、チェック結果の集計結果の一例を示す図である。 図１５は、集計結果のソート結果の一例を示す図である。 図１６は、本実施の形態の効果を説明するための図である。 図１７は、他の実施の形態の処理フローを示す図である。 図１８は、他の実施の形態の処理フローを示す図である。 図１９は、コンピュータの機能ブロック図である。

本実施の形態では、５項目のチェックを行う場合を想定する。すなわち、（１）チェック１：内層化パターンチェック（ネットが内層にある度合いについてのチェック）、（２）チェック２：表面パターン長チェック（ネットが基板表面に現れている度合いについてのチェック）、（３）チェック３：対策部品までの長さについての対策部品距離チェック（ノイズを発生する半導体チップと対策部品との間の長さについてのチェック）、（４）チェック４：パターンのガード化チェック（左又は右がガードされている度合いについてのチェック）、（５）チェック５：基板端チェック（ネットが基板端に近接している度合いについてのチェック）を想定する。

このようなチェックを実施する場合には、チェック１で問題がないと判断されると、チェック２、３及び５についてはチェックを省略することができる。これは、ネットが基準以上に内層化されている場合には、電磁波の放射が抑制されているため、ネットが長いことによって放射される電磁波についてのチェックであるチェック２及び３については省略できるためである。また、内層化されていれば、基板の端に配置しても電磁波の放射は抑制されているので、チェック５についても省略できる。

さらに、チェック２で問題がなければ、その効果からチェック３及び４については省略できる。また、チェック３で問題なければ、その効果からチェック４については省略できる。さらに、チェック４で問題なければ、そのネットを基板端に配置しても電磁波放射が増加する恐れはないので、チェック５については省略できる。

省略可否に基づくこのようなチェックの上位下位関係（優先関係又は従属関係とも呼ぶ）をまとめると図３に示すようになる。すなわち、図３では、各行に示されているチェック１乃至５の各々で問題なしと判定された場合に、各列に示されているチェック１乃至５のうち×マークが付されたチェックを省略することができ、丸マークが付されたチェックは省略できない。

チェック１の場合には３つのチェックを省略でき、チェック２の場合には２つのチェックを省略でき、チェック３の場合には１つのチェックを省略でき、チェック４の場合には１つのチェックを省略でき、チェック５の場合には省略できるチェックはない。

本実施の形態では、省略できる他のチェックの数が多い順にチェックを実施する。これによって全体として省略できるチェックの回数を増加させる。逆に言えば、自らのチェックに対して従属関係にない他のチェックの数が少ない順にチェックを実施する。

本実施の形態では、図３からも明らかなように、チェック１、チェック２、チェック３、チェック４、チェック５の順番で実施することになる。

なお、チェック３とチェック４とは省略できる他のチェックの数が同数であるが、このような場合には両者の上位下位関係に基づいて順番を決定する。すなわち、チェック３で問題なければチェック４を実施せずとも良いので、チェック３が優先して実施される。

結局、図３において「−」マークが付されているチェックについては、チェックで問題有りと判断されたチェックを表している。すなわち、そのチェックは省略されていない。

なお、一般的には、２つのチェックの各組み合わせについて上位下位関係を整理した上で、最上位から順番にチェックを並べれば、実行順序が決定される。

このようなチェックを実施するための情報処理装置１の構成例を図４に示す。本実施の形態に係る情報処理装置１は、ネットデータ格納部１０と、チェック制御部１１と、チェック結果格納部１２と、出力部１３と、印刷装置や表示装置などの出力装置１４とを有する。

ネットデータ格納部１０は、設計された基板に設けられる部品及びネットの配置座標及び接続関係を表すデータなどを格納する。

チェック制御部１１は、第１チェック部１１１と、第２チェック部１１２と、第３チェック部１１３と、第４チェック部１１４と、第５チェック部１１５とを有する。第１チェック部１１１は、チェック１のための処理を実施する。第２チェック部１１２は、チェック２のための処理を実施する。第３チェック部１１３は、チェック３のための処理を実施する。第４チェック部１１４は、チェック４のための処理を実施する。第５チェック部１１５は、チェック５のための処理を実施する。チェック制御部１１は、これらのチェック部１１１乃至１１５についての制御を行う。

チェック結果格納部１２は、各チェック部のチェック結果を格納する。出力部１３は、チェック結果からＥＭＣ対策を行うべきネットのリストを生成し、出力装置１４に出力させる。

次に、図５乃至図１５を用いて、情報処理装置１の処理内容を説明する。まず、チェック制御部１１は、第１チェック部１１１に、ネットデータ格納部１０に格納されているデータを用いて、チェック１の内層化チェックを実施させる（ステップＳ１）。

内層化チェックについては、図６のような基板の例を用いて具体的に説明する。図６の基板では、基板表面にＩＣ１乃至ＩＣ５が設けられており、ＩＣ１のｄ１乃至ｄ４ピンはクロック信号の出力ピンである。ＩＣ１からＩＣ２を繋ぐネットの一部が内層化されており、点線で表されている。ＩＣ１から他のＩＣを繋ぐネットは内層化されておらず、表面パターンに現れているものとする。

信号パターンからは、電磁波が放射されるが、パターンの上下をグランドや電源の広いパターンで挟むと、放射は小さくなる。従って、ＩＣ１のｄ１ピンについてのネットについては、内層化されたパターンのパターン長Ｌ２で、表面パターンのパターン長Ｌ１とすると、内層化チェックでは、表面露出率Ｗ１＝Ｌ１／（Ｌ１＋Ｌ２）を算出する。図６の例では、Ｗ１＝０．２となる。ｄ２ピン乃至ｄ４ピンについてはＷ１＝１となる。

なお、ステップＳ１乃至Ｓ９の基本的な処理フローを図７に示す。なお、チェック制御部１１は、ネットデータ格納部１０に格納されているネットのリストから、チェック結果格納部１２に図８に示すようなテーブルを用意する。図８の例では、ネットにはＮＥＴ００１乃至ＮＥＴ００７があり、チェック１乃至５の各列にチェック結果を登録するようになっている。なお、チェック結果については無次元数、すなわち比率又は百分率として数値を算出し、最後にネット毎に数値を合計できるようにする。

各チェック部は、チェック結果格納部１２のテーブルに登録されているネットのうち未処理のネットを１つ特定する（図７：ステップＳ２１）。各チェック部は、特定されたネットについて、本チェックを省略できるのか判断する（ステップＳ２３）。例えば、図８に示すようなテーブルにおいて、数値が未登録の場合には省略不可であり、数値が登録されていれば省略可能であると判断する。これは、以下で示すように今回のチェック結果でエラーが発生していなければ図５に示したチェックの上位下位関係に従って、省略可能なチェックについて「０」（％）を登録してしまうためである。

また、図５に示したチェックの上位下位関係と、特定されたネットについての少なくとも直前のチェック結果とに基づき、本チェックが省略可能か判断してもよい。内層化チェックについては省略不可と判断されるが、表面パターン長チェック（チェック２）については内層化チェックでエラー判定されなければ省略可能で、エラー判定されれば省略不可と判断される。

本チェックを省略できる場合には処理はステップＳ３１に移行する。一方、本チェックを省略できない場合には、各チェック部は、ネットデータ格納部１０に格納されているネットの配置情報等を用いてチェックによる数値を算出し、予め設定されている閾値と比較することでエラー判定を実施し、算出された数値及び判定結果をチェック結果としてチェック結果格納部１２におけるテーブルに格納する（ステップＳ２５）。

図６を用いて説明した方法で内層化チェックについての数値Ｗ１を算出し、閾値以下であれば問題なしと判定し、閾値を超えている場合にはエラーと判定する。

エラーと判定された場合には（ステップＳ２７：Ｙｅｓルート）、処理はステップＳ３１に移行する。一方、エラーと判定されなかった場合には（ステップＳ２７：Ｎｏルート）、各チェック部は、上位下位関係において本チェックの下位チェックの省略設定を、チェック結果格納部１２におけるテーブルに対して行う（ステップＳ２９）。すなわち、上でも述べたように省略可能なチェックのチェック結果として「０」（％）を設定する。そして処理はステップＳ３１に移行する。具体的には、チェック２、チェック３及びチェック５について省略設定として「０」（％）を設定する。

ステップＳ３１では、各チェック部は、チェック結果格納部１２のテーブルにおいて未処理のネットが存在するか判断し（ステップＳ３１）、未処理のネットが存在する場合にはステップＳ２１に戻る。一方、未処理のネットが存在しない場合には、呼出元の処理に戻る。

内層化チェックについて処理を実施すると、例えば図９に示すようなテーブルが、チェック結果格納部１２において生成されることになる。図９の例では、ＮＥＴ００１、ＮＥＴ００２、ＮＥＴ００６及びＮＥＴ００７については閾値４０％以下であるから、内層化チェックで問題なし（ＯＫ）と判定されている。一方、ＮＥＴ００３、ＮＥＴ００４及びＮＥＴ００５については、閾値４０％を超えているので、エラーと判定される。ＯＫと判定されたＮＥＴ００１、ＮＥＴ００２、ＮＥＴ００６及びＮＥＴ００７については、チェック２、チェック３及びチェック５を省略できるので、それぞれについて「０」％を登録することでそれらのチェックを省略できるようにする。

図５の処理の説明に戻って、チェック制御部１１は、ネットデータ格納部１０に格納されているデータを用いて、第２チェック部１１２に表面パターン長チェックを実施させる（ステップＳ３）。

表面パターン長チェックについては、図６のような基板の例を用いて具体的に説明する。ノイズ源である信号パターンは、パターン長が長いほど電磁波の放射は増大する。しかしながら、パターン長は基板の大きさで制限されるため、基板の長手方向の長さに対するパターン長の比率Ｗ２を評価指標として採用する。すなわち、表面に露出しているパターンの全長Ｌ、基板サイズＫｘ×Ｋｙのうち長手方向の長さをＫＭＡＸ（図６の例ではＫｘ）とすると、表面パターン長率Ｗ２＝Ｌ／ＫＭＡＸとなる。図６の例では、例えばピンｄ１についてのネットのＷ２は０．２、ピンｄ２についてのネットのＷ２は０．５、ピンｄ３についてのネットのＷ２は０．６５、ピンｄ４についてのネットのＷ２は０．１である。

第２チェック部１１２も、図７の処理を実施する。但し、ステップＳ２３では、図９の例では、直前のチェック結果に基づき「０」（％）が登録されていないネットについては省略不可と判断してパターン長チェックを実施する。パターン長チェックの場合には、直前のチェック結果（内層化チェックのチェック結果）に基づき省略の可否が決定される。

また、ステップＳ２９では、図３に示した上位下位関係から、チェック３及びチェック４については省略可能となるので、パターン長チェックで問題ない場合（すなわちパスした場合）には、チェック３及びチェック４の省略設定として「０」（％）を設定する。

例えば図１０に示すように、内層化チェックの結果からして、ＮＥＴ００３、ＮＥＴ００４及びＮＥＴ００５についてパターン長チェックを実施することになる。図１０の例では、ＮＥＴ００３については閾値４０％以下の表面パターン長率Ｗ２が得られるので、問題なしと判断されてチェック３及びチェック４については省略設定として「０」（％）を登録する。ＮＥＴ００４及びＮＥＴ００５については閾値４０％を超えている表面パターン長率Ｗ２が得られているので、問題有りと判断される。

次に、チェック制御部１１は、ネットデータ格納部１０に格納されているデータを用いて、第３チェック部１１３に対策部品距離チェックを実施する（ステップＳ５）。

対策部品距離チェックについては、図６のような基板の例を用いて具体的に説明する。

（あ）クロック信号の場合、
クロック信号からは電磁波が放射されるが、対策部品があると放射は少なくなる。また、対策部品がクロックの出力ピンに近いほど小さくなる。従って、ＩＣのクロック出力ピンから対策部品までの距離ＬＰの、全長Ｌに対する割合Ｗ３で評価する。すなわち、Ｗ３＝ＬＰ／Ｌである。なお、対策部品がない場合には、クロック出力ピンから対策部品までの距離ＬＰ＝パターン全長Ｌとなる。図６のＩＣのピンをクロック出力ピンとすると、出力ピンｄ１についてのＷ３は１であり、出力ピンｄ２についてのＷ３は１であり、対策部品が接続されている出力ピンｄ３についてのＷ３は０．１５であり、出力ピンｄ４についてのＷ３は１である。

（い）リセット信号の場合
リセット信号は、電磁波放射は無いが外部からのノイズを受け誤動作を起こす場合がある。その危険度は、パターンが長いほど増大する。しかし、ＩＣの入力ピンの直ぐそばに対策部品を置くことでノイズを受ける部分のパターンが短くなるので、ＩＣの入力ピンから対策部品までの距離ＬＰの、パターン全長Ｌに対する割合で危険度Ｗ３を表す。この場合も対策部品が存在しない場合には、ＩＣ入力ピンから対策部品までの距離ＬＰ=パターン全長Ｌとなる。図６のＩＣのピンをリセット入力ピンであるとすると、入力ピンｄ１についてのＷ３は１であり、入力ピンｄ２についてのＷ３は１であり、対策部品が接続されている入力ピンｄ３についてのＷ３は０．１５であり、入力ピンｄ４についてのＷ３は１である。

第３チェック部１１３も、図７の処理を実施する。但し、ステップＳ２３では、図１０の例では、最初のチェック結果及び直前のチェック結果に基づき「０」％が登録されていないネットについては省略不可と判断して対策部品距離チェックを実施する。

また、ステップＳ２９では、図３に示した上位下位関係から、チェック４については省略可能となるので、対策部品距離チェックで問題ない場合には（すなわちパスした場合には）、チェック４について省略設定として「０」（％）を登録する。

例えば図１１に示すように、内層化チェック及び表面パターン長チェックのチェック結果からするとＮＥＴ００４及びＮＥＴ００５について対策部品距離チェックを実施することになる。図１１の例では、ＮＥＴ００４については閾値４０％以下の対策部品距離率Ｗ３が得られるので、問題なしと判断されてチェック４については省略設定として「０」（％）を設定する。ＮＥＴ００５については閾値４０％を超えている対策部品距離率Ｗ３が得られるので、問題有りと判断される。

次に、チェック制御部１１は、ネットデータ格納部１０に格納されているデータを用いて、第４チェック部１１４にガード化チェックを実施させる（ステップＳ７）。

ガード化チェックについては、図６のような基板の例を用いて具体的に説明する。

信号パターンからは、電磁波が放射されるが、パターンの左右か片方の近傍にグランドのビアやパターン（ガードグランドと呼ぶ）が設けられていると放射は小さくなる。従ってガードグランドが無い部分が長いほど電磁波の放射は大きくなる。従って、非ガード化率Ｗ４を、パターン全長Ｌに対するガードグランドが無い部分の割合で表す。すなわち、ガードグランドが一定距離（例えば１ｍｍ）以内にある部分をＬＧとすると、Ｗ４＝（Ｌ−ＬＧ）／Ｌとなる。図６の例では、ガードグランドが設けられているのはｄ３ピンのネットであるから、ｄ１ピンのＷ４は１であり、ｄ２ピンのＷ４は１であり、ｄ３ピンのＷ４は０．５であり、ｄ４ピンのＷ４は１である。

第４チェック部１１４も、図７の処理を実施する。但し、ステップＳ２３では、図１１の例では、実施済みの３つのチェック結果に基づき「０」％が登録されていないネットについては省略不可と判断してガード化チェックを実施する。

また、ステップＳ２９では、図３に示した上位下位関係から、チェック５については省略可能となるので、ガード化チェックで問題ない場合には、チェック５について省略設定として「０」（％）を登録する。

例えば図１２に示すように、これまでのチェック結果からすると、ＮＥＴ００１、ＮＥＴ００２、ＮＥＴ００５、ＮＥＴ００６、ＮＥＴ００７についてガード化チェックを実施することになる。図１２の例では、ＮＥＴ００５以外については閾値４０％以下の非ガード化率Ｗ４が得られるので、問題なしと判断されてチェック５については「０」（％）を設定しようとするが、既に設定されているのでここでは設定しない。一方、ＮＥＴ００５については閾値４０％を超える非ガード化率Ｗ４が得られるので、問題有りと判断される。

次に、チェック制御部１１は、ネットデータ格納部１０に格納されているデータを用いて、第５チェック部１１５に基板端チェックを実施させる（ステップＳ９）。

基板端チェックについては、図６のような基板の例を用いて具体的に説明する。

基板端近くに信号パターンがあると、信号直下のグランド面積が不足し、電磁波の放射が増大する。パターン全長Ｌに対する基板端に近接している長さ（例えば基板の長手方向の長さ×０．０１＝２ｍｍ以内に配置されている長さ）の合計ＬＥの割合Ｗ５である基板端率で評価する。すなわち、Ｗ５＝ＬＥ／Ｌで算出する。図６の例では、例えば、ｄ１ピンのネットについてはＷ５＝０．８５であり、ｄ２ピンのネットについてはＷ５＝０％であり、ｄ３ピンのネットについてはＷ５＝０％であり、ｄ４ピンのネットについてはＷ５＝０％である。

第５チェック部１１５も、図７の処理を実施する。但し、ステップＳ２３では、図１２の例では、実施済みの４つのチェック結果に基づき「０」％が登録されていないネットについては省略不可と判断して基板端チェックを実施する。

また、ステップＳ２９では下位のチェックがもう無いので、特別な処理を実施しない。

例えば図１３に示すように、これまでのチェック結果からすると、ＮＥＴ００３、ＮＥＴ００４、ＮＥＴ００５について基板端チェックを実施することになる。図１３の例では、ＮＥＴ００３以外については閾値４０％以下の基板端率が得られるので、問題なしと判断される。一方、ＮＥＴ００３については閾値４０％を超える基板端率が得られるので、問題有りと判断される。

そして、出力部１３は、チェック結果格納部１２に格納されているチェック結果を集計し、大きい順にソートする（ステップＳ１１）。本実施の形態では、各チェックについて無次元数の数値を算出しているので、チェック結果として算出された数値を合計しても良い。図１３の例について集計すると、図１４に示すようになる。合計の値が大きい方がＥＭＣ対策を優先的に実施すべきネットということになるので、数値が大きい順にソートすると、図１５のようになる。図１５の例では、ＮＥＴ００５、ＮＥＴ００４、ＮＥＴ００３、ＮＥＴ００６、ＮＥＴ００７、ＮＥＴ００１、ＮＥＴ００２の順番が得られる。

そして、出力部１３は、ソート結果を出力装置１４などに出力する（ステップＳ１３）。ネットワークに接続されている他のコンピュータに出力する場合もある。

このようにすれば、実際に実行するチェックの回数を減らすことができ、処理時間を短縮することができるようになる。

例えば１０００ネットの基板についてチェックを行って各チェックにおいて１０％のエラーが発生すると仮定する。従来技術によれば５つのチェックを行う場合には、５０００回チェックを実施することになる。一方、本実施の形態によれば、図１６に示すように、チェック１を実施した１０００ネットのうち９００ネットについてはチェック４のみ実施すれば良くなる。一方、チェック１でエラーとなった１００ネットのうち９０ネットについてはチェック５のみを実施すれば良くなる。さらに、チェック２でエラーとなった１０ネットのうち９ネットについてはチェック５のみを実施すれば良くなる。一方、チェック３でエラーとなった１ネットについてはチェック４及びチェック５が行われると仮定する。そうすると合計で２１１１回のチェックが行われるだけになるので、この例では２８８９回のチェックが省略される。

以上本技術の実施の形態を説明したが、本技術はこれに限定されるものではない。例えば、図４に示した機能ブロック図は一例であって、必ずしも実際のプログラムモジュール構成と一致するわけではない。また、処理フローについても、処理結果が変わらない限り変形することができる。例えば、上で述べた例ではチェック１を全てのネットについて実施した後に、該当するネットについてチェック２を実施し、該当するネットについてチェック３を実施し、該当するネットについてチェック４を実施し、該当するネットについてチェック５を実施するという処理フローを示した。しかしながら、１つのネットについてチェック１を実施した後、当該チェック１のチェック結果に従って直ぐにそのネットについて次のチェックを実施するようにしても良い。例えば、チェック１がエラーであれば、チェック２を実施し、チェック２をパスするとチェック５を実施する。このネットについてチェック５が完了した後に、次のネットについて同様に処理を行うようにしても同様の結果が得られる。このような場合、図１７及び図１８に示されるような処理フローで処理される。すなわち、この処理フローでは、外側にネット毎のループが設けられており、各ネットについては、最初に内層化チェックを実施し、それ以降のチェックは、直前のチェック結果に基づき、基本的な実行順番（すなわちチェック１、２、３、４、５の順番）において省略不能とされる次のチェックを実施するものである。

内層化チェックで問題なしと判断された場合には省略不能なチェック４であるガード化チェックを実施して次のネットについての処理に移行する。内層化チェックで問題有りと判断された場合には実行順番に従って表面パターン長チェックを実施して、表面パターン長チェックで問題なしと判断されると、省略不能なチェック５である基板端チェックを実施して次のネットについての処理に移行する。表面パターン長チェックで問題有りと判断された場合には実行順番に従って対策部品距離チェックを実施して、対策部品距離チェックで問題なしと判断されると省略不能なチェック５である基板端チェックを実施して次のネットについての処理に移行する。一方、対策部品距離チェックで問題有りと判断された場合には実行順番に従ってガード化チェックを実施して、ガード化チェックで問題なしと判断されると次のネットについての処理に移行する。ガード化チェックで問題有りと判断されると実行順番に従って基板端チェックを実施して、次のネットについての処理に移行する。このように実行の要否を判断するのではなくロジックに組み込んでも良い。

さらに、情報処理装置１を１台のコンピュータで実施する場合もあれば、複数台のコンピュータで実施する場合もある。さらに、スタンドアロン型の実施だけではなく、サーバ・クライアント型の実施であっても良い。すなわち、ネットワークに繋がったクライアントコンピュータからの要求に応じて、上で述べた処理をサーバで実施して処理結果をクライアントコンピュータに返信するようにしても良い。

また、上では各チェックについて同一の閾値が用いられる例が示されているが、異なる閾値が設定される場合もある。

なお、上で述べた情報処理装置１は、コンピュータ装置であって、図１９に示すように、メモリ２５０１とＣＰＵ（Central Processing Unit）２５０３とハードディスク・ドライブ（ＨＤＤ：Hard Disk Drive）２５０５と表示装置２５０９に接続される表示制御部２５０７とリムーバブル・ディスク２５１１用のドライブ装置２５１３と入力装置２５１５とネットワークに接続するための通信制御部２５１７とがバス２５１９で接続されている。オペレーティング・システム（ＯＳ：Operating System）及び本実施例における処理を実施するためのアプリケーション・プログラムは、ＨＤＤ２５０５に格納されており、ＣＰＵ２５０３により実行される際にはＨＤＤ２５０５からメモリ２５０１に読み出される。ＣＰＵ２５０３は、アプリケーション・プログラムの処理内容に応じて表示制御部２５０７、通信制御部２５１７、ドライブ装置２５１３を制御して、所定の動作を行わせる。また、処理途中のデータについては、主としてメモリ２５０１に格納されるが、ＨＤＤ２５０５に格納されるようにしてもよい。本技術の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク２５１１に格納されて頒布され、ドライブ装置２５１３からＨＤＤ２５０５にインストールされる。インターネットなどのネットワーク及び通信制御部２５１７を経由して、ＨＤＤ２５０５にインストールされる場合もある。このようなコンピュータ装置は、上で述べたＣＰＵ２５０３、メモリ２５０１などのハードウエアとＯＳ及びアプリケーション・プログラムなどのプログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。

以上述べた本実施の形態をまとめると、以下のようになる。

本実施の形態に係る情報処理方法は、（Ａ）基板に設けられる複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、複数のネットの各々について実施する処理と、（Ｂ）複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する処理とを含む。

このようにすれば、全体のチェック回数を削減できて処理時間を短縮できるようになる。

なお、上で述べた複数のノイズ対策設計検査が、内層化についての第１の検査と、基板の表面のパターン長についての第２の検査と、ノイズ対策部品についての第３の検査と、ガードパターンについての第４の検査と、基板の端からの距離についての第５の検査とを含むようにしても良い。この場合、実行順序が、第１の検査、第２の検査、第３の検査、第４の検査、第５の検査の順であり、第１の検査について省略可能な他のノイズ対策設計検査が、第２の検査、第３の検査、第５の検査であり、第２の検査について省略可能な他のノイズ対策設計検査が、第３の検査及び第４の検査であり、第３の検査について省略可能な他のノイズ対策設計検査が第４の検査であり、第４の検査について省略可能な他のノイズ対策設計検査が第５の検査である場合もある。

このように検査の省略可能性によって上位下位の関係が存在しており、実行順番を上位下位の関係に従って設定することで、効率的な検査が可能となる。

また、複数のノイズ対策設計検査の各検査結果が無次元量で表され、複数のノイズ対策設計検査の各検査結果を加算して、検査結果を表す値が大きい順に複数のネットをソートするようにしても良い。総合的に複数のネットを比較できるようになる。

さらに、複数のノイズ対策設計検査の各々について閾値が設定されており、検査をパスしたか否かを、当該閾値を超えているか否かによって判断するようにしても良い。

さらに、上で述べた第１の検査において、ネットのパターンの全長に対する、当該パターンのうち表面層に露出する部分の長さの比率を算出するようにしても良い。

また、上で述べた第２の検査において、基板の長手方向の長さに対する、表面層に露出するパターン部分の長さの比率を算出するようにしても良い。

さらに、上で述べた第３の検査において、ネットのパターン全長に対する、対策部品とノイズの影響を受ける素子との間におけるパターンの長さの比率を算出するようにしても良い。

さらに、上で述べた第４の検査において、ネットのパターン全長に対する、当該ネットの左又は右にガードパターンが存在しない部分の長さの比率を算出するようにしても良い。

さらに、上で述べた第５の検査において、ネットのパターン全長に対する、基板の端から一定距離以内のパターン部分の長さの合計の比率を算出するようにしても良い。

なお、上で述べたような処理をコンピュータに実施させるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブル・ディスク、ＣＤ−ＲＯＭなどの光ディスク、光磁気ディスク、半導体メモリ（例えばＲＯＭ）、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。

以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。

（付記１）
基板に設けられる複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、
前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する
処理を、コンピュータに実行させるためのプログラム。

（付記２）
前記複数のノイズ対策設計検査が、
前記内層化についての第１の検査と、前記基板の表面のパターン長についての第２の検査と、ノイズ対策部品についての第３の検査と、ガードパターンについての第４の検査と、前記基板の端からの距離についての第５の検査と、
を含み、
前記実行順序が、前記第１の検査、前記第２の検査、前記第３の検査、前記第４の検査、前記第５の検査の順であり、
前記第１の検査について省略可能な前記他のノイズ対策設計検査が、前記第２の検査、前記第３の検査、前記第５の検査であり、
前記第２の検査について省略可能な前記他のノイズ対策設計検査が、前記第３の検査、前記第４の検査であり、
前記第３の検査について省略可能な前記他のノイズ対策設計検査が、前記第４の検査であり、
前記第４の検査について省略可能な前記他のノイズ対策設計検査が、前記第５の検査である
付記１記載のプログラム。

（付記３）
前記複数のノイズ対策設計検査の各検査結果が無次元量で表され、
前記複数のノイズ対策設計検査の各検査結果を加算して、検査結果を表す値が大きい順に前記複数のネットをソートする
付記１又は２記載のプログラム。

（付記４）
前記複数のノイズ対策設計検査の各々について閾値が設定されており、
前記検査をパスしたか否かを、当該閾値を超えているか否かによって判断する
付記３記載のプログラム。

（付記５）
前記第１の検査において、前記ネットのパターンの全長に対する、当該パターンのうち表面層に露出する部分の長さの比率を算出する
付記２記載のプログラム。

（付記６）
前記第２の検査において、前記基板の長手方向の長さに対する、表面層に露出するパターン部分の長さの比率を算出する
付記２記載のプログラム。

（付記７）
前記第３の検査において、前記ネットのパターン全長に対する、前記対策部品とノイズの影響を受ける素子との間におけるパターンの長さの比率を算出する
付記２記載のプログラム。

（付記８）
前記第４の検査において、前記ネットのパターン全長に対する、当該ネットの左又は右にガードパターンが存在しない部分の長さの比率を算出する
付記２記載のプログラム。

（付記９）
前記第５の検査において、前記ネットのパターン全長に対する、前記基板の端から一定距離以内のパターン部分の長さの合計の比率を算出する
請求項２記載のプログラム。

（付記１０）
基板に設けられる複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、
前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する
処理を、コンピュータにより実行する情報処理方法。

（付記１１）
基板に設けられる複数のネットのデータを格納するデータ格納部と、
前記複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施するチェック部と、
を有する情報処理装置。

１０ ネットデータ格納部
１１ チェック制御部
１２ チェック結果格納部
１３ 出力部
１４ 出力装置

Claims (6)

1. 基板に設けられる複数のネットに対する３以上のノイズ対策設計検査について検査をパスした場合に省略可能な他のノイズ対策設計検査の数の多い順に決定された実行順序であって、前記省略可能な他のノイズ対策設計検査の数が同数であればノイズ対策設計検査の上位下位関係からより上位となるノイズ対策設計検査を先に実行するように設定された前記実行順序において、最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、
   前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する
   処理を、コンピュータに実行させるためのプログラム。
2. 基板に設けられる複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、
   前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する
   処理を、コンピュータに実行させ、
   前記複数のノイズ対策設計検査が、
   前記内層化についての第１の検査と、前記基板の表面のパターン長についての第２の検査と、ノイズ対策部品についての第３の検査と、ガードパターンについての第４の検査と、前記基板の端からの距離についての第５の検査と、
   を含み、
   前記実行順序が、前記第１の検査、前記第２の検査、前記第３の検査、前記第４の検査、前記第５の検査の順であり、
   前記第１の検査について省略可能な前記他のノイズ対策設計検査が、前記第２の検査、前記第３の検査、前記第５の検査であり、
   前記第２の検査について省略可能な前記他のノイズ対策設計検査が、前記第３の検査、前記第４の検査であり、
   前記第３の検査について省略可能な前記他のノイズ対策設計検査が、前記第４の検査であり、
   前記第４の検査について省略可能な前記他のノイズ対策設計検査が、前記第５の検査である
   プログラム。
3. 基板に設けられる複数のネットに対する複数のノイズ対策設計検査について、検査をパスした場合に省略可能な他のノイズ対策設計検査に基づき決定された実行順序において最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、
   前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する
   処理を、コンピュータに実行させ、
   前記複数のノイズ対策設計検査の各検査結果が無次元量で表され、
   前記複数のノイズ対策設計検査の各検査結果を加算して、検査結果を表す値が大きい順に前記複数のネットをソートする
   処理をさらに前記コンピュータに実行させるためのプログラム。
4. 前記複数のノイズ対策設計検査の各々について閾値が設定されており、
   前記検査をパスしたか否かを、当該閾値を超えているか否かによって判断する
   請求項３記載のプログラム。
5. 基板に設けられる複数のネットに対する３以上のノイズ対策設計検査について検査をパスした場合に省略可能な他のノイズ対策設計検査の数の多い順に決定された実行順序であって、前記省略可能な他のノイズ対策設計検査の数が同数であればノイズ対策設計検査の上位下位関係からより上位となるノイズ対策設計検査を先に実行するように設定された前記実行順序において、最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、
   前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施する
   処理を、コンピュータにより実行する情報処理方法。
6. 基板に設けられる複数のネットのデータを格納するデータ格納部と、
   前記複数のネットに対する３以上のノイズ対策設計検査について検査をパスした場合に省略可能な他のノイズ対策設計検査の数の多い順に決定された実行順序であって、前記省略可能な他のノイズ対策設計検査の数が同数であればノイズ対策設計検査の上位下位関係からより上位となるノイズ対策設計検査を先に実行するように設定された前記実行順序において、最初のノイズ対策設計検査を、前記複数のネットの各々について実施し、前記複数のネットの各々について、少なくとも直前に実施したノイズ対策設計検査の検査結果に基づき前記実行順序において省略不能な次のノイズ対策設計検査があれば、当該次のノイズ対策設計検査を実施するチェック部と、
   を有する情報処理装置。

Images