JP5378868B2 - デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム - Google Patents

デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム Download PDF

Info

Publication number
JP5378868B2
JP5378868B2 JP2009104748A JP2009104748A JP5378868B2 JP 5378868 B2 JP5378868 B2 JP 5378868B2 JP 2009104748 A JP2009104748 A JP 2009104748A JP 2009104748 A JP2009104748 A JP 2009104748A JP 5378868 B2 JP5378868 B2 JP 5378868B2
Authority
JP
Japan
Prior art keywords
design rule
rule check
net
combination
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009104748A
Other languages
English (en)
Other versions
JP2010257098A (ja
Inventor
貴宏 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Informatec Systems Ltd
Original Assignee
NEC Informatec Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Informatec Systems Ltd filed Critical NEC Informatec Systems Ltd
Priority to JP2009104748A priority Critical patent/JP5378868B2/ja
Priority to US12/764,481 priority patent/US8516431B2/en
Publication of JP2010257098A publication Critical patent/JP2010257098A/ja
Application granted granted Critical
Publication of JP5378868B2 publication Critical patent/JP5378868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラムに関する。
プリント配線板やＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージの配線パターンの設計に用いられるデザインルールチェックシステムの一例が、特許文献１に記載されている。特許文献１のデザインルールチェックシステムは、配線パターン情報と、配線制約情報と、基板情報を入力とし、チェック結果リストと、未接続区間リストを出力する。すなわち、プリント配線板の設計データを読み込み、事前にデザインルールとして指定されたデザインルールチェック項目毎に、指定される閾値を満足しない箇所や内容を求め、エラーメッセージとして表示する。
特開平０３−１１８６６５号公報
上述した、デザインルールチェックシステムにおいて、デザインルールチェック項目の数が多い場合や、各デザインルールチェック項目にて指定される閾値が厳しい場合、閾値を満足しないケース（以下エラーとする）が多数発生する。この場合、全てのエラーを修正することは現実的には不可能であり、デザインルールチェックの結果の全てを配線パターンの設計に反映させることは難しい。
しかしながら、デザインルールチェック項目には、「エラー修正が必須な項目」と「エラー修正が必ずしも必要ではない項目」が存在する。
「エラー修正が必須な項目」には、例えば、製造ルールに関するデザインルールチェック項目などがある。このデザインルールチェック項目に関してエラーが発生した場合、プリント配線板やＩＣパッケージの設計者は、このエラーを必ず修正しなければならない。
一方、「エラー修正が必ずしも必要ではない項目」には、例えば、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）低減に関するデザインルールチェック項目などがある。このデザインルールチェック項目に関してエラーが発生した場合、プリント配線板やＩＣパッケージの設計者は、このエラーをできる限り修正することが望まれる。例えば、ＥＭＩ低減のためのデザインルールチェック項目には、ＥＭＩ問題を回避する効果の高いものや効果の低いものが混在している。設計者は、エラーが発生したデザインルールチェック項目のそれぞれについて、エラーを修正した場合の効果を一つ一つ評価し、エラー修正の対象とするデザインルールチェック項目を選択しなければならない。
このように、上述したデザインルールチェックシステムでは、デザインルールチェックにおいて発生した多数のエラーに関して、エラーを修正した場合の効果をもとに修正するエラーを選択する必要があるため、長時間の作業や高いスキルが要求されるという課題がある。
（発明の目的）
本発明の目的は、上記課題を解決するデザインルールチェックシステムを提供することにある。
本発明のデザインルールチェックシステムは、各ネットの配線パターンを示す配線情報と配線パターンの制約を示すデザインルールとを基にデザインルールチェックを行うデザインルールチェック部と、前記デザインルールチェックの結果に基づき、前記各ネットの動作周波数毎に当該ネットにおけるエラーの有無を表示するスクリーニング処理部とを備えたことを特徴とする。
本発明のデザインルールチェック方法は、各ネットの配線パターンを示す配線情報と配線パターンの制約を示すデザインルールとを基にデザインルールチェックを行うデザインルールチェックステップと、前記デザインルールチェックの結果に基づき、前記各ネットの動作周波数毎に当該ネットにおけるエラーの有無を表示するスクリーニングステップとを含むことを特徴とする。
本発明のデザインルールチェックプログラムは、コンピュータを、各ネットの配線パターンを示す配線情報と配線パターンの制約を示すデザインルールとを基にデザインルールチェックを行うデザインルールチェック部と、前記デザインルールチェックの結果に基づき、前記各ネットの動作周波数毎に当該ネットにおけるエラーの有無を表示するスクリーニング処理部として機能させることを特徴とする。
本発明の効果は、デザインルールチェックシステムにおいて、デザインルールチェックにより発生した多数のエラーの中から、容易に重要なエラーを抽出できることにある。
本発明の第一の実施の形態におけるデザインルールチェックシステム１００の構成図である。 本発明の第一の実施の形態におけるスクリーニングテーブル４００の構成を示す図である。 本発明の第一の実施の形態の動作を示すフローチャートである。 本発明の第二の実施の形態におけるデザインルールチェックシステム１００の構成図である。 本発明の第二の実施の形態の動作を示すフローチャートである。
（第一の実施の形態）
次に、本発明の第一の実施の形態について図面を参照して詳細に説明する。
図１に本発明の第一の実施の形態におけるデザインルールチェックシステム１００の構成を示す。図１を参照すると、本発明の第一の実施の形態におけるデザインルールチェックシステム１００は、デザインルールチェック部２００、スクリーニング処理部３００、スクリーニングテーブル４００、配線情報記憶部５００、及びデザインルール記憶部６００から構成されている。
デザインルールチェックシステム１００は、プログラム制御によって動作する情報処理装置であってもよい。
デザインルールチェック部２００は、配線情報５０１と、デザインルール６０１とを基にデザインルールチェックを行う。
スクリーニング処理部３００は、デザインルールチェックの結果をスクリーニングテーブル４００に表示し、ユーザによる修正対象のエラーの選択を受け付ける。
スクリーニングテーブル４００は、デザインルールチェックの結果を表示するテーブルである。図２にスクリーニングテーブル４００の構成を示す。図２を参照すると、スクリーニングテーブル４００は、デザインルールチェック項目表示部４１１、動作周波数表示部４１２、デザインルールチェックエラーネット数表示部４１３、デザインルールチェックエラー選択部４１４、及びデザインルールチェックエラー一覧表示部４１５を含む。
配線情報記憶部５００は、プリント配線板またはＩＣパッケージについての配線情報５０１を記憶管理する。配線情報記憶部５００は、プリント配線板とＩＣパッケージとの両方の配線情報を含んでいてもよい。配線情報５０１はプリント配線板またはＩＣパッケージ上の回路素子やデバイス間の結線（以下、ネット）の配線パターンの情報である。配線情報５０１は、各ネットについて、配線パターンの配線されるレイヤや位置、配線幅、配線種別（信号線、電源、グランド）等の情報を含む。また、配線情報５０１は、各ネットについて、動作周波数の情報を含む。
デザインルール記憶部６００は、デザインルール６０１を記憶管理する。デザインルール６０１は、プリント配線板またはＩＣパッケージ上での配線パターンに関する制約条件（デザインルールチェック項目）を含む。ここで、各デザインルールチェック項目は、例えば、配線パターンの幅や長さ、配線パターン間の間隔についての閾値を有する。また、本実施の形態では、各デザインルールチェック項目は、ＥＭＩ低減に関するデザインルールチェック項目であり、「エラー修正が必ずしも必要でない項目」であるものとする。
次に、本発明の第一の実施の形態の動作について図面を参照して説明する。
図３は、本発明の第一の実施の形態の動作を示すフローチャートである。
はじめに、デザインルールチェック部２００は、配線情報記憶部５００を参照し、配線情報５０１を取得する（ステップＳ１０１）。
デザインルールチェック部２００は、デザインルール記憶部６００を参照し、デザインルール６０１を取得する（ステップＳ１０２）。
デザインルールチェック部２００は、配線情報５０１とデザインルール６０１を基にデザインルールチェックを実行する（ステップＳ１０３）。ここで、デザインルールチェック部２００は、配線情報５０１に含まれる各ネットの配線パターンの情報とデザインルール６０１に含まれる各デザインルールチェック項目の閾値とを比較し、各デザインルールチェック項目について、閾値を満足しない（エラーとなる）ネットを抽出する。
スクリーニング処理部３００は、デザインルールチェックの結果をスクリーニングテーブル４００に表示する（ステップＳ１０４）。ここで、スクリーニング処理部３００は、配線情報５０１をもとに、エラーとなったネットの動作周波数を取得する。そして、スクリーニング処理部３００は、スクリーニングテーブル４００上のデザインルールチェック項目と動作周波数との組み合わせ毎に、エラーとなったネットの数を集計し、該当するデザインルールチェック項目、動作周波数のデザインルールチェックエラーネット数表示部４１３に表示する。
例えば、スクリーニング処理部３００は、図２のスクリーニングテーブル４００のように、各デザインルールチェック項目（ＤＲＣ１、ＤＲＣ２、ＤＲＣ３、ＤＲＣ４）と各動作周波数（１００ＭＨｚ以上、１００ＭＨｚ未満１０ＭＨｚ以上、１０ＭＨｚ未満）との組み合わせ毎に、エラーとなったネットの数を表示する。
なお、スクリーニング処理部３００は、デザインルールチェック項目と動作周波数との組み合わせに関して、エラーとなったネットの数の代わりに、エラーとなったネットの有無のみを表示するようにしてもよい。
ユーザは、スクリーニングテーブル４００の表示を基に、エラー修正の対象とするデザインルールチェック項目と動作周波数との組み合わせを決定し、デザインルールチェックエラー選択部４１４により選択する。ここで、エラーの修正によりデザインルールチェック項目を満たした場合に、当該デザインルールが対象とする問題についての改善効果は、ネットの動作周波数に依存するものとする。例えば、ＥＭＩ低減の改善効果は、デザインルールチェック項目で指定される配線パターンの制約条件と動作周波数とに依存する。ユーザは、デザインルールチェック項目と動作周波数との組み合わせについて、問題の改善効果の情報を事前に知っているものとする。ユーザは、このような改善効果の情報をもとに、エラー修正の対象とするデザインルールチェック項目と動作周波数との組み合わせを決定する。
スクリーニング処理部３００は、スクリーニングテーブル４００上で、ユーザによるデザインルールチェック項目と動作周波数との組み合わせの選択を受け付ける（ステップＳ１０５）。スクリーニング処理部３００は、選択された組み合わせについて、デザインルールチェックエラー選択部４１４の表示を選択状態とする。
スクリーニング処理部３００は、選択されたデザインルールチェック項目と動作周波数との組み合わせに関して、エラーとなったネットに関する情報を、スクリーニングテーブル４００上のデザインルールチェックエラー一覧表示部４１５に表示する（ステップＳ１０６）。
例えば、スクリーニング処理部３００は、図２のデザインルールチェックエラー一覧表示部４１５のように、エラーとなったネットに関する情報（ネットの識別子、デザインルールチェック項目、及び動作周波数）をリストとして表示する。
ユーザは、デザインルールチェックエラー一覧表示部４１５に表示されたネットに関して、デザインルールチェック項目の閾値を満たすように、エラーの修正を行う。
以上により、本発明の第一の実施の形態の動作が完了する。
本発明の第一の実施の形態によれば、デザインルールチェックシステムにおいて、ユーザは、デザインルールチェックにより発生した多数のエラーの中から、容易に重要なエラーを抽出できるという効果がある。その理由は、スクリーニング処理部３００が、デザインルールチェックの結果に基づき、各ネットの動作周波数毎にエラーの有無をスクリーニングテーブル４００に表示するためである。
（第二の実施の形態）
次に、本発明の第二の実施の形態について図面を参照して詳細に説明する。
図４に本発明の第二の実施の形態におけるデザインルールチェックシステム１００の構成を示す。図４を参照すると、本発明の第二の実施の形態におけるデザインルールチェックシステム１００は、第一の実施の形態の構成に加えて、エラー選択デフォルト情報記憶部７００を備える。
エラー選択デフォルト情報記憶部７００は、エラー選択デフォルト情報７０１を記憶管理する。エラー選択デフォルト情報７０１は、スクリーニングテーブル４００上のデザインルールチェック項目と動作周波数との組み合わせの中で、エラー修正の優先順位が高い組み合わせの情報を示す。ここでは、エラー選択デフォルト情報７０１は、ＥＭＩ低減の効果が高い組み合わせをエラー修正の優先順位が高い組み合わせとして含むものとする。
次に、本発明の第二の実施の形態の動作について図面を参照して説明する。
図５は、本発明の第二の実施の形態の動作を示すフローチャートである。
はじめに、デザインルールチェック部２００が配線情報５０１を読み込んでから、スクリーニング処理部３００がデザインルールチェックの結果をスクリーニングテーブル４００に表示するまでの動作（ステップＳ２０１からＳ２０４）は、本発明の第一の実施の形態（ステップＳ１０１からＳ１０４）と同様となる。
次に、スクリーニング処理部３００は、エラー選択デフォルト情報記憶部７００のエラー選択デフォルト情報７０１を参照し、エラー修正の優先順位が高いデザインルールチェック項目と動作周波数との組み合わせを選択する（ステップＳ２０５）。このとき、スクリーニング処理部３００は、選択したデザインルールチェック項目と動作周波数との組み合わせについて、デザインルールチェックエラー選択部４１４を選択状態にする。
さらに、スクリーニング処理部３００は、スクリーニングテーブル４００上で、ユーザによるデザインルールチェック項目と動作周波数との組み合わせの選択を受け付ける（ステップＳ２０６）。
スクリーニング処理部３００は、選択されたデザインルールチェック項目と動作周波数との組み合わせに関して、エラーとなったネットの情報を、スクリーニングテーブル４００に表示する（ステップＳ２０７）。
以上により、本発明の第二の実施の形態の動作が完了する。
本発明の第二の実施の形態によれば、ユーザは、デザインルールによる問題の改善効果に関するスキルが不足していても、より容易に重要なエラーを抽出できるという効果がある。その理由は、スクリーニング処理部３００が、エラー選択デフォルト情報７０１を基に、デザインルールチェック項目とネットの動作周波数との組み合わせを選択するためである。
本発明は、プリント配線板やＩＣパッケージのデザインルールチェックを用いた設計に適用可能である。
１００ デザインルールチェックシステム
２００ デザインルールチェック部
３００ スクリーニング処理部
４００ スクリーニングテーブル
４１１ デザインルールチェック項目表示部
４１２ 動作周波数表示部
４１３ デザインルールチェックエラーネット数表示部
４１４ デザインルールチェックエラー選択部
４１５ デザインルールチェックエラー一覧表示部
５００ 配線情報記憶部
５０１ 配線情報
６００ デザインルール記憶部
６０１ デザインルール
７００ エラー選択デフォルト情報記憶部
７０１ エラー選択デフォルト情報

Claims (12)

  1. 各ネットの配線パターンを示す配線情報と配線パターンの制約を示すデザインルールとを基にデザインルールチェックを行うデザインルールチェック部と、
    前記デザインルールチェックの結果に基づき、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせ毎に、前記各ネットにおけるエラーの有無を表示するスクリーニング処理部と
    を備えたことを特徴とするデザインルールチェックシステム。
  2. 前記スクリーニング処理部は、選択された前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせに関し、エラーとなったネットのリストを出力することを特徴とする請求項１記載のデザインルールチェックシステム。
  3. 前記スクリーニング処理部は、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせの中で、エラー修正の優先度が高い組み合わせを示すエラー選択デフォルト情報を基に、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせを選択することを特徴とする請求項２記載のデザインルールチェックシステム。
  4. 前記エラー選択デフォルト情報は、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせの中で、ＥＭＩ低減の効果が高い組み合わせであることを特徴とする請求項３記載のデザインルールチェックシステム。
  5. コンピュータに具備されたデザインルールチェック手段が、各ネットの配線パターンを示す配線情報と配線パターンの制約を示すデザインルールとを基にデザインルールチェックを行うデザインルールチェックステップと、
    前記コンピュータに具備されたスクリーニング処理手段が、前記デザインルールチェックの結果に基づき、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせ毎に、前記各ネットにおけるエラーの有無を表示するスクリーニングステップと
    を含むことを特徴とするデザインルールチェック方法。
  6. さらに、前記コンピュータに具備されたスクリーニング処理手段が、選択された前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせに関し、エラーとなったネットのリストを出力するエラー出力ステップを含むことを特徴とする請求項５記載のデザインルールチェック方法。
  7. 前記スクリーニング処理ステップは、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせの中で、エラー修正の優先度が高い組み合わせを示すエラー選択デフォルト情報を基に、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせを選択することを特徴とする請求項６記載のデザインルールチェック方法。
  8. 前記エラー選択デフォルト情報は、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせの中で、ＥＭＩ低減の効果が高い組み合わせであることを特徴とする請求項７記載のデザインルールチェック方法。
  9. コンピュータを、
    各ネットの配線パターンを示す配線情報と配線パターンの制約を示すデザインルールとを基にデザインルールチェックを行うデザインルールチェック部と、
    前記デザインルールチェックの結果に基づき、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせ毎に、前記各ネットにおけるエラーの有無を表示するスクリーニング処理部と
    して機能させることを特徴とするデザインルールチェックプログラム。
  10. 前記スクリーニング処理部は、選択された前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせに関し、エラーとなったネットのリストを出力することを特徴とする請求項９記載のデザインルールチェックプログラム。
  11. 前記スクリーニング処理部は、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせの中で、エラー修正の優先度が高い組み合わせを示すエラー選択デフォルト情報を基に、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせを選択することを特徴とする請求項１０記載のデザインルールチェックプログラム。
  12. 前記エラー選択デフォルト情報は、前記デザインルールのチェック項目と前記各ネットの動作周波数との組み合わせの中で、ＥＭＩ低減の効果が高い組み合わせであることを特徴とする請求項１１記載のデザインルールチェックプログラム。
JP2009104748A 2009-04-23 2009-04-23 デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム Expired - Fee Related JP5378868B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009104748A JP5378868B2 (ja) 2009-04-23 2009-04-23 デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム
US12/764,481 US8516431B2 (en) 2009-04-23 2010-04-21 Rule check system, design rule check method and design rule check program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009104748A JP5378868B2 (ja) 2009-04-23 2009-04-23 デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム

Publications (2)

Publication Number Publication Date
JP2010257098A JP2010257098A (ja) 2010-11-11
JP5378868B2 true JP5378868B2 (ja) 2013-12-25

Family

ID=42993237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009104748A Expired - Fee Related JP5378868B2 (ja) 2009-04-23 2009-04-23 デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム

Country Status (2)

Country Link
US (1) US8516431B2 (ja)
JP (1) JP5378868B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375899A (zh) * 2010-08-16 2012-03-14 鸿富锦精密工业（深圳）有限公司 图形宽度检测系统及图形宽度检测方法
WO2013140471A1 (ja) * 2012-03-23 2013-09-26 日本電気株式会社 デザインルールチェックシステム、方法、及びプログラムを格納した非一時的なコンピュータ可読媒体
JP5962224B2 (ja) 2012-05-31 2016-08-03 富士通株式会社 ノイズ対策設計検査についての情報処理方法、装置及びプログラム
US8806417B1 (en) * 2013-03-13 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Rule coverage rate auto-extraction and rule number auto-mark
US9372953B1 (en) * 2014-09-24 2016-06-21 Xilinx, Inc. Increasing operating frequency of circuit designs using dynamically modified timing constraints
EP3719677A1 (en) 2019-04-05 2020-10-07 Amsimcel Srl Method for scalable parallel-computing of design rule checking (drc)
CN114266219B (zh) * 2021-12-24 2023-03-10 麦田能源有限公司 一种适用于pcba制程的版图设计优化方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03118665A (ja) 1989-10-02 1991-05-21 Hitachi Ltd デザインルールチェック方式
JP3339531B2 (ja) * 1993-10-04 2002-10-28 松下電器産業株式会社 プリント基板設計方法およびシステム
JPH10198708A (ja) * 1997-01-08 1998-07-31 Zuken:Kk 図面検証システム
JP2000259694A (ja) * 1999-03-09 2000-09-22 Hitachi Ltd プリント配線板設計装置
JP3741916B2 (ja) * 1999-12-08 2006-02-01 株式会社Ｎｅｃ情報システムズ プリント基板からの電磁放射簡易計算方法、プリント基板からの電磁放射簡易計算装置及び、電磁放射簡易計算プログラムを記録した記録媒体
JP2002197135A (ja) * 2000-12-22 2002-07-12 Nec Eng Ltd 半導体集積回路のレイアウト設計システム
JP2004021766A (ja) * 2002-06-19 2004-01-22 Fujitsu Ltd 電子回路設計方法及びコンピュータプログラム
JP2007292983A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体レイアウトパタン検証装置及びマスクパタン生成装置
US8112724B2 (en) * 2007-03-20 2012-02-07 Sony Corporation Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method

Also Published As

Publication number Publication date
US20100275172A1 (en) 2010-10-28
US8516431B2 (en) 2013-08-20
JP2010257098A (ja) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5378868B2 (ja) デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム
US20110145775A1 (en) Cell library, layout method, and layout apparatus
CN113056742B (zh) 设计辅助装置、设计辅助方法及机器学习装置
JP2008059553A (ja) 半導体装置に対する同時動作信号ノイズ見積り方法、半導体装置の設計方法、ｐｃｂ基板の設計方法、およびプログラム
JP4962285B2 (ja) Ｃａｄ装置およびｃａｄプログラム
US20120137266A1 (en) Method for Setting Width of Trace On Printed Circuit Board
JP5515255B2 (ja) 自動配線装置、自動配線方法および自動配線プログラム
JP4999379B2 (ja) 半導体集積回路設計方法、半導体集積回路設計装置
JP2019145048A5 (ja)
JP6445242B2 (ja) 設計支援装置および設計支援方法
JP5278271B2 (ja) 設計支援プログラム、設計支援装置および設計支援方法
JP2006268439A (ja) 半導体集積回路、半導体集積回路の設計方法及び設計装置、並びに半導体集積回路の設計プログラム
JP2008217227A (ja) プリント板設計ｃａｄにおけるクリアランスチェック制御装置、及び方法
JP2006253815A (ja) 回路デバイスシステムおよびコンフィギュレーション方法
JP2012173746A (ja) レイアウト設計装置、レイアウト設計方法およびプログラム
JP2017162336A (ja) 基板設計装置および基板設計プログラム
JP6075769B2 (ja) データ処理装置
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
JP2009004700A (ja) スペアセルの挿入／配置方法
EP1391829A2 (en) Arithmetic apparatus and arithmetic method
JP2011154537A (ja) レイアウト装置及びレイアウト方法
JP4890950B2 (ja) プリント基板におけるパターンのループ形状の計算方法、その装置、コンピューター読み取り可能な記録媒体およびプログラム
JP2930026B2 (ja) 自動回路設計方法及び自動回路設計装置
JP5234806B2 (ja) 論理シミュレーション装置およびそのシミュレーション方法
JP2011165689A (ja) レイアウト設計装置、レイアウト設計方法及びプログラム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Ref document number: 5378868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees