JP2002197135A - 半導体集積回路のレイアウト設計システム - Google Patents
半導体集積回路のレイアウト設計システムInfo
- Publication number
- JP2002197135A JP2002197135A JP2000391380A JP2000391380A JP2002197135A JP 2002197135 A JP2002197135 A JP 2002197135A JP 2000391380 A JP2000391380 A JP 2000391380A JP 2000391380 A JP2000391380 A JP 2000391380A JP 2002197135 A JP2002197135 A JP 2002197135A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- result data
- integrated circuit
- semiconductor integrated
- crosstalk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 詳細配線以降の、クロストークの検出・対策
後戻り工数を無くする。 【解決手段】 半導体集積回路のゲートシミュレーショ
ン結果データ２を入力する手段と、概略配線結果データ
３を入力する手段と、ゲートシミュレーション結果デー
タおよび概略配線結果データよりクロストークを起こす
可能性のあるネットを検出する手段Ａ５と、該検出した
ネットについてクロストークを起こすことを定義設定す
る手段と、該定義設定の内容４および概略配線結果デー
タにより詳細配線設計を行う手段５とを備える。手段Ａ
５は、ゲートシミュレーション結果データから求まる信
号変化率の高いネットについて、概略配線結果データに
より、一定値以上の長さに渡り経路方向が同一で周波数
が異なるネットの有無を検出し、これが存在した場合に
はクロストークを起こす、または起こす可能性があると
判断・定義する。
後戻り工数を無くする。 【解決手段】 半導体集積回路のゲートシミュレーショ
ン結果データ２を入力する手段と、概略配線結果データ
３を入力する手段と、ゲートシミュレーション結果デー
タおよび概略配線結果データよりクロストークを起こす
可能性のあるネットを検出する手段Ａ５と、該検出した
ネットについてクロストークを起こすことを定義設定す
る手段と、該定義設定の内容４および概略配線結果デー
タにより詳細配線設計を行う手段５とを備える。手段Ａ
５は、ゲートシミュレーション結果データから求まる信
号変化率の高いネットについて、概略配線結果データに
より、一定値以上の長さに渡り経路方向が同一で周波数
が異なるネットの有無を検出し、これが存在した場合に
はクロストークを起こす、または起こす可能性があると
判断・定義する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト設計に関し、特に、同一チップ内に異なる周
波数で動作するマクロ（機能単位でグループ化した回路
をいう）が存在するＬＳＩに対するレイアウト設計に関
する。
レイアウト設計に関し、特に、同一チップ内に異なる周
波数で動作するマクロ（機能単位でグループ化した回路
をいう）が存在するＬＳＩに対するレイアウト設計に関
する。
【０００２】
【従来の技術】電気回路において近接して配線した場合
には、配線に他の信号が混入してくるクロストークの問
題が発生することがある。配線スペースに余裕があれ
ば、全ての配線網（以下、「ネット」と記す）について
充分な間隔をとって配線すればよい。しかし、近年の高
集積・高密度半導体集積回路では、そのような情況には
なく、クロストークを意識し、これの影響を軽減した半
導体レイアウト設計が必要とされる。
には、配線に他の信号が混入してくるクロストークの問
題が発生することがある。配線スペースに余裕があれ
ば、全ての配線網（以下、「ネット」と記す）について
充分な間隔をとって配線すればよい。しかし、近年の高
集積・高密度半導体集積回路では、そのような情況には
なく、クロストークを意識し、これの影響を軽減した半
導体レイアウト設計が必要とされる。
【０００３】従来のこの種の半導体集積回路のレイアウ
ト設計システムの一例が、特開平11-154709号公報に記
載されている。このシステムは、図３に流れ図で示すよ
うに、まず、ネットリスト１０に基づいて、データ・ラ
イブラリ読込みフェーズＢ１から配置フェーズＢ２およ
び概略配線フェーズＢ３を経て概略配線結果２０を得
る。次に、概略配線結果２０に基づいて、詳細配線フェ
ーズＢ４により詳細配線結果３０を得る。その後、詳細
配線結果３０の配線パターンから抵抗と容量を抽出する
ＲＣ抽出フェーズＢ５でネットＲＣデータを求め、その
抵抗と容量の値を考慮した回路シミュレーションＢ６を
行うことによってクロストーク検出結果５０を得る。そ
して、クロストーク検出結果５０にクロストークが検出
されていた場合には、詳細配線フェーズＢ４に戻って詳
細設計を実行し直すか、詳細配線結果３０を人手により
部分的に修正するようにしている。
ト設計システムの一例が、特開平11-154709号公報に記
載されている。このシステムは、図３に流れ図で示すよ
うに、まず、ネットリスト１０に基づいて、データ・ラ
イブラリ読込みフェーズＢ１から配置フェーズＢ２およ
び概略配線フェーズＢ３を経て概略配線結果２０を得
る。次に、概略配線結果２０に基づいて、詳細配線フェ
ーズＢ４により詳細配線結果３０を得る。その後、詳細
配線結果３０の配線パターンから抵抗と容量を抽出する
ＲＣ抽出フェーズＢ５でネットＲＣデータを求め、その
抵抗と容量の値を考慮した回路シミュレーションＢ６を
行うことによってクロストーク検出結果５０を得る。そ
して、クロストーク検出結果５０にクロストークが検出
されていた場合には、詳細配線フェーズＢ４に戻って詳
細設計を実行し直すか、詳細配線結果３０を人手により
部分的に修正するようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体集積回路のレイアウト設計システムで
は、詳細配線結果からクロストークの検出を行い、クロ
ストークが発生していた場合には詳細配線フェーズに後
戻りしているが、詳細配線は配線格子レベルでの配線を
行うので、大幅な後戻り工数が発生するという問題点が
ある。また、クロストークの検出結果を元に、詳細配線
結果を部分的に修正する場合であっても、配線パターン
を個々に修正するのは煩雑であるし、問題のネット周辺
に必ずしも配線領域が空いていると限らず、部分的修正
ができない場合もあり得る。
た従来の半導体集積回路のレイアウト設計システムで
は、詳細配線結果からクロストークの検出を行い、クロ
ストークが発生していた場合には詳細配線フェーズに後
戻りしているが、詳細配線は配線格子レベルでの配線を
行うので、大幅な後戻り工数が発生するという問題点が
ある。また、クロストークの検出結果を元に、詳細配線
結果を部分的に修正する場合であっても、配線パターン
を個々に修正するのは煩雑であるし、問題のネット周辺
に必ずしも配線領域が空いていると限らず、部分的修正
ができない場合もあり得る。
【０００５】そこで、本発明の目的は、詳細配線以降の
後戻り工数を減らすことができる半導体集積回路のレイ
アウト設計システムを提供することにある。
後戻り工数を減らすことができる半導体集積回路のレイ
アウト設計システムを提供することにある。
【０００６】
【課題を解決するための手段】第１の本発明の半導体集
積回路のレイアウト設計システムは、同一チップ内に異
なる周波数で動作する機能回路が存在する半導体集積回
路の信号変化率の高いネットについて、一定値以上の長
さに渡り経路方向が同一で周波数が異なるネットの有無
を検出し、これが存在した場合にはクロストークを起こ
す、または起こす可能性があるとして、半導体集積回路
の詳細配線設計に供することを特徴とする。
積回路のレイアウト設計システムは、同一チップ内に異
なる周波数で動作する機能回路が存在する半導体集積回
路の信号変化率の高いネットについて、一定値以上の長
さに渡り経路方向が同一で周波数が異なるネットの有無
を検出し、これが存在した場合にはクロストークを起こ
す、または起こす可能性があるとして、半導体集積回路
の詳細配線設計に供することを特徴とする。
【０００７】第２の本発明の半導体集積回路のレイアウ
ト設計システムは、同一チップ内に異なる周波数で動作
する機能回路が存在する半導体集積回路のレイアウト設
計システムにおいて、半導体集積回路のゲートシミュレ
ーション結果データ（図１の２）を入力する手段と、半
導体集積回路の概略配線結果データ（図１の３）を入力
する手段と、ゲートシミュレーション結果データおよび
概略配線結果データよりクロストークを起こす可能性の
あるネットを検出する手段（図１のＡ５）と、該検出し
たネットについてクロストークを起こすことを定義設定
する手段と、該定義設定の内容（図１の４）および概略
配線結果データにより半導体集積回路の詳細配線設計を
行う手段（図１の５）とを備え、クロストークを起こす
可能性のあるネットを検出する手段（図１のＡ５）は、
ゲートシミュレーション結果データから求まる信号変化
率の高いネットについて（図１のＡ５１）、概略配線結
果データにより、一定値以上の長さに渡り経路方向が同
一で周波数が異なるネットの有無を検出し（図１のＡ５
２）、これが存在した場合にはクロストークを起こす、
または起こす可能性があると判断・定義することを特徴
とする。
ト設計システムは、同一チップ内に異なる周波数で動作
する機能回路が存在する半導体集積回路のレイアウト設
計システムにおいて、半導体集積回路のゲートシミュレ
ーション結果データ（図１の２）を入力する手段と、半
導体集積回路の概略配線結果データ（図１の３）を入力
する手段と、ゲートシミュレーション結果データおよび
概略配線結果データよりクロストークを起こす可能性の
あるネットを検出する手段（図１のＡ５）と、該検出し
たネットについてクロストークを起こすことを定義設定
する手段と、該定義設定の内容（図１の４）および概略
配線結果データにより半導体集積回路の詳細配線設計を
行う手段（図１の５）とを備え、クロストークを起こす
可能性のあるネットを検出する手段（図１のＡ５）は、
ゲートシミュレーション結果データから求まる信号変化
率の高いネットについて（図１のＡ５１）、概略配線結
果データにより、一定値以上の長さに渡り経路方向が同
一で周波数が異なるネットの有無を検出し（図１のＡ５
２）、これが存在した場合にはクロストークを起こす、
または起こす可能性があると判断・定義することを特徴
とする。
【０００８】具体的には、上述の一定値以上の長さは、
機能回路が配置される概略格子の区画数で計算する。ま
た、機能回路は、論理素子，フリップフロップ，セルま
たはゲート等である。
機能回路が配置される概略格子の区画数で計算する。ま
た、機能回路は、論理素子，フリップフロップ，セルま
たはゲート等である。
【０００９】本発明では、詳細配線前にクロストークが
起こすネットを検出し、事前にクロストーク対策を行
い、大まかな区画レベルで経路を決定する“概略配線”
結果のデータを入力する手段と、ゲートシミュレーショ
ン結果データを入力する手段と、これらのデータよりク
ロストークを起こすネットを検出する手段と、検出した
ネットについてクロストークを起こすことを定義設定す
る手段と、定義結果をデータベース化する手段を備え
る。入力されたゲートシミュレーションレーション結果
から、各ネットの信号変化率が求められ、周波数の（ど
のクロックに依存されるかの）分類がされる。
起こすネットを検出し、事前にクロストーク対策を行
い、大まかな区画レベルで経路を決定する“概略配線”
結果のデータを入力する手段と、ゲートシミュレーショ
ン結果データを入力する手段と、これらのデータよりク
ロストークを起こすネットを検出する手段と、検出した
ネットについてクロストークを起こすことを定義設定す
る手段と、定義結果をデータベース化する手段を備え
る。入力されたゲートシミュレーションレーション結果
から、各ネットの信号変化率が求められ、周波数の（ど
のクロックに依存されるかの）分類がされる。
【００１０】そして、信号変化率の高いネットについ
て、概略配線結果から一定値以上の長さに渡って経路方
向が同一で周波数が異なるネットの有無を検出し、これ
が存在した場合、クロストークを起こす、または起こす
可能性があると判断・定義する。クロストークを起こす
と定義されたネットのリストは、データベース化され詳
細配線手段に渡される。詳細配線手段では、このデータ
ベース中のネットについて、既知のクロストーク対策手
法を行いつつ詳細配線を行う。
て、概略配線結果から一定値以上の長さに渡って経路方
向が同一で周波数が異なるネットの有無を検出し、これ
が存在した場合、クロストークを起こす、または起こす
可能性があると判断・定義する。クロストークを起こす
と定義されたネットのリストは、データベース化され詳
細配線手段に渡される。詳細配線手段では、このデータ
ベース中のネットについて、既知のクロストーク対策手
法を行いつつ詳細配線を行う。
【００１１】本発明は、このように、クロストークを起
こす可能性のあるネットを予測し、詳細配線時にクロス
トーク対策を行うこととしたので、クロストーク対策の
ために詳細配線を再実行する必要がなくなり、詳細配線
フェイズ後の後戻り工数を削減できる。
こす可能性のあるネットを予測し、詳細配線時にクロス
トーク対策を行うこととしたので、クロストーク対策の
ために詳細配線を再実行する必要がなくなり、詳細配線
フェイズ後の後戻り工数を削減できる。
【００１２】また、クロストークを起こす可能性のある
ネットを特定するため、その部分でのみクロストーク対
策を行えば済み、クロストーク対策のための配線領域の
使用を最小限に押さえることができる。
ネットを特定するため、その部分でのみクロストーク対
策を行えば済み、クロストーク対策のための配線領域の
使用を最小限に押さえることができる。
【００１３】
【発明の実施の形態】本発明は、同一チップ内に異なる
周波数で動作する機能回路が存在する半導体集積回路の
信号変化率の高いネットについて、一定値以上の長さに
渡り経路方向が同一で周波数が異なるネットの有無を検
出し、これが存在した場合にはクロストークを起こす、
または起こす可能性があるとして、前記半導体集積回路
の詳細配線設計に供するようにしたものである。
周波数で動作する機能回路が存在する半導体集積回路の
信号変化率の高いネットについて、一定値以上の長さに
渡り経路方向が同一で周波数が異なるネットの有無を検
出し、これが存在した場合にはクロストークを起こす、
または起こす可能性があるとして、前記半導体集積回路
の詳細配線設計に供するようにしたものである。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１５】図１は本発明の一実施例を示す流れ図であ
る。先ず、既知の手法で、レイアウト設計の入力となる
ネットリスト１に基づいて、既知の手法で、ゲートシミ
ュレーションを行い（図１のステップＡ１）、ゲートシ
ミュレーション結果２を得る。ゲートシミュレーション
結果２は入力端子，出力端子，入力端子と出力端子間の
ネット（以下、「ネット」と記す）のパターンと波形を
含む。また、ネットリスト１からデータ・ライブラリ読
込フェーズＡ２，配置フェーズＡ３および概略配線フェ
ーズＡ４までのレイアウト設計を行って、概略配線結果
３を得る。
る。先ず、既知の手法で、レイアウト設計の入力となる
ネットリスト１に基づいて、既知の手法で、ゲートシミ
ュレーションを行い（図１のステップＡ１）、ゲートシ
ミュレーション結果２を得る。ゲートシミュレーション
結果２は入力端子，出力端子，入力端子と出力端子間の
ネット（以下、「ネット」と記す）のパターンと波形を
含む。また、ネットリスト１からデータ・ライブラリ読
込フェーズＡ２，配置フェーズＡ３および概略配線フェ
ーズＡ４までのレイアウト設計を行って、概略配線結果
３を得る。
【００１６】次に、ゲートシミュレーション結果２と概
略配線結果３とからクロストーク候補検出フェーズＡ５
に移る。このクロストーク候補検出フェーズＡ５では、
ゲートシミュレーション結果２により、各ネットの信号
変化率（信号が単位時間に変化する回数）を求めると共
に、そのネットがどのクロックに依存するかを調べてク
ロック周波数毎に分類する（図１のステップＡ５１）。
これは、同一チップ内に異なる周波数で動作するマクロ
が存在するＬＳＩを想定している。例えば、高い周波数
のクロックで動作する演算回路と、低い周波数のクロッ
クで動作するその他の雑多な制御回路とが同一チップ内
に混在するＬＳＩが考えられる。
略配線結果３とからクロストーク候補検出フェーズＡ５
に移る。このクロストーク候補検出フェーズＡ５では、
ゲートシミュレーション結果２により、各ネットの信号
変化率（信号が単位時間に変化する回数）を求めると共
に、そのネットがどのクロックに依存するかを調べてク
ロック周波数毎に分類する（図１のステップＡ５１）。
これは、同一チップ内に異なる周波数で動作するマクロ
が存在するＬＳＩを想定している。例えば、高い周波数
のクロックで動作する演算回路と、低い周波数のクロッ
クで動作するその他の雑多な制御回路とが同一チップ内
に混在するＬＳＩが考えられる。
【００１７】また、クロストーク候補検出フェーズＡ５
では、信号変化率の高いネットについて、概略配線結果
３により配線長と経路の方向を調べて、一定の長さ以上
併走しており、かつ周波数の異なるネットの有無を検出
する（図１のステップＡ５２）。一定の長さ以上併走し
ている配線の間では、クロストークが問題化する場合が
多いからである。
では、信号変化率の高いネットについて、概略配線結果
３により配線長と経路の方向を調べて、一定の長さ以上
併走しており、かつ周波数の異なるネットの有無を検出
する（図１のステップＡ５２）。一定の長さ以上併走し
ている配線の間では、クロストークが問題化する場合が
多いからである。
【００１８】その結果、上述の条件に該当する併走ネッ
トが存在した場合、そのようなネットはクロストークを
起こす可能性のある“クロストーク候補”とする。クロ
ストーク候補の選定ルールは、半導体集積回路の供給者
が情報またはライブラリの形で提供する。そして、クロ
ストーク候補としたネットのクロストーク候補データ４
を概略配線結果３と共に詳細配線フェイズＡ６に渡す。
トが存在した場合、そのようなネットはクロストークを
起こす可能性のある“クロストーク候補”とする。クロ
ストーク候補の選定ルールは、半導体集積回路の供給者
が情報またはライブラリの形で提供する。そして、クロ
ストーク候補としたネットのクロストーク候補データ４
を概略配線結果３と共に詳細配線フェイズＡ６に渡す。
【００１９】詳細配線フェイズＡ６では、クロストーク
候補のネットについて、クロストーク対策を行いつつ詳
細配線(パターン作成)を行って、詳細配線結果５を得
る。なお、具体的なクロストーク対策は、当業者にはよ
く知られているので、その詳細な説明は省略する。
候補のネットについて、クロストーク対策を行いつつ詳
細配線(パターン作成)を行って、詳細配線結果５を得
る。なお、具体的なクロストーク対策は、当業者にはよ
く知られているので、その詳細な説明は省略する。
【００２０】図２は、上述の“クロストーク候補”検出
の具体例を説明するための図である。図２において、縦
の破線，横の一点鎖線は，それぞれＸ、Ｙ方向の概略格
子を示し、通常、詳細配線の数本分から十数本分に当た
る。クロストーク候補の判断ルールとして、ここでは、
概略配線格子で区切られた格子の区画が２つ以上、かつ
同軸方向に併走する他ネットが在ることとする。
の具体例を説明するための図である。図２において、縦
の破線，横の一点鎖線は，それぞれＸ、Ｙ方向の概略格
子を示し、通常、詳細配線の数本分から十数本分に当た
る。クロストーク候補の判断ルールとして、ここでは、
概略配線格子で区切られた格子の区画が２つ以上、かつ
同軸方向に併走する他ネットが在ることとする。
【００２１】論理素子，フリップフロップ，セルまたは
ゲート等をブロック称することとする。図２には、ブロ
ックＳＡおよびブロックEＡと、それを繋ぐネットＡ
と、ブロックＳＢおよびＥＢと、それを繋ぐネットＢと
が示されている。ネットＡは動作周波数１０００MHz、
ネットＢは動作周波数５００MHzとする。
ゲート等をブロック称することとする。図２には、ブロ
ックＳＡおよびブロックEＡと、それを繋ぐネットＡ
と、ブロックＳＢおよびＥＢと、それを繋ぐネットＢと
が示されている。ネットＡは動作周波数１０００MHz、
ネットＢは動作周波数５００MHzとする。
【００２２】ブロックの配置および概略配線結果が図２
のようであるとして、ネットＡについて経路を追ってい
くと、区画Ｃ３，Ｄ３，Ｅ３およびＦ３の４区画に渡っ
て、動作周波数が異なるネットＢがＹ軸方向に併走して
いるので、上述の判断ルールにより、ネットＡおよびネ
ットＢを“クロストーク候補”と判断する。詳細配線フ
ェーズＡ６には、この“クロストーク候補”ネット名で
あるネットＡおよびネットＢと、クロストークが起こり
得る区画Ｃ３〜Ｆ３とが情報として渡されることにな
る。
のようであるとして、ネットＡについて経路を追ってい
くと、区画Ｃ３，Ｄ３，Ｅ３およびＦ３の４区画に渡っ
て、動作周波数が異なるネットＢがＹ軸方向に併走して
いるので、上述の判断ルールにより、ネットＡおよびネ
ットＢを“クロストーク候補”と判断する。詳細配線フ
ェーズＡ６には、この“クロストーク候補”ネット名で
あるネットＡおよびネットＢと、クロストークが起こり
得る区画Ｃ３〜Ｆ３とが情報として渡されることにな
る。
【００２３】なお、以上に説明した半導体集積回路のレ
イアウト設計方法をコンピュータに実行させるためのプ
ログラムを半導体メモリ，フロッピー（登録商標）ディ
スク，ＣＤ−ＲＯＭ等のコンピュータ読込み可能な記録
媒体に記録してコンピュータに読み込ませ実行させるよ
うにしてもよい。そのプログラムはコンピュータを制御
し、図１の各フェーズと同様な処理を行わせる。
イアウト設計方法をコンピュータに実行させるためのプ
ログラムを半導体メモリ，フロッピー（登録商標）ディ
スク，ＣＤ−ＲＯＭ等のコンピュータ読込み可能な記録
媒体に記録してコンピュータに読み込ませ実行させるよ
うにしてもよい。そのプログラムはコンピュータを制御
し、図１の各フェーズと同様な処理を行わせる。
【００２４】
【発明の効果】本発明の第１の効果は、概略配線結果と
ゲートシミュレーション結果とから、クロストーク判断
基準に従って、クロストークを起こす可能性のあるネッ
トを予測し、詳細配線時にクロストーク対策を行うこと
としたので、クロストーク対策のために詳細配線を再実
行する必要がなくなり、詳細配線フェイズ後の後戻り工
数を削減できるということにある。
ゲートシミュレーション結果とから、クロストーク判断
基準に従って、クロストークを起こす可能性のあるネッ
トを予測し、詳細配線時にクロストーク対策を行うこと
としたので、クロストーク対策のために詳細配線を再実
行する必要がなくなり、詳細配線フェイズ後の後戻り工
数を削減できるということにある。
【００２５】また、第２の効果は、クロストークを起こ
す可能性のあるネットを特定するため、その部分でのみ
クロストーク対策を行えば済み、クロストーク対策のた
めの配線領域の使用を最小限に押さえることができると
いうことにある。
す可能性のあるネットを特定するため、その部分でのみ
クロストーク対策を行えば済み、クロストーク対策のた
めの配線領域の使用を最小限に押さえることができると
いうことにある。
【図１】本発明の一実施例である半導体集積回路のレイ
アウト設計システム例を示す流れ図
アウト設計システム例を示す流れ図
【図２】本発明における“クロストーク候補”検出の具
体例を説明するための図
体例を説明するための図
【図３】従来の半導体集積回路のレイアウト設計システ
ム例を示す流れ図
ム例を示す流れ図
１ ネットリスト ２ ゲートシミュレーション結果 ３ 概略配線結果 ４ クロストーク候補データ ５ 詳細配線結果 Ａ１ ゲートシミュレーション Ａ２ データ・ライブラリ読込みフェーズ Ａ３ 配置フェーズ Ａ４ 概略配線フェーズ Ａ５ クロストーク候補検出フェーズ Ａ６ 詳細配線フェーズ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822
Claims (6)
- 【請求項１】 同一チップ内に異なる周波数で動作する
機能回路が存在する半導体集積回路の信号変化率の高い
配線網について、一定値以上の長さに渡り経路方向が同
一で周波数が異なる配線網の有無を検出し、これが存在
した場合にはクロストークを起こす、または起こす可能
性があるとして、前記半導体集積回路の詳細配線設計に
供することを特徴とする半導体集積回路のレイアウト設
計システム。 - 【請求項２】 同一チップ内に異なる周波数で動作する
機能回路が存在する半導体集積回路のレイアウト設計シ
ステムにおいて、 前記半導体集積回路のゲートシミュレーション結果デー
タを入力する手段と、 前記半導体集積回路の概略配線結果データを入力する手
段と、 前記ゲートシミュレーション結果データおよび前記概略
配線結果データよりクロストークを起こす可能性のある
配線網を検出する手段と、 該検出した配線網についてクロストークを起こすことを
定義設定する手段と、 該定義設定の内容および前記概略配線結果データにより
前記半導体集積回路の詳細配線設計を行う手段とを備
え、 前記クロストークを起こす可能性のある配線網を検出す
る手段は、前記ゲートシミュレーション結果データから
求まる信号変化率の高い配線網について、前記概略配線
結果データにより、一定値以上の長さに渡り経路方向が
同一で周波数が異なる配線網の有無を検出し、これが存
在した場合にはクロストークを起こす、または起こす可
能性があると判断・定義することを特徴とする半導体集
積回路のレイアウト設計システム。 - 【請求項３】 前記一定値以上の長さは、前記機能回路
が配置される概略格子の区画数で計算する請求項１また
は請求項２に記載の半導体集積回路のレイアウト設計シ
ステム。 - 【請求項４】 前記機能回路は、論理素子，フリップフ
ロップ，セルまたはゲートである請求項１ないし請求項
３のいずれかに記載の半導体集積回路のレイアウト設計
システム。 - 【請求項５】 半導体集積回路のゲートシミュレーショ
ン結果データを入力する手順と、 前記半導体集積回路の概略配線結果データを入力する手
順と、 前記ゲートシミュレーション結果データおよび前記概略
配線結果データよりクロストークを起こす可能性のある
配線網を検出する手順と、 該検出した配線網についてクロストークを起こすことを
定義設定する手順と、 該定義設定の内容および前記概略配線結果データにより
詳細配線設計を行う手順とを有し、 前記クロストークを起こす可能性のある配線網を検出す
る手順では、前記ゲートシミュレーション結果データか
ら求まる信号変化率の高い配線網について、前記概略配
線結果データにより、一定値以上の長さに渡り経路方向
が同一で周波数が異なる配線網の有無を検出し、これが
存在した場合にはクロストークを起こす、または起こす
可能性があると判断・定義することを特徴とする半導体
集積回路のレイアウト設計方法。 - 【請求項６】 半導体集積回路のゲートシミュレーショ
ン結果データを入力する手順と、 前記半導体集積回路の概略配線結果データを入力する手
順と、 前記ゲートシミュレーション結果データおよび前記概略
配線結果データよりクロストークを起こす可能性のある
配線網を検出する手順と、 該検出した配線網についてクロストークを起こすことを
定義設定する手順と、 該定義設定の内容および前記概略配線結果データにより
詳細配線設計を行う手順とを有し、 前記クロストークを起こす可能性のある配線網を検出す
る手順では、前記ゲートシミュレーション結果データか
ら求まる信号変化率の高い配線網について、前記概略配
線結果データにより、一定値以上の長さに渡り経路方向
が同一で周波数が異なる配線網の有無を検出し、これが
存在した場合にはクロストークを起こす、または起こす
可能性があると判断・定義することを特徴とする半導体
集積回路のレイアウト設計方法をコンピュータに実行さ
せるためのプログラムを記録したコンピュータ読込み可
能な記録媒体。。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000391380A JP2002197135A (ja) | 2000-12-22 | 2000-12-22 | 半導体集積回路のレイアウト設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000391380A JP2002197135A (ja) | 2000-12-22 | 2000-12-22 | 半導体集積回路のレイアウト設計システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002197135A true JP2002197135A (ja) | 2002-07-12 |
Family
ID=18857531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391380A Pending JP2002197135A (ja) | 2000-12-22 | 2000-12-22 | 半導体集積回路のレイアウト設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002197135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005043420A1 (ja) * | 2003-11-04 | 2005-05-12 | Fujitsu Limited | 電子回路設計プログラム、電子回路設計方法および電子回路設計装置 |
| JP2009541891A (ja) * | 2006-06-26 | 2009-11-26 | カップリング ウェーブ ソリューションズ シーダブリュエス | 電子システムに注入されるノイズをモデル化する方法 |
| JP2010257098A (ja) * | 2009-04-23 | 2010-11-11 | Nec Informatec Systems Ltd | デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム |
-
2000
- 2000-12-22 JP JP2000391380A patent/JP2002197135A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005043420A1 (ja) * | 2003-11-04 | 2005-05-12 | Fujitsu Limited | 電子回路設計プログラム、電子回路設計方法および電子回路設計装置 |
| JPWO2005043420A1 (ja) * | 2003-11-04 | 2007-05-10 | 富士通株式会社 | 電子回路設計プログラム、電子回路設計方法および電子回路設計装置 |
| US7325212B2 (en) | 2003-11-04 | 2008-01-29 | Fujitsu Limited | Method and device for electronic circuit designing, and computer product |
| JP2009541891A (ja) * | 2006-06-26 | 2009-11-26 | カップリング ウェーブ ソリューションズ シーダブリュエス | 電子システムに注入されるノイズをモデル化する方法 |
| JP2010257098A (ja) * | 2009-04-23 | 2010-11-11 | Nec Informatec Systems Ltd | デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム |
| US8516431B2 (en) | 2009-04-23 | 2013-08-20 | Nec Informatec Systems, Ltd. | Rule check system, design rule check method and design rule check program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6601222B1 (en) | Coupled noise estimation and avoidance of noise-failure using global routing information | |
| JP4087572B2 (ja) | カスタムｌｓｉにおける遅延特性解析方法 | |
| US7069528B2 (en) | System and method for reducing timing violations due to crosstalk in an integrated circuit design | |
| US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
| US8234594B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
| US6697981B2 (en) | System and method for evaluating the location of a failure in a logic circuit, and machine-readable recording medium having a recorded program | |
| US8881089B1 (en) | Physical synthesis optimization with fast metric check | |
| US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
| US7996808B2 (en) | Computer readable medium, system and associated method for designing integrated circuits with loop insertions | |
| US20110239178A1 (en) | Layout design apparatus, layout design method, and computer readable medium having a layout design program | |
| JP2004185374A (ja) | クロストークチェック方法 | |
| US7698671B2 (en) | Method for designing semiconductor integrated circuits having air gaps. | |
| JP2005149273A (ja) | 半導体集積回路のフロアプラン装置及びフロアプラン方法 | |
| JP2002197135A (ja) | 半導体集積回路のレイアウト設計システム | |
| US20080209377A1 (en) | Verification method, verification apparatus, and program | |
| US6871308B1 (en) | Semiconductor inspection method | |
| US7685553B2 (en) | System and method for global circuit routing incorporating estimation of critical area estimate metrics | |
| US7493580B2 (en) | Critical path estimating program, estimating apparatus, estimating method, and integrated circuit designing program | |
| US20050097498A1 (en) | Automatic wiring method for the crosstalk reduction | |
| JP4907788B2 (ja) | 故障伝搬経路推定システム | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 | |
| US11288433B2 (en) | Power grid layout techniques | |
| US11126770B2 (en) | Method of semiconductor integrated circuit, circuit design system, and non-transitory computer-readable medium | |
| US11567741B2 (en) | Memory compiler techniques |