JP2930026B2 - 自動回路設計方法及び自動回路設計装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は自動回路設計方法及
び自動回路設計装置に関し、特にＬＳＩ内部のフリップ
フロップを含む論理回路等の自動回路設計方法及び自動
回路設計装置に関する。

【０００２】

【従来の技術】一般に、フリップフロップではクロック
端子に供給されるクロック信号の立上り時刻とデータ端
子に供給されるデータ信号の変化する時刻との時間差す
なわちセットアップ時間およびホールド時間が満足して
いないと正しく動作することができない。

【０００３】従来、この種のフリップフロップの回路動
作の検証を行う場合には、ファンクション動作やフリッ
プフロップに供給するデータ信号とクロック信号とのタ
イミング関係をチェックしていた。

【０００４】一般的な従来のタイミングシミュレーショ
ン用いたフリップフロップの自動回路設計法をフローチ
ャートで示す図５（Ａ）を参照すると、この従来の第１
の自動回路設計法は、回路データを入力する回路設計
（ステップＳ１）と、タイミングシミュレーションによ
りタイミング検証を行う回路検証（ステップＳ２）と、
タイミング検証結果を受けてレイアウト設計を行う配置
配線（ステップＳ５）と、配置配線後のタイミングシミ
ュレーション（ステップＳ６）と、チップ作成上の基準
に対するチエックを行うチップレイアウト検証（ステッ
プＳ６）とを含む。

【０００５】上述の従来の第１の自動回路設計法の詳細
をフローチャートで示す図５（Ｂ）を参照すると、ステ
ップＳ２のタイミングシミュレーションは配線遅延予測
（ステップＳ２１）と、配線ルールチエック（ステップ
Ｓ２１）とから成り、配置配線ステップＳ５はチップ上
に各機能回路ブロックを自動配置するフロアプラン（ス
テップＳ５１）と、配置された各回路ブロックを接続す
るための配線を配設する配置配線（ステップＳ５２）と
から成り、さらにステップＳ６のタイミングシミュレー
ションは、配置配線後の配線遅延計算（ステップＳ６
１）と、シミュレーションの実行（ステップＳ６２）と
から成る。

【０００６】検証対象のフリップフロップ１０とその入
力データ信号Ｄ，クロック信号ＣＫを含むタイムチャー
ト及び真理値表の各々を（Ａ），（Ｂ），（Ｃ）に示す
図６を参照すると、セットアップ時間ｔｓはデータ信号
Ｄの遷移（この例では立上り）からクロック信号ＣＫの
立上るまでの時間として、またホールド時間ｔｈはクロ
ック信号ＣＫが立上ってから次のデータ信号Ｄの遷移
（立上り）までの時間としてそれぞれ定義されている。
検証対象のフリップフロップ毎にこれらセットアップ時
間ｔｓおよびホールド時間ｔｈの許容できる最小値を規
格として設定しており、これらの規格を満足しない場合
には正常な動作を保証できない。

【０００７】特に、図６（Ｂ）に示すように、クロック
信号ＣＫの立上がり近辺でデータ信号Ｄが変化する場
合、セットアップ時間ｔｓまたはホールド時間ｔｓを満
足しているかどうかの検証は、タイミングシミュレーシ
ョンにより行われていた。もし満足していない場合は、
シミュレーション結果として、タイミングエラーが発生
したテストパタン番号と、被検証ゲート（フリップフロ
ップ）名と、クロック信号ＣＫの立上がり時間とデータ
信号Ｄのレベル変化との時間差を表示していた。この場
合、データ信号Ｄやクロック信号ＣＫの各波形の劣化す
なわち遷移（立上り／立下り）時間の増大に対する考慮
がなされていなかったため、シミュレーション結果とし
てはセットアップ時間ｔｓ及びホールド時間ｔｈを満足
しているのに、フリップフロップとして正常に動作しな
い場合があった。

【０００８】フリップフロップ１０に劣化した入力デー
タ信号Ｄ，クロック信号ＣＫを供給した場合のセットア
ップ時間ｔｓ及びホールド時間ｔｈとの関係をタイムチ
ャートで示す図６（Ｄ）を参照して上記の不具合を具体
的に説明すると、フリップフロップ１０にクロック信号
ＣＫの波形の立上りでデータ信号Ｄを取り込む場合、デ
ータ信号Ｄの波形の劣化による立上り時間ｔｒｄが、ク
ロック信号ＣＫの波形の劣化による立上り時間ｔｒｃに
比べて大きいときは、セットアップ時間ｔｓを満足して
いるのにも拘らず、データ信号ＤのＨレベルがフリップ
フロップ１０の内部にセットされる前に、クロック信号
ＣＫの立上りに応答したデータ取込み機能が開始され、
所望のＨレベルのデータが取り込まれないという現象が
発生してしまう。

【０００９】上記不具合の解決を図った特開平５−９０
９１２号公報記載の従来の第２の自動回路設計方法は、
フリップフロップの入力段にデータ信号に対しクロック
信号の立上りを一定時間遅延させるクロック遅延機能
と、上記データ信号の立下りタイミングを相対的にクロ
ック信号の立上り後の所定時間経過後に設定するクロッ
ク信号立上り補正機能とを備えることにより、セットア
ップ時間及びホールド時間に対してマージンを付加し正
常動作を保証している。

【００１０】

【発明が解決しようとする課題】上述した従来の第１の
自動回路設計方法及び自動回路設計装置は、フリップフ
ロップに供給されるデータ，クロック各信号対応のセッ
トアップ時間及びホールド時間の検証をタイミングシミ
ュレーションにより行い、上記検証結果が問題となるフ
リップフロップが存在する場合、上記データ，クロック
各信号間のタイミング補正を上記フリップフロップの前
段の回路構成を見直して修正を行うが、データ，クロッ
ク各信号波形の劣化すなわち遷移（立上り／立下り）時
間の増大に対する考慮がなされていないため、セットア
ップ時間及びホールド時間の規格を満足しているのに、
データ，クロック各信号波形の遷移時間の差によって正
常に動作しない場合があるという欠点があった。

【００１１】また、従来の第２の自動回路設計方法のよ
うに、フリップフロップのデータ，クロック各信号波形
の遷移時間の差を考慮するため、セットアップ時間やホ
ールド時間に対してマージンを付加するという手段を採
用すると、ＬＳＩ本来の高速動作が損なわれてしまうと
いう欠点があった。

【００１２】本発明の目的は、上記欠点を解消し、デー
タ，クロック各信号の遷移時間の差に影響されることな
く正常に動作するフリップフロップを設計可能な自動回
路設計方法及び自動回路を提供することにある。

【００１３】

【課題を解決するための手段】本発明の自動回路設計方
法は、回路機能ブロックとしてフリップフロップを含む
設計対象回路の回路データを入力して回路設計を行い回
路設計データを出力する回路設計ステップと、前記回路
設計データをタイミングシミュレーションによりタイミ
ング検証を行い第１のタイミング検証結果を出力する回
路検証ステップと、前記第１のタイミング検証結果を受
けて前記回路機能ブロックの配置及びこの回路機能ブロ
ックの接続用配線を配設するレイアウト設計を行い配置
配線結果を出力する自動配置配線ステップと、前記配置
配線結果を受けてタイミングシミュレーションを行い第
２のタイミング検証結果を出力するタイミング動作検証
ステップと、前記タイミング検証結果を受けてチップレ
イアウト設計を行いその結果を所定のチップレイアウト
基準に基づいて検証するチップレイアウト検証ステップ
とを含み、コンピュータ支援設計技術を用いて前記設計
対象回路に設定されこの設計対象回路に含まれる前記フ
リップフロップの各々に供給されるデータ信号とクロッ
ク信号の各々のレベル遷移時刻の時間差でそれぞれ定義
されるセットアップ時間とホールド時間の許容可能な最
小値であるタイミング設計規格を満足するように設計す
る自動回路設計方法において、前記第１のタイミング検
証結果から前記データ信号及び前記クロック信号の各々
のレベル遷移時間を抽出するレベル遷移時間抽出ステッ
プと、前記データ信号及び前記クロック信号の各々のレ
ベル遷移時間相互間の差に合わせて前記フリップフロッ
プのクロック信号トリガ特性におけるスレッシュホール
ド電圧の異なるフリップフロップ回路機能ブロックに置
換えを行うことにより前記フリップフロップの前記タイ
ミング設計規格に対するタイミング特性を最適化する最
適化ステップとをさらに含むことを特徴とするものであ
る。

【００１４】本発明の自動回路設計装置は、回路機能ブ
ロックとしてフリップフロップを含む設計対象回路の回
路データを入力して回路設計を行い回路設計データを出
力する回路設計手段と、前記回路設計データをタイミン
グシミュレーションによりタイミング検証を行い第１の
タイミング検証結果を出力する回路検証手段と、前記第
１のタイミング検証結果を受けて前記回路機能ブロック
の配置及びこの回路機能ブロックの接続用配線を配設す
るレイアウト設計を行い配置配線結果を出力する自動配
置配線手段と、前記配置配線結果を受けてタイミングシ
ミュレーションを行い第２のタイミング検証結果を出力
するタイミング動作検証手段と、前記タイミング検証結
果を受けてチップレイアウト設計を行いその結果を所定
のチップレイアウト基準に基づいて検証するチップレイ
アウト検証手段とを備え、前記設計対象回路に設定され
この設計対象回路に含まれる前記フリップフロップの各
々に供給されるデータ信号とクロック信号の各々のレベ
ル遷移時刻の時間差でそれぞれ定義されるセットアップ
時間とホールド時間の許容可能な最小値であるタイミン
グ設計規格を満足するように設計する自動回路設計装置
において、前記第１のタイミング検証結果から前記設計
対象回路に含まれる前記フリップフロップの各々に供給
されるデータ信号及びクロック信号の各々のレベル遷移
時間を抽出するレベル遷移時間抽出手段と、前記データ
信号及びクロック信号の各々のレベル遷移時間相互間の
差に合わせて前記フリップフロップのクロック信号トリ
ガ特性におけるスレッシュホールド電圧の異なるフリッ
プフロップ回路機能ブロックに置換えを行うことにより
前記フリップフロップの前記タイミング設計規格に対す
るタイミング特性を最適化する最適化手段とを備えて構
成されている。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態を図５
（Ａ）と共通の構成要素には共通の参照文字／数字を付
して同様にフローチャートで示す図１を参照すると、こ
の図に示す本実施の形態の自動回路設計方法は、従来と
共通の回路データを入力する回路設計（ステップＳ１）
と、タイミングシミュレーションによりタイミング検証
を行う回路検証（ステップＳ２）と、タイミング検証結
果を受けてレイアウト設計を行う配置配線（ステップＳ
５）と、配置配線後のタイミングシミュレーション（ス
テップＳ６）と、チップレイアウト検証（ステップＳ
６）とに加えて、フリップフロップに供給されるデータ
信号及びクロック信号の各々の波形の劣化すなわち遷移
時間の増加を抽出するステップ３と、データ信号及びク
ロック信号の各々の波形の遷移時間の差に合わせて最適
化するステップ４とを含む。

【００１６】本実施の形態の自動回路設計を実行する自
動回路設計装置の構成をブロックで示す図２を参照する
と、この自動回路設計装置は、フロッピディスクドライ
ブやキーボードやマウス等の検証対象の回路図を入力す
る入力装置１と、入力装置１からの入力データが正しい
かの確認のための表示や計算装置３で計算処理した結果
の表示などを行うＣＲＴディスプレイ等の表示装置２
と、データの計算処理などプログラムを実行する計算装
置３と、計算装置３で計算処理するためのデータを格納
することや計算処理のための中間データの格納等に使用
する記憶装置４と、計算装置の処理結果を確認するため
に紙などに出力する印刷装置５とを備える。

【００１７】次に、図１，図２及び本実施の形態の処理
の詳細をフローチャートで示す図３及び図６を参照して
本実施の形態の動作について説明すると、ここでは説明
の便宜上、検証対象のフリップフロップ１０は立上りク
ロックでデータ信号を取り入れるフリップフロップとす
る。まず、従来と同様に、入力装置１から回路図を入力
する回路設計ステップＳ１に続いて、次に、計算装置
３，記憶装置４等を用いて回路検証ステップＳ２を実施
する。このステップＳ２では、回路接続のチェックや回
路論理のチェックのためのシミュレーション（ステップ
Ｓ２２）や、配線の長さに起因する配線遅延予測を含め
フリップフロップ１０の入力データ信号Ｄ，クロック信
号ＣＫの各タイミングのチェックのためのシミュレーシ
ョンを実施し（ステップＳ２１）、回路動作の確認を行
う。

【００１８】次に、計算装置３，記憶装置４等を用いて
入力データ信号Ｄ及びクロック信号ＣＫの各波形の遷移
時間（ここでは立上り時間ｔｒｄ，ｔｒｃ）を抽出する
ステップＳ３を実施する。このステップＳ３では、デー
タ信号Ｄ，クロック信号ＣＫの各々の立上り時間ｔｒ
ｄ，ｔｒｃは、このフリップフロップ１０のデータ信号
Ｄ，クロック信号ＣＫの各々の前段のブロックすなわち
駆動ブロックの出力端子に接続されている本フリップフ
ロップ１０を含む駆動対象ブロック全部の入力容量や配
線の抵抗及び容量の負荷条件を抽出する（ステップＳ３
１）。この容量等の負荷条件と駆動ブロックの駆動能力
のデータから各信号Ｄ，ＣＫの波形の立上り時間ｔｒ
ｄ，ｔｒｃを抽出していく（ステップＳ３２）。具体的
には、図４に示すような負荷容量Ｃｌ対立上り時間ｔｒ
のデータをシミュレーションに関連する各回路ブロック
について予めライブラリ化しておき、検証対象のフリッ
プフロップ１０のデータ信号の前段の駆動ブロックのラ
イブラリから各負荷容量時の遷移時間すなわち立上り時
間ｔｒを算出する。

【００１９】次に、各フリップフロップ１０毎にステッ
プＳ３で抽出したデータ信号Ｄ，クロック信号ＣＫの各
々の立上り時間ｔｒｄ，ｔｒｃの差を求めて、その値に
最適化したブロックへの置換えを行うステップＳ４を実
施する。このステップＳ４では、データ信号の立上り時
間ｔｒｄの方がクロック信号の立上り時間ｔｒｃより大
きい場合はフリップフロップ１０のクロック信号トリガ
特性におけるスレッシュホールド電圧がこの設計で予め
設定した標準フリップフロップのそれより高いフリップ
フロップブロックに置換えを行い、逆にデータ信号の立
上り時間ｔｒｄの方がクロック信号の立上り時間ｔｒｃ
より小さい場合は上記スレッシュホールド電圧が上記標
準フリップフロップより低いフリップフロップブロック
に置換えを行う。これにより、クロック信号ＣＫの供給
に応答して機能するデータ信号Ｄの取込み動作を早める
ことができ、フリップフロップ内に所望のデータ信号を
取込むことができる。

【００２０】次に、自動配置配線のステップＳ５を実施
する。このステップＳ５では、従来と同様に、自動的に
各回路ブロックの配置を決めて（ステップＳ５１）、そ
れらの回路ブロックを接続する配線を配設（ステップＳ
５２）していくことにより配置配線を進めていく。

【００２１】次に、シミュレーションのステップＳ６を
実施する。このステップＳ６のタイミングシミュレーシ
ョンは、配置配線後の配線遅延計算（ステップＳ６１）
し、この配線遅延計算結果に基づきシミュレーションを
実行（ステップＳ６２）する。

【００２２】次にチップレイアウト作成の検証ステップ
Ｓ７を実施する。このステップＳ７では、チップ作成上
の基準に対するチェックを行う。これらの結果は、表示
装置２に表示するとともに、印刷装置５に出力する。

【００２３】

【発明の効果】以上説明したように、本発明の自動回路
設計方法及び自動回路は、設計データのタイミング検証
結果からフリップフロップの各々に供給されるデータ信
号及びクロック信号の各々のレベル遷移時間を抽出する
レベル遷移時間抽出ステップと、各レベル遷移時間相互
間の差に合わせて上記フリップフロップのタイミング設
計規格に対するタイミング特性を最適化する最適化ステ
ップとを設けたことにより、データ信号及びクロック信
号波形の劣化に起因する遷移時間差による誤動作を防止
できるという効果がある。

【００２４】また、データ信号及びクロック信号波形の
劣化に起因する遷移時間差に対し最適化したフリップフ
ロップ回路ブロックに更新することによりセットアップ
時間及びやホールド時間に対するマージンを付加する必
要がなくなり、ＬＳＩ本来の高速動作を実現できるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明の自動回路設計方法の一実施の形態を示
すフローチャートである。

【図２】本実施の形態の自動回路設計方法を実行する自
動回路設計装置の一例を示すブロック図である。

【図３】本実施の形態の処理の詳細を示すフローチャー
トである。

【図４】負荷容量に対する立上り時間の一例を示す特性
図である。

【図５】従来の第１の自動回路設計方法の一例を示すフ
ローチャートである。

【図６】フリップフロップとその入力データ信号及びク
ロック信号を含み劣化の無い場合と有る場合のタイムチ
ャート及び真理値表の一例をそれぞれ示す説明図であ
る。

【符号の説明】

１ 入力装置 ２ 表示装置 ３ 計算装置 ４ 記憶装置 ５ 印刷装置 １０ フリップフロップ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 回路機能ブロックとしてフリップフロッ
   プを含む設計対象回路の回路データを入力して回路設計
   を行い回路設計データを出力する回路設計ステップと、
   前記回路設計データをタイミングシミュレーションによ
   りタイミング検証を行い第１のタイミング検証結果を出
   力する回路検証ステップと、前記第１のタイミング検証
   結果を受けて前記回路機能ブロックの配置及びこの回路
   機能ブロックの接続用配線を配設するレイアウト設計を
   行い配置配線結果を出力する自動配置配線ステップと、
   前記配置配線結果を受けてタイミングシミュレーション
   を行い第２のタイミング検証結果を出力するタイミング
   動作検証ステップと、前記タイミング検証結果を受けて
   チップレイアウト設計を行いその結果を所定のチップレ
   イアウト基準に基づいて検証するチップレイアウト検証
   ステップとを含み、コンピュータ支援設計技術を用いて
   前記設計対象回路に設定されこの設計対象回路に含まれ
   る前記フリップフロップの各々に供給されるデータ信号
   とクロック信号の各々のレベル遷移時刻の時間差でそれ
   ぞれ定義されるセットアップ時間とホールド時間の許容
   可能な最小値であるタイミング設計規格を満足するよう
   に設計する自動回路設計方法において、 前記第１のタイミング検証結果から前記データ信号及び
   前記クロック信号の各々のレベル遷移時間を抽出するレ
   ベル遷移時間抽出ステップと、 前記データ信号及び前記クロック信号の各々のレベル遷
   移時間相互間の差に合わせてクロック信号トリガ特性に
   おけるスレッシュホールド電圧の異なるフリップフロッ
   プ回路機能ブロックに置換えを行うことにより前記フリ
   ップフロップの前記タイミング設計規格に対するタイミ
   ング特性を最適化する最適化ステップとをさらに含むこ
   とを特徴とする自動回路設計方法。
2. 【請求項２】 前記最適化ステップが、前記データ信号
   のレベル遷移時間の方が前記クロック信号のレベル遷移
   時間より大きい場合は前記フリップフロップのクロック
   信号トリガ特性におけるスレッシュホールド電圧が予め
   設定した標準フリップフロップの前記スレッシュホール
   ド電圧より高いフリップフロップ回路機能ブロックに置
   換えを行い、前記データ信号のレベル遷移時間の方が前
   記クロック信号のレベル遷移時間より小さい場合は前記
   スレッシュホールド電圧が前記標準フリップフロップの
   前記スレッシュホールド電圧より低いフリップフロップ
   回路機能ブロックに置換えを行うことを特徴とする請求
   項１記載の自動回路設計方法。
3. 【請求項３】 回路機能ブロックとしてフリップフロッ
   プを含む設計対象回路の回路データを入力して回路設計
   を行い回路設計データを出力する回路設計手段と、前記
   回路設計データをタイミングシミュレーションによりタ
   イミング検証を行い第１のタイミング検証結果を出力す
   る回路検証手段と、前記第１のタイミング検証結果を受
   けて前記回路機能ブロックの配置及びこの回路機能ブロ
   ックの接続用配線を配設するレイアウト設計を行い配置
   配線結果を出力する自動配置配線手段と、前記配置配線
   結果を受けてタイミングシミュレーションを行い第２の
   タイミング検証結果を出力するタイミング動作検証手段
   と、前記タイミング検証結果を受けてチップレイアウト
   設計を行いその結果を所定のチップレイアウト基準に基
   づいて検証するチップレイアウト検証手段とを備え、前
   記設計対象回路に設定されこの設計対象回路に含まれる
   前記フリップフロップの各々に供給されるデータ信号と
   クロック信号の各々のレベル遷移時刻の時間差でそれぞ
   れ定義されるセットアップ時間とホールド時間の許容可
   能な最小値であるタイミング設計規格を満足するように
   設計する自動回路設計装置において、 前記第１のタイミング検証結果から前記設計対象回路に
   含まれる前記フリップフロップの各々に供給されるデー
   タ信号及びクロック信号の各々のレベル遷移時間を抽出
   するレベル遷移時間抽出手段と、 前記データ信号及びクロック信号の各々のレベル遷移時
   間相互間の差に合わせてクロック信号トリガ特性におけ
   るスレッシュホールド電圧の異なるフリップフロップ回
   路機能ブロックに置換えを行うことにより前記フリップ
   フロップの前記タイミング設計規格に対するタイミング
   特性を最適化する最適化手段とを備えることを特徴とす
   る自動回路設計装置。