JP2008217227A - プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 - Google Patents
プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 Download PDFInfo
- Publication number
- JP2008217227A JP2008217227A JP2007051577A JP2007051577A JP2008217227A JP 2008217227 A JP2008217227 A JP 2008217227A JP 2007051577 A JP2007051577 A JP 2007051577A JP 2007051577 A JP2007051577 A JP 2007051577A JP 2008217227 A JP2008217227 A JP 2008217227A
- Authority
- JP
- Japan
- Prior art keywords
- design
- net
- gap value
- circuit
- clearance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 プリント板CADにおいて、基準ギャップ値計算を自動化し、複数の設計基準・規格で回路ネットに基づいたクリアランスチェックを可能にする。
【解決手段】 プリント基板データの回路ネットに対して、設計標準や規格を元に種別や特性で分類された属性情報入力を行い、使用する設計基準を複数選択すると、回路ネットの種別や特性の組み合わせで記述された設計基準情報を使って、基準ギャップを自動計算しプリント基板設計のクリアランスチェックを行う。
【選択図】 図1
【解決手段】 プリント基板データの回路ネットに対して、設計標準や規格を元に種別や特性で分類された属性情報入力を行い、使用する設計基準を複数選択すると、回路ネットの種別や特性の組み合わせで記述された設計基準情報を使って、基準ギャップを自動計算しプリント基板設計のクリアランスチェックを行う。
【選択図】 図1
Description
本発明は、コンピュータを用いたプリント板設計システムにおけるパターン間のクリアランスチェックに関わる発明である。
コンピュータを用いたプリント板設計システム(以後、プリント板CADシステム)を使用した配線設計では、回路ネット間のギャップ値が設計基準を満たしているかのチェックを行う必要がある。これをクリアランスチェックと呼んでいる。
プリント板CADシステムでクリアランスチェックを行う場合は、クリアランスチェックが必要な回路ネット間に対し基準ギャップ値(設計基準や規格で決められた回路ネット間のギャップ値)を設定する必要があることが知られている。(特許文献1)
また、回路ネット間の電位差を考慮したクリアランスチェックでは、電位毎のグループ化を行い基準ギャップ値を設定していることが分かる。(特許文献2)
このようにクリアランスチェックは、回路ネット間の最小ギャップ値を計算し、回路ネット間の最小ギャップ値と回路ネット間に設定されている基準ギャップ値を比較し、最小ギャップ値が基準ギャップ値以上ならば合格、基準ギャップ値未満なら不合格と判断している。
また、設計基準を切り替える時は、予め用意してある設計基準情報を切り替えて、基準ギャップ値全体を入れ替える事でクリアランスチェックを行っている。(特許文献3)
特登録3630243号公報
特登録2953051号公報
特登録2953051号公報
また、回路ネット間の電位差を考慮したクリアランスチェックでは、電位毎のグループ化を行い基準ギャップ値を設定していることが分かる。(特許文献2)
このようにクリアランスチェックは、回路ネット間の最小ギャップ値を計算し、回路ネット間の最小ギャップ値と回路ネット間に設定されている基準ギャップ値を比較し、最小ギャップ値が基準ギャップ値以上ならば合格、基準ギャップ値未満なら不合格と判断している。
また、設計基準を切り替える時は、予め用意してある設計基準情報を切り替えて、基準ギャップ値全体を入れ替える事でクリアランスチェックを行っている。(特許文献3)
近年のプリント基板は、実装部品種類の増加や安全基準の強化、細分化が進み、回路ネットのクリアランスチェックは、様々な設計基準・規格で行う必要に迫られている。
しかしながら、従来のクリアランスチェックでは、プリント板設計者がひとつの設計基準や安全規格に基づいて、回路ネット間の信号特性を確認し、電位差を計算し、設計基準書や規格情報を参照しながら、全ての回路ネット間の基準ギャップ値を求め、回路ネット間に対しそれそれ設定する必要があり多大な工数がかかっている。更に、別の設計基準に適合させる際も、同様の手順で多大な工数がかかる。
また、複数の基準・規格を満足させる為には、上記で作成した設計基準・規格毎の基準ギャップ値に従って、設計基準・規格を切り替えつつ、設計基準・規格ごとに別々にクリアランスチェックを行う必要があり、全ての設計基準・規格を同時に満足させることは非常に困難であった。
更に、電位差によるクリアランスチェックでは、設計データ内では電位差だけでチェックされており、同電位、同電位差であって、異なる設計属性に支配された基準ギャップ値の異なるパターン間のチェックは困難であった。
本発明は、かかる課題に鑑みなされたものであり、設計基準・規格によって異なる基準ギャップ値計算を自動化し、複数の設計基準・規格でのクリアランスチェックを同時に実行可能とする方法を提供することを目的とする。
上記課題を解決するため、本発明は、情報処理装置を用いたプリント基板CAD制御装置において、
プリント基板データの回路ネットに対して、設計標準、及び規格において前記回路ネットの種別や特性で分類された属性情報入力手段と
前記属性情報入力手段により入力された属性情報を記憶するネット情報記憶手段と
前記回路ネットの種別や特性の組み合わせで記述された設計基準情報を記憶している設計基準記憶手段と
前記複数の設計基準情報の中から、使用する設計基準を複数選択する選択手段と
前記選択手段により選択された設計基準に従って、前記各回路ネットの属性に応じた前記回路ネット間の基準ギャップ値を電位差に応じて求める基準ギャップ値演算手段と
クリアランスチェック対象の前記回路ネットが前記基準ギャップ値を満たすかどうかの前記電位差によるクリアランスチェックを行なうクリアランスチェック制御手段とを備えるものである。
プリント基板データの回路ネットに対して、設計標準、及び規格において前記回路ネットの種別や特性で分類された属性情報入力手段と
前記属性情報入力手段により入力された属性情報を記憶するネット情報記憶手段と
前記回路ネットの種別や特性の組み合わせで記述された設計基準情報を記憶している設計基準記憶手段と
前記複数の設計基準情報の中から、使用する設計基準を複数選択する選択手段と
前記選択手段により選択された設計基準に従って、前記各回路ネットの属性に応じた前記回路ネット間の基準ギャップ値を電位差に応じて求める基準ギャップ値演算手段と
クリアランスチェック対象の前記回路ネットが前記基準ギャップ値を満たすかどうかの前記電位差によるクリアランスチェックを行なうクリアランスチェック制御手段とを備えるものである。
本発明によれば、回路ネット間の基準ギャップ値を、回路ネットに付与された属性を使い自動計算出来るようにした。
その結果、複数の設計基準を指定した時でも、当該設計基準に基づいた基準ギャップ値が自動で計算され、複数の基準でのクリアランスチェックが可能となった。
その結果、複数の設計基準を指定した時でも、当該設計基準に基づいた基準ギャップ値が自動で計算され、複数の基準でのクリアランスチェックが可能となった。
また、設計データ内での同電位、同電位差であって、異なる設計属性に支配された基準ギャップの異なるパターン間のチェックが可能となった。
以下、本発明の実施形態を、図面を参照して説明する。
図1は、本発明の構成図である。図中、1は処理装置、2は入力装置、3は属性情報入力手段、4は設計基準選択手段、5は基準ギャップ値算手段、6はクリアランスチェック処理手段、7は結果表示手段、8は表示装置、9は設計基準記憶手段、9はネット情報記憶手段を表す。
処理装置1は、CPU及びメモリなどからなるプリント板設計の為の情報処理装置である。
入力装置2は、キーボードやマウス等からなる。
入力装置2は、キーボードやマウス等からなる。
属性情報入力手段3は、回路ネットごとに種別と特性と電圧を入力する手段であり、入力装置2により入力される。
設計基準選択手段4は、複数の設計基準からクリアランスチェックで使う単一または複数の設計基準を選択する手段であり、入力装置2により入力される。
基準ギャップ演算手段5は、クリアランスチェックを行う2つのネットを確定し、ネット情報記憶手段10から、そのネット情報を取り出す。次に、付与されている種別・特性とネット間の電位差から設計基準選択手段4により選択された設計基準を使用しネット間の基準ギャップ値を決定する手段である。
クリアランスチェック処理手段6は、基準ギャップ演算手段5で取り出された2つのネット間の最小ギャップ値から、その最小ギャップ値が基準ギャップ値以上か、未満かを比較し、基準ギャップ値以上なら「合格」、基準ギャップ値未満ならば「不合格」の判定を行う手段である。
結果表示処理手段7は、クリアランスチェック処理手段6にて判定された個々の結果を、基準ギャップ、最小ギャップ、基準ギャップとの余裕と対応させて一覧として処理する手段である。
表示装置8は、ディスプレイである。
設計基準記憶手段9は、設計基準、電位差毎の基準ギャップ値を定義している複数の基準を予め記憶している。
設計基準記憶手段9は、設計基準、電位差毎の基準ギャップ値を定義している複数の基準を予め記憶している。
ネット情報記憶手段10は、プリント板設計CADにより入力された情報や、属性情報入力手段3により入力された情報、設計基準選択手段4により選択された設計基準名などを記憶している。
以下、本発明の実施例を、図2(a)に示すようなプリント板において、回路ネットA,C,D,Eの配線パターンが既に入力され、回路ネットBを入力するものとし、種別・特性・電位差を考慮したギャップ値を用いて設計する場合を考える。種別とは、クリアランスチェックの目的に応じて設定されている属性の種類である。本実施例では「電位差によるクリアランスチェック」であるので、絶縁距離の種別が使われ、「一次」「二次」「接地」「回線」「フローティング」が設定されている。更に個々の種別に対して特性が決められ、詳細な特性設定を行うことで種別・特性に応じたクリアランスチェックを行える。
図2(b)は、本実施例において各回路ネットA,B,C,D,Eの種別・特性・電圧が
回路ネットAは、種別が1次回路、特性がHOT、電圧が50V、
回路ネットBは、種別が2次回路、特性が無し、電圧が120V、
回路ネットCは、種別が回線、特性が無し、電圧が50V、
回路ネットDは、種別が接地、特性が無し、電圧が0V、
回路ネットEは、種別が接地、特性が無し、電圧が0V、
であった場合の各ネットへの種別・特性・電圧の入力方法を説明する。
回路ネットAは、種別が1次回路、特性がHOT、電圧が50V、
回路ネットBは、種別が2次回路、特性が無し、電圧が120V、
回路ネットCは、種別が回線、特性が無し、電圧が50V、
回路ネットDは、種別が接地、特性が無し、電圧が0V、
回路ネットEは、種別が接地、特性が無し、電圧が0V、
であった場合の各ネットへの種別・特性・電圧の入力方法を説明する。
例えば、回路ネットAへの種別・特性・電圧の入力は、図4のようにプリント板設計CAD上で、ネットリストやパターンで対象の回路ネットを選択し、図2(c)のパネルを使って種別の一次回路を選択する。一次回路を選択するとそれに対応した特性であるHot,Neutral,整流後+,整流後−が表示されるので、Hotを選択する。他の回路ネットへ対しても同様に入力を行う。ここで、各ネットに与えられた種別・特性・電圧をネット情報として、ネット情報記憶手段10に格納する。
電位差によるクリアランスチェックでは、複数の設計基準があり、1つの設計基準を満足させれば良い場合と、複数の設計基準を満足させる必要がある場合とがある。その設計基準の選択方法を表したのが、図2(d)であり、ここでは、複数の基準を満たす事を前提とし「日本向け」と「北米向け」が選択されている。
図3が設計基準情報である。図3(a)が「日本向け」の設計基準、図3(b)が「北米向け」の設計基準である。それぞれの設計基準は、種別と特性で記述されており、種別と特性の組み合わせに基づいて基準ギャップ値を記述している。図3(a)で説明すると「一次Hot」と「一次Neutral」の組み合わせでは、基準ギャップ値はTable1を参照し使用し、「一次回路Hot」と「2次回路」ではTable2を参照し使用する事を表している。さらに、「2次回路」と「接地」では、固定値3mmを持つ事を表している。
図2(a)のプリント板において、設計基準が「日本向け」かつ「欧州向け」が選択されており、既に入力されている回路ネットA,C,D,Eに対し、回路ネットBをA−B間3.4mm、B−C間1.5mm、C−E間1.5mmの位置に入力する場合の処理動作を説明する。
最初に、設計基準選択手段4で選択されている設計基準情報を取り込む。更に、ネット情報記憶手段よりネット情報を取り込む。プリント板CAD上で回路ネットBが入力されると基準ギャップ演算手段5は、最初に選択されている「日本向け」設計基準で入力された回路ネットBと回路ネットAの基準ギャップ値の決定を行う。回路ネットAは、種別が1次回路、特性がHOTであり、回路ネットBは、種別が2次回路、特性が無しであるので、図3(a)の種別・特性対応よりtable2が参照される。ここで回路ネットAは50V、回路ネットBは、120Vであるので、電位差が計算されて70Vが導かれる。table2から電位差70Vの基準ギャップ値が、2.8mmであることが求められる。次にクリアランスチェック処理手段6は、回路ネットAと回路ネットB間の最小ギャップ値を求める。ここでは回路ネットAと回路ネットB間の最小ギャップ値は、3.4mmと基準ギャップ値2.8mmを比較し、基準ギャップ値以上なので合格とする。
同様にして、回路ネットB−C間は、電位差50V、基準ギャップ値1.4mm、最小ギャップ値1.5mmで合格。回路ネットB−D間は、電位差50V、基準ギャップは3mm、最小ギャップ3.4mmで合格。回路ネットB−E間は、電位差50V、基準ギャップ値3mm、最小ギャップ値1.5mmで不合格となり、回路ネットB−E間が不合格であることが分かる。
次に、「欧州向け」設計基準で基準ギャップ演算手段5とクリアランスチェック処理手段6でクリアランスチェックを行うと、回路ネットA−B間は、電位差50V、基準ギャップ値3.6mm、最小ギャップ値3.4mmで不合格。回路ネットB−C間は、電位差50V、基準ギャップ値1.4mm、最小ギャップ値1.5mmで合格。回路ネットB−D間は、電位差50V、基準ギャップは3mm、最小ギャップ3.4mmで合格。回路ネットB−E間は、電位差50V、基準ギャップ値3mm、最小ギャップ値1.5mmで不合格となり、回路ネットA−B間とB−E間で不合格となっている。
これにより、同電圧、同電位差であって設計基準の異なるクリアランスチェックが可能であることが分かる。
これにより、同電圧、同電位差であって設計基準の異なるクリアランスチェックが可能であることが分かる。
図5は、本発明の実施例におけるクリアランスチェックの処理フローである。図5のステップS1において設計基準選択手段4を使用して設計基準を複数選択する。S2においてS1で選択した設計基準情報を設計情報記憶手段9から取り込む。ステップ3では、クリアランスチェックをバッチで行うか、オンラインで行うかを決定する。オンラインで実行する場合は、ステップ4へ進みパターンの入力を行う。ステップ5で設計基準情報でのクリアランスチェックが、選択した基準全てで実施されたかどうかを確認し、全て終了しているならば終了する。終了していない場合は、ステップ6へ進む。ステップ6では、最小ギャップ値の演算が終了していない回路ネットのペアを見つける。ステップ7では、決定した回路ネットペアのネット情報を読み込む。次にステップ8において設計基準情報から基準ギャップ値を決定する。ステップ9において、回路ネットペア間の最小ギャップ値を求める。次に、基準ギャップ値と最小ギャップ値を比較し、それが基準ギャップ値以上の時は、設計基準に合格とし、ステップ12に進みクリアランスOKのメッセージを表示する。また、基準ギャップ値未満の時、ステップ13に進み、設計基準に不合格とし、NGのメッセージを表示する。ステップ14で、合格、不合格がネットペア毎のチェック結果として保存される。以下、選択された設計基準と、全てのネットペアが終了するまでステップ5からステップ14までの処理を行う。
上述した本発明の実施形態における通信装置を構成する各手段、並びに通信装置の制御方法の各ステップは、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記録媒体等としての実施形態も可能であり、具体的には、一つの機器からなる装置に適用してもよい。なお、本発明は、上述した実施形態の機能を実現するソフトウェアのプログラムを、システムまたは装置に直接、または遠隔から供給する。そして、そのシステムまたは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等の形態であってもよい。
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。さらに、そのプログラムの指示に基づき、コンピュータ上で稼動しているOSなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
さらに、その他の方法として、まず記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現される。
Claims (7)
- 情報処理装置を用いたプリント基板CAD制御装置において、
プリント基板データの回路ネットに対して、設計標準、及び規格において前記回路ネットの種別や特性で分類された属性情報入力手段と
前記属性情報入力手段により入力された属性情報を記憶するネット情報記憶手段と
前記回路ネットの種別や特性の組み合わせで記述された設計基準情報を記憶している設計基準記憶手段と
前記複数の設計基準情報の中から、使用する設計基準を複数選択する選択手段と
前記選択手段により選択された設計基準に従って、前記各回路ネットの属性に応じた前記回路ネット間の基準ギャップ値を電位差に応じて求める基準ギャップ値演算手段と
クリアランスチェック対象の前記回路ネットが前記基準ギャップ値を満たすかどうかの前記電位差によるクリアランスチェックを行なうクリアランスチェック制御手段とを備える
ことを特徴とするプリント基板設計のクリアランスチェック制御装置。 - 前記設計基準情報は、前記回路ネットに付与された属性情報の組み合わせで、前記回路ネット属性と前記電位差に応じた前記基準ギャップ値を定義出来ることを特徴とする、請求項1に記載のプリント基板設計のクリアランスチェック制御装置。
- 前記基準ギャップ値演算手段は、2つの前記回路ネットの属性情報を与えることによって、前記基準ギャップ値を自動計算することを特徴とする、請求項1に記載のプリント基板設計のクリアランスチェック制御装置。
- 情報処理装置を用いたプリント基板CAD制御方法において、
プリント基板データの回路ネットに対して、設計標準、及び規格において前記回路ネットの種別や特性で分類された属性情報入力ステップと
前記属性情報入力ステップにより入力された属性情報を記憶するネット情報記憶ステップと
前記回路ネットの種別や特性の組み合わせで記述された設計基準情報を記憶している設計基準記憶ステップと
前記複数の設計基準情報の中から、使用する設計基準を複数選択する選択ステップと
前記選択ステップにより選択された設計基準に従って、前記各回路ネットの属性に応じた前記回路ネット間の基準ギャップ値を電位差に応じて求める基準ギャップ値演算ステップと
クリアランスチェック対象の前記回路ネットが前記基準ギャップ値を満たすかどうかの前記電位差によるクリアランスチェックを行なうクリアランスチェック制御ステップとを備える
ことを特徴とするプリント基板設計のクリアランスチェック制御方法。 - 前記設計基準情報は、前記回路ネットに付与された属性情報の組み合わせで、前記回路ネット属性と前記電位差に応じた前記基準ギャップ値を定義出来ることを特徴とする、請求項4に記載のプリント基板設計のクリアランスチェック制御方法。
- 前記基準ギャップ値演算ステップは、2つの前記回路ネットの属性情報を与えることによって、前記基準ギャップ値を自動計算することを特徴とする、請求項4に記載のプリント基板設計のクリアランスチェック制御方法。
- 情報処理装置を用いたプリント基板CADを制御するプログラムにおいて、
プリント基板データの回路ネットに対して、設計標準、及び規格において前記回路ネットの種別や特性で分類された属性情報入力ステップと
前記属性情報入力ステップにより入力された属性情報を記憶するネット情報記憶ステップと
前記回路ネットの種別や特性の組み合わせで記述された設計基準情報を記憶している設計基準記憶ステップと
前記複数の設計基準情報の中から、使用する設計基準を複数選択する選択ステップと
前記選択ステップにより選択された設計基準に従って、前記各回路ネットの属性に応じた前記回路ネット間の基準ギャップ値を電位差に応じて求める基準ギャップ値演算ステップと
クリアランスチェック対象の前記回路ネットが前記基準ギャップ値を満たすかどうかの前記電位差によるクリアランスチェックを行なうクリアランスチェック制御ステップとをコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051577A JP2008217227A (ja) | 2007-03-01 | 2007-03-01 | プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051577A JP2008217227A (ja) | 2007-03-01 | 2007-03-01 | プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008217227A true JP2008217227A (ja) | 2008-09-18 |
Family
ID=39837222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007051577A Pending JP2008217227A (ja) | 2007-03-01 | 2007-03-01 | プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008217227A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021117623A (ja) * | 2020-01-23 | 2021-08-10 | 日立Astemo株式会社 | クロストークチェック装置 |
WO2022074504A1 (en) * | 2020-10-09 | 2022-04-14 | 3M Innovative Properties Company | Printed circuit board and method for designing the same |
-
2007
- 2007-03-01 JP JP2007051577A patent/JP2008217227A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021117623A (ja) * | 2020-01-23 | 2021-08-10 | 日立Astemo株式会社 | クロストークチェック装置 |
JP7278981B2 (ja) | 2020-01-23 | 2023-05-22 | 日立Astemo株式会社 | クロストークチェック装置 |
WO2022074504A1 (en) * | 2020-10-09 | 2022-04-14 | 3M Innovative Properties Company | Printed circuit board and method for designing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5219928B2 (ja) | 編集装置及び編集方法、プログラム | |
KR20080052360A (ko) | Cad 장치 및 cad 프로그램을 기록한 컴퓨터로판독가능한 기록 매체 | |
JPWO2020095362A1 (ja) | 設計支援装置、設計支援方法および機械学習装置 | |
JP2011197520A (ja) | フォトマスク製造方法 | |
KR20080052359A (ko) | 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체 | |
KR20080052368A (ko) | Cad 장치 및 cad 프로그램을 기록한 컴퓨터로판독가능한 기록 매체 | |
US6766207B2 (en) | Designing method, CAD apparatus and storage medium | |
JP2008217227A (ja) | プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 | |
JP2017107265A (ja) | テストシナリオ作成支援システム及びテストシナリオ作成支援方法 | |
JP6646006B2 (ja) | 情報提示装置、情報提示方法及びプログラム | |
KR101807585B1 (ko) | 유한요소 해석을 이용한 설계 자동화 장치 및 방법 | |
JP6690340B2 (ja) | 情報処理装置及びプログラム | |
JP2007226567A (ja) | 回路シミュレータおよび回路シミュレーションプログラム | |
JP2018055392A (ja) | 制御盤設計支援システム及び方法 | |
JP6878992B2 (ja) | 部品位置検出プログラム、部品位置検出方法および情報処理装置 | |
CN111611761A (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
JP6445242B2 (ja) | 設計支援装置および設計支援方法 | |
US7757192B2 (en) | Integrated circuit designing device, integrated circuit designing method, and integrated circuit designing program | |
CN117391002B (zh) | 一种ip核扩展描述方法及ip核生成方法 | |
JP2006039614A (ja) | タイミング制約情報の作成方法及び作成システム | |
WO2023100545A1 (ja) | 更新内容検証システム及び更新内容検証方法 | |
US20060190111A1 (en) | System and method of designing a product or a module therein based on experiences of modular designs accumulated previously | |
JP2010134725A (ja) | 制御モデル自動生成装置 | |
JP2005100283A (ja) | 伝送線路解析方法及び装置 | |
JP2006085271A (ja) | 製品設計装置及び製品設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |