CN114266219B - 一种适用于pcba制程的版图设计优化方法及装置 - Google Patents
一种适用于pcba制程的版图设计优化方法及装置 Download PDFInfo
- Publication number
- CN114266219B CN114266219B CN202111599876.9A CN202111599876A CN114266219B CN 114266219 B CN114266219 B CN 114266219B CN 202111599876 A CN202111599876 A CN 202111599876A CN 114266219 B CN114266219 B CN 114266219B
- Authority
- CN
- China
- Prior art keywords
- design
- design rule
- layout
- pcba
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 235
- 238000000034 method Methods 0.000 title claims abstract description 168
- 238000005457 optimization Methods 0.000 title claims abstract description 42
- 238000012360 testing method Methods 0.000 claims abstract description 66
- 238000003466 welding Methods 0.000 claims abstract description 52
- RVCKCEDKBVEEHL-UHFFFAOYSA-N 2,3,4,5,6-pentachlorobenzyl alcohol Chemical compound OCC1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl RVCKCEDKBVEEHL-UHFFFAOYSA-N 0.000 claims abstract 15
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000005476 soldering Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 238000012356 Product development Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及PCB设计技术领域，具体公开了一种适用于PCBA制程的版图设计优化方法，其中，包括：确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；按照预设要求调整所述设计规则的优先级顺序；对PCB版图按照所述优先级顺序执行所述设计规则；对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作。本发明还公开了一种适用于PCBA制程的版图设计优化装置。本发明提供的适用于PCBA制程的版图设计优化方法能够提升PCB设计的正确率。
Description
技术领域
本发明涉及PCB设计技术领域，尤其涉及一种适用于PCBA制程的版图设计优化方法及适用于PCBA制程的版图设计优化装置。
背景技术
PCB（Printed Circuit Board，印刷电路板），是电子工业的重要部件之一，是电子元器件的支撑体，是电子元器件电气连接的载体。目前，印刷电路板已经极其广泛地应用在电子产品的生产制造中。PCBA（Printed Circuit Board Assembly，印刷电路板组件），也就是PCB空板经过SMT上件，或经过DIP插件的整个制程，简称PCBA。
PCB设计通常被称为版图设计或PCB Layout，是以电路原理图为根据，通过与原理图相对应的PCB版图实现预期的电路功能。通常，PCB设计需要借助EDA（Electronic designautomation）即电子设计自动化设计工具来实现。目前常用的EDA软件有Cadence Allegro、Altium Designer（AD）、PADS等。
PCB的设计是一个相对复杂、要求比较高的一项技术，不仅需要考虑合理的器件布局、合理的布线，更需要确保设计好的PCB后期具备PCBA的可制造性、可测试性。比如，在设计PCB完成后，经常会发现在PCBA焊接阶段经常出现元器件焊接不良、吃锡不足问题，分析原因发现搭配PCB焊接的载具与需要焊接的DIP器件的焊脚没有预留足够的空间间距，导致部分焊脚吃锡不足、焊接不良，影响产品的品质，严重时还需要手工补锡焊接，浪费人力和工时。又比如，在PCBA制作完成进入半品测试阶段，发现PCB上预留的测试点与测试点之间间距太小，不同信号的探针之间间距不足存在信号干扰或其他电气安全隐患，需要修改测试点位置。这样免不了需要多次修改PCB，增加了多次PCB打样、PCBA焊接、PCBA治具修改的成本、浪费了时间、延长了产品开发的进度。
因此，如何能够优化PCBA制程的版图设计以提高PCB设计的正确率成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种适用于PCBA制程的版图设计优化方法及适用于PCBA制程的版图设计优化装置，解决相关技术中存在的PCB版图设计效率低以及正确率低的问题。
作为本发明的第一个方面，提供一种适用于PCBA制程的版图设计优化方法，其中，包括：
确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；
按照预设要求调整所述设计规则的优先级顺序；
对PCB版图按照所述优先级顺序执行所述设计规则；
对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；
根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作。
进一步地，所述焊接制程设计规则包括：
将DIP器件的待焊接面所属层的焊盘与放置在同一所属层上的SMD器件的焊盘之间的安全间距设置为不小于第一预设安全距离。
进一步地，所述测试制程设计规则包括：
将位于同一所属层上的两个测试点的焊盘之间的安全间距设置为不小于第二预设安全距离。
进一步地，所述初始设计规则包括：对不同网络的元器件设置不小于0.254mm的安全间距。
进一步地，所述按照预设要求调整所述设计规则的优先级顺序，包括：
将焊接制程设计规则和测试制程设计规则的优先级均设置高于所述初始设计规则的优先级；
根据所述焊接制程设计规则的第一预设安全距离与所述测试制程设计规则的第二预设安全距离确定所述焊接制程设计规则与所述测试制程设计规则之间的优先级顺序。
进一步地，所述根据所述焊接制程设计规则的第一预设安全距离与所述测试制程设计规则的第二预设安全距离确定所述焊接制程设计规则与所述测试制程设计规则之间的优先级顺序，包括：
若所述焊接制程设计规则的第一预设安全距离大于所述测试制程设计规则的第二预设安全距离，则确定所述焊接制程设计规则的优先级高于所述测试制程设计规则的优先级；
若所述焊接制程设计规则的第一预设安全距离小于所述测试制程设计规则的第二预设安全距离，则确定所述测试制程设计规则的优先级高于所述焊接制程设计规则的优先级。
进一步地，所述对PCB版图按照所述优先级顺序执行所述设计规则，包括：
对PCB版图按照所述优先级顺序分别执行所述焊接制程设计规则和测试制程设计规则。
进一步地，所述根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作，包括：
当所述DRC在线错误检查的检查结果为没有出现错误时，确认所述PCB版图设计完成；
当所述DRC在线错误检查的检查结果为出现错误时，生成并显示错误标识，并返回执行所述对执行所述设计规则后的所述PCB版图执行DRC在线错误检查的步骤。
进一步地，所述适用于PCBA制程的版图设计优化方法还包括在所述确定设计规则的步骤前进行的：
完成PCB版图的元器件初步的布局和布线；或者，
所述适用于PCBA制程的版图设计优化方法还包括在所述确定设计规则的步骤后进行的：
对PCB版图的元器件进行初步布局。
作为本发明的另一个方面，提供一种适用于PCBA制程的版图设计优化装置，用于实现前文所述的适用于PCBA制程的版图设计优化方法，其中，所述适用于PCBA制程的版图设计优化装置包括：
确定模块，用于确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；
调整模块，用于按照预设要求调整所述设计规则的优先级顺序；
执行模块，用于对PCB版图按照所述优先级顺序执行所述设计规则；
错误检查模块，用于对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；
操作模块，用于根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作。
本发明提供的适用于PCBA制程的版图设计优化方法，通过在PCB设计中运用EDA软件新建一系列适用于PCBA阶段的设计规则，进而软件会执行一个新的设计规则模板、通过该规则执行在线错误检查、快速地将不符合设计要求的版图以图示标记的形式显示出来反馈给用户。该方法可帮助用户快速找到不符合PCBA制程设计要求的问题点所在，用户根据问题点图示及时调整修改设计，从而加快设计速度，实现PCB设计的可制造性、可测试性，降低布线的错误几率，方便PCB Layout工程师进行布线检查，降低多次修改PCB及多次打样PCB的次数，进而加快产品开发及上市的速度。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的适用于PCBA制程的版图设计优化方法的流程图。
图2为本发明提供的初始设计规则中新建PCB内Clearance规则内针对不同的电气网络的规则设置示意图。
图3为本发明提供的新建的关于PCBA的焊接制程阶段的规则设置示意图。
图4为本发明提供的新建的关于后期PCBA的测试阶段的规则设置示意图。
图5为本发明提供的设计规则进行优先级设置的示意图。
图6为本发明提供的PCB在线DRC的底层显示效果的一种示意图。
图7为本发明提供的PCB在线DRC的底层显示效果的另一种示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面对本发明所提到的术语词汇进行解释。
SMD（Surface Mounted Devices，表面贴装器件）是SMT（Surface MountTechnology，表面组装元件）元器件中的一种。在电子线路板生产的初级阶段，过孔装配完全由人工来完成。首批自动化机器推出后，可放置一些简单的引脚元件，但是复杂的元件仍需要手工放置方可进行回流焊。SMT主要有矩形片式元件、圆柱形片式元件、复合片式元件和异形片式元件。
DIP（Dual In-line Package，双列直插封装），是一种集成电路的封装方式，集成电路的外形为长方形，在其两侧则有两排平行的金属引脚，称为排针。DIP包装的元件可以焊接在印刷电路板电镀的贯穿孔中，或是插入在DIP插座（socket）上。DIP包装的元件一般会简称为DIPn，其中n是引脚的个数，例如十四针的集成电路即称为DIP14。
ICT，即自动在线测试仪，是现代电子企业必备的PCBA生产的测试设备，ICT使用范围广，测量准确性高，对检测出的问题指示明确，即使电子技术水准一般的工人处理有问题的PCBA也非常容易。
FCT（Functional Circuit Test，功能测试）指的是针对测试目标板（UUT，UnitUnder Test）提供模拟的运行环境（激励和负载），使其工作于各种设计状态，从而获取各个状态的参数来验证UUT的功能好坏的测试方法。简单地说，就是对UUT加载合适的激励和负载，测量其输出端响应是否满足设计要求。一般专指PCBA的功能测试。
焊接治具是根据焊接产品在设计时就标定的被焊接件外形的尺寸座标点，设计制造的焊装夹具。
为了方便PCB Layout工程师进行布线检查，降低多次修改PCB及多次打样PCB的次数，进而加快产品开发及上市的速度，在本发明实施例中提供了一种适用于PCBA制程的版图设计优化方法，图1是根据本发明实施例提供的适用于PCBA制程的版图设计优化方法的流程图，如图1所示，包括：
S110、确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；
在本发明实施例中，需要首先确定初始设计规则、焊接制程设计规则和测试制程设计规则。
其中，所述初始设计规则具体可以包括对不同网络的元器件设置不小于0.254mm的安全间距。
在本发明实施例中，PCB设计软件以AD软件为例进行说明。
例如，如图2所示，可以新建1个默认的PCB，软件会自带1个缺省的规则，其中Clearance规则内会针对不同网络的物体设置0.254mm以上的安全间距规则，规格名称默认为Clearance。
具体地，所述焊接制程设计规则包括：
将DIP器件的待焊接面所属层的焊盘与放置在同一所属层上的SMD器件的焊盘之间的安全间距设置为不小于第一预设安全距离。
应当理解的是，通过设定PCB待焊接面的DIP器件与SMD器件之间对应的焊盘之间的安全间距，保证在PCBA的焊接制程阶段所用的提前将焊接面的SMD器件遮挡用的治具与DIP器件的焊盘有足够的间距，保证DIP器件底层焊盘不被治具遮挡，可被良好的焊接。
例如，在上述Clearance规则内新建1个名称为Clearance_SMD的规则，如图3所示，作为PCBA的焊接制程阶段的设计规则，设置满足第一个条件的属性的物体为IsComponentPad AND OnBottomLayer（器件的焊盘且在底层），接着设置满足第二个条件的属性的物体为InThruComponent（DIP器件），设置两者之间的间距为3mm。此步骤设置的目的是将PCB底层的SMD器件与顶层DIP器件的焊盘之间的间距设置为大于等于第一预设安全距离，例如大于等于3mm，这样就可以保证在PCBA的焊接制程阶段用于DIP器件焊接时需遮挡背面的SMD器件的治具为DIP器件的焊盘预留足够的间距，保证DIP器件底层焊盘被良好的焊接。
具体地，所述测试制程设计规则包括：
将位于同一所属层上的两个测试点的焊盘之间的安全间距设置为不小于第二预设安全距离。
应当理解的是，通过设定PCB待测试的其中一个测试点与另一个测试点对应焊盘之间的安全间距，保证在PCBA的后期测试阶段测试夹具不同探针之间有足够的安全距离。
例如，在上述Clearance规则内新建1个名称为Clearance_TP的规则，如图4所示，作为PCBA的测试制程阶段的设计规则，设置满足第一个条件的属性的物体为HasFootprint('TP-SMD1.5')（封装名是TP-SMD1.5），接着设置满足第二个条件的属性的物体为HasFootprint('TP-SMD1.5')（封装名是TP-SMD1.5），设置两者之间的距离为2mm。此步骤设置的目的是将PCB底层的不同位置或网络的测试点（焊盘）之间的间距设置为大于等于2mm，这样就可以保证在PCBA的后期测试阶段测试夹具不同探针之间有足够的安全距离。
应当理解的是，上述设计规则的确定顺序无先后次序之分，仅为了表明设计的意图。实际所建立的Clearance规则的优先级设置如下文所详述，并且前文中分别设置的3mm、2mm的数值仅作为具体实施例的说明参考，实际在应用中可根据实际适当做调整。
S120、按照预设要求调整所述设计规则的优先级顺序；
在本发明实施例中，具体可以包括：
将焊接制程设计规则和测试制程设计规则的优先级均设置高于所述初始设计规则的优先级；
根据所述焊接制程设计规则的第一预设安全距离与所述测试制程设计规则的第二预设安全距离确定所述焊接制程设计规则与所述测试制程设计规则之间的优先级顺序。
进一步具体地，所述根据所述焊接制程设计规则的第一预设安全距离与所述测试制程设计规则的第二预设安全距离确定所述焊接制程设计规则与所述测试制程设计规则之间的优先级顺序，包括：
若所述焊接制程设计规则的第一预设安全距离大于所述测试制程设计规则的第二预设安全距离，则确定所述焊接制程设计规则的优先级高于所述测试制程设计规则的优先级；
若所述焊接制程设计规则的第一预设安全距离小于所述测试制程设计规则的第二预设安全距离，则确定所述测试制程设计规则的优先级高于所述焊接制程设计规则的优先级。
例如，第一预设安全距离为3mm，第二预设安全距离为2mm，则确定所述焊接制程设计规则的优先级高于所述测试制程设计规则的优先级。
应当理解的是，将上述原有的Clearance、新建的Clearance_SMD及Clearance_TP规则设置好优先级，如图5示。其中名称为Clearance_SMD的规则优先级为1，名称为Clearance_TP的规则优先级为2，原名称为Clearance的规则优先级为3。
其中AD软件会默认按照优先级1>优先级2>优先级3的顺序执行，这样的话，3种规则的优先级从高到低的顺序会是：
Clearance_SMD>Clearance_TP>Clearance，即软件会产生新的设计规则模板。
S130、对PCB版图按照所述优先级顺序执行所述设计规则；
具体地，包括：
对PCB版图按照所述优先级顺序分别执行所述焊接制程设计规则和测试制程设计规则。
S140、对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；
S150、根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作。
具体地，包括：
当所述DRC在线错误检查的检查结果为没有出现错误时，确认所述PCB版图设计完成；
当所述DRC在线错误检查的检查结果为出现错误时，生成并显示错误标识，并返回执行所述对执行所述设计规则后的所述PCB版图执行DRC在线错误检查的步骤。
应当理解的是，执行在线DRC，当DRC在线错误检查的检查结果为出现错误时，就会生成如图6所示的效果。从图6中可以看到，不符合安全间距的焊盘会按照既定DRC错误的标志自动显示出来、并且会表示出错误的原因。
具体地，如图7示，DRC标志出来有错误的地方是C1的1脚、R1的2脚、C2的2脚、C3的1&2脚、J1的1&2脚、HC1的2&3&5&6脚，以及TP1、TP2。其中C1的1脚、R1的2脚、C2的2脚、C3的1&2脚、J1的1&2脚附近同时有显示“<3mm”的错误原因指示，将此类错误在图中说明定义为DRC错误1，即不符合上述Clearance_SMD的规则。其中，TP1、TP2之间显示有“<2mm”的错误原因指示，将此类错误在图中说明定义为DRC错误2，即为不符合上述Clearance_TP的规则。
更具体地，“<3mm”的错误指示说明附近SMD器件的焊盘如C3的1脚与DIP器件如J1的1脚之间的间距<3mm，这样在制作DIP器件过锡炉焊接的治具遮挡住C3后无法保证J1的1脚能焊接良好。更具体地，“2mm”的错误指示说明测试点TP1、TP2焊盘之间的间距<2mm，这样在PCBA的后期测试阶段测试夹具不同探针之间没有足够的安全距离，有出现信号干扰或放电等隐患。
因此，通过上述在线DRC的自动错误标识，PCB设计人员可以及时通过调整对应器件的相对位置，重新调整元器件的布局，从而实时在线检查是否符合设计，直至DRC检查结果为没有出现错误，从而完成版图设计。
综上，本发明实施例提供的适用于PCBA制程的版图设计优化方法，通过在PCB设计中运用EDA软件新建一系列适用于PCBA阶段的设计规则，进而软件会执行一个新的设计规则模板、通过该规则执行在线错误检查、快速地将不符合设计要求的版图以图示标记的形式显示出来反馈给用户。该方法可帮助用户快速找到不符合PCBA制程设计要求的问题点所在，用户根据问题点图示及时调整修改设计，从而加快设计速度，实现PCB设计的可制造性、可测试性，降低布线的错误几率，方便PCB Layout工程师进行布线检查，降低多次修改PCB及多次打样PCB的次数，进而加快产品开发及上市的速度。
在本发明实施例中，所述适用于PCBA制程的版图设计优化方法还包括在所述确定设计规则的步骤前进行的：
完成PCB版图的元器件初步的布局和布线；或者，
所述适用于PCBA制程的版图设计优化方法还包括在所述确定设计规则的步骤后进行的：
对PCB版图的元器件进行初步布局。
应当理解的是，本发明实施例提供的适用于PCBA制程的版图设计优化方法，可以应用在布局阶段，即在原理图导入PCB软件后，先采用本发明所述优化方法进行规则设计，再进行元器件布局。还可以应用在布局布线阶段，即在PCB初步布局布线完成后，采用本发明所述优化方法进行规则设计优化修改，再进行元器件布局布线的调整修改。
无论在哪一阶段应用本发明实施例中的适用于PCBA制程的版图设计优化方法，均能够帮助用户快速找到不符合PCBA制程设计要求的问题点所在、用户根据问题点图示及时调整修改设计，从而加快设计速度，实现PCB设计的可制造性、可测试性。
作为本发明的另一实施例，提供一种适用于PCBA制程的版图设计优化装置，用于实现前文所述的适用于PCBA制程的版图设计优化方法，其中，所述适用于PCBA制程的版图设计优化装置包括：
确定模块，用于确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；
调整模块，用于按照预设要求调整所述设计规则的优先级顺序；
执行模块，用于对PCB版图按照所述优先级顺序执行所述设计规则；
错误检查模块，用于对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；
操作模块，用于根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作。
需要说明的是，本发明实施例提供的适用于PCBA制程的版图设计优化装置的具体工作原理和实施过程可以参照前文的适用于PCBA制程的版图设计优化方法的描述，此处不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种适用于PCBA制程的版图设计优化方法，其特征在于，包括：
确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；
按照预设要求调整所述设计规则的优先级顺序；
对PCB版图按照所述优先级顺序执行所述设计规则；
对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；
根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作；
所述按照预设要求调整所述设计规则的优先级顺序，包括：
将焊接制程设计规则和测试制程设计规则的优先级均设置高于所述初始设计规则的优先级；
根据所述焊接制程设计规则的第一预设安全距离与所述测试制程设计规则的第二预设安全距离确定所述焊接制程设计规则与所述测试制程设计规则之间的优先级顺序。
2.根据权利要求1所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述焊接制程设计规则包括：
将DIP器件的待焊接面所属层的焊盘与放置在同一所属层上的SMD器件的焊盘之间的安全间距设置为不小于第一预设安全距离。
3.根据权利要求1所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述测试制程设计规则包括：
将位于同一所属层上的两个测试点的焊盘之间的安全间距设置为不小于第二预设安全距离。
4.根据权利要求1所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述初始设计规则包括：对不同网络的元器件设置不小于0.254mm的安全间距。
5.根据权利要求1所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述根据所述焊接制程设计规则的第一预设安全距离与所述测试制程设计规则的第二预设安全距离确定所述焊接制程设计规则与所述测试制程设计规则之间的优先级顺序，包括：
若所述焊接制程设计规则的第一预设安全距离大于所述测试制程设计规则的第二预设安全距离，则确定所述焊接制程设计规则的优先级高于所述测试制程设计规则的优先级；
若所述焊接制程设计规则的第一预设安全距离小于所述测试制程设计规则的第二预设安全距离，则确定所述测试制程设计规则的优先级高于所述焊接制程设计规则的优先级。
6.根据权利要求1至4中任意一项所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述对PCB版图按照所述优先级顺序执行所述设计规则，包括：
对PCB版图按照所述优先级顺序分别执行所述焊接制程设计规则和测试制程设计规则。
7.根据权利要求1至4中任意一项所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作，包括：
当所述DRC在线错误检查的检查结果为没有出现错误时，确认所述PCB版图设计完成；
当所述DRC在线错误检查的检查结果为出现错误时，生成并显示错误标识，并返回执行所述对执行所述设计规则后的所述PCB版图执行DRC在线错误检查的步骤。
8.根据权利要求1所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述适用于PCBA制程的版图设计优化方法还包括在所述确定设计规则的步骤前进行的：
完成PCB版图的元器件初步的布局和布线；或者，
所述适用于PCBA制程的版图设计优化方法还包括在所述确定设计规则的步骤后进行的：
对PCB版图的元器件进行初步布局。
9.一种适用于PCBA制程的版图设计优化装置，用于实现权利要求1至8中任意一项所述的适用于PCBA制程的版图设计优化方法，其特征在于，所述适用于PCBA制程的版图设计优化装置包括：
确定模块，用于确定设计规则，其中所述设计规则包括初始设计规则、焊接制程设计规则和测试制程设计规则；
调整模块，用于按照预设要求调整所述设计规则的优先级顺序；
执行模块，用于对PCB版图按照所述优先级顺序执行所述设计规则；
错误检查模块，用于对执行所述设计规则后的所述PCB版图执行DRC在线错误检查；
操作模块，用于根据所述DRC在线错误检查的检查结果确定对PCB版图执行的操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111599876.9A CN114266219B (zh) | 2021-12-24 | 2021-12-24 | 一种适用于pcba制程的版图设计优化方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111599876.9A CN114266219B (zh) | 2021-12-24 | 2021-12-24 | 一种适用于pcba制程的版图设计优化方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114266219A CN114266219A (zh) | 2022-04-01 |
| CN114266219B true CN114266219B (zh) | 2023-03-10 |
Family
ID=80829812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111599876.9A Active CN114266219B (zh) | 2021-12-24 | 2021-12-24 | 一种适用于pcba制程的版图设计优化方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114266219B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116992818B (zh) * | 2023-09-20 | 2024-01-05 | 深圳市小铭工业互联网有限公司 | 电路板版图设计方法及系统 |
| CN117473941B (zh) * | 2023-12-28 | 2024-07-12 | 广东美创希科技有限公司 | 图纸处理方法、装置、电子设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560571B1 (en) * | 1999-06-30 | 2003-05-06 | Hewlett-Packard Development Company, L.P. | Method and apparatus for prioritizing the order in which checks are performed on a node in an integrated circuit |
| US7194725B1 (en) * | 2004-04-02 | 2007-03-20 | Advanced Micro Devices, Inc. | System and method for design rule creation and selection |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5378868B2 (ja) * | 2009-04-23 | 2013-12-25 | 株式会社Ｎｅｃ情報システムズ | デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム |
-
2021
- 2021-12-24 CN CN202111599876.9A patent/CN114266219B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560571B1 (en) * | 1999-06-30 | 2003-05-06 | Hewlett-Packard Development Company, L.P. | Method and apparatus for prioritizing the order in which checks are performed on a node in an integrated circuit |
| US7194725B1 (en) * | 2004-04-02 | 2007-03-20 | Advanced Micro Devices, Inc. | System and method for design rule creation and selection |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114266219A (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114266219B (zh) | 一种适用于pcba制程的版图设计优化方法及装置 | |
| CN109241681B (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
| EP2840874B1 (en) | Changing printing control parameters based on measured solder paste deposits in certain subareas of a printed circuit board | |
| US20080148208A1 (en) | Method for improving a printed circuit board development cycle | |
| CN110333469B (zh) | 一种用于飞针测试的目标点计算方法 | |
| Huang et al. | The solder paste printing process: critical parameters, defect scenarios, specifications, and cost reduction | |
| ECI | The company | |
| WO2018189937A1 (ja) | 部品実装システム及び接着剤検査装置 | |
| CN101782931B (zh) | 电路板布线的约束区域处理方法及系统 | |
| CN112131826B (zh) | Pcb检测评审方法、评审装置、电子设备及存储介质 | |
| KR20150068705A (ko) | 인쇄회로기판의 설계 데이터 검사방법 | |
| TW200538919A (en) | System and method for checking split plane of motherboard layout | |
| CN114266218A (zh) | 一种pcb布局布线方法及装置 | |
| JPH09330342A (ja) | 実装製品の設計方法及び製品の設計システム | |
| CN106793566A (zh) | 一种印刷电路板装配板的制作方法及移动终端 | |
| Wang et al. | Process and pad design optimization for 01005 passive component surface mount assembly | |
| CN221103627U (zh) | 一种优化器件基准点的电路板结构 | |
| Pennino et al. | Design for manufacture | |
| CN110245412A (zh) | 一种pcb顶针模板自动设计方法及系统、存储介质及终端 | |
| Jirsa et al. | Studies of surface mount technology and its risk analysis | |
| CN112292021B (zh) | 一种提高pcb板天线插装及焊接精度的方法 | |
| CN114004193B (zh) | 一种pcb上锡风险的标识方法及相关装置 | |
| JP2001092874A (ja) | プリント基板設計装置 | |
| JPH10247207A (ja) | 不具合部分推定システム | |
| CN114793391B (zh) | Pcb封装错误解决方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 325024 No. 939, Jinhai Third Road, Konggang new area, Longwan District, Wenzhou City, Zhejiang Province Patentee after: Foxess Co.,Ltd. Address before: 325802 No. 939, Jinhai Third Road, Longwan District, Wenzhou City, Zhejiang Province Patentee before: Maitian Energy Co.,Ltd. |
|
| CP03 | Change of name, title or address |