JP2007188230A - 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 - Google Patents

故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 Download PDF

Info

Publication number
JP2007188230A
JP2007188230A JP2006004943A JP2006004943A JP2007188230A JP 2007188230 A JP2007188230 A JP 2007188230A JP 2006004943 A JP2006004943 A JP 2006004943A JP 2006004943 A JP2006004943 A JP 2006004943A JP 2007188230 A JP2007188230 A JP 2007188230A
Authority
JP
Japan
Prior art keywords
information
failure
bridge
fault
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006004943A
Other languages
English (en)
Other versions
JP4746432B2 (ja
Inventor
Yasuyuki Nozuyama
泰幸 野津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006004943A priority Critical patent/JP4746432B2/ja
Priority to US11/622,559 priority patent/US7392146B2/en
Publication of JP2007188230A publication Critical patent/JP2007188230A/ja
Application granted granted Critical
Publication of JP4746432B2 publication Critical patent/JP4746432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】LSIのブリッジ故障を高精度に検出するテストパターンを作成できるテストパターン作成装置、テストパターン作成方法、故障検出率算出装置故障検出率算出方法を提供する。
【解決手段】セルの入力信号の論理値とセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュール11、セルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュール12、LSIのレイアウト情報からブリッジ故障情報を抽出する抽出モジュール13、ブリッジ故障情報、ショート情報及び論理しきい値情報を用いて、ブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュール14、ブリッジ故障リストを用いて、隣接配線対及びブリッジ故障タイプでのブリッジ故障を検出するテストパターンを作成するテストモジュール15を備える。
【選択図】図1

Description

本発明は、半導体集積回路の故障検出テストに係り、特にブリッジ故障検出用テストの故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法に関する。
半導体プロセスの微細化に伴い、半導体集積回路(LSI)の故障におけるブリッジ故障の比率が増加してくると予想される。「ブリッジ故障」は、近接して配置された一組の信号配線(以下において、「配線対」という)に異物(ダスト)がまたがって付着する等して、配線間が短絡されて発生する。
従来、ブリッジ故障を検出対象とするブリッジ故障検出テストは、実現の容易なIDDQテストを中心に実用化が進んでいた。IDDQテストは、ブリッジ故障が発生した一方の配線を伝搬する信号が「1」、且つ他方の配線を伝搬する信号が「0」の場合にLSIに流れるDC電流(異常IDDQ)値を測定することにより、ブリッジ故障を検出する。しかし、プロセスの微細化に伴って、特に高速動作するLSIでは異常IDDQ電流値が大幅に上昇し、IDDQテストの適用が困難となってきた。
そのため、異常IDDQ値ではなく、LSIにブリッジ故障検出用テストパターンを入力し、出力端子の論理値と期待値とを比較して良否判定を行うことによってブリッジ故障を検出するテスト(以下において、「論理ブリッジ故障検出テスト」という。)が、LSIに適用可能なブリッジ故障検出テストとして極めて重要となってきている(例えば、特許文献1参照。)。しかしながら、大規模なLSIに適用可能な論理ブリッジ故障検出テストは、ワイアードアンド(Wire−AND)タイプ又はワイアードオア(Wired−OR)というブリッジ故障タイプを扱うだけの簡単なブリッジ故障検出テストを除くと、まだ十分に整備されていない。
一般に、ブリッジ故障が発生した配線対をそれぞれ伝搬する信号の論理値が互いに異なる場合にブリッジ故障が活性化され、ブリッジ故障の伝播・検出がなされる。ここで「ブリッジ故障の伝搬」とは、ブリッジ故障の影響により発生した正常時の信号と異なる誤り信号が、LSI内を伝搬することをいう。誤り故障がLSI内を伝搬し、LSIの出力端子まで到達することにより、誤り信号の発生の原因となっているブリッジ故障が検出できる。一般に、ブリッジ故障を検出するためのテストパターンは、LSIの論理接続ネット情報に基づいたブリッジ故障検出用の自動テストパターン発生装置(ATPG)ツールによって発生される。LSIのレイアウト情報から抽出されるブリッジ故障は、LSIの論理接続ネット上の信号と関連付けられている。但し、ブリッジ故障がどのようなタイプとして振舞うか、テストパターンによって「検出」と判定されたブリッジ故障が実際にどの程度の確度で検出されるか等、ブリッジ故障テストの「精度」は、ショート不良を起こした2本の信号線を駆動する駆動素子、駆動素子への入力と、ショートした配線間の抵抗値、各信号を受け取る受信セルと受信セルの入力端子の論理しきい値等によって大きく影響される。このため、できる限りこれらを高精度にモデル化することが重要となる。
一方で、ブリッジ故障検出テスト用のテストパターンの故障検出の精度は一定の実用的な精度を達成できれば、それ以上に精度を向上させてもブリッジ故障検出テストの効果が薄くなる傾向がある。そのため、最近の大規模なLSIに対しても作成に要する時間が短く、且つ実用的な精度を有するテストパターンを作成できるようにする必要がある。
故障検出の精度が高いブリッジ故障テスト(及びテストパターン)は、仮定したブリッジ故障が実際のLSI内部で発生するブリッジ故障を精度よくモデル化(再現)できており、且つ発生したテストパターンによって「検出」と判定されたブリッジ故障が高い精度で実際にLSI内を伝搬して検出可能なブリッジ故障テストである。ブリッジ故障がLSI内を伝搬するか否かは、上述のように、ブリッジ故障が発生した配線対に信号を出力する駆動回路、駆動回路への入力、配線対間の抵抗値、配線を伝搬する誤り信号が入力する受信回路、及び誤り信号が入力する入力端子の論理しきい値によって決定される。しかし、上記の情報をすべて取得することは極めて困難であり、大規模なLSIでは情報の取得に膨大な時間を要し、一般にこれらの情報を活用して有効なブリッジ故障テストパターンを発生することも膨大な時間を要する。そのため、高い精度でブリッジ故障検出が可能なテストパターンを作成することは困難である。
特開2003−107138号公報
本発明は、LSIのブリッジ故障を高精度に検出するテストパターンを作成できる故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法を提供する。
本発明の一態様によれば、(イ)複数のセルの入力信号の論理値と複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュールと、(ロ)複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュールと、(ハ)半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、隣接配線対の配線長、複数のセルの一部をなす隣接配線対を駆動する駆動セルの情報及び複数のセルの一部をなす隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュールと、(ニ)ブリッジ故障情報、駆動セル及び受信セルに関するショート情報及び論理しきい値情報を用いて、ショート箇所の電位と受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュールと、(ホ)ブリッジ故障リストを用いて、隣接配線対でのブリッジ故障を検出するテストパターンを作成するテストモジュールとを備える故障リスト及びテストパターン作成装置が提供される。
本発明の他の態様によれば、ショート情報作成モジュール、しきい値情報作成モジュール、抽出モジュール、故障リスト作成モジュール、テストモジュール、ショート情報ライブラリ、しきい値情報ライブラリ、ブリッジ故障情報領域及び故障リスト領域を備える故障リスト及びテストパターン作成装置を用いる故障リスト及びテストパターン作成方法であって、(イ)ショート情報作成モジュールが、複数のセルの入力信号の論理値と複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成し、ショート情報ライブラリに格納するステップと、(ロ)しきい値情報作成モジュールが、複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成し、しきい値情報ライブラリに格納するステップと、(ハ)抽出モジュールが、レイアウト情報領域から読み出した半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、隣接配線対の配線長、複数のセルの一部をなす隣接配線対を駆動する駆動セルの情報及び複数のセルの一部をなす隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出し、ブリッジ故障情報領域に格納するステップと、(ニ)故障リスト作成モジュールが、ブリッジ故障情報領域、ショート情報ライブラリ、しきい値情報ライブラリからそれぞれブリッジ故障情報、駆動セル及び受信セルに関するショート情報及び論理しきい値情報を読み出し、その読み出したブリッジ故障情報、ショート情報及び論理しきい値情報を用いて、ショート箇所の電位と受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成し、故障リスト領域に格納するステップと、(ホ)テストモジュールが、故障リスト領域からブリッジ故障リストを読み出し、その読み出したブリッジ故障リストを用いて、隣接配線対及びブリッジ故障タイプでのブリッジ故障を検出するテストパターンを作成するステップとを含む故障リスト及びテストパターン作成方法が提供される。
本発明の他の態様によれば、(イ)複数のセルの入力信号の論理値と複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュールと、(ロ)複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュールと、(ハ)半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、隣接配線対の配線長、複数のセルの一部をなす隣接配線対を駆動する駆動セルの情報及び複数のセルの一部をなす隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュールと、(ニ)ブリッジ故障情報、駆動セル及び受信セルに関するショート情報及び論理しきい値情報を用いて、ブリッジ故障リストに含まれる隣接配線対でのブリッジ故障が半導体集積回路内を伝搬し検出される検出確度を算出し、その検出確度を含むブリッジ故障リストを作成する故障リスト作成モジュールと、(ホ)ブリッジ故障リストに含まれる隣接配線対でのブリッジ故障が、検出率算出対象のテストパターンによって検出可能か否かを判定して故障検出情報を作成するテストモジュールと、(ヘ)故障検出情報及びブリッジ故障リストを用いて、検出確度及び配線長で重み付けされたテストパターンの故障検出率を算出する算出モジュールとを備える故障リスト作成及び故障検出率算出装置が提供される。
本発明の他の態様によれば、ショート情報作成モジュール、しきい値情報作成モジュール、抽出モジュール、故障リスト作成モジュール、テストモジュール、算出モジュール、ショート情報ライブラリ、しきい値情報ライブラリ、ブリッジ故障情報領域、故障リスト領域及び故障検出情報領域を備える故障リスト作成及び故障検出率算出装置を用いる故障リスト作成及び故障検出率算出方法であって、(イ)ショート情報作成モジュールが、複数のセルの入力信号の論理値と複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成し、ショート情報ライブラリに格納するステップと、(ロ)しきい値情報作成モジュールが、複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成し、しきい値情報ライブラリに格納するステップと、(ハ)抽出モジュールが、レイアウト情報領域から読み出した半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、隣接配線対の配線長、複数のセルの一部をなす隣接配線対を駆動する駆動セルの情報及び複数のセルの一部をなす隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出し、ブリッジ故障情報領域に格納するステップと、(ニ)故障リスト作成モジュールが、ブリッジ故障情報領域、ショート情報ライブラリ、しきい値情報ライブラリからそれぞれブリッジ故障情報、駆動セル及び受信セルに関するショート情報及び論理しきい値情報を読み出し、その読み出したブリッジ故障情報、ショート情報及び論理しきい値情報を用いて、ブリッジ故障リストに含まれる隣接配線対でのブリッジ故障が半導体集積回路内を伝搬し検出される検出確度を算出し、その検出確度を含むブリッジ故障リストを作成して故障リスト領域に格納するステップと、(ホ)テストモジュールが、故障リスト領域からブリッジ故障リストを読み出し、その読み出したブリッジ故障リストに含まれる隣接配線対でのブリッジ故障が検出率算出対象のテストパターンによって検出可能か否かを判定して故障検出情報を作成し、故障検出情報領域に格納するステップと、(ヘ)算出モジュールが、故障検出情報領域及び故障リスト領域からそれぞれ故障検出情報及びブリッジ故障リストを読み出し、その読み出した故障検出情報及びブリッジ故障リストを用いて、検出確度及び配線長で重み付けされたテストパターンの故障検出率を算出するステップとを含む故障リスト作成及び故障検出率算出方法が提供される。
本発明によれば、LSIのブリッジ故障を高精度に検出するテストパターンを作成できる故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法を提供できる。
次に、図面を参照して、本発明の第1及び第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第1及び第2実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施の形態)
本発明の第1の実施の形態に係る故障リスト及びテストパターン作成装置1は、図1に示すように、複数のセルの入力信号の論理値と複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュール11と、複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュール12と、LSIのレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、隣接配線対の配線長、複数のセルの一部をなす隣接配線対を駆動する駆動セルの情報及び複数のセルの一部をなす隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュール13と、ブリッジ故障情報、駆動セル及び受信セルに関するショート情報及び論理しきい値情報を用いて、ショート箇所の電位と受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュール14と、ブリッジ故障リストを用いて、隣接配線対でのブリッジ故障を検出するテストパターンを作成するテストモジュール15とを備える。尚、故障リスト及びテストパターン作成装置1が後述する検出確度の算出ができるようにすることも可能である。ブリッジ故障タイプ、検出確度については後述する。
テストモジュール15は、作成されたテストパターンを用いた補助的な故障シミュレーションを実行することにより、主にATPGツールが検出対象外とした回路部分における隣接配線対でのブリッジ故障が検出されるか否かを判定し、故障検出情報を作成することもできる。テストモジュール15は、ブリッジ故障タイプと回路の論理的な接続情報だけに基づいてブリッジ故障が検出されるか否かを判定する。図1に示す算出モジュール16は、テストパターンで検出されるブリッジ故障が実際に検出される検出確度、及びブリッジ故障リストを用いて、検出確度及び隣接配線対の配線長で重み付けされたテストパターンの故障検出率を算出する。
図1に示すように、ショート情報作成モジュール11、しきい値情報作成モジュール12、抽出モジュール13、故障リスト作成モジュール14、テストモジュール15及び算出モジュール16は中央演算処理装置(CPU)10に含まれる。故障リスト及びテストパターン作成装置1は、更に記憶装置20、入力装置30、出力装置40、ショート情報ライブラリ51及びしきい値情報ライブラリ52を備える。ショート情報ライブラリ51は、複数のセルのショート情報を格納する。しきい値情報ライブラリ52は、複数のセルの論理しきい値情報を格納する。又、図1に示したセルライブラリ2は、セルの回路シミュレーション用モデルを格納する。
記憶装置20は、レイアウト情報領域201、近接距離領域202、シミュレーションデータ領域203、シミュレーション結果領域204、ブリッジ故障情報領域205、故障リスト領域206、テストパターン領域207、故障検出情報領域208、結果レポート領域209及び故障検出率領域210を備える。
レイアウト情報領域201は、ブリッジ故障検出テストの対象であるLSI(以下において、「対象LSI」という)のレイアウト情報を格納する。レイアウト情報は、対象LSIに使用されるセル、配線及びビア等の詳細配置及び接続情報、配線層の情報等を含む。通常、レイアウト情報は、セルの形状、端子位置の情報及び配線間隔等の設計ルールとの組み合わせにより完全な情報になる。
近接距離領域202は、予め設定された近接距離を格納する。近接距離については後述する。シミュレーションデータ領域203は、セルライブラリ2から読み出されたセルの回路シミュレーション用回路記述と、回路記述で使用されている素子の回路シミュレーション用動作モデルを格納する。素子の回路シミュレーション用動作モデルは、セルの回路シミュレーション用回路記述とは別に保存・管理される場合もある。)シミュレーション結果領域204は、回路シミュレーションの実行結果を格納する。ブリッジ故障情報領域205は、レイアウト情報から抽出されたブリッジ故障情報を格納する。故障リスト領域206は、ブリッジ故障リストを格納する。テストパターン領域207は、対象LSIに適用するブリッジ故障検出テスト用のテストパターンを格納する。故障検出情報領域208は、ATPG及び故障シミュレーションを実行して作成される故障検出情報を格納する。結果レポート領域209は、テストパターンの作成及び故障検出情報の作成を実行したときの実行結果レポートを格納する。故障検出率領域210は、ブリッジ故障検出テスト用のテストパターンの故障検出率を格納する。
入力装置30は、キーボード、マウス、ライトペン又はフレキシブルディスク装置等で構成される。入力装置30よりテストパターン作成及び故障検出率算出実行者は、レイアウト情報や近接距離を指定できる。又、テストパターン作成等の実行や中止等の指示の入力も可能である。
又、出力装置40としては、実行結果レポートや故障検出率等を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク等の電子データを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、CD−ROM、MOディスク等が「コンピュータ読み取り可能な記録媒体」に含まれる。
ブリッジ故障の例を図2を用いて説明する。図2は、第1の駆動セルCT1と第1の受信セルCT3を接続する配線L01と、第2の駆動セルCT2と第2の受信セルCT4及び第3の受信セルCT5を接続する配線L02が、抵抗Rによってショートしている例である。第1の駆動セルCT1に信号S11、信号S12及び信号S13が入力し、第1の駆動セルCT1は第1の受信セルCT3に信号S10を出力する。第2の駆動セルCT2に信号S21及び信号S22が入力し、第2の駆動セルCT2は第2の受信セルCT4及び第3の受信セルCT5に信号S20を出力する。第1の受信セルCT3に信号S31、S32が更に入力し、第1の受信セルCT3は信号S30を出力する。第2の受信セルCT4に信号S41が更に入力し、第2の受信セルCT4は信号S40を出力する。第3の受信セルCT5は信号S50を出力する。
配線L01と抵抗Rとの接続点P1の電位V1、配線L02と抵抗Rとの接続点P2の電位V2、第1の受信セルCT3の入力端子の論理しきい値、第2の受信セルCT4の入力端子の論理しきい値、及び第3の受信セルCT5の入力端子の論理しきい値の関係によって、活性化された図2に仮定されたブリッジ故障が第1の受信セルCT3、第2の受信セルCT4或いは第3の受信セルCT5を経由して対象LSIの出力端子に伝搬しうるか否かが決まる。例えば、信号S10がローレベル且つ信号S20がハイレベルの場合に、電位V1が第1の受信セルCT3の入力端子の論理しきい値以上になっていれば、第1の受信セルCT3の出力の状態が正常時と異なる状態に変化する。つまり、活性化されたブリッジ故障による誤り信号が第1の受信セルCT3を経由して対象LSIの出力端子に伝搬しうることになる。つまり、ブリッジ故障が検出されうることになる。実際に各ブリッジ故障を活性化して誤り信号を発生させ、誤り信号を対象LSIの出力端子まで伝搬させ、誤り信号に対応するブリッジ故障検出するテストパターンは基本的にATPGツールが作成する。しかし、信号S10がローレベル且つ信号S20がハイレベルの場合に、電位V1が第1の受信セルCT3の入力端子の論理しきい値より小さい場合、ブリッジ故障は第1の受信セルCT3の出力の状態を正常時の状態と異なる状態に変化させることができず、対象LSIの出力端子に誤り信号が伝搬しない。つまり、ブリッジ故障は第1の受信セルCT3経由では検出されない。その場合、電位V2が第2の受信セルCT4又は第3の受信セルCT5の入力端子の論理しきい値以下となっていれば、活性化されたブリッジ故障による誤り信号は、第2の受信セルCT4又は第3の受信セルCT5を経由して対象LSIの出力端子に伝搬されうる。つまり、適当なテストパターンによって、ブリッジ故障が検出されうる。
ブリッジ故障が活性化された場合に第1の受信セルCT3の出力の状態が変化するか否かは、第1の受信セルCT3に入力する信号S31の論理値にも依存する場合がある。例えば、第1の受信セルCT3が複合論理ゲートであった場合、信号S31、S32の論理値に応じて信号S10が入力する第1の受信セルCT3の入力端子の論理しきい値が変化する可能性がある。尚、電位V1及び電位V2は、抵抗Rの大きさ、第1の駆動セルCT1に入力する信号S11、信号S12及び信号S13の論理値、及び第2の駆動セルCT2に入力する信号S21及び信号S22の論理値に依存する。上述したように、信号S10と信号S20が互いに異なる論理値に設定されて配線L01と配線L02間でのブリッジ故障が活性化されたときに、正常時の信号と異なる誤り信号が第1の受信セルCT3、第2の受信セルCT4又は第3の受信セルCT5の出力端子まで伝搬し、更にLSIの出力端子まで伝搬した場合に、配線L01と配線L02間でのブリッジ故障が検出される。
上述したように、配線対の駆動セルの出力信号の論理値の組み合わせ、及び駆動セルの入力信号の論理値の組み合わせ、及び受信セルの入力端子の論理しきい値に依存して、配線対でのブリッジ故障が受信セルを経由してLSI内を伝搬できるか否かが決定する。更には受信セルの副入力信号の組み合わせがブリッジ故障がLSI内を伝搬するか否かに影響する場合もある。「副入力信号」は、ブリッジ故障を起こした信号以外の入力信号である。ショート情報作成モジュール11は、配線対を駆動しうる駆動セルのすべての組み合わせを対象とし、複数の駆動セルの任意の2出力信号の論理値及び駆動セルの他の入力信号の論理値等を考慮して配線対に仮定されたショート箇所の電位を回路シミュレーションによって算出し、ショート情報群を作成する。図3に示したフローチャートを用いて、ショート情報作成モジュール11がショート情報群を作成する方法を説明する。
(イ)ステップS01において、ショート情報作成モジュール11が、セルライブラリ2からセルの回路シミュレーション用回路記述と、回路記述で使用されている素子の回路シミュレーション用動作モデルを読み出し、シミュレーションデータ領域203に格納する。
(ロ)ステップS02において、ショート情報作成モジュール11はシミュレーションデータ領域203に格納された任意の2つのセル出力を抵抗Rを介してショートさせた回路シミュレーション用ネットリスト(必要な入力パターンを含む)を作成し、作成したネットリストについて可能な入力の全組み合わせで回路シミュレーションをそれぞれ実行する。作成されるネットリストは、同一セルの2つの出力をショートさせたネットリストを含む。ネットリストの例を図4に示す。図4に示したネットリストは、信号Signal_Aを駆動するセルIVの出力ZAと信号Signal_Bを駆動するセルAND2の出力ZBを抵抗Rで接続したネットリストである。基本的には抵抗Rの抵抗値を0として回路シミュレーションを実行するが、抵抗Rの抵抗値を0以外に設定してもよい。実行結果は、シミュレーション結果領域204に格納される。
(ハ)ステップS03において、ショート情報作成モジュール11がシミュレーション結果領域204から回路シミュレーションの実行結果を読み出す。ショート情報作成モジュール11は、回路シミュレーションの実行結果からショート箇所の電位(ショート電位)の値を抽出する。抽出されたショート電位等の情報は、ショート情報としてショート情報ライブラリ51に格納される。
ショート情報作成モジュール11は、セルライブラリ50に含まれる任意の2つのセル出力のすべての組み合わせについて上記に説明したショート情報を作成する。ただし、ショート情報を作成する作業は一般に多くのCPU時間が必要なため、対象LSIで使用されているセルだけについてショート情報を作成してもよい。ショート情報のフォーマット例を図5に示す。図5に示すように、セルAの入力及びセルBの入力のすべての組み合わせについてショート情報が作成される。図5に示した項目「入力度数」は、セルA或いはセルBの実質的に同一の入力の組み合わせが何種類あるかを示す。入力度数については後述する。
ショート情報の具体例を図6に示す。図6は、AND回路AND2の出力端子とNOR回路NOR3の出力端子をショートさせた場合のショート情報を示す。図6に示すように、AND回路AND2に信号A、Bが入力し信号Zが出力される。NOR回路NOR3に信号A、B、Cが入力し信号Zが出力される。例えばAND回路AND2に入力する信号A、Bがすべて0、かつNOR回路NOR3に入力する信号A、B、Cがすべて0の場合に、AND回路AND2から出力される信号Zの論理値が0、NOR回路NOR3から出力される信号Zの論理値が1であり、ショート電位が0.681Vである。図6の項目「入力度数」は、AND回路AND2、或いはNOR回路NOR3の実質的に同一の入力の組み合わせが何種類あるかを示す。例えばNOR回路NOR3に入力する信号A、B、Cのいずれか一つが0である入力組み合わせ(1、0、0)は3種類であるため、入力組み合わせ(1、0、0)の入力度数は3である。一方、NOR回路NOR3に入力する信号A、B、Cがすべて1である入力組み合わせ(1、1、1)は1種類であるため、入力組み合わせ(1、1、1)の入力度数は1である。入力の組み合わせは、回路シミュレーションの結果(ショート電位又は論理しきい値)に基づき、適宜グループ化される。
図7に示したNAND回路NAND3の入力の組み合わせをグループ化したグループ化情報を図8に示す。図8に示すように、NAND回路NAND3の入力の組み合わせが出力信号の負荷駆動力の観点から実質的に同一の場合は、同一のグループに分類され、出力信号Zの論理値が1であるNAND回路NAND3のグループ数は3である。グループ1は、入力信号Aのみ、入力信号Bのみ、或いは入力信号Cのみが0である入力組み合わせを含み、入力度数は3である。グループ2は、入力信号Aのみ、入力信号Bのみ、或いは入力信号Cのみが1である入力組み合わせを含み、入力度数は3である。グループ3は、入力信号A、B、Cがいずれも0の入力組み合わせであり、入力度数は1である。
同一グループ内ではショート電位及びショート箇所に流れる電流値(ショート電流値)がほぼ同一であるため、グループ内の1つの入力組み合わせについてブリッジ故障を検出可能か否かを検討すればよい。つまり、グループ化情報を利用することは、全体の計算量の削減と、許容される計算量の範囲での高い精度の確保にとって重要である。ところで、NAND回路、NOR回路等のセルは入力に依存してセルの負荷駆動力が変化する。例えば、図8に示したグループでは、負荷の1駆動力はグループ3、グループ2、グループ1の順に大きい。しかし、AND回路、OR回路等のセルは出力部分に負荷駆動力を高めるためのバッファを有するため、同じ論理値を出力する場合は負荷駆動力は同じである点に注意が必要である。
AND回路やNOR回路等の基本セル以外に、メモリ等の規模の大きなハードマクロブロックの出力端子とのブリッジ故障も存在しうる。そのため、ハードマクロブロックもブリッジ故障検出対象としてもよい。メモリをブリッジ故障検出対象とする場合には、メモリセル部分の記述を省き、アドレス入力及びデータの出力バッファ(出力イネーブル信号を含む)等の必要な部分だけを抽出した簡略化されたネットリストを用いて回路シミュレーションを行うと効率的である。
次に、しきい値情報作成モジュール12が論理しきい値情報を作成する方法を説明する。セルが組み合わせ回路の場合は、セルの各入力グループの任意の1入力の入力電位をごくわずかずつ変化させて回路シミュレーションを実行し、出力の論理値が変化する時の入力電位を論理しきい値と定義する。フリップフロップ、ラッチ等のメモリ回路の場合は、クロック信号のエッジでデータが取り込まれるため、データ入力の入力電位がわずかに異なる場合の回路シミュ−ションをそれぞれ実施し、出力の論理値が変化するときのデータ入力の入力電位を論理しきい値と定義する。
以下に、抽出モジュール13が、設定された近接距離範囲内の隣接配線対に関するブリッジ故障情報を、対象LSIのレイアウト情報から抽出する方法を説明する。先ず、「近接距離」について説明する。近接距離は、ブリッジ故障が発生する配線間距離として設定される。例えば、配線間距離に対するブリッジ故障発生率の分布等に基づき、ブリッジ故障発生率が一定の確率以上となる配線間距離を、近接距離として設定する。ブリッジ故障発生率は、配線対の配線間距離に依存し、一般には配線対の配線間距離が長くなるほど、ブリッジ故障発生率は減少する。ブリッジ故障発生率は、テストエレメントグループ(TEG)の評価結果、過去に製造されたLSIのブリッジ故障検査結果等から算出される。
近接距離は、例えば、対象LSIの最小配線間隔等を基準にして設定できる。具体的には、最小配線間隔の整数倍を近接距離に設定する。或いは、対象LSIの製造に適用されるプロセスにおいて検出されたウェハ上のダストのサイズ分布情報に基づき、近接距離を設定してもよい。例えば、全分布の90%が含まれるダストのサイズを近接距離とする。ダストのサイズ分布は、対象LSIと同一のプロセスを適用して過去に製造された製品のプロセスにおけるダスト検査結果等から得られる。
抽出モジュール13は、対象LSIのレイアウト情報に含まれる配線位置及び接続詳細情報から、配線間距離が近接距離範囲内の隣接配線対の配線長(以下において「隣接配線長」という。)、隣接配線対の信号情報、隣接配線対を駆動する駆動セルに関する駆動セル情報、及び隣接配線対を伝搬する信号が入力する受信セルに関する受信セル情報を含むブリッジ故障情報を抽出する。「信号情報」は、隣接配線対をそれぞれ伝搬する信号の対象LSI内での詳細な名前である。駆動セル情報は隣接配線対に信号を出力する駆動端子の端子名(駆動端子名)を含む。受信セル情報は隣接配線対を伝搬する信号が入力する受信端子の端子名(受信端子名)を含む。ブリッジ故障情報のフォーマット例を図9に示す。図9は、信号Aが伝搬する配線のLSIのネットリスト中のモジュール階層まで含めた詳細名と信号Bが伝搬する配線のLSIのネットリスト中のモジュール階層まで含めた詳細名、隣接配線長L、隣接配線対それぞれに信号を出力する駆動端子の端子名(駆動端子名)、隣接配線対を伝搬する各信号が入力する受信端子の端子名(受信端子名)を含む受信セル関連の詳細からなる。図9に示したフォーマットに含まれる「インスタンス名」とは、対象LSIのネットリスト中のセル識別名である。バス等に複数のトライステートバッファが接続される場合があり、ブリッジ故障を発生させている駆動セルを割り出す際の必要性から、駆動端子名と共にイネーブル(enable)端子名がブリッジ故障情報に含まれるようにしている。
ブリッジ故障情報は、図10及び図11にフォーマット例を示す2種類のファイルに分割してもよい。図10は、図9に示したブリッジ故障情報に含まれる信号対情報と隣接配線長を記述したファイルである。図11は、図9に示したブリッジ故障情報に含まれる駆動セルと駆動端子名、及び受信セルと受信端子名に関する情報を記述したファイルである。ブリッジ故障情報を分割することによって全体としてブリッジ故障情報のファイルサイズを削減できるため、大規模なLSIのブリッジ故障情報を抽出する場合に有効である。
次に、故障リスト作成モジュール14が、ブリッジ故障情報、ショート情報及び論理しきい値情報を用いてブリッジ故障リストを作成する方法を説明する。故障リスト作成モジュール14は、各隣接配線対について、ブリッジ故障情報に含まれる駆動セル情報及び受信セル情報、ショート情報に含まれる隣接配線対に仮定したブリッジ故障でのショート電位等を取得して、ブリッジ故障リストを作成する。更に、論理しきい値情報に含まれる受信端子の論理しきい値等を取得して、ブリッジ故障リストに項目として追加する場合もある。図12に、信号Aが伝搬する配線と信号Bが伝搬する配線からなる隣接配線対に仮定されたブリッジ故障に関するブリッジ故障リストの詳細フォーマット例を示す。図12に示した詳細フォーマットに含まれるブリッジ故障タイプ、相対発生確率、伝搬確率及び検出確度について、以下に説明する。
「ブリッジ故障タイプ」は、ショート電位と受信セルの入力の論理しきい値との関係で決定されるブリッジ故障のタイプである。図13に、信号Aを出力するセルCAの出力端子と信号Bを出力するセルCBの出力端子間にブリッジ故障を仮定した場合のブリッジ故障タイプの例を示す。図13に示した例は、ブリッジ故障タイプを、ワイアードアンド(Wire−AND:WA)タイプ、ワイアードオア(Wired−OR:WO)タイプ、Aドミネイト(A−Dominate:AD)タイプ、Bドミネイト(B−Dominate:BD)タイプに分類する例である。WAタイプは、伝搬するブリッジ故障の論理値が信号Aの論理値と信号Bの論理値の論理積である。WOタイプは、伝搬するブリッジ故障の論理値が信号Aの論理値と信号Bの論理値の論理和である。ADタイプは、伝搬するブリッジ故障の論理値が信号Aの論理値である。例えばセルCAの負荷駆動力がセルCBより大きい場合等に、ブリッジ故障タイプはADタイプになる。BDタイプは、伝搬するブリッジ故障の論理値が信号Bの論理値である。セルCBの負荷駆動力がセルCAより大きい場合等に、ブリッジ故障タイプはBDタイプになる。ブリッジ故障タイプはショート電位と受信端子の論理しきい値との関係によって決定される。したがって、同一箇所のブリッジ故障であっても、駆動セルの入力信号の組み合わせや受信セルの入力端子の論理しきい値によってブリッジ故障タイプは変動する。ここでは詳述しないが、ブリッジ故障タイプを上記のようなWAタイプ、WOタイプ、ADタイプ及びBDタイプではなく、信号Aと信号Bとの強度によって分類する方法もある。この方法においても、本発明の考え方は有効である。
「相対発生確率」は、特定の入力の組み合わせが発生する確率であり、ここでは信号A及び信号Bを出力するセルの入力信号の組み合わせの入力度数をすべての可能な組み合わせ数で除した値を相対発生確率とする。より正確には、各入力信号の論理値が0又は1になる確率を厳密に計算して相対発生確率を算出してもよい。つまり、入力度数が大きい入力信号の組み合わせほど相対発生確率は大きい。
「伝搬確率」は、ブリッジ故障が受信セルを伝搬(経由)してLSI内を伝搬しうる確率であり、ショート電位と受信端子の論理しきい値との関係に依存する。つまり、伝搬確率はブリッジ故障タイプに依存する。以下では、正常時の論理値が1である信号の論理値がブリッジ故障によって0になる場合を例にして、伝搬確率について説明する。受信端子の論理しきい値よりショート電位が低い場合、活性化されたブリッジ故障による誤り信号が受信セルの出力に現れる。つまり、受信セルを経由してLSI内を伝搬できるようになる。つまり、テストモジュール15が対象LSIのブリッジ故障検出用テストパターンを用いた故障シミュレーションを実行して「検出」と判定したブリッジ故障(の誤り信号)が、実際にLSI内を伝搬し、出力端子に到達する。即ち、「検出」と判定されたそのブリッジ故障は実際に検出される。一方、受信端子の論理しきい値よりショート電位が高い場合、ブリッジ故障(の誤り信号)は受信セルによってブロックされ、LSI内を伝搬できない。つまり、テストモジュール15が「検出」と判定したブリッジ故障であっても、誤り信号が受信セルの出力を越えて伝播しないため、LSI内を伝搬してLSIの出力端子に到達することができない。つまり、そのブリッジ故障は実際には検出されない。
図14(a)にショート電位の分布の例、図14(b)に論理しきい値の分布の例を示す。図14(a)及び図14(b)に示したショート電位及び論理しきい値の分布の例では、論理しきい値の分布より低いショート電位は存在しない。そのため、正常時の論理値が1である信号の論理値がブリッジ故障によって0になるブリッジ故障タイプのブリッジ故障は、受信セルによってブロックされ、LSI内を伝搬できない。つまり、伝搬確率は0である。その場合、逆に正常時の論理値が0である信号の論理値がブリッジ故障によって1になるブリッジ故障タイプのブリッジ故障であれば、誤り信号は受信セルを経由してLSI内を伝搬しうることとなり、伝搬確率は1となる。尚、電位VDDは対象LSIの電源電位である。図15(a)及び図15(b)に示したショート電位及び論理しきい値の分布の例では、論理しきい値の分布と重なるショート電位が存在する。つまり、正常時の論理値が0である信号の論理値がブリッジ故障によって1になるブリッジ故障タイプのブリッジ故障であっても、正常時の論理値が1である信号の論理値がブリッジ故障によって0になるブリッジ故障タイプのブリッジ故障であっても、ブリッジ故障が受信セルを経由してLSI内を伝搬できる場合がある(伝搬確率が0より大きい)。更に、図示を省略するが、論理しきい値の分布より高いショート電位が存在しない場合もありうる。この場合、正常時の論理値が0である信号の論理値がブリッジ故障によって1になるブリッジ故障タイプのブリッジ故障は受信セルによってブロックされ、LSI内を伝搬できない(伝搬確率=0)。一方、正常時の論理値が1である信号の論理値がブリッジ故障によって0になるブリッジ故障タイプのブリッジ故障であれば、誤り信号は受信セルを経由してLSI内部を伝搬しうることとなり、伝搬確率は1となる。尚、同じ隣接信号対によるブリッジ故障について、正常時の論理値が0である信号の論理値がブリッジ故障によって1になるブリッジ故障タイプのブリッジ故障の伝搬確率と、正常時の論理値が1である信号の論理値がブリッジ故障によって0になるブリッジ故障タイプのブリッジ故障の伝搬確率の和は1である。
「検出確度」は、テストモジュール15によって検出されたブリッジ故障が、LSI内を伝搬する実際に検出可能なブリッジ故障である確度を示す。テストモジュール15は、ブリッジ故障タイプと回路の論理的な接続情報だけに基づいてブリッジ故障が検出されるか否かを判定するため、テストモジュール15が「検出」と判断したブリッジ故障がショート電位と受信セルの論理しきい値との関係でLSIの出力端子まで伝搬されない(検出されない)ことがある。そのため、テストパターンの故障検出率の適正な評価に検出確度が利用できる。ブリッジ故障によって正常時の信号の論理値1が論理値0になる場合の検出確度の算出方法を以下に説明する。ここで、各隣接信号対のブリッジ故障の可能な全ショート電位に対する入力グループ1〜入力グループnのショート電位Vs1〜Vsnの度数の比を相対度数fVs1〜fVsnとする(n:自然数)。又、上記ブリッジ故障の受信セルの入力論理しきい値VTH1〜VTHmに対するショート電位Vsiより大きい論理しきい値度数の比を相対度数fVTHiとする(m:自然数)。検出確度TDTは、以下の式(1)によって算出される:

DT=Σi{fVsi×(fVTHi/fVTHall)}/ΣifVsi ・・・・・(1)

式(1)で、Σiはi=1からnまでの和を意味する。fVTHallは、受信セルの論理しきい値の相対度数の総和である。
以上では、正常時の論理値が1である信号の論理値がブリッジ故障によって0になる例を説明した。正常時の論理値が0である信号の論理値がブリッジ故障によって1になる場合等、他のブリッジ故障の検出確度も同様に算出される。例えば、相対度数fVTHiとして、ショート電位Vsiより小さい論理しきい値度数の比を用いればよい。
上述したように、LSI内を伝搬するブリッジ故障の論理値は、ショート電位と受信端子の論理しきい値との関係によって決定されるブリッジ故障タイプによって定まる。より簡便にブリッジ故障タイプを決定するために、受信端子の論理しきい値に適当な値を設定してもよい。例えば、対象LSIの電源電位である電位VDDの2分の1の値を受信端子の論理しきい値に設定することが可能であるが、その場合はテストモジュール15によるブリッジ故障検出の判定結果の信頼性が低下する可能性がある。或いは、対象LSIに含まれる全セル(個数も考慮)の入力端子の論理しきい値の度数分布を調査して適当な論理しきい値を設定してもよい。更には、この度数分布を各ブリッジ故障に対応した受信セルの論理しきい値の度数分布の代わりに用い、上述の式(論理しきい値分布は全てのブリッジ故障に対して共通となる)に従って、各ブリッジ故障タイプの検出確度を求めるようにしてもよい。これらの方法のメリットは、各ブリッジ故障に対応する受信セルの詳細情報を抽出する必要がないため、大規模なLSIにおいてはCPU時間の大幅な節約となり、且つ、ある程度の精度達成を期待できる点である。しかし、大規模なLSIでは論理しきい値の分布がばらつく可能性もあり、上記に説明したように各隣接配線対でのブリッジ故障に対応する受信端子の論理しきい値分布を算出することが望ましい場合もある。
テストモジュール15は、ブリッジ故障リストに含まれる隣接配線対及びブリッジ故障タイプでのブリッジ故障を検出するテストパターンを作成する。具体的には、テストモジュール15が備えるATPG151が、各隣接配線対でのブリッジ故障についてそれぞれ決定されるブリッジ故障タイプが考慮されたテストパターンを作成する。ショート電位と受信セルの入力の論理しきい値との関係で決定されるブリッジ故障タイプを利用するため、LSI内を伝搬するブリッジ故障を精度よく検出するテストパターンが作成される。
又、ATPG151は対象LSI内の検出対象となっていない回路部分のブリッジ故障に対する補助的な故障シミュレーションも実行できる。ATPG151は、対象LSIの接続情報に基づいて、ブリッジ故障リストに含まれる各隣接配線対でのブリッジ故障がテストパターンによって検出可能か否かを判定して故障検出情報を作成する。故障検出情報は、各ブリッジ故障のブリッジ故障タイプを含む。更に、テストモジュール15は実行結果レポートを作成する。実行結果レポートは、テストパターン作成及び故障シミュレーションの実行ログ、テストパターン数、ATPG及び故障シミュレーションによって得られるトータル及びブリッジ故障タイプ別の故障検出率、検出数、未検出数、冗長故障数等を含む。「冗長故障」については後述する。
尚、テストモジュール15は、各隣接配線対によるブリッジ故障タイプのいずれかを検出した場合、その検出確度に応じ、同一の隣接配線対による他のブリッジ故障タイプも検出扱いにする機能を有することが望ましい。これにより、ATPG対象となるブリッジ故障(タイプ)がATPGの進行とともに効率的に削減されていくこととなり、高い検出精度を確保しつつ、より少ないCPU時間で有効なテストパターンを作成できることとなる。
又、テストモジュール15は、複数検出機能を有することが望ましい。「複数検出機能」とは、駆動セル或いは受信セルの入力信号の論理値等を変更した複数のパターンで同一の隣接配線対でのブリッジ故障をそれぞれ検出するテストパターンを作成する機能である。例えば、同一の隣接配線対に対してブリッジ故障がN回検出された場合、実際の対象LSIのブリッジ故障検出テストでその隣接配線対でのブリッジ故障が検出される確率は、「1−{1−(各パターンでの検出確度TDT)}N」である。つまり、検出回数Nが大きいほどブリッジ故障検出テストによってブリッジ故障が検出される可能性が高い。又、一つのパターンでの検出確度TDTが高ければ、少ない検出回数でブリッジ故障を検出できる。
ここで、テストモジュール15によって「検出」と判定されたp個のブリッジ故障の検出確度(各ブリッジ故障タイプの検出確度を総合した検出確度)をそれぞれDTDT1〜DTDTp、ブリッジ故障の検出回数をN1〜Npとする(p:自然数)。算出モジュール16は、以下の式(2)を用いて、検出確度で重み付けされたテストパターンの故障検出率DRを算出する:

DR=Σk{1−(1−DTDTkNk }/(AD−DD) ・・・・・(2)

式(2)で、Σkはk=1からpまでの和、ADはブリッジ故障リストに含まれるブリッジ故障の総数、DDは冗長故障の数である。更に、式(2)に隣接配線長WLp を重みとして考慮した、式(3)に示す検出確度、近接配線長で重み付けされたテストパターンの故障検出率DR_WLを算出してもよい:

DR_WL=
Σk WLk{1−(1−DTDTkNk }/(AD_WL−DD_WL)・・・・・(3)

AD_WLはブリッジ故障リストに含まれるブリッジ故障の総配線長、DD_WLは冗長故障の総配線長である。ブリッジ故障発生率は一般に隣接配線長に比例すると言われており、式(3)はより実際のブリッジ故障発生率と強い相関を持った、高い精度の品質指標を提供できると考えられる。
ブリッジ故障における冗長故障の例を図16及び図17の斜線部に示す。図16は、信号SA1と、信号SA1をレベル変換せずに転送するバッファ回路310の出力信号SA2がそれぞれ伝搬する配線311及び配線312を示す。信号SA1と信号SA2は常に同一レベル値であるため、配線311と配線312間のブリッジ故障を検出できない。
図17は、バッファ回路320に入力する信号SB1が伝搬する配線321と、バッファ回路322に入力する信号SB2が伝搬する配線323を示す。バッファ回路322の出力信号は他の回路に伝搬せず、LSI外部に出力されてもいない。そのため、配線321と配線323間に発生するブリッジ故障の誤り信号がバッファ回路322を経由して伝搬する可能性しかない場合、配線321と配線323間のブリッジ故障を検出できない。
図18に示したフローチャートを用いて、図1に示した故障リスト及びテストパターン作成装置1によって、対象LSIに適用するブリッジ故障検出用テストパーンを作成する方法を説明する。
(イ)ステップS10において、図1に示す入力装置30を介して対象LSIのレイアウト情報がレイアウト情報領域201に格納される。又、予め設定された近接距離が近接距離領域202に格納される。
(ロ)ステップS20において、ショート情報作成モジュール11が図3のフローチャートを用いて説明した方法によってショート情報を作成する。つまり、セルの回路シミュレーション用回路記述と回路記述で使用されている素子の回路シミュレーション用モデルを用いてセル出力間に仮定したショート箇所でのショート電位等が算出され、ショート情報ライブラリ51に格納される。
(ハ)ステップS30において、しきい値情報作成モジュール12が、回路シミュレーションを実行してシミュレーションデータ領域203に格納されたセルの論理しきい値情報を作成する。作成された論理しきい値情報はしきい値情報ライブラリ52に格納される。
(ニ)ステップS40において、抽出モジュール13が、レイアウト情報及び近接距離をレイアウト情報領域201及び近接距離領域202からそれぞれ読み出す。抽出モジュール13は、レイアウト情報に含まれる複数の配線対の中で、配線間距離が近接距離以下である隣接配線対に関するブリッジ故障情報を抽出する。ブリッジ故障情報は、既に説明したように隣接配線対に対応する信号対情報、隣接配線長、駆動セル情報を含み、更に受信セル情報を含む場合もある。抽出されたブリッジ故障情報はブリッジ故障情報領域205に格納される。
(ホ)ステップS50において、故障リスト作成モジュール14が、ショート情報、論理しきい値情報及びブリッジ故障情報をショート情報ライブラリ51、しきい値情報ライブラリ52及びブリッジ故障情報領域205からそれぞれ読み出し、ブリッジ故障リストを作成する。既に述べたように、ブリッジ故障リストは、信号対情報、隣接配線長、駆動セル情報、ブリッジ故障タイプ、発生確率、伝搬確率、検出確度等を含む。更に受信セル情報を含む場合もある。作成されたブリッジ故障リストは故障リスト領域206に格納される。
(ヘ)ステップS60において、テストモジュール15が、ブリッジ故障リストを故障リスト領域206から読み出す。テストモジュール15が備えるATPG151が、ブリッジ故障リストに含まれる隣接配線対でのブリッジ故障を検出するテストパターン及び故障検出情報を作成する。テストモジュール15は、各隣接配線対について決定されるブリッジ故障タイプを考慮したテストパターンを作成する。テストパターンは、テストパターン領域207に格納される。ATPG151は補助的な故障シミュレーションを実行して、ATPG対象外の回路部分のブリッジ故障の検出率算出、故障検出情報を作成することもできる。故障検出情報は故障検出情報領域208に格納される。更に、テストモジュール15は実行結果レポートを作成する。実行結果レポートは結果レポート領域209に格納される。
(ト)ステップS70において、算出モジュール16が、ブリッジ故障リスト及び故障検出情報を故障リスト領域206及び故障検出情報領域208から読み出す。算出モジュール16は、式(2)を用いてテストパターンの故障検出率DRを算出する。更に、算出モジュール16は、式(3)を用いてテストパターンの故障検出率DR_WLを算出する。故障検出率DR、DR_WLは故障検出率領域210に格納される。
関連技術では、回路の接続情報だけに基づいて隣接配線対でのブリッジ故障がテストパターンによって検出されるか否かを判定する。そのため、検出されたブリッジ故障が、実際に検出可能なLSI内を伝搬するブリッジ故障ではない可能性がある。つまり、テストパターンを高い精度で評価できない。
一方、本発明の第1の実施の形態に係る故障リスト及びテストパターン作成装置では、回路シミュレーションによってショート電位及び受信端子の論理しきい値を求めて隣接配線対に発生するブリッジ故障のブリッジ故障タイプを決定する。そして、隣接配線対について決定されるブリッジ故障タイプを用いて、受信セルを経由してLSI内を伝搬しうるブリッジ故障を検出するテストパターンが作成される。更に、テストパターンの検出確度及び隣接配線長で重み付けされた故障検出率が算出される。そのため、実際の製品の出荷テストにおける故障検出率及びブリッジ故障発生率を高い精度で予測できる。
(第2の実施の形態)
本発明の第2の実施の形態に係る故障リスト作成及び故障検出率算出装置3は、図19に示すように、テストモジュール15が、ATPG151の代わりに故障シミュレータ152を備える点が図1に示した故障リスト及びテストパターン作成装置1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
図1に示した故障リスト及びテストパターン作成装置1では、ATPG151がブリッジ故障検出用のテストパターンを作成し、算出モジュール16が、作成されたテストパターンの確度で重み付けされた故障検率を算出する。
一方、図19に示した故障リスト作成及び故障検出率算出装置3では、テストモジュール15は、予め作成されたテストパターンの故障検出率を算出する。以下に、図19に示した故障リスト作成及び故障検出率算出装置3によってテストパターンの故障検出率を算出する方法を、図20に示したフローチャートを用いて説明する。
(イ)ステップS10〜ステップS50において、図18に示したフローチャートのステップS10〜ステップS50で説明した方法と同様にして、ショート情報、論理しきい値情報及びブリッジ故障リストが作成される。
(ロ)ステップS65において、予め作成されたブリッジ故障検出対象のテストパターンが入力装置30を介してテストパターン領域207に格納される。そして、故障シミュレータ152が故障シミュレーションを実行して、対象LSIの接続情報及びブリッジ故障タイプに基づいてブリッジ故障リストに含まれる各隣接配線対でのブリッジ故障がテストパターンによって検出可能か否かを判定して故障検出情報を作成する。更に、テストモジュール15は実行結果レポートを作成する。
(ハ)ステップS70において、図18に示したフローチャートのステップS70で説明した方法と同様にして、算出モジュール16が、式(2)、(3)を用いてテストパターンの故障検出率DR、DR_WLを算出する。つまり、算出モジュール16は、故障検出情報領域208及び故障リスト領域206からそれぞれ読み出した故障検出情報及びブリッジ故障リストを用いて、検出確度及び隣接配線長で重み付けされたテストパターンの故障検出率を算出する。
図19に示した故障リスト作成及び故障検出率算出装置3によれば、予め作成されたテストパターンについて、LSI内を伝搬するブリッジ故障を実際に検出できるか否かを考慮した高精度の故障検出率の評価を行うことができる。他は、第1の実施の形態と実質的に同様であり、重複した記載を省略する。
(その他の実施の形態)
上記のように、本発明は第1及び第2実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた第1及び第2実施の形態の説明においては、同一のブリッジ故障リストを用いてテストパターンの作成及び故障検出率DR、DR_WLの算出を行う例を示した。故障検出率DR、DR_WLの算出に使用するブリッジ故障リストとは別に、ブリッジ故障タイプ及び検出確度の情報を含み、ATPG151が読み取り可能なブリッジ故障リストを作成してもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第1の実施の形態に係る故障リスト及びテストパターン作成装置の構成を示す模式図である。 ブリッジ故障の例を示す模式的な回路図である。 本発明の第1の実施の形態に係るショート情報の作成方法を説明するためのフローチャートである。 本発明の第1の実施の形態に係る故障リスト及びテストパターン作成装置が作成するネットリストの例である。 本発明の第1の実施の形態に係るショート情報のフォーマットの例である。 本発明の第1の実施の形態に係るショート情報のフォーマットの例である。 NAND回路の例を示す模式的な回路図である。 本発明の第1の実施の形態に係るグループ化情報の例である。 本発明の第1の実施の形態に係るブリッジ故障情報のフォーマットの例である。 本発明の第1の実施の形態に係るブリッジ故障情報のフォーマットの他の例である。 本発明の第1の実施の形態に係るブリッジ故障情報のフォーマットの他の例である。 本発明の第1の実施の形態に係るブリッジ故障リストのフォーマットの例である。 本発明の第1の実施の形態に係るブリッジ故障タイプの表である。 図14(a)はショート電位の分布の例、図14(b)は論理しきい値の分布の例である。 図15(a)はショート電位の分布の他の例、図15(b)は論理しきい値の分布の他の例である。 冗長故障の例を示す模式的な回路図である。 冗長故障の他の例を示す模式的な回路図である。 本発明の第1の実施の形態に係る故障リスト及びテストパターン作成方法を説明するためのフローチャートである。 本発明の第2の実施の形態に係る故障リスト作成及び故障検出率算出装置の構成を示す模式図である。 本発明の第2の実施の形態に係る故障リスト作成及び故障検出率算出方法を説明するためのフローチャートである。
符号の説明
1…故障リスト及びテストパターン作成装置
2…セルライブラリ
3…故障検出率算出装置
11…ショート情報作成モジュール
12…しきい値情報作成モジュール
13…抽出モジュール
14…故障リスト作成モジュール
15…テストモジュール
16…算出モジュール
50…セルライブラリ
51…ショート情報ライブラリ
52…しきい値情報ライブラリ
151…ATPG
152…故障シミュレータ
201…レイアウト情報領域
202…近接距離領域
203…シミュレーションデータ領域
204…シミュレーション結果領域
205…ブリッジ故障情報領域
206…故障リスト領域
207…テストパターン領域
208…故障検出情報領域
209…結果レポート領域
210…故障検出率領域

Claims (5)

  1. 複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュールと、
    前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュールと、
    半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュールと、
    前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を用いて、前記ショート箇所の電位と前記受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュールと、
    前記ブリッジ故障リストを用いて、前記隣接配線対でのブリッジ故障を検出するテストパターンを作成するテストモジュール
    とを備えることを特徴とする故障リスト及びテストパターン作成装置。
  2. 前記テストパターンで検出されるブリッジ故障が前記半導体集積回路内を伝搬し検出される検出確度と前記配線長で重み付けされた前記テストパターンの故障検出率を算出する算出モジュールを更に備えることを特徴とする請求項1に記載の故障リスト及びテストパターン作成装置。
  3. ショート情報作成モジュール、しきい値情報作成モジュール、抽出モジュール、故障リスト作成モジュール、テストモジュール、ショート情報ライブラリ、しきい値情報ライブラリ、ブリッジ故障情報領域及び故障リスト領域を備える故障リスト及びテストパターン作成装置を用いる故障リスト及びテストパターン作成方法であって、
    前記ショート情報作成モジュールが、複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成し、前記ショート情報ライブラリに格納するステップと、
    前記しきい値情報作成モジュールが、前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成し、前記しきい値情報ライブラリに格納するステップと、
    前記抽出モジュールが、前記レイアウト情報領域から読み出した半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出し、前記ブリッジ故障情報領域に格納するステップと、
    前記故障リスト作成モジュールが、前記ブリッジ故障情報領域、前記ショート情報ライブラリ、前記しきい値情報ライブラリからそれぞれ前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を読み出し、該読み出した前記ブリッジ故障情報、前記ショート情報及び前記論理しきい値情報を用いて、前記ショート箇所の電位と前記受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成し、前記故障リスト領域に格納するステップと、
    前記テストモジュールが、前記故障リスト領域から前記ブリッジ故障リストを読み出し、該読み出した前記ブリッジ故障リストを用いて、前記隣接配線対及び前記ブリッジ故障タイプでのブリッジ故障を検出するテストパターンを作成するステップ
    とを含むことを特徴とする故障リスト及びテストパターン作成方法。
  4. 複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュールと、
    前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュールと、
    半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュールと、
    前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を用いて、前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が前記半導体集積回路内を伝搬し検出される検出確度を算出し、該検出確度を含むブリッジ故障リストを作成する故障リスト作成モジュールと、
    前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が、検出率算出対象のテストパターンによって検出可能か否かを判定して故障検出情報を作成するテストモジュールと、
    前記故障検出情報及び前記ブリッジ故障リストを用いて、前記検出確度及び前記配線長で重み付けされた前記テストパターンの故障検出率を算出する算出モジュール
    とを備えることを特徴とする故障リスト作成及び故障検出率算出装置。
  5. ショート情報作成モジュール、しきい値情報作成モジュール、抽出モジュール、故障リスト作成モジュール、テストモジュール、算出モジュール、ショート情報ライブラリ、しきい値情報ライブラリ、ブリッジ故障情報領域、故障リスト領域及び故障検出情報領域を備える故障リスト作成及び故障検出率算出装置を用いる故障リスト作成及び故障検出率算出方法であって、
    前記ショート情報作成モジュールが、複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成し、前記ショート情報ライブラリに格納するステップと、
    前記しきい値情報作成モジュールが、前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成し、前記しきい値情報ライブラリに格納するステップと、
    前記抽出モジュールが、前記レイアウト情報領域から読み出した半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出し、前記ブリッジ故障情報領域に格納するステップと、
    前記故障リスト作成モジュールが、前記ブリッジ故障情報領域、前記ショート情報ライブラリ、前記しきい値情報ライブラリからそれぞれ前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を読み出し、該読み出した前記ブリッジ故障情報、前記ショート情報及び前記論理しきい値情報を用いて、前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が前記半導体集積回路内を伝搬し検出される検出確度を算出し、該検出確度を含むブリッジ故障リストを作成して前記故障リスト領域に格納するステップと、
    前記テストモジュールが、前記故障リスト領域から前記ブリッジ故障リストを読み出し、該読み出した前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が検出率算出対象のテストパターンによって検出可能か否かを判定して故障検出情報を作成し、前記故障検出情報領域に格納するステップと、
    前記算出モジュールが、前記故障検出情報領域及び前記故障リスト領域からそれぞれ前記故障検出情報及び前記ブリッジ故障リストを読み出し、該読み出した前記故障検出情報及び前記ブリッジ故障リストを用いて、前記検出確度及び前記配線長で重み付けされた前記テストパターンの故障検出率を算出するステップ
    とを含むことを特徴とする故障リスト作成及び故障検出率算出方法。
JP2006004943A 2006-01-12 2006-01-12 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 Active JP4746432B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006004943A JP4746432B2 (ja) 2006-01-12 2006-01-12 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
US11/622,559 US7392146B2 (en) 2006-01-12 2007-01-12 Fault list and test pattern generating apparatus and method, fault list generating and fault coverage calculating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006004943A JP4746432B2 (ja) 2006-01-12 2006-01-12 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法

Publications (2)

Publication Number Publication Date
JP2007188230A true JP2007188230A (ja) 2007-07-26
JP4746432B2 JP4746432B2 (ja) 2011-08-10

Family

ID=38343369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006004943A Active JP4746432B2 (ja) 2006-01-12 2006-01-12 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法

Country Status (2)

Country Link
US (1) US7392146B2 (ja)
JP (1) JP4746432B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182188A (ja) * 2009-02-06 2010-08-19 Toshiba Corp ブリッジ故障除去装置およびブリッジ故障除去方法
CN117852476A (zh) * 2024-03-08 2024-04-09 中科鉴芯(北京)科技有限责任公司 基于不完备算法进行仿真的方法和装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7770080B2 (en) * 2006-01-10 2010-08-03 Carnegie Mellon University Using neighborhood functions to extract logical models of physical failures using layout based diagnosis
JP4805792B2 (ja) * 2006-11-21 2011-11-02 株式会社東芝 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置
JP4377926B2 (ja) * 2007-04-23 2009-12-02 株式会社東芝 テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法
KR100893157B1 (ko) * 2007-04-27 2009-04-16 삼성전자주식회사 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템
JP4881332B2 (ja) * 2008-02-15 2012-02-22 株式会社東芝 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法
US8001438B1 (en) * 2008-08-15 2011-08-16 Xilinx, Inc. Measuring bridge-fault coverage for test patterns within integrated circuits
JP5776413B2 (ja) * 2011-07-28 2015-09-09 富士通株式会社 回路設計支援装置、回路設計支援方法および回路設計支援プログラム

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03134579A (ja) * 1989-10-20 1991-06-07 Hitachi Ltd 多値計算モデルおよびそれを用いた論理回路のテストパターン生成方法
JPH06103101A (ja) * 1992-09-24 1994-04-15 Nippon Telegr & Teleph Corp <Ntt> 集積回路の組み込み自己試験回路及びその評価方法及び設計方法
JPH06194418A (ja) * 1992-12-24 1994-07-15 Mitsubishi Electric Corp Lsiテストデータ生成装置
JPH0777562A (ja) * 1993-09-09 1995-03-20 Hitachi Ltd ショート故障診断データ生成方法
JPH11149491A (ja) * 1997-11-17 1999-06-02 Toshiba Corp 故障検出率評価方法
JP2000113011A (ja) * 1998-10-01 2000-04-21 Toshiba Corp 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2000276500A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 重み付き故障検出率評装置及びその評価方法
JP2000304829A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 半導体検査方法
JP2003107138A (ja) * 2001-10-01 2003-04-09 Toshiba Corp テストパターン選別装置及びテストパターン選別方法
JP2004220447A (ja) * 2003-01-16 2004-08-05 Toshiba Corp 故障検出率算出装置及び故障検出率算出方法
JP2005260269A (ja) * 2005-04-27 2005-09-22 Matsushita Electric Ind Co Ltd 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602004B2 (ja) 2004-06-22 2010-12-22 株式会社東芝 テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
JP2007024523A (ja) * 2005-07-12 2007-02-01 Toshiba Corp 故障解析装置及び故障解析方法
JP4723987B2 (ja) * 2005-11-29 2011-07-13 株式会社東芝 故障検出率算出装置、故障検出率算出方法及び故障検出方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03134579A (ja) * 1989-10-20 1991-06-07 Hitachi Ltd 多値計算モデルおよびそれを用いた論理回路のテストパターン生成方法
JPH06103101A (ja) * 1992-09-24 1994-04-15 Nippon Telegr & Teleph Corp <Ntt> 集積回路の組み込み自己試験回路及びその評価方法及び設計方法
JPH06194418A (ja) * 1992-12-24 1994-07-15 Mitsubishi Electric Corp Lsiテストデータ生成装置
JPH0777562A (ja) * 1993-09-09 1995-03-20 Hitachi Ltd ショート故障診断データ生成方法
JPH11149491A (ja) * 1997-11-17 1999-06-02 Toshiba Corp 故障検出率評価方法
JP2000113011A (ja) * 1998-10-01 2000-04-21 Toshiba Corp 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2000276500A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 重み付き故障検出率評装置及びその評価方法
JP2000304829A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 半導体検査方法
JP2003107138A (ja) * 2001-10-01 2003-04-09 Toshiba Corp テストパターン選別装置及びテストパターン選別方法
JP2004220447A (ja) * 2003-01-16 2004-08-05 Toshiba Corp 故障検出率算出装置及び故障検出率算出方法
JP2005260269A (ja) * 2005-04-27 2005-09-22 Matsushita Electric Ind Co Ltd 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182188A (ja) * 2009-02-06 2010-08-19 Toshiba Corp ブリッジ故障除去装置およびブリッジ故障除去方法
CN117852476A (zh) * 2024-03-08 2024-04-09 中科鉴芯(北京)科技有限责任公司 基于不完备算法进行仿真的方法和装置

Also Published As

Publication number Publication date
US20070260408A1 (en) 2007-11-08
US7392146B2 (en) 2008-06-24
JP4746432B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP4746432B2 (ja) 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
JP4723987B2 (ja) 故障検出率算出装置、故障検出率算出方法及び故障検出方法
US20110023001A1 (en) Dynamic rule checking in electronic design automation
JP4881332B2 (ja) 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法
JP4805792B2 (ja) 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置
JP2006010351A (ja) テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
US9218447B2 (en) Automatic test pattern generation (ATPG) considering crosstalk effects
US10546086B2 (en) Hard error simulation and usage thereof
US8347260B2 (en) Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage
JP2007311773A (ja) システマティック欠陥に対応したルータにおける歩留まりの最適化
JP4377926B2 (ja) テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法
CN108073674B (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
JP2009047645A (ja) 故障検査装置及び方法
JP2005257654A (ja) 回路の品質判定方法および品質判定装置、並びに、回路の品質判定プログラムおよび該プログラムを記録した媒体
US20070245197A1 (en) Method and apparatus for identifying paths having appropriate lengths for fault simulation
JP2010033493A (ja) レイアウト配線混雑予測装置およびその方法、並びにプログラム
JP2004246557A (ja) 半導体集積回路の検証方法及びレイアウト方法
JP5707921B2 (ja) 活性化パス抽出プログラム,活性化パス抽出装置および活性化パス抽出方法
JP2008102016A (ja) テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
JP4899927B2 (ja) テストパターン自動生成方法およびテストパターン自動生成プログラム
US8656235B2 (en) Verifying and detecting boundary scan cells to input/output mapping
US8886487B2 (en) Bridge fault removal apparatus, bridge fault removal method, and computer readable medium comprising computer program code for removing bridge fault
JP2009086816A (ja) 故障シミュレーション装置、及びプログラム
JP5962224B2 (ja) ノイズ対策設計検査についての情報処理方法、装置及びプログラム
JP2011059767A (ja) タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4746432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3