JP2007188230A - 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 - Google Patents
故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 Download PDFInfo
- Publication number
- JP2007188230A JP2007188230A JP2006004943A JP2006004943A JP2007188230A JP 2007188230 A JP2007188230 A JP 2007188230A JP 2006004943 A JP2006004943 A JP 2006004943A JP 2006004943 A JP2006004943 A JP 2006004943A JP 2007188230 A JP2007188230 A JP 2007188230A
- Authority
- JP
- Japan
- Prior art keywords
- information
- failure
- bridge
- fault
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】セルの入力信号の論理値とセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュール11、セルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュール12、LSIのレイアウト情報からブリッジ故障情報を抽出する抽出モジュール13、ブリッジ故障情報、ショート情報及び論理しきい値情報を用いて、ブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュール14、ブリッジ故障リストを用いて、隣接配線対及びブリッジ故障タイプでのブリッジ故障を検出するテストパターンを作成するテストモジュール15を備える。
【選択図】図1
Description
本発明の第1の実施の形態に係る故障リスト及びテストパターン作成装置1は、図1に示すように、複数のセルの入力信号の論理値と複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュール11と、複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュール12と、LSIのレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、隣接配線対の配線長、複数のセルの一部をなす隣接配線対を駆動する駆動セルの情報及び複数のセルの一部をなす隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュール13と、ブリッジ故障情報、駆動セル及び受信セルに関するショート情報及び論理しきい値情報を用いて、ショート箇所の電位と受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュール14と、ブリッジ故障リストを用いて、隣接配線対でのブリッジ故障を検出するテストパターンを作成するテストモジュール15とを備える。尚、故障リスト及びテストパターン作成装置1が後述する検出確度の算出ができるようにすることも可能である。ブリッジ故障タイプ、検出確度については後述する。
TDT=Σi{fVsi×(fVTHi/fVTHall)}/ΣifVsi ・・・・・(1)
式(1)で、Σiはi=1からnまでの和を意味する。fVTHallは、受信セルの論理しきい値の相対度数の総和である。
DR=Σk{1−(1−DTDTk)Nk }/(AD−DD) ・・・・・(2)
式(2)で、Σkはk=1からpまでの和、ADはブリッジ故障リストに含まれるブリッジ故障の総数、DDは冗長故障の数である。更に、式(2)に隣接配線長WLp を重みとして考慮した、式(3)に示す検出確度、近接配線長で重み付けされたテストパターンの故障検出率DR_WLを算出してもよい:
DR_WL=
Σk WLk{1−(1−DTDTk)Nk }/(AD_WL−DD_WL)・・・・・(3)
AD_WLはブリッジ故障リストに含まれるブリッジ故障の総配線長、DD_WLは冗長故障の総配線長である。ブリッジ故障発生率は一般に隣接配線長に比例すると言われており、式(3)はより実際のブリッジ故障発生率と強い相関を持った、高い精度の品質指標を提供できると考えられる。
本発明の第2の実施の形態に係る故障リスト作成及び故障検出率算出装置3は、図19に示すように、テストモジュール15が、ATPG151の代わりに故障シミュレータ152を備える点が図1に示した故障リスト及びテストパターン作成装置1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
上記のように、本発明は第1及び第2実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
2…セルライブラリ
3…故障検出率算出装置
11…ショート情報作成モジュール
12…しきい値情報作成モジュール
13…抽出モジュール
14…故障リスト作成モジュール
15…テストモジュール
16…算出モジュール
50…セルライブラリ
51…ショート情報ライブラリ
52…しきい値情報ライブラリ
151…ATPG
152…故障シミュレータ
201…レイアウト情報領域
202…近接距離領域
203…シミュレーションデータ領域
204…シミュレーション結果領域
205…ブリッジ故障情報領域
206…故障リスト領域
207…テストパターン領域
208…故障検出情報領域
209…結果レポート領域
210…故障検出率領域
Claims (5)
- 複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュールと、
前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュールと、
半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュールと、
前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を用いて、前記ショート箇所の電位と前記受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成する故障リスト作成モジュールと、
前記ブリッジ故障リストを用いて、前記隣接配線対でのブリッジ故障を検出するテストパターンを作成するテストモジュール
とを備えることを特徴とする故障リスト及びテストパターン作成装置。 - 前記テストパターンで検出されるブリッジ故障が前記半導体集積回路内を伝搬し検出される検出確度と前記配線長で重み付けされた前記テストパターンの故障検出率を算出する算出モジュールを更に備えることを特徴とする請求項1に記載の故障リスト及びテストパターン作成装置。
- ショート情報作成モジュール、しきい値情報作成モジュール、抽出モジュール、故障リスト作成モジュール、テストモジュール、ショート情報ライブラリ、しきい値情報ライブラリ、ブリッジ故障情報領域及び故障リスト領域を備える故障リスト及びテストパターン作成装置を用いる故障リスト及びテストパターン作成方法であって、
前記ショート情報作成モジュールが、複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成し、前記ショート情報ライブラリに格納するステップと、
前記しきい値情報作成モジュールが、前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成し、前記しきい値情報ライブラリに格納するステップと、
前記抽出モジュールが、前記レイアウト情報領域から読み出した半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出し、前記ブリッジ故障情報領域に格納するステップと、
前記故障リスト作成モジュールが、前記ブリッジ故障情報領域、前記ショート情報ライブラリ、前記しきい値情報ライブラリからそれぞれ前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を読み出し、該読み出した前記ブリッジ故障情報、前記ショート情報及び前記論理しきい値情報を用いて、前記ショート箇所の電位と前記受信セルの入力端子の論理しきい値との関係で決定されるブリッジ故障タイプを含むブリッジ故障リストを作成し、前記故障リスト領域に格納するステップと、
前記テストモジュールが、前記故障リスト領域から前記ブリッジ故障リストを読み出し、該読み出した前記ブリッジ故障リストを用いて、前記隣接配線対及び前記ブリッジ故障タイプでのブリッジ故障を検出するテストパターンを作成するステップ
とを含むことを特徴とする故障リスト及びテストパターン作成方法。 - 複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成するショート情報作成モジュールと、
前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成するしきい値情報作成モジュールと、
半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出する抽出モジュールと、
前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を用いて、前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が前記半導体集積回路内を伝搬し検出される検出確度を算出し、該検出確度を含むブリッジ故障リストを作成する故障リスト作成モジュールと、
前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が、検出率算出対象のテストパターンによって検出可能か否かを判定して故障検出情報を作成するテストモジュールと、
前記故障検出情報及び前記ブリッジ故障リストを用いて、前記検出確度及び前記配線長で重み付けされた前記テストパターンの故障検出率を算出する算出モジュール
とを備えることを特徴とする故障リスト作成及び故障検出率算出装置。 - ショート情報作成モジュール、しきい値情報作成モジュール、抽出モジュール、故障リスト作成モジュール、テストモジュール、算出モジュール、ショート情報ライブラリ、しきい値情報ライブラリ、ブリッジ故障情報領域、故障リスト領域及び故障検出情報領域を備える故障リスト作成及び故障検出率算出装置を用いる故障リスト作成及び故障検出率算出方法であって、
前記ショート情報作成モジュールが、複数のセルの入力信号の論理値と前記複数のセルの出力端子に仮定したショート箇所の電位との関係を示すショート情報を作成し、前記ショート情報ライブラリに格納するステップと、
前記しきい値情報作成モジュールが、前記複数のセルの入力端子の論理しきい値を算出して論理しきい値情報を作成し、前記しきい値情報ライブラリに格納するステップと、
前記抽出モジュールが、前記レイアウト情報領域から読み出した半導体集積回路のレイアウト情報から、配線間距離が設定された近接距離範囲内である隣接配線対の信号情報、前記隣接配線対の配線長、前記複数のセルの一部をなす前記隣接配線対を駆動する駆動セルの情報及び前記複数のセルの一部をなす前記隣接配線対に伝搬する信号が入力する受信セルの情報を含むブリッジ故障情報を抽出し、前記ブリッジ故障情報領域に格納するステップと、
前記故障リスト作成モジュールが、前記ブリッジ故障情報領域、前記ショート情報ライブラリ、前記しきい値情報ライブラリからそれぞれ前記ブリッジ故障情報、前記駆動セル及び前記受信セルに関する前記ショート情報及び前記論理しきい値情報を読み出し、該読み出した前記ブリッジ故障情報、前記ショート情報及び前記論理しきい値情報を用いて、前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が前記半導体集積回路内を伝搬し検出される検出確度を算出し、該検出確度を含むブリッジ故障リストを作成して前記故障リスト領域に格納するステップと、
前記テストモジュールが、前記故障リスト領域から前記ブリッジ故障リストを読み出し、該読み出した前記ブリッジ故障リストに含まれる前記隣接配線対でのブリッジ故障が検出率算出対象のテストパターンによって検出可能か否かを判定して故障検出情報を作成し、前記故障検出情報領域に格納するステップと、
前記算出モジュールが、前記故障検出情報領域及び前記故障リスト領域からそれぞれ前記故障検出情報及び前記ブリッジ故障リストを読み出し、該読み出した前記故障検出情報及び前記ブリッジ故障リストを用いて、前記検出確度及び前記配線長で重み付けされた前記テストパターンの故障検出率を算出するステップ
とを含むことを特徴とする故障リスト作成及び故障検出率算出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004943A JP4746432B2 (ja) | 2006-01-12 | 2006-01-12 | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
US11/622,559 US7392146B2 (en) | 2006-01-12 | 2007-01-12 | Fault list and test pattern generating apparatus and method, fault list generating and fault coverage calculating apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004943A JP4746432B2 (ja) | 2006-01-12 | 2006-01-12 | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188230A true JP2007188230A (ja) | 2007-07-26 |
JP4746432B2 JP4746432B2 (ja) | 2011-08-10 |
Family
ID=38343369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006004943A Active JP4746432B2 (ja) | 2006-01-12 | 2006-01-12 | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7392146B2 (ja) |
JP (1) | JP4746432B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182188A (ja) * | 2009-02-06 | 2010-08-19 | Toshiba Corp | ブリッジ故障除去装置およびブリッジ故障除去方法 |
CN117852476A (zh) * | 2024-03-08 | 2024-04-09 | 中科鉴芯(北京)科技有限责任公司 | 基于不完备算法进行仿真的方法和装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7770080B2 (en) * | 2006-01-10 | 2010-08-03 | Carnegie Mellon University | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis |
JP4805792B2 (ja) | 2006-11-21 | 2011-11-02 | 株式会社東芝 | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 |
JP4377926B2 (ja) * | 2007-04-23 | 2009-12-02 | 株式会社東芝 | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 |
KR100893157B1 (ko) * | 2007-04-27 | 2009-04-16 | 삼성전자주식회사 | 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템 |
JP4881332B2 (ja) * | 2008-02-15 | 2012-02-22 | 株式会社東芝 | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 |
US8001438B1 (en) * | 2008-08-15 | 2011-08-16 | Xilinx, Inc. | Measuring bridge-fault coverage for test patterns within integrated circuits |
JP5776413B2 (ja) | 2011-07-28 | 2015-09-09 | 富士通株式会社 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03134579A (ja) * | 1989-10-20 | 1991-06-07 | Hitachi Ltd | 多値計算モデルおよびそれを用いた論理回路のテストパターン生成方法 |
JPH06103101A (ja) * | 1992-09-24 | 1994-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の組み込み自己試験回路及びその評価方法及び設計方法 |
JPH06194418A (ja) * | 1992-12-24 | 1994-07-15 | Mitsubishi Electric Corp | Lsiテストデータ生成装置 |
JPH0777562A (ja) * | 1993-09-09 | 1995-03-20 | Hitachi Ltd | ショート故障診断データ生成方法 |
JPH11149491A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Corp | 故障検出率評価方法 |
JP2000113011A (ja) * | 1998-10-01 | 2000-04-21 | Toshiba Corp | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2000304829A (ja) * | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 半導体検査方法 |
JP2003107138A (ja) * | 2001-10-01 | 2003-04-09 | Toshiba Corp | テストパターン選別装置及びテストパターン選別方法 |
JP2004220447A (ja) * | 2003-01-16 | 2004-08-05 | Toshiba Corp | 故障検出率算出装置及び故障検出率算出方法 |
JP2005260269A (ja) * | 2005-04-27 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4602004B2 (ja) | 2004-06-22 | 2010-12-22 | 株式会社東芝 | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
TW200622275A (en) * | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
JP4723987B2 (ja) * | 2005-11-29 | 2011-07-13 | 株式会社東芝 | 故障検出率算出装置、故障検出率算出方法及び故障検出方法 |
-
2006
- 2006-01-12 JP JP2006004943A patent/JP4746432B2/ja active Active
-
2007
- 2007-01-12 US US11/622,559 patent/US7392146B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03134579A (ja) * | 1989-10-20 | 1991-06-07 | Hitachi Ltd | 多値計算モデルおよびそれを用いた論理回路のテストパターン生成方法 |
JPH06103101A (ja) * | 1992-09-24 | 1994-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の組み込み自己試験回路及びその評価方法及び設計方法 |
JPH06194418A (ja) * | 1992-12-24 | 1994-07-15 | Mitsubishi Electric Corp | Lsiテストデータ生成装置 |
JPH0777562A (ja) * | 1993-09-09 | 1995-03-20 | Hitachi Ltd | ショート故障診断データ生成方法 |
JPH11149491A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Corp | 故障検出率評価方法 |
JP2000113011A (ja) * | 1998-10-01 | 2000-04-21 | Toshiba Corp | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2000304829A (ja) * | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 半導体検査方法 |
JP2003107138A (ja) * | 2001-10-01 | 2003-04-09 | Toshiba Corp | テストパターン選別装置及びテストパターン選別方法 |
JP2004220447A (ja) * | 2003-01-16 | 2004-08-05 | Toshiba Corp | 故障検出率算出装置及び故障検出率算出方法 |
JP2005260269A (ja) * | 2005-04-27 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182188A (ja) * | 2009-02-06 | 2010-08-19 | Toshiba Corp | ブリッジ故障除去装置およびブリッジ故障除去方法 |
CN117852476A (zh) * | 2024-03-08 | 2024-04-09 | 中科鉴芯(北京)科技有限责任公司 | 基于不完备算法进行仿真的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070260408A1 (en) | 2007-11-08 |
JP4746432B2 (ja) | 2011-08-10 |
US7392146B2 (en) | 2008-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746432B2 (ja) | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 | |
US8984458B2 (en) | Dynamic rule checking in electronic design automation | |
US8082534B2 (en) | Apparatus and method for calculating fault coverage, and fault detection method | |
US11003817B2 (en) | Hard error simulation and usage thereof | |
JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
JP4805792B2 (ja) | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 | |
JP2006010351A (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
US8347260B2 (en) | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage | |
US20150199466A1 (en) | Automatic test pattern generation (atpg) considering crosstalk effects | |
JP4377926B2 (ja) | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
JP2010033493A (ja) | レイアウト配線混雑予測装置およびその方法、並びにプログラム | |
JP2009047645A (ja) | 故障検査装置及び方法 | |
JP2005257654A (ja) | 回路の品質判定方法および品質判定装置、並びに、回路の品質判定プログラムおよび該プログラムを記録した媒体 | |
US20070245197A1 (en) | Method and apparatus for identifying paths having appropriate lengths for fault simulation | |
JP2004246557A (ja) | 半導体集積回路の検証方法及びレイアウト方法 | |
JP5707921B2 (ja) | 活性化パス抽出プログラム,活性化パス抽出装置および活性化パス抽出方法 | |
JP2008102016A (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
JP4899927B2 (ja) | テストパターン自動生成方法およびテストパターン自動生成プログラム | |
US8656235B2 (en) | Verifying and detecting boundary scan cells to input/output mapping | |
US8886487B2 (en) | Bridge fault removal apparatus, bridge fault removal method, and computer readable medium comprising computer program code for removing bridge fault | |
JP2009086816A (ja) | 故障シミュレーション装置、及びプログラム | |
Madhan et al. | Improving Diagnostic Test Coverage from Detection Test Set for Logic Circuits | |
JP5962224B2 (ja) | ノイズ対策設計検査についての情報処理方法、装置及びプログラム | |
JP2011059767A (ja) | タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4746432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |