JP2000113011A - 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents
故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体Info
- Publication number
- JP2000113011A JP2000113011A JP10280264A JP28026498A JP2000113011A JP 2000113011 A JP2000113011 A JP 2000113011A JP 10280264 A JP10280264 A JP 10280264A JP 28026498 A JP28026498 A JP 28026498A JP 2000113011 A JP2000113011 A JP 2000113011A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- failure
- instruction
- fault
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 命令を解析することによって故障の伝搬して
いく経路について考慮することにより大規模な回路を分
割して高速な故障シミュレーションを実現する故障シミ
ュレーション装置およびその方法を提供することにあ
る。 【解決手段】 本発明の故障シミュレーション装置は、
故障シミュレーションの対象となる回路を回路分割手段
２１０において演算器と記憶手段とを含むブロックに分
割し、この分割されたブロック毎に故障シミュレーショ
ン手段２２０においてテストプログラムにより故障シミ
ュレーションを行って第１の故障検出率を計算し、この
第１の故障検出率の中から観測性のあるものを利用する
ために命令解析手段２３０においてテストプログラムの
各命令を解析して観測性を判定して第２の故障検出率を
計算し、この第２の故障検出率を出力手段３００から出
力することを特徴とする。
いく経路について考慮することにより大規模な回路を分
割して高速な故障シミュレーションを実現する故障シミ
ュレーション装置およびその方法を提供することにあ
る。 【解決手段】 本発明の故障シミュレーション装置は、
故障シミュレーションの対象となる回路を回路分割手段
２１０において演算器と記憶手段とを含むブロックに分
割し、この分割されたブロック毎に故障シミュレーショ
ン手段２２０においてテストプログラムにより故障シミ
ュレーションを行って第１の故障検出率を計算し、この
第１の故障検出率の中から観測性のあるものを利用する
ために命令解析手段２３０においてテストプログラムの
各命令を解析して観測性を判定して第２の故障検出率を
計算し、この第２の故障検出率を出力手段３００から出
力することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サにおける故障シミュレーション装置、故障シミュレー
ション方法、及びそのシミュレーションプログラムを記
録したコンピュータ読み取り可能な記録媒体に関し、特
に大規模な回路を分割することによって故障シミュレー
ションを高速に行うことのできる故障シミュレーション
装置、故障シミュレーション方法、及びそのシミュレー
ションプログラムを記録したコンピュータ読み取り可能
な記録媒体に関する。
サにおける故障シミュレーション装置、故障シミュレー
ション方法、及びそのシミュレーションプログラムを記
録したコンピュータ読み取り可能な記録媒体に関し、特
に大規模な回路を分割することによって故障シミュレー
ションを高速に行うことのできる故障シミュレーション
装置、故障シミュレーション方法、及びそのシミュレー
ションプログラムを記録したコンピュータ読み取り可能
な記録媒体に関する。
【０００２】
【従来の技術】故障シミュレーションは膨大な時間のか
かるlogicシミュレーションである。そのため、大規模
な回路に対して故障シミュレーションを行う場合には、
回路を幾つかのブロックに分けて、回路の一部を切り出
して部分的にシミュレーションを行えると効率的であ
る。
かるlogicシミュレーションである。そのため、大規模
な回路に対して故障シミュレーションを行う場合には、
回路を幾つかのブロックに分けて、回路の一部を切り出
して部分的にシミュレーションを行えると効率的であ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、実際に
は回路をいくつかのブロックに分割してしまうと故障の
伝播していく経路が実際のチップの場合と異なってしま
うため、大規模な回路であってもブロックに分割するこ
とができなかった。
は回路をいくつかのブロックに分割してしまうと故障の
伝播していく経路が実際のチップの場合と異なってしま
うため、大規模な回路であってもブロックに分割するこ
とができなかった。
【０００４】本発明は上記事情に鑑みてなされたもので
あり、その目的は、命令を解析することによって故障の
伝搬していく経路についても考慮することができ、これ
によって大規模な回路を分割して高速な故障シミュレー
ションを実現することのできる故障シミュレーション装
置、故障シミュレーション方法、及びそのシミュレーシ
ョンプログラムを記録したコンピュータ読み取り可能な
記録媒体を提供することにある。
あり、その目的は、命令を解析することによって故障の
伝搬していく経路についても考慮することができ、これ
によって大規模な回路を分割して高速な故障シミュレー
ションを実現することのできる故障シミュレーション装
置、故障シミュレーション方法、及びそのシミュレーシ
ョンプログラムを記録したコンピュータ読み取り可能な
記録媒体を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明である故障シミュレーション装置は、故
障シミュレーションの対象となる回路とテストプログラ
ムを入力する入力手段と、この入力手段により入力され
た前記故障シミュレーションの対象となる回路を演算器
と記憶手段とを含むブロックに分割する回路分割手段
と、この回路分割手段により分割された前記ブロック毎
に前記入力手段により入力された前記テストプログラム
によって故障シミュレーションを行い、前記テストプロ
グラム毎の第１の故障検出率を計算する故障シミュレー
ション手段と、この故障シミュレーション手段によって
計算された前記第１の故障検出率の中から観測性のある
ものを利用するために、前記テストプログラムの各命令
を解析して観測性を判定し、第２の故障検出率を計算す
る命令解析手段と、この命令解析手段により計算された
前記第２の故障検出率を出力する出力手段とから構成さ
れることを特徴とする。
に、第１の発明である故障シミュレーション装置は、故
障シミュレーションの対象となる回路とテストプログラ
ムを入力する入力手段と、この入力手段により入力され
た前記故障シミュレーションの対象となる回路を演算器
と記憶手段とを含むブロックに分割する回路分割手段
と、この回路分割手段により分割された前記ブロック毎
に前記入力手段により入力された前記テストプログラム
によって故障シミュレーションを行い、前記テストプロ
グラム毎の第１の故障検出率を計算する故障シミュレー
ション手段と、この故障シミュレーション手段によって
計算された前記第１の故障検出率の中から観測性のある
ものを利用するために、前記テストプログラムの各命令
を解析して観測性を判定し、第２の故障検出率を計算す
る命令解析手段と、この命令解析手段により計算された
前記第２の故障検出率を出力する出力手段とから構成さ
れることを特徴とする。
【０００６】この第１の発明によれば、観測性を考慮し
て故障シミュレーションを行うことによって、ブロック
毎に故障シミュレーションを行うことができるので、高
速に故障検出率を求めることが可能になる。
て故障シミュレーションを行うことによって、ブロック
毎に故障シミュレーションを行うことができるので、高
速に故障検出率を求めることが可能になる。
【０００７】第２の発明である故障シミュレーション装
置の命令解析手段は、前記ブロックを試験し故障を検出
する第１の命令群と試験した結果を回路の外部へ伝搬さ
せる第２の命令群とを選び出し、前記第１の命令群の出
力が前記記憶手段の内容を変更する命令を経ることなく
前記第２の命令群に入力されているときには観測可能で
あると判定し、前記第１の命令群の出力が前記記憶手段
の内容を変更する命令を経て前記第２の命令群に入力さ
れているときには観測できる可能性があると判定し、前
記観測可能であるときと、前記観測できる可能性がある
とき以外は観測不可能であると判定し、前記観測可能で
あると判定されたテストプログラムにおける第１の故障
検出率を利用して、第２の故障検出率を計算することを
特徴とする。
置の命令解析手段は、前記ブロックを試験し故障を検出
する第１の命令群と試験した結果を回路の外部へ伝搬さ
せる第２の命令群とを選び出し、前記第１の命令群の出
力が前記記憶手段の内容を変更する命令を経ることなく
前記第２の命令群に入力されているときには観測可能で
あると判定し、前記第１の命令群の出力が前記記憶手段
の内容を変更する命令を経て前記第２の命令群に入力さ
れているときには観測できる可能性があると判定し、前
記観測可能であるときと、前記観測できる可能性がある
とき以外は観測不可能であると判定し、前記観測可能で
あると判定されたテストプログラムにおける第１の故障
検出率を利用して、第２の故障検出率を計算することを
特徴とする。
【０００８】この第２の発明によれば、第１の命令群と
第２の命令群とを選び出して観測性を判定し、観測可能
であると判定したときの第１の故障検出率のみを利用し
て第２の故障検出率を計算するので、高速に第２の故障
検出率を求めることが可能になる。
第２の命令群とを選び出して観測性を判定し、観測可能
であると判定したときの第１の故障検出率のみを利用し
て第２の故障検出率を計算するので、高速に第２の故障
検出率を求めることが可能になる。
【０００９】第３の発明である故障シミュレーション装
置の命令解析手段は、観測できる可能性があると判定し
たときは、さらに命令の解析を行い観測可能であるか不
可能であるかをさらに判定することを特徴とする。
置の命令解析手段は、観測できる可能性があると判定し
たときは、さらに命令の解析を行い観測可能であるか不
可能であるかをさらに判定することを特徴とする。
【００１０】この第３の発明によれば、観測できる可能
性があると判定したときには、さらに命令の解析を行い
観測可能であるか否かをさらに判定して第２の故障検出
率の計算を行うので、より正確な第２の故障検出率の計
算を行うことができる。
性があると判定したときには、さらに命令の解析を行い
観測可能であるか否かをさらに判定して第２の故障検出
率の計算を行うので、より正確な第２の故障検出率の計
算を行うことができる。
【００１１】第４の発明である故障シミュレーション方
法は、故障シミュレーションの対象となる回路を演算器
と記憶手段とを含むブロックに分割する回路分割ステッ
プと、この回路分割ステップにより分割された前記ブロ
ック毎にテストプログラムによって故障シミュレーショ
ンを行い、前記テストプログラム毎の第１の故障検出率
を計算する故障シミュレーションステップと、この故障
シミュレーションステップによって計算された前記第１
の故障検出率の中から観測性のあるものを利用するため
に、前記テストプログラムの各命令を解析して観測性を
判定し、第２の故障検出率を計算する命令解析ステップ
とを含むことを特徴とする。
法は、故障シミュレーションの対象となる回路を演算器
と記憶手段とを含むブロックに分割する回路分割ステッ
プと、この回路分割ステップにより分割された前記ブロ
ック毎にテストプログラムによって故障シミュレーショ
ンを行い、前記テストプログラム毎の第１の故障検出率
を計算する故障シミュレーションステップと、この故障
シミュレーションステップによって計算された前記第１
の故障検出率の中から観測性のあるものを利用するため
に、前記テストプログラムの各命令を解析して観測性を
判定し、第２の故障検出率を計算する命令解析ステップ
とを含むことを特徴とする。
【００１２】この第４の発明によれば、観測性を考慮し
て故障シミュレーションを行うことによって、ブロック
毎に故障シミュレーションを行うことができるので、高
速に故障検出率を求めることが可能になる。
て故障シミュレーションを行うことによって、ブロック
毎に故障シミュレーションを行うことができるので、高
速に故障検出率を求めることが可能になる。
【００１３】第５の発明である故障シミュレーションプ
ログラムを記録したコンピュータ読み取り可能な記録媒
体は、故障シミュレーションの対象となる回路を演算器
と記憶手段とを含むブロックに分割する回路分割処理
と、この回路分割処理により分割された前記ブロック毎
にテストプログラムによって故障シミュレーションを行
い、前記テストプログラム毎の第１の故障検出率を計算
する故障シミュレーション処理と、この故障シミュレー
ション処理によって計算された前記第１の故障検出率の
中から観測性のあるものを利用するために、前記テスト
プログラムの各命令を解析して観測性を判定し、第２の
故障検出率を計算する命令解析処理とを含み、これら処
理をコンピュータに実行させることを特徴とする。
ログラムを記録したコンピュータ読み取り可能な記録媒
体は、故障シミュレーションの対象となる回路を演算器
と記憶手段とを含むブロックに分割する回路分割処理
と、この回路分割処理により分割された前記ブロック毎
にテストプログラムによって故障シミュレーションを行
い、前記テストプログラム毎の第１の故障検出率を計算
する故障シミュレーション処理と、この故障シミュレー
ション処理によって計算された前記第１の故障検出率の
中から観測性のあるものを利用するために、前記テスト
プログラムの各命令を解析して観測性を判定し、第２の
故障検出率を計算する命令解析処理とを含み、これら処
理をコンピュータに実行させることを特徴とする。
【００１４】この第５の発明によれば、観測性を考慮し
て故障シミュレーションを行うことによって、ブロック
毎に故障シミュレーションを行うことができるので、高
速に故障検出率を求めることが可能になる。
て故障シミュレーションを行うことによって、ブロック
毎に故障シミュレーションを行うことができるので、高
速に故障検出率を求めることが可能になる。
【００１５】
【発明の実施の形態】以下、本発明に係る故障シミュレ
ーション装置、故障シミュレーション方法及びそのシミ
ュレーションプログラムを記録したコンピュータ読み取
り可能な記録媒体の一実施形態を図面に基づいて説明す
る。
ーション装置、故障シミュレーション方法及びそのシミ
ュレーションプログラムを記録したコンピュータ読み取
り可能な記録媒体の一実施形態を図面に基づいて説明す
る。
【００１６】図１は本実施形態の故障シミュレーション
装置の構成を示すブロック図である。図１に示すよう
に、本実施形態の故障シミュレーション装置は、故障シ
ミュレーションの対象となる回路やテストプログラムを
入力する入力手段１００と、この入力手段１００によっ
て入力された故障シミュレーションの対象となる回路を
演算器と記憶手段とを含むブロックに分割する回路分割
手段２１０と、この回路分割手段２１０によって分割さ
れたブロックを、入力手段１００により入力されたテス
トプログラムで故障シミュレーションを行い、各テスト
プログラム毎に故障検出率を計算する故障シミュレーシ
ョン手段２２０と、この故障シミュレーション手段２２
０によって計算された各テストプログラム毎の故障検出
率の中から観測性のあるものを利用するために、テスト
プログラムの各命令を解析して観測性を判定し、最終的
な故障検出率を計算する命令解析手段２３０と、この命
令解析手段２３０によって計算された故障検出率を出力
する出力手段３００とから構成されている。
装置の構成を示すブロック図である。図１に示すよう
に、本実施形態の故障シミュレーション装置は、故障シ
ミュレーションの対象となる回路やテストプログラムを
入力する入力手段１００と、この入力手段１００によっ
て入力された故障シミュレーションの対象となる回路を
演算器と記憶手段とを含むブロックに分割する回路分割
手段２１０と、この回路分割手段２１０によって分割さ
れたブロックを、入力手段１００により入力されたテス
トプログラムで故障シミュレーションを行い、各テスト
プログラム毎に故障検出率を計算する故障シミュレーシ
ョン手段２２０と、この故障シミュレーション手段２２
０によって計算された各テストプログラム毎の故障検出
率の中から観測性のあるものを利用するために、テスト
プログラムの各命令を解析して観測性を判定し、最終的
な故障検出率を計算する命令解析手段２３０と、この命
令解析手段２３０によって計算された故障検出率を出力
する出力手段３００とから構成されている。
【００１７】なお、入力手段１００は、キーボード、マ
ウス、ライトペン、又はフレキシブルディスク装置等が
含まれ、処理手段２００は、各種の処理を行うためのＣ
ＰＵと、この処理の命令を記憶する記憶手段とを含む通
常のコンピュータシステムが含まれ、また、出力手段３
００は、ディスプレイ装置やプリンタ装置等が含まれ
る。上記処理手段２００に含まれる回路分割手段２１
０、故障シミュレーション手段２２０、命令解析手段２
３０の各処理の命令やタイミング制約は記憶手段に保持
されており、必要に応じてＣＰＵにロードされ、実行が
なされる。通常の場合、実行の制御は、操作者が入力手
段１００に対して命令（コマンド）の入力を行うことに
より行われる。
ウス、ライトペン、又はフレキシブルディスク装置等が
含まれ、処理手段２００は、各種の処理を行うためのＣ
ＰＵと、この処理の命令を記憶する記憶手段とを含む通
常のコンピュータシステムが含まれ、また、出力手段３
００は、ディスプレイ装置やプリンタ装置等が含まれ
る。上記処理手段２００に含まれる回路分割手段２１
０、故障シミュレーション手段２２０、命令解析手段２
３０の各処理の命令やタイミング制約は記憶手段に保持
されており、必要に応じてＣＰＵにロードされ、実行が
なされる。通常の場合、実行の制御は、操作者が入力手
段１００に対して命令（コマンド）の入力を行うことに
より行われる。
【００１８】次に、本実施形態の故障シミュレーション
装置の動作及び故障シミュレーション方法について図２
のフローチャートに基づいて説明する。
装置の動作及び故障シミュレーション方法について図２
のフローチャートに基づいて説明する。
【００１９】まず、故障シミュレーションの対象となる
回路が入力されて故障シミュレーションが開始される
と、回路分割手段２１０では、ＲＴＬ（Register Trans
fer Level）モデルによって、全体のシミュレーション
を行い、分割する各ブロックへの入出力端子の信号を保
存しておく（Ｓ２１）。
回路が入力されて故障シミュレーションが開始される
と、回路分割手段２１０では、ＲＴＬ（Register Trans
fer Level）モデルによって、全体のシミュレーション
を行い、分割する各ブロックへの入出力端子の信号を保
存しておく（Ｓ２１）。
【００２０】そして次に、故障シミュレーションの対象
となる回路全体を各ブロックに分割する（Ｓ２２）。こ
の分割するときの様子を図３をもとに説明する。
となる回路全体を各ブロックに分割する（Ｓ２２）。こ
の分割するときの様子を図３をもとに説明する。
【００２１】図３（ａ）は故障シミュレーションの対象
となる回路全体を示しており、この回路にはＡＬＵ（Ar
ithmetic and Logic Unit）、ＦＰＵ（Floating point
Processing Unit）ＩＭＡＣ（Integer Multiplier Accu
mlater）などの演算器と記憶手段としてのレジスタファ
イルＲＦが含まれている。
となる回路全体を示しており、この回路にはＡＬＵ（Ar
ithmetic and Logic Unit）、ＦＰＵ（Floating point
Processing Unit）ＩＭＡＣ（Integer Multiplier Accu
mlater）などの演算器と記憶手段としてのレジスタファ
イルＲＦが含まれている。
【００２２】この回路全体からＡＬＵなどの演算器を１
つのブロックとして分割するのであるが、このとき演算
器からの出力は故障情報を持っているため、故障の検出
が可能な端子までその故障情報が伝わらなくてはならな
い。ところが、レジスタファイルやキャッシュメモリな
どの記憶手段にまで故障情報が伝われば、その後記憶手
段の内容をチップ外部へ取り出すことができるため、故
障の検出が可能である。
つのブロックとして分割するのであるが、このとき演算
器からの出力は故障情報を持っているため、故障の検出
が可能な端子までその故障情報が伝わらなくてはならな
い。ところが、レジスタファイルやキャッシュメモリな
どの記憶手段にまで故障情報が伝われば、その後記憶手
段の内容をチップ外部へ取り出すことができるため、故
障の検出が可能である。
【００２３】そこで、ＡＬＵ、ＩＭＡＣ、ＦＰＵなどの
演算器だけで切り出すのではなく、図３（ｂ）に示すよ
うにレジスタファイルなどの記憶手段と一緒にして切り
出し、演算器から記憶手段までの信号の伝搬をシミュレ
ーションすることにより、故障情報が記憶手段まで伝搬
したことを確認し、これにより故障情報の外部への検出
が可能であると判断する。
演算器だけで切り出すのではなく、図３（ｂ）に示すよ
うにレジスタファイルなどの記憶手段と一緒にして切り
出し、演算器から記憶手段までの信号の伝搬をシミュレ
ーションすることにより、故障情報が記憶手段まで伝搬
したことを確認し、これにより故障情報の外部への検出
が可能であると判断する。
【００２４】次に、故障シミュレーション手段２２０で
は、テストプログラムによって各ブロック毎に故障シミ
ュレーションを行う。
は、テストプログラムによって各ブロック毎に故障シミ
ュレーションを行う。
【００２５】まずテストプログラムを入力する（Ｓ２
３）。この入力するテストプログラムは、１つのテスト
プログラムによって全ての故障を検出できるわけではな
いので多くのテストプログラムを入力する。
３）。この入力するテストプログラムは、１つのテスト
プログラムによって全ての故障を検出できるわけではな
いので多くのテストプログラムを入力する。
【００２６】そして、ステップＳ２１の全体のシミュレ
ーションで保存しておいた入出力端子の信号を用いて、
各ブロックごとに故障シミュレーションをして各ブロッ
ク毎の故障検出率を計算する（Ｓ２４）。
ーションで保存しておいた入出力端子の信号を用いて、
各ブロックごとに故障シミュレーションをして各ブロッ
ク毎の故障検出率を計算する（Ｓ２４）。
【００２７】この故障検出率を計算する様子を図４を用
いて説明する。
いて説明する。
【００２８】まず、ステップＳ２３でテストプログラム
が入力されると、ステップＳ２２で分割されたＡＬＵの
ブロックでは、入力信号Ｓ１を用いてＡＬＵの故障シミ
ュレーションを行う。このとき、データベース４１に保
存された回路図をネットアウト４２でネットリストに変
換して故障シミュレーションで利用する。
が入力されると、ステップＳ２２で分割されたＡＬＵの
ブロックでは、入力信号Ｓ１を用いてＡＬＵの故障シミ
ュレーションを行う。このとき、データベース４１に保
存された回路図をネットアウト４２でネットリストに変
換して故障シミュレーションで利用する。
【００２９】故障シミュレーションが終了すると出力信
号Ｓ２を出力する。しかし、この出力信号Ｓ２には外部
から観測できないサイクル（出力信号Ｓ２の’×’で表
示されているサイクルなど）についても出力されている
ため、この出力信号Ｓ２により故障検出率を計算すると
正しい故障検出率が計算できない。そこで、セレクト信
号Ｓ３とレジスタファイルのライトイネーブル信号Ｓ４
を考慮して、レジスタファイルに書き込まれないサイク
ル、即ち外部で観測できないサイクルをマスクした出力
信号Ｓ５を出力する。出力信号Ｓ５の’Ｉ’で表示され
たサイクルはマスクされたサイクルである。こうするこ
とによって、外部で観測できないサイクルを考慮して故
障検出率を計算することがなくなるので、正しい故障検
出率を計算することができる。
号Ｓ２を出力する。しかし、この出力信号Ｓ２には外部
から観測できないサイクル（出力信号Ｓ２の’×’で表
示されているサイクルなど）についても出力されている
ため、この出力信号Ｓ２により故障検出率を計算すると
正しい故障検出率が計算できない。そこで、セレクト信
号Ｓ３とレジスタファイルのライトイネーブル信号Ｓ４
を考慮して、レジスタファイルに書き込まれないサイク
ル、即ち外部で観測できないサイクルをマスクした出力
信号Ｓ５を出力する。出力信号Ｓ５の’Ｉ’で表示され
たサイクルはマスクされたサイクルである。こうするこ
とによって、外部で観測できないサイクルを考慮して故
障検出率を計算することがなくなるので、正しい故障検
出率を計算することができる。
【００３０】こうして、全てのテストプログラムについ
て故障シミュレーションを行い、故障検出率を計算した
ら、図５に示すように各テストプログラムに対して各ブ
ロック毎に故障検出率を出力すると故障シミュレーショ
ン手段２２０の処理は終了し、入力されていないテスト
プログラムがある場合にはステップＳ２３に戻り、故障
シミュレーションを再び行う（Ｓ２５）。
て故障シミュレーションを行い、故障検出率を計算した
ら、図５に示すように各テストプログラムに対して各ブ
ロック毎に故障検出率を出力すると故障シミュレーショ
ン手段２２０の処理は終了し、入力されていないテスト
プログラムがある場合にはステップＳ２３に戻り、故障
シミュレーションを再び行う（Ｓ２５）。
【００３１】次に、命令解析手段２３０では、命令を解
析することで試験した各ブロックの故障情報がチップの
外部へ伝播したか否かをトレースして観測性を判定し、
その結果をもとに全てのテストプログラムの故障検出率
を総合した最終的な故障検出率を計算する。
析することで試験した各ブロックの故障情報がチップの
外部へ伝播したか否かをトレースして観測性を判定し、
その結果をもとに全てのテストプログラムの故障検出率
を総合した最終的な故障検出率を計算する。
【００３２】まず、テストプログラムの各命令の中か
ら、ブロックを試験する命令群と試験した結果を観測す
るための命令群とを選び出す（Ｓ２６）。
ら、ブロックを試験する命令群と試験した結果を観測す
るための命令群とを選び出す（Ｓ２６）。
【００３３】ここで、ブロックを試験する命令群とは、
各ブロックにあるＡＬＵなどの演算器で実行される命令
のことをいい、例えば、図６（ａ）に示すプログラムの
中では、add（加算命令）、sub（減算命令）がＡＬＵ、
madd.s（浮動小数点系の乗加算命令）がＦＰＵ、madd
（整数系の乗加算命令）がＩＭＡＣでそれぞれ実行され
る命令なのでブロックを試験する命令群に該当する。
各ブロックにあるＡＬＵなどの演算器で実行される命令
のことをいい、例えば、図６（ａ）に示すプログラムの
中では、add（加算命令）、sub（減算命令）がＡＬＵ、
madd.s（浮動小数点系の乗加算命令）がＦＰＵ、madd
（整数系の乗加算命令）がＩＭＡＣでそれぞれ実行され
る命令なのでブロックを試験する命令群に該当する。
【００３４】また、試験した結果を観測できる命令群と
は、レジスタファイルなどの記憶手段の内容を外部に取
り出すことのできる命令をいう。例えば、図６（ａ）に
示すプログラムの中ではsw（ストアワード命令）やbeq
（条件分岐命令）等である。これらの命令が実行される
と、レジスタの値によって外部のデータ信号やアドレス
信号が変化し、データが正しかったか否かが判定できる
ので、試験した結果を観測できる命令群に該当する。
は、レジスタファイルなどの記憶手段の内容を外部に取
り出すことのできる命令をいう。例えば、図６（ａ）に
示すプログラムの中ではsw（ストアワード命令）やbeq
（条件分岐命令）等である。これらの命令が実行される
と、レジスタの値によって外部のデータ信号やアドレス
信号が変化し、データが正しかったか否かが判定できる
ので、試験した結果を観測できる命令群に該当する。
【００３５】各命令を選び出したところで、次に命令を
トレースして観測性を判定する（Ｓ２７）。
トレースして観測性を判定する（Ｓ２７）。
【００３６】ここで、観測性とは、故障がチップの外部
まで伝搬し観測できるか否かについての性質をいう。具
体的には、ブロックを試験する命令群の結果が、試験し
た結果を観測できる命令群まで到達すれば、故障が外部
まで伝播したと考えて観測可能であると判定する。
まで伝搬し観測できるか否かについての性質をいう。具
体的には、ブロックを試験する命令群の結果が、試験し
た結果を観測できる命令群まで到達すれば、故障が外部
まで伝播したと考えて観測可能であると判定する。
【００３７】例えば、図６（ａ）に示すプログラムで説
明すると、図６（ｂ）に示すように試験した結果を観測
できる命令群であるｓｗ命令のレジスタｒ１からプログ
ラムをトレースしていくと、途中で論理演算などの命令
を経ることなく、ａｄｄ命令まで到達することができ
る。即ち、ａｄｄ命令の結果は論理演算などの命令を経
ることなく、試験した結果を観測できる命令群であるｓ
ｗ命令まで到達しているので、ａｄｄ命令を実行するＡ
ＬＵは「観測可能である」と判定することができる。
明すると、図６（ｂ）に示すように試験した結果を観測
できる命令群であるｓｗ命令のレジスタｒ１からプログ
ラムをトレースしていくと、途中で論理演算などの命令
を経ることなく、ａｄｄ命令まで到達することができ
る。即ち、ａｄｄ命令の結果は論理演算などの命令を経
ることなく、試験した結果を観測できる命令群であるｓ
ｗ命令まで到達しているので、ａｄｄ命令を実行するＡ
ＬＵは「観測可能である」と判定することができる。
【００３８】同様に、試験した結果を観測できる命令群
であるｂｅｑ命令のレジスタｒ１１からトレースしてい
くと、途中で論理演算などの命令を経ることなく、ｍａ
ｄｄ．ｓ命令まで到達することができるので、ｍａｄ
ｄ．ｓ命令を実行するＦＰＵは「観測可能である」と判
定することができる。
であるｂｅｑ命令のレジスタｒ１１からトレースしてい
くと、途中で論理演算などの命令を経ることなく、ｍａ
ｄｄ．ｓ命令まで到達することができるので、ｍａｄ
ｄ．ｓ命令を実行するＦＰＵは「観測可能である」と判
定することができる。
【００３９】これに対して、試験した結果を観測できる
命令群まで到達する途中で算術演算や論理演算をする命
令を経てしまった場合には、演算器を試験した結果が変
更されていることが考えられるので、「観測可能」では
なく、「観測できる可能性がある」と判定する。ここ
で、可能性があるとしたのは、論理演算などの命令を経
てしまった場合でも、例外的に単なるデータ転送や１と
の論理積や排他的論理和の演算などの場合には故障をマ
スクすることなく伝播するので、途中でそれらの命令を
経てしまった場合でも「観測可能である」と判定するこ
とができるからである。
命令群まで到達する途中で算術演算や論理演算をする命
令を経てしまった場合には、演算器を試験した結果が変
更されていることが考えられるので、「観測可能」では
なく、「観測できる可能性がある」と判定する。ここ
で、可能性があるとしたのは、論理演算などの命令を経
てしまった場合でも、例外的に単なるデータ転送や１と
の論理積や排他的論理和の演算などの場合には故障をマ
スクすることなく伝播するので、途中でそれらの命令を
経てしまった場合でも「観測可能である」と判定するこ
とができるからである。
【００４０】例えば、図６（ａ）のプログラムでは、図
６（ｂ）に示すように試験した結果を観測できる命令群
であるｂｅｑ命令のレジスタｒ３からプログラムをトレ
ースしていくと、途中でｌｗ（ロード命令）を経てから
ｓｕｂ命令まで到達している。即ち、ｓｕｂ命令の結果
は論理演算などの命令を経た後に、試験した結果を観測
できる命令群であるｂｅｑ命令まで到達している。従っ
て、故障が途中でマスクされている可能性があるので、
ｓｕｂ命令を実行するＡＬＵは「観測できる可能があ
る」と判定する。
６（ｂ）に示すように試験した結果を観測できる命令群
であるｂｅｑ命令のレジスタｒ３からプログラムをトレ
ースしていくと、途中でｌｗ（ロード命令）を経てから
ｓｕｂ命令まで到達している。即ち、ｓｕｂ命令の結果
は論理演算などの命令を経た後に、試験した結果を観測
できる命令群であるｂｅｑ命令まで到達している。従っ
て、故障が途中でマスクされている可能性があるので、
ｓｕｂ命令を実行するＡＬＵは「観測できる可能があ
る」と判定する。
【００４１】そして、その他の場合には、観測不可能で
あると判定する。
あると判定する。
【００４２】このように、各命令のソースレジスタとデ
ィスティネーションレジスタをプログラムに従ってトレ
ースし演算結果がどのように移動するかを追跡して観測
性を判断し、図７に示すような各テストプログラム毎の
観測性の結果を出力する。図７において、○は観測可能
であるとき、△は観測できる可能性があるとき、×は観
測不可能であるときを示している。
ィスティネーションレジスタをプログラムに従ってトレ
ースし演算結果がどのように移動するかを追跡して観測
性を判断し、図７に示すような各テストプログラム毎の
観測性の結果を出力する。図７において、○は観測可能
であるとき、△は観測できる可能性があるとき、×は観
測不可能であるときを示している。
【００４３】次に、全てのテストプログラムについて観
測性の結果が得られたかどうかを判断し（Ｓ２８）、全
てのテストプログラムについて終了していない場合には
ステップＳ２６に戻り、終了している場合にはその観測
性の結果を利用して、故障検出率を計算して出力する
（Ｓ２９）。
測性の結果が得られたかどうかを判断し（Ｓ２８）、全
てのテストプログラムについて終了していない場合には
ステップＳ２６に戻り、終了している場合にはその観測
性の結果を利用して、故障検出率を計算して出力する
（Ｓ２９）。
【００４４】このとき、図５の故障検出率と図７の観測
性とを考慮して、最終的な故障検出率を計算する。例え
ば、ＦＰＵのブロックの故障検出率を計算する場合に
は、テストプログラム１、３は観測不可能なので考慮せ
ず、観測可能であるテストプログラム２、４の故障検出
率のみを考慮して故障検出率を計算する。
性とを考慮して、最終的な故障検出率を計算する。例え
ば、ＦＰＵのブロックの故障検出率を計算する場合に
は、テストプログラム１、３は観測不可能なので考慮せ
ず、観測可能であるテストプログラム２、４の故障検出
率のみを考慮して故障検出率を計算する。
【００４５】また、「観測できる可能性がある」と判定
されたテストプログラムがある場合には、「観測可能で
ある」と判定されたテストプログラムの故障検出率のみ
を考慮して、最終的な故障検出率を計算してもよいが、
さらに命令の解析を行い、観測が可能であるか、不可能
であるかをさらに判定して最終的な故障検出率を計算し
てもよい。
されたテストプログラムがある場合には、「観測可能で
ある」と判定されたテストプログラムの故障検出率のみ
を考慮して、最終的な故障検出率を計算してもよいが、
さらに命令の解析を行い、観測が可能であるか、不可能
であるかをさらに判定して最終的な故障検出率を計算し
てもよい。
【００４６】例えば、論理演算などの命令を経たことに
よって「観測できる可能性がある」と判定された場合で
も、例外的に単なるデータ転送や１との論理積や排他的
論理和の演算などの場合には故障をマスクすることなく
伝播するので、「観測可能である」と判定でき、最終的
な故障検出率の計算に考慮することができるからであ
る。その他の場合には「観測不可能である」ので、故障
検出率の計算には考慮しない。
よって「観測できる可能性がある」と判定された場合で
も、例外的に単なるデータ転送や１との論理積や排他的
論理和の演算などの場合には故障をマスクすることなく
伝播するので、「観測可能である」と判定でき、最終的
な故障検出率の計算に考慮することができるからであ
る。その他の場合には「観測不可能である」ので、故障
検出率の計算には考慮しない。
【００４７】従って、図７の観測性でＩＭＡＣの故障検
出率を計算する場合には、テストプログラム３、４の故
障検出率のみを考慮して最終的な故障検出率を計算して
もよいが、さらに命令の解析を行ってテストプログラム
２についての観測性を判定し「観測可能である」と判定
されたときにはテストプログラム２、３、４の故障検出
率を考慮して最終的な故障検出率を計算し、「観測不可
能である」と判定されたときにはテストプログラム３、
４の故障検出率のみを考慮して最終的な故障検出率を計
算してもよい。
出率を計算する場合には、テストプログラム３、４の故
障検出率のみを考慮して最終的な故障検出率を計算して
もよいが、さらに命令の解析を行ってテストプログラム
２についての観測性を判定し「観測可能である」と判定
されたときにはテストプログラム２、３、４の故障検出
率を考慮して最終的な故障検出率を計算し、「観測不可
能である」と判定されたときにはテストプログラム３、
４の故障検出率のみを考慮して最終的な故障検出率を計
算してもよい。
【００４８】このように、「観測できる可能性がある」
と判定された場合に、観測可能なテストプログラムの故
障検出率のみを考慮して最終的な故障検出率を計算した
場合には、高速に故障検出率を計算することができ、と
くに命令の解析をさらに行った場合でも故障検出率の改
善が望めないような場合には有効である。
と判定された場合に、観測可能なテストプログラムの故
障検出率のみを考慮して最終的な故障検出率を計算した
場合には、高速に故障検出率を計算することができ、と
くに命令の解析をさらに行った場合でも故障検出率の改
善が望めないような場合には有効である。
【００４９】また、「観測できる可能性がある」と判定
されたテストプログラムについてさらに命令の解析を行
った場合には、観測可能であるか否かをさらに判定して
最終的な故障検出率の計算を行うので、より正確な故障
検出率の計算を行うことができる。
されたテストプログラムについてさらに命令の解析を行
った場合には、観測可能であるか否かをさらに判定して
最終的な故障検出率の計算を行うので、より正確な故障
検出率の計算を行うことができる。
【００５０】なお、上述した故障シミュレーション方法
を実現するためのプログラムは記録媒体に保存すること
ができ、この記録媒体をコンピュータシステムによって
読み込ませることにより、前記プログラムを実行してコ
ンピュータを制御しながら上述した故障シミュレーショ
ン方法を実現することができる。ここで、前記記録媒体
とは、メモリ装置、磁気ディスク装置、光ディスク装置
等、プログラムを記録することができるような装置が含
まれる。
を実現するためのプログラムは記録媒体に保存すること
ができ、この記録媒体をコンピュータシステムによって
読み込ませることにより、前記プログラムを実行してコ
ンピュータを制御しながら上述した故障シミュレーショ
ン方法を実現することができる。ここで、前記記録媒体
とは、メモリ装置、磁気ディスク装置、光ディスク装置
等、プログラムを記録することができるような装置が含
まれる。
【００５１】
【発明の効果】以上説明したように、本発明の故障シミ
ュレーション装置、故障シミュレーション方法及びその
シミュレーションプログラムを記録したコンピュータ読
み取り可能な記録媒体によれば、従来数千時間とかけて
いた故障シミュレーションを高速に実行することができ
る。
ュレーション装置、故障シミュレーション方法及びその
シミュレーションプログラムを記録したコンピュータ読
み取り可能な記録媒体によれば、従来数千時間とかけて
いた故障シミュレーションを高速に実行することができ
る。
【００５２】即ち、回路を分割することにより故障シミ
ュレーションを行う規模を数Ｍ（メガ）のオーダーから
数Ｋ（キロ）のオーダーにすることができ、故障シミュ
レーションの速度に置き換えてみると１０００〜１００
万倍の高速化が可能になる。このとき、分割したことに
より故障シミュレーションを数多く流す必要はあるもの
の、対象となる回路に最も有効なテストプログラムを選
択できるため、例えば１０００本のテストプログラムを
１０個のブロックに対して行うことを考えた場合、単純
に１０００×１０＝１００００回の故障シミュレーショ
ンを行うのではなく、１０００本のテストプログラムの
うち５００本は特定の３つのブロックに対して故障シミ
ュレーションを行い、２００本は別の５つのブロック、
３００本はさらに別の２つのブロックに対して故障シミ
ュレーションを行うようにすることができるので、結果
的に５００×３＋２００×５＋３００×２＝３１００の
ように故障シミュレーションの回数の増加を抑えること
ができる。
ュレーションを行う規模を数Ｍ（メガ）のオーダーから
数Ｋ（キロ）のオーダーにすることができ、故障シミュ
レーションの速度に置き換えてみると１０００〜１００
万倍の高速化が可能になる。このとき、分割したことに
より故障シミュレーションを数多く流す必要はあるもの
の、対象となる回路に最も有効なテストプログラムを選
択できるため、例えば１０００本のテストプログラムを
１０個のブロックに対して行うことを考えた場合、単純
に１０００×１０＝１００００回の故障シミュレーショ
ンを行うのではなく、１０００本のテストプログラムの
うち５００本は特定の３つのブロックに対して故障シミ
ュレーションを行い、２００本は別の５つのブロック、
３００本はさらに別の２つのブロックに対して故障シミ
ュレーションを行うようにすることができるので、結果
的に５００×３＋２００×５＋３００×２＝３１００の
ように故障シミュレーションの回数の増加を抑えること
ができる。
【００５３】また、回路規模が大きすぎて故障シミュレ
ーションの実行が不可能だった回路に対しても、従来は
無限大に時間が必要であると考えられていたものが、有
限の時間で故障シミュレーションを行うことができるよ
うになるので有効であり、また分割することでシミュレ
ーションを並列に実行することが可能になるため、全体
では更に高速化を図ることができる。
ーションの実行が不可能だった回路に対しても、従来は
無限大に時間が必要であると考えられていたものが、有
限の時間で故障シミュレーションを行うことができるよ
うになるので有効であり、また分割することでシミュレ
ーションを並列に実行することが可能になるため、全体
では更に高速化を図ることができる。
【図１】本発明による故障シミュレーション装置の一実
施形態の構成を示すブロック図である。
施形態の構成を示すブロック図である。
【図２】本発明による故障シミュレーション方法の一実
施形態を示すフローチャートである。
施形態を示すフローチャートである。
【図３】図１に示す回路分割手段における回路の分割を
説明するための図である。
説明するための図である。
【図４】図１に示す故障シミュレーション手段における
故障シミュレーションを説明するためのブロック図であ
る。
故障シミュレーションを説明するためのブロック図であ
る。
【図５】図１に示す故障シミュレーション手段における
故障シミュレーションの結果である故障検出率の一例を
示す図である。
故障シミュレーションの結果である故障検出率の一例を
示す図である。
【図６】図１に示す命令解析手段における処理を説明す
るための図である。
るための図である。
【図７】図１に示す命令解析手段における処理の結果で
ある観測性の一例を示す図である。
ある観測性の一例を示す図である。
４１ データベース ４２ ネットアウト １００ 入力手段 ２００ 処理手段 ２１０ 回路分割手段 ２２０ 故障シミュレーション手段 ２３０ 命令解析手段 ３００ 出力手段
Claims (5)
- 【請求項１】 故障シミュレーションの対象となる回路
とテストプログラムを入力する入力手段と、 この入力手段により入力された前記故障シミュレーショ
ンの対象となる回路を演算器と記憶手段とを含むブロッ
クに分割する回路分割手段と、 この回路分割手段により分割された前記ブロック毎に前
記入力手段により入力された前記テストプログラムによ
って故障シミュレーションを行い、前記テストプログラ
ム毎の第１の故障検出率を計算する故障シミュレーショ
ン手段と、 この故障シミュレーション手段によって計算された前記
第１の故障検出率の中から観測性のあるものを利用する
ために、前記テストプログラムの各命令を解析して観測
性を判定し、第２の故障検出率を計算する命令解析手段
と、 この命令解析手段により計算された前記第２の故障検出
率を出力する出力手段とから構成されることを特徴とす
る故障シミュレーション装置。 - 【請求項２】 前記命令解析手段は、 前記ブロックを試験し故障を検出する第１の命令群と試
験した結果を回路の外部へ伝搬させる第２の命令群とを
選び出し、 前記第１の命令群の出力が前記記憶手段の内容を変更す
る命令を経ることなく前記第２の命令群に入力されてい
るときには観測可能であると判定し、 前記第１の命令群の出力が前記記憶手段の内容を変更す
る命令を経て前記第２の命令群に入力されているときに
は観測できる可能性があると判定し、 前記観測可能であるときと、前記観測できる可能性があ
るとき以外は観測不可能であると判定し、 前記観測可能であると判定されたテストプログラムにお
ける第１の故障検出率を利用して、第２の故障検出率を
計算することを特徴とする請求項１に記載の故障シミュ
レーション装置。 - 【請求項３】 前記命令解析手段が、観測できる可能性
があると判定したときは、さらに命令の解析を行い観測
可能であるか不可能であるかをさらに判定することを特
徴とする請求項２に記載の故障シミュレーション装置。 - 【請求項４】 故障シミュレーションの対象となる回路
を演算器と記憶手段とを含むブロックに分割する回路分
割ステップと、 この回路分割ステップにより分割された前記ブロック毎
にテストプログラムによって故障シミュレーションを行
い、前記テストプログラム毎の第１の故障検出率を計算
する故障シミュレーションステップと、 この故障シミュレーションステップによって計算された
前記第１の故障検出率の中から観測性のあるものを利用
するために、前記テストプログラムの各命令を解析して
観測性を判定し、第２の故障検出率を計算する命令解析
ステップとを含むことを特徴とする故障シミュレーショ
ン方法。 - 【請求項５】 故障シミュレーションの対象となる回路
を演算器と記憶手段とを含むブロックに分割する回路分
割処理と、 この回路分割処理により分割された前記ブロック毎にテ
ストプログラムによって故障シミュレーションを行い、
前記テストプログラム毎の第１の故障検出率を計算する
故障シミュレーション処理と、 この故障シミュレーション処理によって計算された前記
第１の故障検出率の中から観測性のあるものを利用する
ために、前記テストプログラムの各命令を解析して観測
性を判定し、第２の故障検出率を計算する命令解析処理
とを含み、これら処理をコンピュータに実行させること
を特徴とする故障シミュレーションプログラムを記録し
たコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28026498A JP3688479B2 (ja) | 1998-10-01 | 1998-10-01 | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28026498A JP3688479B2 (ja) | 1998-10-01 | 1998-10-01 | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000113011A true JP2000113011A (ja) | 2000-04-21 |
| JP3688479B2 JP3688479B2 (ja) | 2005-08-31 |
Family
ID=17622582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28026498A Expired - Fee Related JP3688479B2 (ja) | 1998-10-01 | 1998-10-01 | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688479B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188230A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
| JP2007305137A (ja) * | 2006-05-12 | 2007-11-22 | Samsung Electronics Co Ltd | 分配された同時的シミュレーション |
-
1998
- 1998-10-01 JP JP28026498A patent/JP3688479B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188230A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
| JP4746432B2 (ja) * | 2006-01-12 | 2011-08-10 | 株式会社東芝 | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
| JP2007305137A (ja) * | 2006-05-12 | 2007-11-22 | Samsung Electronics Co Ltd | 分配された同時的シミュレーション |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3688479B2 (ja) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park et al. | BLoG: Post-silicon bug localization in processors using bug localization graphs | |
| US20060130029A1 (en) | Programming language model generating apparatus for hardware verification, programming language model generating method for hardware verification, computer system, hardware simulation method, control program and computer-readable storage medium | |
| US10936474B2 (en) | Software test program generation | |
| US20090265531A1 (en) | Code Evaluation for In-Order Processing | |
| JP2008176453A (ja) | シミュレーション装置 | |
| Eisinger et al. | Automatic identification of timing anomalies for cycle-accurate worst-case execution time analysis | |
| US9626468B2 (en) | Assertion extraction from design and its signal traces | |
| Févotte et al. | Studying the numerical quality of an industrial computing code: A case study on code_aster | |
| JPH04233040A (ja) | コンピュータプログラム実行シミュレーションシステム | |
| US20050010387A1 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| US7110934B2 (en) | Analysis of the performance of a portion of a data processing system | |
| CN114253821B (zh) | 一种分析gpu性能的方法、装置及计算机存储介质 | |
| US7290174B1 (en) | Methods and apparatus for generating test instruction sequences | |
| CN116149917A (zh) | 评估处理器性能的方法及装置、计算设备、可读存储介质 | |
| JP3688479B2 (ja) | 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| Reichenbach et al. | RISC-V3: A RISC-V compatible CPU with a data path based on redundant number systems | |
| US8909994B2 (en) | Dynamic hardware trace supporting multiphase operations | |
| Goli et al. | Through the looking glass: Automated design understanding of SystemC-based VPs at the ESL | |
| Tsiokanos et al. | ExHero: Execution history-aware error-rate estimation in pipelined designs | |
| EP3499362A1 (en) | Vector add-with-carry instruction | |
| CN114217856A (zh) | 面向AArch64架构的CPU指令微基准测试方法及系统 | |
| Condia et al. | Evaluating the impact of transition delay faults in gpus | |
| CN112602059A (zh) | 生成矢量谓词摘要 | |
| Schammer et al. | Design understanding: Identifying instruction pipelines in hardware designs | |
| Hikosaka et al. | Visualizing reactive execution history using propagation traces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |