JP2006010351A - テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム - Google Patents
テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム Download PDFInfo
- Publication number
- JP2006010351A JP2006010351A JP2004184177A JP2004184177A JP2006010351A JP 2006010351 A JP2006010351 A JP 2006010351A JP 2004184177 A JP2004184177 A JP 2004184177A JP 2004184177 A JP2004184177 A JP 2004184177A JP 2006010351 A JP2006010351 A JP 2006010351A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- failure
- fault
- test pattern
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/31835—Analysis of test coverage or failure detectability
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 テスト対象回路のゲートネット情報及びレイアウト情報に基づいてレイアウト要素を抽出し、ゲートネットの要素で表現可能な故障モデルの故障に対応付けるテスト対象解析部21、抽出された故障モデルの未検出故障と、テストパターンによって追加検出された故障に対し、プロセス不良情報及びレイアウト要素情報に基づいてレイアウト要素にリンクされた故障モデル毎に故障の重みを算出する重み算出部23、レイアウト要素にリンクされた各故障モデルの故障の重みの大きさに応じてテストパターンを発生するテストパターン発生部22、及び算出された重みに基づき、発生されたテストパターンから重みの大きい有効なテストパターンを選択するテストパターン選択部24を備える。
【選択図】 図1
Description
本発明の第1の実施の形態に係るテストパターン作成装置1aは、図1に示すように、処理装置2a、処理装置2aに接続された入力装置3、出力装置4、補助記憶装置5、主記憶装置6、及びデータ記憶装置7aを備える。処理装置2aは、テスト対象解析部21、テストパターン発生部22、重み算出部23、テストパターン選択部24、及び要求検出率判定部25を備える。テスト対象解析部21は、テスト対象回路のゲートネット情報及びレイアウト情報に基づいてレイアウト要素情報を抽出し、ゲートネットの要素で表現可能な故障に対応づける。テストパターン発生部22は、未検出故障の重みの大きさに応じて故障モデル毎にテストパターンを発生する。重み算出部23は、プロセス不良情報と、レイアウト要素とリンクされた各故障モデルの故障の検出・未検出情報に基づいて、各故障モデル毎および総合的な重み付き故障検出率を算出し、個々の未検出故障の重みを算出する。個々の未検出故障については、更に、検出期待故障からの寄与分、要求故障検出率との差による重みも考慮して重みを算出し、テストパターン発生部22で優先的にテストパターン発生対象とすべき故障の順位付けを行なう。テストパターン選択部24は、重み検出部23において算出された重みに基づき、発生されたテストパターンから最終的に利用するテストパターンを選択する。要求検出率判定部25は、レイアウト要素情報に対して設定された要求故障検出率に対し、選択された全テストパターンの故障検出率が要求故障検出率を満すか否か判定する。ここで、「要求検出率」とは、テストパターンに対する各故障モデルの(重み付き)故障検出率の目標とする値を意味する。
Ai={a-(1-γ)b}/(bγ) (a≧(1-γ)bの時)
0 (a<(1-γ)bの時) ・・・・・(1)
で定義される。達成度重みは、要求故障検出率への到達度が低いほど高い値になる。なお、総重みbについては、1回計算した後、適当な記憶領域に格納しておくと良い。達成度重み算出部23bが算出した達成度重みは、図6に示す達成度重み格納部81に格納される。更に、ステップS107において、図5に示す検出期待故障抽出部23cは、故障の検出と同時に検出が期待される検出期待故障を抽出する。抽出された検出期待故障には、例えばステップS103で得られた各故障モデルにリンクしたレイアウト要素に応じた重みに所定の検出期待値を掛けた重みが与えられる。
W(pin)=W1・A1・B1+W2・A2・B2+W3・A3・B3 ・・・・・(2)
により算出される。また、隣接配線長に対する相対重みW4、隣接配線長に対する達成度重みA4、及び隣接配線長に対する検出期待故障の重みB4について、ブリッジ故障の未検出故障に対する重みW(bridge)は:
W(bridge)=W4・A4・B4 ・・・・・(3)
により算出される。更に、クリティカルパス上ヴィア数・配線長に対する相対重みW5、クリティカルパス上ヴィア数・配線長に対する達成度重みA5、及びクリティカルパス上ヴィア数・配線長に対する検出期待故障の重みB5について、遅延故障の未検出故障に対する重みW(delay)は:
W(delay)=W5・A5・B5 ・・・・・(4)
により算出される。以上において注意すべき点は、ヴィア数に対する検出期待故障の重みB1、配線長に対する検出期待故障の重みB2、セル面積に対する検出期待故障の重みB3、隣接配線長に対する検出期待故障の重みB4、及びクリティカルパス上ヴィア数・配線長に対する検出期待故障の重みB5は、個別の故障について算出される重みであり、各故障に対応する冗長を除く故障の総重みで除算した「規格化された」重みであり、また、ある故障モデル(例えば縮退故障)の故障であっても他の故障モデルの重みを有する可能性があるということである。したがって、ある故障についての総合的な重みは、一般に:
W(pin)+W(bridge)+W(delay)+・・・ ・・・・・(5)
と書かれることになる。なお、重みB1〜B5の具体的な算出については、例えば特開2004−125670号公報に開示されている方法がある。
本発明の第2の実施の形態に係るテストパターン作成装置1bは、図8(a)に示すように、図1に示したテストパターン作成装置1aと同様の構成である。但し、テスト対象解析部210は、図8(b)に示すように、データ記憶装置7bから仮テストパターンを取得する仮テストパターン取得部21dを備える。更に、データ記憶装置7bは、図9に示すように、基本的に重みと無関係に作成された仮テストパターンを格納する仮テストパターン格納部94と仮テストパターン検出・未検出故障リスト格納部95を更に備える。その他の構成については、図1に示したテストパターン作成装置1aの構成と同様である。
本発明の第3の実施の形態に係るテストパターン作成装置1cは、図11に示すように、最終レイアウトでの処理がなされたか否かを判定する処理状況判定部26を備える点が図1に示したテストパターン作成装置1aと異なる。更に、データ記憶装置7cは、図12に示すように、仮レイアウト情報格納部96を備える。仮レイアウト情報は、例えばフロアプランナ等の概略配線ツールを利用することにより得られる。その他の構成については、図1に示したテストパターン作成装置1aの構成と同様である。
上記のように、本発明は第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
2a、2b、2c…処理装置
7a、7b、7c…データ記憶装置
21…テスト対象解析部
22…テストパターン発生部
23…重み算出部
24…テストパターン選択部
25…要求検出率判定部
Claims (5)
- テスト対象回路のゲートネット情報及びレイアウト情報に基づいてレイアウト要素を抽出し、ゲートネットの要素で表現可能な故障モデルの故障に対応付けるテスト対象解析部と、
前記テスト対象解析部により抽出された前記故障モデルの未検出故障と、テストパターンによって追加検出された故障に対し、プロセス不良情報及びレイアウト要素情報に基づいてレイアウト要素にリンクされた前記故障モデル毎に故障の重みを算出する重み算出部と、
前記レイアウト要素にリンクされた前記故障モデル毎の故障の重みの大きさに応じてテストパターンを追加的に発生するテストパターン発生部と、
前記重み算出部において算出された重みに基づき、追加的に発生されたテストパターンから重みの大きい有効なテストパターンを選択するテストパターン選択部と、
前記レイアウト要素情報に対して設定された要求故障検出率に対し、選択された全テストパターンによる故障検出率が前記要求故障検出率を満たしているか否かを判定する要求検出率判定部
とを備えることを特徴とするテストパターン作成装置。 - 前記重み算出部は、
前記プロセス不良情報及び前記レイアウト要素情報に基づき、前記レイアウト要素情報をリンクした故障モデル間の相対重みを算出する相対重み算出部と、
前記レイアウト要素にリンクされた故障モデル毎に前記故障がどの程度未検出で残されているかを表す達成度重みを算出する達成度重み算出部と、
前記故障の検出と同時に検出される検出期待故障を抽出する検出期待故障抽出部と、
前記未検出故障のレイアウト要素に対応した重みを、前記検出期待故障の重みを含めて計算する重み計算部と、
前記相対重み、前記達成度重み、及び前記レイアウト要素に対応した重みに基づいて前記未検出故障の重みを計算し、優先度付けする優先度付け部
とを備えることを特徴とする請求項1に記載のテストパターン作成装置。 - テスト対象回路のゲートネット情報及びレイアウト情報に基づいてレイアウト要素を抽出し、ゲートネットの要素で表現可能な故障モデルの故障に対応付けるステップと、
抽出された前記故障モデルの未検出故障と、テストパターンによって追加検出された故障に対し、プロセス不良情報及びレイアウト要素情報に基づいてレイアウト要素にリンクされた前記故障モデル毎に故障の重みを算出するステップと、
前記レイアウト要素にリンクされた前記故障モデル毎の故障の重みの大きさに応じてテストパターンを追加的に発生するステップと、
前記重みを算出するステップにおいて算出された重みに基づき、追加的に発生されたテストパターンから重みの大きい有効なテストパターンを選択するステップと、
前記レイアウト要素情報に対して設定された要求故障検出率に対し、選択された全テストパターンによる故障検出率が前記要求故障検出率を満たしているか否かを判定するステップ
とを含むことを特徴とするテストパターン作成方法。 - 前記重みを算出するステップは、
前記プロセス不良情報及び前記レイアウト要素情報に基づき、前記レイアウト要素情報をリンクした故障モデル間の相対重みを算出するステップと、
前記レイアウト要素にリンクされた故障モデル毎に前記故障がどの程度未検出で残されているかを表す達成度重みを算出するステップと、
前記故障の検出と同時に検出される検出期待故障を抽出するステップと、
前記未検出故障のレイアウト要素に対応した重みを、前記検出期待故障の重みを含めて計算するステップと、
前記相対重み、前記達成度重み、及び前記レイアウト要素に対応した重みに基づいて前記未検出故障の重みを計算し、優先度付けするステップ
とを含むことを特徴とする請求項3に記載のテストパターン作成方法。 - コンピュータに、テスト対象回路のゲートネット情報及びレイアウト情報に基づいてレイアウト要素を抽出し、ゲートネットの要素で表現可能な故障モデルの故障に対応付ける手順と、
抽出された前記故障モデルの未検出故障と、テストパターンによって追加検出された故障に対し、プロセス不良情報及びレイアウト要素情報に基づいてレイアウト要素にリンクされた前記故障モデル毎に故障の重みを算出する手順と、
前記レイアウト要素にリンクされた前記故障モデル毎の故障の重みの大きさに応じてテストパターンを追加的に発生する手順と、
前記重みを算出する手順において算出された重みに基づき、追加的に発生されたテストパターンから重みの大きい有効なテストパターンを選択する手順と、
前記レイアウト要素情報に対して設定された要求故障検出率に対し、選択された全テストパターンによる故障検出率が前記要求故障検出率を満たしているか否かを判定する手順
とを実行させるためのテストパターン作成プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184177A JP4602004B2 (ja) | 2004-06-22 | 2004-06-22 | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
US11/158,261 US7406645B2 (en) | 2004-06-22 | 2005-06-20 | Test pattern generating apparatus, method for automatically generating test patterns and computer program product for executing an application for a test pattern generating apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184177A JP4602004B2 (ja) | 2004-06-22 | 2004-06-22 | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006010351A true JP2006010351A (ja) | 2006-01-12 |
JP4602004B2 JP4602004B2 (ja) | 2010-12-22 |
Family
ID=35515456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004184177A Expired - Fee Related JP4602004B2 (ja) | 2004-06-22 | 2004-06-22 | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7406645B2 (ja) |
JP (1) | JP4602004B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7392146B2 (en) | 2006-01-12 | 2008-06-24 | Kabushiki Kaisha Toshiba | Fault list and test pattern generating apparatus and method, fault list generating and fault coverage calculating apparatus and method |
US7913143B2 (en) | 2008-02-15 | 2011-03-22 | Kabushiki Kaisha Toshiba | Test quality evaluating and improving system for semiconductor integrated circuit and test quality evaluation and improvement method for semiconductor integrated circuit |
JP2013224829A (ja) * | 2012-04-19 | 2013-10-31 | Fujitsu Semiconductor Ltd | 試験支援方法、試験支援プログラム、および試験支援装置 |
KR20210079347A (ko) * | 2019-01-22 | 2021-06-29 | 주식회사 아도반테스토 | 버퍼 메모리를 사용하여 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7971119B2 (en) * | 2005-09-29 | 2011-06-28 | aiwan Semiconductor Manufacturing Company, Ltd. | System and method for defect-based scan analysis |
US7467363B2 (en) * | 2005-10-07 | 2008-12-16 | Lsi Corporation | Method for SRAM bitmap verification |
JP4723987B2 (ja) * | 2005-11-29 | 2011-07-13 | 株式会社東芝 | 故障検出率算出装置、故障検出率算出方法及び故障検出方法 |
US7483824B1 (en) * | 2006-03-03 | 2009-01-27 | Azul Systems, Inc. | Self-checking test generator for partially-modeled processors by propagating fuzzy states |
US8051352B2 (en) | 2006-04-27 | 2011-11-01 | Mentor Graphics Corporation | Timing-aware test generation and fault simulation |
US8499208B2 (en) * | 2006-10-27 | 2013-07-30 | Qualcomm Incorporated | Method and apparatus for scheduling BIST routines |
JP4805792B2 (ja) * | 2006-11-21 | 2011-11-02 | 株式会社東芝 | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 |
JP4377926B2 (ja) * | 2007-04-23 | 2009-12-02 | 株式会社東芝 | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 |
US7810047B2 (en) * | 2007-09-04 | 2010-10-05 | Apple Inc. | List item layouts system and method |
US7971176B2 (en) * | 2008-03-18 | 2011-06-28 | International Business Machines Corporation | Method for testing integrated circuits |
JP5075853B2 (ja) * | 2009-02-06 | 2012-11-21 | 株式会社東芝 | ブリッジ故障除去装置およびブリッジ故障除去方法 |
WO2012124118A1 (ja) * | 2011-03-17 | 2012-09-20 | 富士通株式会社 | メモリ試験支援方法及びメモリ試験支援装置 |
US20120265515A1 (en) * | 2011-04-12 | 2012-10-18 | Reuven Weintraub | Method and system and computer program product for accelerating simulations |
US10338137B1 (en) * | 2016-07-20 | 2019-07-02 | Cadence Design Systems, Inc. | Highly accurate defect identification and prioritization of fault locations |
US10701571B2 (en) | 2016-08-12 | 2020-06-30 | W2Bi, Inc. | Automated validation and calibration portable test systems and methods |
US10681570B2 (en) | 2016-08-12 | 2020-06-09 | W2Bi, Inc. | Automated configurable portable test systems and methods |
US10158552B2 (en) * | 2016-08-12 | 2018-12-18 | W2Bi, Inc. | Device profile-driven automation for cell-based test systems |
US11143697B2 (en) * | 2017-04-28 | 2021-10-12 | Advantest Corporation | Automated handling of different form factor devices under test in test cell |
US11113443B1 (en) * | 2020-06-12 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with thicker metal lines on lower metallization layer |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553872A (ja) * | 1991-08-28 | 1993-03-05 | Nec Corp | テスト網羅度測定装置 |
JPH1125147A (ja) * | 1997-07-07 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 集積回路の故障検証方法 |
JPH11319922A (ja) * | 1998-05-06 | 1999-11-24 | Furukawa Electric Co Ltd:The | 圧延機のパススケジュール決定方法 |
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2001127163A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路の故障検査方法及びレイアウト方法 |
JP2001273160A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 |
JP2003107138A (ja) * | 2001-10-01 | 2003-04-09 | Toshiba Corp | テストパターン選別装置及びテストパターン選別方法 |
JP2003345855A (ja) * | 2002-05-29 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | カバレージ測定方法及びその装置 |
JP2004125670A (ja) * | 2002-10-03 | 2004-04-22 | Toshiba Corp | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム |
JP2004220447A (ja) * | 2003-01-16 | 2004-08-05 | Toshiba Corp | 故障検出率算出装置及び故障検出率算出方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5257268A (en) * | 1988-04-15 | 1993-10-26 | At&T Bell Laboratories | Cost-function directed search method for generating tests for sequential logic circuits |
US5414716A (en) * | 1993-09-22 | 1995-05-09 | Mitsubishi Electronic Research Laboratories, Inc. | Weighting system for testing of circuits utilizing determination of undetected faults |
US5485471A (en) * | 1993-10-15 | 1996-01-16 | Mitsubishi Electric Research Laboratories, Inc. | System for testing of digital integrated circuits |
JPH1152030A (ja) | 1997-08-08 | 1999-02-26 | Fujitsu Ltd | 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置 |
-
2004
- 2004-06-22 JP JP2004184177A patent/JP4602004B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-20 US US11/158,261 patent/US7406645B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553872A (ja) * | 1991-08-28 | 1993-03-05 | Nec Corp | テスト網羅度測定装置 |
JPH1125147A (ja) * | 1997-07-07 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 集積回路の故障検証方法 |
JPH11319922A (ja) * | 1998-05-06 | 1999-11-24 | Furukawa Electric Co Ltd:The | 圧延機のパススケジュール決定方法 |
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2001127163A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路の故障検査方法及びレイアウト方法 |
JP2001273160A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 |
JP2003107138A (ja) * | 2001-10-01 | 2003-04-09 | Toshiba Corp | テストパターン選別装置及びテストパターン選別方法 |
JP2003345855A (ja) * | 2002-05-29 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | カバレージ測定方法及びその装置 |
JP2004125670A (ja) * | 2002-10-03 | 2004-04-22 | Toshiba Corp | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム |
JP2004220447A (ja) * | 2003-01-16 | 2004-08-05 | Toshiba Corp | 故障検出率算出装置及び故障検出率算出方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7392146B2 (en) | 2006-01-12 | 2008-06-24 | Kabushiki Kaisha Toshiba | Fault list and test pattern generating apparatus and method, fault list generating and fault coverage calculating apparatus and method |
US7913143B2 (en) | 2008-02-15 | 2011-03-22 | Kabushiki Kaisha Toshiba | Test quality evaluating and improving system for semiconductor integrated circuit and test quality evaluation and improvement method for semiconductor integrated circuit |
JP2013224829A (ja) * | 2012-04-19 | 2013-10-31 | Fujitsu Semiconductor Ltd | 試験支援方法、試験支援プログラム、および試験支援装置 |
KR20210079347A (ko) * | 2019-01-22 | 2021-06-29 | 주식회사 아도반테스토 | 버퍼 메모리를 사용하여 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
KR102591340B1 (ko) | 2019-01-22 | 2023-10-20 | 주식회사 아도반테스토 | 버퍼 메모리를 사용하여 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
Also Published As
Publication number | Publication date |
---|---|
US7406645B2 (en) | 2008-07-29 |
JP4602004B2 (ja) | 2010-12-22 |
US20060005094A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4602004B2 (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
US7320115B2 (en) | Method for identifying a physical failure location on an integrated circuit | |
JP3833982B2 (ja) | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム | |
US8490045B2 (en) | Method and device for selectively adding timing margin in an integrated circuit | |
JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
US7853848B2 (en) | System and method for signature-based systematic condition detection and analysis | |
CN103455654A (zh) | 基于机器学习的数据路径提取 | |
KR102389065B1 (ko) | 시스템적 물리적 고장 분석(pfa) 결함 위치 결정을 위한 시스템 및 방법 | |
US20070113127A1 (en) | Circuit design system and circuit design program | |
KR100740178B1 (ko) | 반도체 집적회로의 고장검사방법 및 레이아웃방법 | |
US8347260B2 (en) | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage | |
JP2003141206A (ja) | Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
JP5625297B2 (ja) | ディレイテスト装置、ディレイテスト方法及びディレイテストプログラム | |
JP2008293088A (ja) | 半導体集積回路及びその設計方法 | |
JP2008268062A (ja) | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 | |
CN115408967A (zh) | 通过结构分析标识安全相关端口与其安全机制的关联 | |
JP2005308471A (ja) | パスディレイテスト方法 | |
US7036063B2 (en) | Generalized fault model for defects and circuit marginalities | |
CN114930339A (zh) | 利用cad数据与发射显微镜图像相结合的发射位点之间的相关性 | |
JP2002269169A (ja) | 回路自動検証装置 | |
JP3689537B2 (ja) | Iddqテスト用サイクルの選択抽出装置 | |
WO2008081227A1 (en) | Method and apparatus for designing an integrated circuit | |
JP2008527322A (ja) | 回路配置並びにその検査および/または診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |