JP2001273160A - テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 - Google Patents
テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体Info
- Publication number
- JP2001273160A JP2001273160A JP2000087690A JP2000087690A JP2001273160A JP 2001273160 A JP2001273160 A JP 2001273160A JP 2000087690 A JP2000087690 A JP 2000087690A JP 2000087690 A JP2000087690 A JP 2000087690A JP 2001273160 A JP2001273160 A JP 2001273160A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- fault
- test
- undetected
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 故障検出率を殆ど下げることなく、テストパ
ターンのサイズを大幅に削減する。 【解決手段】 予め選別と非選別に区別されたテストパ
ターンの集合の内、選別されたテストパターンを用いて
累積的な故障シミュレーションを実行し、選別されなか
った任意のテストパターンを用いて故障シミュレーショ
ンを実行し、故障検出率および検出・未検出故障リスト
を抽出する故障検出情報抽出部１３と、未検出故障リス
ト内の故障の一部を無作為抽出する無作為抽出処理部１
４と、検出・未検出故障リストを参照して、選別されな
かったテストパターンの中で故障検出率の向上への寄与
が大きいテストパターンを選別する選別部１５，１６，
１７とを具備する。
ターンのサイズを大幅に削減する。 【解決手段】 予め選別と非選別に区別されたテストパ
ターンの集合の内、選別されたテストパターンを用いて
累積的な故障シミュレーションを実行し、選別されなか
った任意のテストパターンを用いて故障シミュレーショ
ンを実行し、故障検出率および検出・未検出故障リスト
を抽出する故障検出情報抽出部１３と、未検出故障リス
ト内の故障の一部を無作為抽出する無作為抽出処理部１
４と、検出・未検出故障リストを参照して、選別されな
かったテストパターンの中で故障検出率の向上への寄与
が大きいテストパターンを選別する選別部１５，１６，
１７とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩやＬＳＩ内
部の機能ブロックに対する複数の検証パターンの中から
故障シミュレーションを用いて得られる故障検出情報に
基づいてテストパターンを選択するテストパターン選別
装置、テストパターン選別方法およびテストパターン選
別プログラムを格納したコンピュータ読取り可能な記録
媒体に関し、特に、全検証パターンで期待できる値とほ
ぼ同じ故障検出率を全検証パターンより大幅に少ない検
証パターンで達成することを可能にする技術に係る。
部の機能ブロックに対する複数の検証パターンの中から
故障シミュレーションを用いて得られる故障検出情報に
基づいてテストパターンを選択するテストパターン選別
装置、テストパターン選別方法およびテストパターン選
別プログラムを格納したコンピュータ読取り可能な記録
媒体に関し、特に、全検証パターンで期待できる値とほ
ぼ同じ故障検出率を全検証パターンより大幅に少ない検
証パターンで達成することを可能にする技術に係る。
【０００２】
【従来の技術】通常、製造されたＬＳＩの各チップに対
しては、開発時の機能検証に使用した複数の検証パター
ンを適宜流用、編集したテストパターンを用いてＬＳＩ
が不良品ではないことを出荷前に確認する（良品だけを
選別する）出荷テスト（品質テスト）が行われる。この
ような出荷テストにおいては、使用したテストパターン
によってＬＳＩチップ内の故障をできるだけ確実に検出
できることが要求される。このため、故障シミュレーシ
ョンを主な手段とする故障検出情報抽出処理により求め
られ、その値が経験的にも製品品質との強い相関が認め
られている故障検出率が、テストパターンが故障を確実
に検出できるかどうかの判断基準として用いられてい
る。なお、ここでいう「故障検出率」とは、例えば、組
合せ論理ゲート（簡単な素子も含む）、それをベースと
するフリップフロップ等の基本セルおよび基本セル間の
接続（配線）によって記述される、ゲートレベルのＬＳ
Ｉ内部の任意の１個の接続ノードの値が０又は１に固定
されたと仮定する単一縮退故障（全部で２×接続ノード
数）を故障モデルとして、その検証パターンでどの程度
故障を検出することができるかを示す値である。
しては、開発時の機能検証に使用した複数の検証パター
ンを適宜流用、編集したテストパターンを用いてＬＳＩ
が不良品ではないことを出荷前に確認する（良品だけを
選別する）出荷テスト（品質テスト）が行われる。この
ような出荷テストにおいては、使用したテストパターン
によってＬＳＩチップ内の故障をできるだけ確実に検出
できることが要求される。このため、故障シミュレーシ
ョンを主な手段とする故障検出情報抽出処理により求め
られ、その値が経験的にも製品品質との強い相関が認め
られている故障検出率が、テストパターンが故障を確実
に検出できるかどうかの判断基準として用いられてい
る。なお、ここでいう「故障検出率」とは、例えば、組
合せ論理ゲート（簡単な素子も含む）、それをベースと
するフリップフロップ等の基本セルおよび基本セル間の
接続（配線）によって記述される、ゲートレベルのＬＳ
Ｉ内部の任意の１個の接続ノードの値が０又は１に固定
されたと仮定する単一縮退故障（全部で２×接続ノード
数）を故障モデルとして、その検証パターンでどの程度
故障を検出することができるかを示す値である。
【０００３】ところで、この故障検出率は、直接的に
は、検証パターンを用いた故障シミュレーションによっ
て求めることができるのであるが、一般に検証パターン
を用いた故障シミュレーションには非常に多くのＣＰＵ
リソースが必要とされる上に、近年のＬＳＩの大規模
化、複雑化に伴って検証パターンのサイズ（ステップ
数）が急激に増大し、さらに、ＬＳＩテスタに格納でき
るテストパターンのサイズを制限することが現実的なコ
ストで出荷テストを実施するために必要不可欠となって
きているために、検証パターンをそのままテストパター
ンに流用することは困難となり、いまや、テストパター
ンとして利用する検証パターンを大幅に削減することが
必須の条件となってきている。
は、検証パターンを用いた故障シミュレーションによっ
て求めることができるのであるが、一般に検証パターン
を用いた故障シミュレーションには非常に多くのＣＰＵ
リソースが必要とされる上に、近年のＬＳＩの大規模
化、複雑化に伴って検証パターンのサイズ（ステップ
数）が急激に増大し、さらに、ＬＳＩテスタに格納でき
るテストパターンのサイズを制限することが現実的なコ
ストで出荷テストを実施するために必要不可欠となって
きているために、検証パターンをそのままテストパター
ンに流用することは困難となり、いまや、テストパター
ンとして利用する検証パターンを大幅に削減することが
必須の条件となってきている。
【０００４】このような背景から、従来、ＬＳＩの開発
者又は機能検証者が、全検証パターンの中から検証パタ
ーンの内容を考慮しつつ、故障検出率が高くなりそうな
検証パターンを選び出したり、全検証パターンを用いて
低い率で無作為抽出した故障に対するパターン毎の故障
検出率を調べ、これが高くなる検証パターンを選択す
る、といった手法が用いられていたが、効率が悪く、確
実性も乏しいという問題があった。これらに対し、最
近、より効率的且つ確実な方法として、ＬＳＩのＲＴＬ
（Register Transfer Level）記述に対して、一般に多
数本の個別検証パターンで構成される検証パターンがど
の程度の機能検証カバレジ（コードカバレジ）を達成し
ているのかを解析する機能検証カバレジ評価装置や、さ
らには、各検証パターン毎に得られる結果を利用して、
全ての検証パターンと同じ機能検証カバレジを達成する
最小本数の検証パターンセットを選別する機能検証パタ
ーン選別装置が市販されるようになってきているが、そ
の選別結果を出荷テストパターンの選別に活用すること
も行われるようになってきた。
者又は機能検証者が、全検証パターンの中から検証パタ
ーンの内容を考慮しつつ、故障検出率が高くなりそうな
検証パターンを選び出したり、全検証パターンを用いて
低い率で無作為抽出した故障に対するパターン毎の故障
検出率を調べ、これが高くなる検証パターンを選択す
る、といった手法が用いられていたが、効率が悪く、確
実性も乏しいという問題があった。これらに対し、最
近、より効率的且つ確実な方法として、ＬＳＩのＲＴＬ
（Register Transfer Level）記述に対して、一般に多
数本の個別検証パターンで構成される検証パターンがど
の程度の機能検証カバレジ（コードカバレジ）を達成し
ているのかを解析する機能検証カバレジ評価装置や、さ
らには、各検証パターン毎に得られる結果を利用して、
全ての検証パターンと同じ機能検証カバレジを達成する
最小本数の検証パターンセットを選別する機能検証パタ
ーン選別装置が市販されるようになってきているが、そ
の選別結果を出荷テストパターンの選別に活用すること
も行われるようになってきた。
【０００５】ここで、図４を参照して、このような機能
検証カバレジ評価装置および機能検証パターン選別装置
を用いたテストパターン選別処理について簡単に説明す
る。
検証カバレジ評価装置および機能検証パターン選別装置
を用いたテストパターン選別処理について簡単に説明す
る。
【０００６】従来までのテストパターン選別処理におい
ては、始めに、対象とするＬＳＩ又はＬＳＩ内の機能ブ
ロックのＲＴＬネット５０と検証パターン（通常多数の
検証パターンの集合）５１をテストパターン選別装置４
０に入力すると、ＲＴＬコードカバレジ評価ツール４１
が検証パターン毎の機能検証カバレジを抽出、出力す
る。その後、検証パターン選別ツール４２が、選別の対
象としたい機能検証項目についてのカバレジが高い検証
パターンから順に選別を行い、テストパターンの集合の
中から、全てのテストパターンと同等の機能検証カバレ
ジを達成する最小本数のテストパターンを選別する。そ
して、最後に、選別された検証パターン５２と、対象と
するＬＳＩのＲＴＬネット５０に対応するゲートレベル
のネット５３、ネット５３で用いている基本セルのライ
ブラリ５４およびネット５３に対して仮定される故障検
証情報抽出前の未検出故障リスト５５（通常は故障シミ
ュレータが自動的に作成）を故障シミュレータ４３に入
力して故障検出情報抽出（故障シミュレーション）を実
施すると、その検証パターン（の集合）でどの程度故障
を検出することができるかを示す故障検出率および（未
検出）故障リスト５６が出力される。この場合、個々の
検証パターンを用いた故障シミュレーションは、その前
までの検証パターンを用いた故障シミュレーションの結
果の（未検出）故障リストに対して実行されるため、以
下では特に区別して、「累積的な」故障シミュレーショ
ン（故障検出情報抽出処理）と呼ぶ。
ては、始めに、対象とするＬＳＩ又はＬＳＩ内の機能ブ
ロックのＲＴＬネット５０と検証パターン（通常多数の
検証パターンの集合）５１をテストパターン選別装置４
０に入力すると、ＲＴＬコードカバレジ評価ツール４１
が検証パターン毎の機能検証カバレジを抽出、出力す
る。その後、検証パターン選別ツール４２が、選別の対
象としたい機能検証項目についてのカバレジが高い検証
パターンから順に選別を行い、テストパターンの集合の
中から、全てのテストパターンと同等の機能検証カバレ
ジを達成する最小本数のテストパターンを選別する。そ
して、最後に、選別された検証パターン５２と、対象と
するＬＳＩのＲＴＬネット５０に対応するゲートレベル
のネット５３、ネット５３で用いている基本セルのライ
ブラリ５４およびネット５３に対して仮定される故障検
証情報抽出前の未検出故障リスト５５（通常は故障シミ
ュレータが自動的に作成）を故障シミュレータ４３に入
力して故障検出情報抽出（故障シミュレーション）を実
施すると、その検証パターン（の集合）でどの程度故障
を検出することができるかを示す故障検出率および（未
検出）故障リスト５６が出力される。この場合、個々の
検証パターンを用いた故障シミュレーションは、その前
までの検証パターンを用いた故障シミュレーションの結
果の（未検出）故障リストに対して実行されるため、以
下では特に区別して、「累積的な」故障シミュレーショ
ン（故障検出情報抽出処理）と呼ぶ。
【０００７】このようなテストパターン選別処理によれ
ば、全検証パターンと比較して大幅に小さい検証パター
ンの集合にも係らず、全検証パターンを用いた場合に期
待される故障検出率に比較的近い故障検出率を得ること
ができるので、ゲートレベル以下のＬＳＩに対する故障
検出情報の抽出に要するＣＰＵ時間や出荷テスト時にお
けるテストパターン長を大幅に削減することが可能とな
る。
ば、全検証パターンと比較して大幅に小さい検証パター
ンの集合にも係らず、全検証パターンを用いた場合に期
待される故障検出率に比較的近い故障検出率を得ること
ができるので、ゲートレベル以下のＬＳＩに対する故障
検出情報の抽出に要するＣＰＵ時間や出荷テスト時にお
けるテストパターン長を大幅に削減することが可能とな
る。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来までのテストパターン選別処理には以下に示す
ような解決すべき技術的課題がある。
うな従来までのテストパターン選別処理には以下に示す
ような解決すべき技術的課題がある。
【０００９】すなわち、従来までのテストパターン選別
処理により抽出される機能検証カバレジは、厳密な意味
では、対象とするＬＳＩのＲＴＬ記述レベルの機能検証
項目を活性化したということであり、ゲートレベルの記
述の記述において如何に確実に出荷テストができるかと
いう尺度であるテスト容易性（testability）の内、テ
スト制御性(controllability）のカバレジに対しては良
い指標となるのであるが、テスト観測性（observabilit
y）については確実に反映しているという訳ではなく、
検証パターンを大幅に削減することができても、全検証
パターンと同程度の故障検出率を確保したい場合には、
第１次の解としては有効なものの、全検証パターンで本
来得られるであろう故障検出率よりも幾分（数％程度）
低くなってしまう。
処理により抽出される機能検証カバレジは、厳密な意味
では、対象とするＬＳＩのＲＴＬ記述レベルの機能検証
項目を活性化したということであり、ゲートレベルの記
述の記述において如何に確実に出荷テストができるかと
いう尺度であるテスト容易性（testability）の内、テ
スト制御性(controllability）のカバレジに対しては良
い指標となるのであるが、テスト観測性（observabilit
y）については確実に反映しているという訳ではなく、
検証パターンを大幅に削減することができても、全検証
パターンと同程度の故障検出率を確保したい場合には、
第１次の解としては有効なものの、全検証パターンで本
来得られるであろう故障検出率よりも幾分（数％程度）
低くなってしまう。
【００１０】一般に、未検出故障率の調査と検証パター
ンの作成は、技術者リソースを多く必要とする困難な作
業であるため、多少の故障検出率の低下も極めて大きな
問題であり、このため、全検証パターンとほぼ同等の故
障検出率を少ないテストパターンで確実に達成できる、
有効性の高いテストパターン選別技術が待望されてい
る。
ンの作成は、技術者リソースを多く必要とする困難な作
業であるため、多少の故障検出率の低下も極めて大きな
問題であり、このため、全検証パターンとほぼ同等の故
障検出率を少ないテストパターンで確実に達成できる、
有効性の高いテストパターン選別技術が待望されてい
る。
【００１１】本発明は、上記の技術的課題を鑑みてなさ
れたものであり、その目的は、従来に比べ大幅に有効性
の高いテストパターン選別装置、テストパターン選別方
法およびテストパターン選別プログラムを格納したコン
ピュータ読取り可能な記録媒体を提供することにある。
れたものであり、その目的は、従来に比べ大幅に有効性
の高いテストパターン選別装置、テストパターン選別方
法およびテストパターン選別プログラムを格納したコン
ピュータ読取り可能な記録媒体を提供することにある。
【００１２】
【課題を解決するための手段】上記の技術的課題に関し
て、発明者は、以下の特徴を有する技術的思想を発案す
るに至った。
て、発明者は、以下の特徴を有する技術的思想を発案す
るに至った。
【００１３】本発明の第１の特徴は、予め選別と非選別
に区別されたテストパターンの集合の内、選別されたテ
ストパターンを用いて累積的な故障シミュレーションを
実行し、選別されなかった任意のテストパターンを用い
て故障シミュレーションを実行し、故障検出率および検
出・未検出故障リストを抽出する故障検出情報抽出部
と、未検出故障リスト内の故障の一部を無作為抽出する
無作為抽出処理部と、検出・未検出故障リストを参照し
て、前記選別されなかったテストパターンの中で故障検
出率の向上への寄与が大きいテストパターンを選別する
選別部とを具備するテストパターン選別装置であること
にある。
に区別されたテストパターンの集合の内、選別されたテ
ストパターンを用いて累積的な故障シミュレーションを
実行し、選別されなかった任意のテストパターンを用い
て故障シミュレーションを実行し、故障検出率および検
出・未検出故障リストを抽出する故障検出情報抽出部
と、未検出故障リスト内の故障の一部を無作為抽出する
無作為抽出処理部と、検出・未検出故障リストを参照し
て、前記選別されなかったテストパターンの中で故障検
出率の向上への寄与が大きいテストパターンを選別する
選別部とを具備するテストパターン選別装置であること
にある。
【００１４】これにより、全検証パターンより大幅に少
ない検証パターン（テストパターン）で、全検証パター
ンで得られる値とほぼ同等の故障検出率を達成できる。
ない検証パターン（テストパターン）で、全検証パター
ンで得られる値とほぼ同等の故障検出率を達成できる。
【００１５】本発明の第２の特徴は、テストパターンを
選別する第一のテストパターン選別ステップと、選別さ
れたテストパターンを用いて累積的な故障シミュレーシ
ョンを実行し、第一の未検出故障リストを抽出する第一
の故障検出情報抽出ステップと、第一の未検出故障リス
ト内の未検出故障の一部を無作為抽出し、第二の未検出
故障リストを生成する無作為抽出処理ステップと、第二
の未検出故障リストと第一のテストパターン選別ステッ
プにおいて選別されなかった任意のテストパターンを用
いて故障シミュレーションを実行し、選別されなかった
テストパターン毎の検出・未検出故障リストを生成する
第二の故障検出情報抽出ステップと、第二の未検出故障
リストと選別されなかったテストパターン毎の検出・未
検出故障リストを参照して、選別されなかったテストパ
ターンの中で故障検出率の向上への寄与が大きいテスト
パターンを選別する第二のテストパターン選別ステップ
とを有するテストパターン選別方法であることにある。
選別する第一のテストパターン選別ステップと、選別さ
れたテストパターンを用いて累積的な故障シミュレーシ
ョンを実行し、第一の未検出故障リストを抽出する第一
の故障検出情報抽出ステップと、第一の未検出故障リス
ト内の未検出故障の一部を無作為抽出し、第二の未検出
故障リストを生成する無作為抽出処理ステップと、第二
の未検出故障リストと第一のテストパターン選別ステッ
プにおいて選別されなかった任意のテストパターンを用
いて故障シミュレーションを実行し、選別されなかった
テストパターン毎の検出・未検出故障リストを生成する
第二の故障検出情報抽出ステップと、第二の未検出故障
リストと選別されなかったテストパターン毎の検出・未
検出故障リストを参照して、選別されなかったテストパ
ターンの中で故障検出率の向上への寄与が大きいテスト
パターンを選別する第二のテストパターン選別ステップ
とを有するテストパターン選別方法であることにある。
【００１６】これにより、全検証パターンより大幅に少
ない検証パターン（テストパターン）で、全検証パター
ンで得られる値とほぼ同等の故障検出率を達成できる。
ない検証パターン（テストパターン）で、全検証パター
ンで得られる値とほぼ同等の故障検出率を達成できる。
【００１７】本発明の第３の特徴は、テストパターンを
選別する第一のテストパターン選別処理と、選別された
テストパターンを用いて累積的な故障シミュレーション
を実行し、第一の未検出故障リストを抽出する第一の故
障検出情報抽出処理と、前記第一の未検出故障リスト内
の未検出故障の一部を無作為抽出し、第二の未検出故障
リストを生成する無作為抽出処理と、第二の未検出故障
リストと第一のテストパターン選別ステップにおいて選
別されなかった任意のテストパターンを用いて故障シミ
ュレーションを実行し、選別されなかったテストパター
ン毎の検出・未検出故障リストを生成する第二の故障検
出情報抽出処理と、前記第二の未検出故障リストと選別
されなかったテストパターン毎の検出・未検出故障リス
トを参照して、選別されなかったテストパターンの中で
故障検出率の向上への寄与が大きいテストパターンを選
別する第二のテストパターン選別処理とを含み、これら
の処理をコンピュータに実行させるテストパターン選別
プログラムを格納したコンピュータ読取り可能な記録媒
体であることにある。
選別する第一のテストパターン選別処理と、選別された
テストパターンを用いて累積的な故障シミュレーション
を実行し、第一の未検出故障リストを抽出する第一の故
障検出情報抽出処理と、前記第一の未検出故障リスト内
の未検出故障の一部を無作為抽出し、第二の未検出故障
リストを生成する無作為抽出処理と、第二の未検出故障
リストと第一のテストパターン選別ステップにおいて選
別されなかった任意のテストパターンを用いて故障シミ
ュレーションを実行し、選別されなかったテストパター
ン毎の検出・未検出故障リストを生成する第二の故障検
出情報抽出処理と、前記第二の未検出故障リストと選別
されなかったテストパターン毎の検出・未検出故障リス
トを参照して、選別されなかったテストパターンの中で
故障検出率の向上への寄与が大きいテストパターンを選
別する第二のテストパターン選別処理とを含み、これら
の処理をコンピュータに実行させるテストパターン選別
プログラムを格納したコンピュータ読取り可能な記録媒
体であることにある。
【００１８】ただし、機能検証カバレジ評価処理、第一
の検証パターン選別処理、無作為抽出処理又は故障検出
情報抽出処理については、それぞれの目的に沿った処理
の主要部分は別のプログラムとして別のコンピュータ読
取り可能な記録媒体に格納されており、テストパターン
選別プログラムはそれらの処理の実行制御（必要なデー
タの入出力、各プログラムの起動等）を受け持つという
場合もある。
の検証パターン選別処理、無作為抽出処理又は故障検出
情報抽出処理については、それぞれの目的に沿った処理
の主要部分は別のプログラムとして別のコンピュータ読
取り可能な記録媒体に格納されており、テストパターン
選別プログラムはそれらの処理の実行制御（必要なデー
タの入出力、各プログラムの起動等）を受け持つという
場合もある。
【００１９】これにより、全検証パターンより大幅に少
ないテストパターンで、全テストパターンで得られる値
とほぼ同等の故障検出率を達成できる。
ないテストパターンで、全テストパターンで得られる値
とほぼ同等の故障検出率を達成できる。
【００２０】ここで、記録媒体とは、例えば、半導体メ
モリ、磁気ディスク、光ディスク、光磁気ディスク、磁
気テープなどのプログラムを記録することができるよう
なコンピュータ読み取り可能な媒体などが含まれる。
モリ、磁気ディスク、光ディスク、光磁気ディスク、磁
気テープなどのプログラムを記録することができるよう
なコンピュータ読み取り可能な媒体などが含まれる。
【００２１】なお、機能検証カバレジ評価処理と第一の
テストパターン選別処理については、従来のように、人
手で故障検出率向上に寄与の高そうなテストパターンを
適当な手段により予め選別しておくという方法で代替す
ることもできる。この場合、効率はあまり良くないが、
第一の故障検出情報抽出の結果を見て、故障検出率がテ
ストパターン選別装置の処理能力から見て低すぎる場合
は、さらにテストパターンを追加して故障検出率を若干
向上させてから無作為抽出以後の処理に入るようにする
必要が出てくる可能性がある。
テストパターン選別処理については、従来のように、人
手で故障検出率向上に寄与の高そうなテストパターンを
適当な手段により予め選別しておくという方法で代替す
ることもできる。この場合、効率はあまり良くないが、
第一の故障検出情報抽出の結果を見て、故障検出率がテ
ストパターン選別装置の処理能力から見て低すぎる場合
は、さらにテストパターンを追加して故障検出率を若干
向上させてから無作為抽出以後の処理に入るようにする
必要が出てくる可能性がある。
【００２２】また、第二のテストパターン選別処理は、
第二の未検出故障リストと選別されなかったテストパタ
ーン毎の検出・未検出故障リストを参照して、第一の検
証パターン選別処理において選別されなかったテストパ
ターン毎に、第二の未検出故障リスト内の未検出故障を
いくつ検出したかを示す追加検出故障数を算出する追加
検出故障数抽出処理と、追加検出故障数とテストパター
ン長を入力とした所定の評価式にしたがって選別されな
かったテストパターン毎の評価値を計算する評価値計算
処理と、計算された評価値にしたがって、選別されなか
ったテストパターンの中で故障検出率の向上への寄与が
大きいテストパターンを選別する選別処理とから成るこ
とが望ましい。
第二の未検出故障リストと選別されなかったテストパタ
ーン毎の検出・未検出故障リストを参照して、第一の検
証パターン選別処理において選別されなかったテストパ
ターン毎に、第二の未検出故障リスト内の未検出故障を
いくつ検出したかを示す追加検出故障数を算出する追加
検出故障数抽出処理と、追加検出故障数とテストパター
ン長を入力とした所定の評価式にしたがって選別されな
かったテストパターン毎の評価値を計算する評価値計算
処理と、計算された評価値にしたがって、選別されなか
ったテストパターンの中で故障検出率の向上への寄与が
大きいテストパターンを選別する選別処理とから成るこ
とが望ましい。
【００２３】また、故障検出率の向上への寄与が大きい
テストパターンと第一の未検出故障リストを用いて最終
確認の意味での累積的な故障シミュレーション（故障検
出情報抽出処理）を実行しても良い。
テストパターンと第一の未検出故障リストを用いて最終
確認の意味での累積的な故障シミュレーション（故障検
出情報抽出処理）を実行しても良い。
【００２４】この構成によれば、無作為抽出処理により
評価されなかった未検出故障についても、ベストパター
ンによる検出・未検出が明確となるので、対象とするＬ
ＳＩの未検出故障の解析および追加テストパターンの作
成を容易にすることができる。
評価されなかった未検出故障についても、ベストパター
ンによる検出・未検出が明確となるので、対象とするＬ
ＳＩの未検出故障の解析および追加テストパターンの作
成を容易にすることができる。
【００２５】さらに、第一の故障検出情報抽出処理にお
いて、テストパターン選別処理により選別されたテスト
パターンの中で所定の故障検出の向上率に満たないテス
トパターンをテストパターン選別部により選別されなか
った検証パターンに加え、所定の故障検出の向上率に満
たないテストパターンにより検出された故障を未検出故
障リスト内に戻しても良い。または、未検出故障のリス
トについては、あるテストパターンを用いた累積的な故
障シミュレーションの結果、所定の故障検出率の向上が
見られなかった場合は、そのテストパターンの一つ前の
テストパターンでの実行の結果の未検出故障リストを次
の検証パターンと共に用いて累積的な故障シミュレーシ
ョンを行うようにしても良い。
いて、テストパターン選別処理により選別されたテスト
パターンの中で所定の故障検出の向上率に満たないテス
トパターンをテストパターン選別部により選別されなか
った検証パターンに加え、所定の故障検出の向上率に満
たないテストパターンにより検出された故障を未検出故
障リスト内に戻しても良い。または、未検出故障のリス
トについては、あるテストパターンを用いた累積的な故
障シミュレーションの結果、所定の故障検出率の向上が
見られなかった場合は、そのテストパターンの一つ前の
テストパターンでの実行の結果の未検出故障リストを次
の検証パターンと共に用いて累積的な故障シミュレーシ
ョンを行うようにしても良い。
【００２６】この構成によれば、ＲＴＬのレベルでは機
能検証カバレジ向上に寄与があっても、ゲートレベルに
おいては故障検出率向上への寄与が小さいテストパター
ンが削除される可能性が生じることとなり、一層小さい
テストパターンサイズで全テストパターンとほぼ同様の
故障検出率を得ることができる。
能検証カバレジ向上に寄与があっても、ゲートレベルに
おいては故障検出率向上への寄与が小さいテストパター
ンが削除される可能性が生じることとなり、一層小さい
テストパターンサイズで全テストパターンとほぼ同様の
故障検出率を得ることができる。
【００２７】さらに又、第二のテストパターン選別処理
において、一回の処理で複数のテストパターンを選別す
るようにしても良い。
において、一回の処理で複数のテストパターンを選別す
るようにしても良い。
【００２８】この構成によれば、若干選択されるテスト
パターンが増加するデメリットもあるが、計算量の多い
追加検出故障数算出処理の実行回数を大幅に削減するこ
とができるので、全テストパターンとほぼ同等の故障検
出率をより効率的に達成するテストパターン選別が可能
になる。
パターンが増加するデメリットもあるが、計算量の多い
追加検出故障数算出処理の実行回数を大幅に削減するこ
とができるので、全テストパターンとほぼ同等の故障検
出率をより効率的に達成するテストパターン選別が可能
になる。
【００２９】
【発明の実施の形態】以下、図１乃至図４を参照して、
本発明の実施形態に係るテストパターン選別装置、テス
トパターン選別方法およびテストパターン選別プログラ
ムを格納したコンピュータ読取り可能な記録媒体につい
て詳しく説明する。なお、以下の説明においては、検証
パターンは、製品品質のテストに用いるという意味で、
テストパターンと呼ぶことにする。
本発明の実施形態に係るテストパターン選別装置、テス
トパターン選別方法およびテストパターン選別プログラ
ムを格納したコンピュータ読取り可能な記録媒体につい
て詳しく説明する。なお、以下の説明においては、検証
パターンは、製品品質のテストに用いるという意味で、
テストパターンと呼ぶことにする。
【００３０】（テストパターン選別装置）図１は、本発
明の実施形態に係るテストパターン選別装置の構成を示
すブロック図である。
明の実施形態に係るテストパターン選別装置の構成を示
すブロック図である。
【００３１】本発明の実施形態に係るテストパターン選
別装置１０は、図１に示すように、各テストパターンの
機能検証カバレジを抽出する機能検証カバレジ評価部１
１、機能検証カバレジ評価部１１が抽出した機能検証カ
バレジ情報と選別の対象とする機能検証項目（説明は後
述）とを用いて、複数のテストパターンの中から、全て
のテストパターンを用いた場合と同等の機能検証カバレ
ジを達成する最小本数のテストパターンを選別する検証
パターン選別部１２、テストパターンを用いて累積的な
故障シミュレーション（故障検出情報抽出）又は単なる
故障シミュレーション処理を実行し、故障検出率と未検
出故障リストを出力する故障検出情報抽出部１３、故障
シミュレーションの結果得られる未検出故障リストの中
から未検出故障の一部を無作為抽出して新たな未検出故
障リストを作成する無作為抽出部１４、無作為抽出され
た未検出故障に対して、検証パターン選別部１２の選別
から外れた任意のテストパターンを用いて、故障検出情
報抽出部１３において故障シミュレーションを実行し、
出力された故障検出率と未検出故障リストを用いて、選
別から外れたテストパターン毎の追加検出故障数を算出
する追加検出故障数算出部１５、追加検出故障数と検証
パターン長を入力とした所定の評価式にしたがって選別
されなかった検証パターン毎の評価値を計算し、選別さ
れなかったテストパターンの中で故障検出率の向上への
寄与が大きいテストパターンを選別する評価値計算・選
別部１６を備える。
別装置１０は、図１に示すように、各テストパターンの
機能検証カバレジを抽出する機能検証カバレジ評価部１
１、機能検証カバレジ評価部１１が抽出した機能検証カ
バレジ情報と選別の対象とする機能検証項目（説明は後
述）とを用いて、複数のテストパターンの中から、全て
のテストパターンを用いた場合と同等の機能検証カバレ
ジを達成する最小本数のテストパターンを選別する検証
パターン選別部１２、テストパターンを用いて累積的な
故障シミュレーション（故障検出情報抽出）又は単なる
故障シミュレーション処理を実行し、故障検出率と未検
出故障リストを出力する故障検出情報抽出部１３、故障
シミュレーションの結果得られる未検出故障リストの中
から未検出故障の一部を無作為抽出して新たな未検出故
障リストを作成する無作為抽出部１４、無作為抽出され
た未検出故障に対して、検証パターン選別部１２の選別
から外れた任意のテストパターンを用いて、故障検出情
報抽出部１３において故障シミュレーションを実行し、
出力された故障検出率と未検出故障リストを用いて、選
別から外れたテストパターン毎の追加検出故障数を算出
する追加検出故障数算出部１５、追加検出故障数と検証
パターン長を入力とした所定の評価式にしたがって選別
されなかった検証パターン毎の評価値を計算し、選別さ
れなかったテストパターンの中で故障検出率の向上への
寄与が大きいテストパターンを選別する評価値計算・選
別部１６を備える。
【００３２】なお、テストパターン選別装置１０は、装
置１０に係る各種制御情報や対象とするＬＳＩについて
テストパターン選別で必要とする種々の情報を入力する
入力部２０、装置１０の抽出結果やエラー情報等の情報
を出力する出力部２１に接続されている。なお、入力部
２０としてはキーボード、マウスポインタおよびライト
ペン等、また、出力部２１としては、プリンタやディス
プレイ装置等を用いると良い。
置１０に係る各種制御情報や対象とするＬＳＩについて
テストパターン選別で必要とする種々の情報を入力する
入力部２０、装置１０の抽出結果やエラー情報等の情報
を出力する出力部２１に接続されている。なお、入力部
２０としてはキーボード、マウスポインタおよびライト
ペン等、また、出力部２１としては、プリンタやディス
プレイ装置等を用いると良い。
【００３３】（テストパターン選別方法）図２は、本発
明の実施形態に係るテストパターン選別方法を示すフロ
ーチャート図である。
明の実施形態に係るテストパターン選別方法を示すフロ
ーチャート図である。
【００３４】本発明の実施形態に係るテストパターン選
別方法は以下のステップを実行する。
別方法は以下のステップを実行する。
【００３５】（１）機能検証カバレジ評価部１１が、対
象とするＬＳＩ又はＬＳＩ内部の機能ブロックのＲＴＬ
ネットとテストパターンの集合とを用いて、集合内のテ
ストパターン毎に機能検証カバレジを抽出する（機能検
証カバレジ評価ステップ、Ｓ２０１）。
象とするＬＳＩ又はＬＳＩ内部の機能ブロックのＲＴＬ
ネットとテストパターンの集合とを用いて、集合内のテ
ストパターン毎に機能検証カバレジを抽出する（機能検
証カバレジ評価ステップ、Ｓ２０１）。
【００３６】（２）検証パターン選別部１２が、機能検
証カバレジ情報と選別の対象とする機能検証項目とを用
いて、テストパターンの集合の中から、全てのテストパ
ターンを用いた場合と同等の機能検証カバレジを達成す
る最小本数のテストパターンを選別する（検証パターン
選別ステップ、Ｓ２０２）。
証カバレジ情報と選別の対象とする機能検証項目とを用
いて、テストパターンの集合の中から、全てのテストパ
ターンを用いた場合と同等の機能検証カバレジを達成す
る最小本数のテストパターンを選別する（検証パターン
選別ステップ、Ｓ２０２）。
【００３７】ここで、「機能検証項目」としては、ＬＳ
Ｉ又はＬＳＩ内の機能動作を記述したＲＴＬ記述内に存
在する、実行可能なステートメントを実行した割合を示
すステートメント・カバレジ、分岐の真偽を実行した割
合を示すブランチ・カバレジ、分岐条件の論理式をどの
程度活性化したかを示すコンディション・カバレジ、Ｒ
ＴＬ記述上のwire（接続線）がどの程度０、１の値にな
ったかを示すトグル・カバレジといったものがある。
Ｉ又はＬＳＩ内の機能動作を記述したＲＴＬ記述内に存
在する、実行可能なステートメントを実行した割合を示
すステートメント・カバレジ、分岐の真偽を実行した割
合を示すブランチ・カバレジ、分岐条件の論理式をどの
程度活性化したかを示すコンディション・カバレジ、Ｒ
ＴＬ記述上のwire（接続線）がどの程度０、１の値にな
ったかを示すトグル・カバレジといったものがある。
【００３８】（３）故障検出情報抽出部１３が、選別さ
れたテストパターン、対象とするＬＳＩのＲＴＬネット
に対応するゲートレベルのネット、ゲートレベルのネッ
トにおいて用いている基本セルのライブラリおよびゲー
トレベルのネットに対して仮定される累積的な故障シミ
ュレーション実施前の未検出故障リスト（通常は故障シ
ミュレータが自動的に作成）とを用いて、故障検出率お
よび未検出故障リストを出力する（故障検出情報抽出ス
テップ、Ｓ２０３）。
れたテストパターン、対象とするＬＳＩのＲＴＬネット
に対応するゲートレベルのネット、ゲートレベルのネッ
トにおいて用いている基本セルのライブラリおよびゲー
トレベルのネットに対して仮定される累積的な故障シミ
ュレーション実施前の未検出故障リスト（通常は故障シ
ミュレータが自動的に作成）とを用いて、故障検出率お
よび未検出故障リストを出力する（故障検出情報抽出ス
テップ、Ｓ２０３）。
【００３９】ここで、未検出故障リストには、未検出故
障と共に、故障シミュレーションの結果確実に検出され
た故障も含まれ、ポテンシャル検出（potentially dete
cted）故障という、例えば、正常な場合には０又は１の
確定出力であるものが、その故障が存在する結果、不定
値ｘとなる、といった範疇の故障や、特定のテストパタ
ーンでの故障解析において、ＣＰＵ時間の無意味な増加
を招く恐れがあるために、計算を中断したハイパーアク
ティブ（hyperactive）故障、冗長な故障も含まれる
が、本発明のテストパターン選別装置およびその方法に
おいては、故障リスト内の「未検出故障」が重要であ
り、基本的には、完全な未検出（およびハイパーアクテ
ィブ）だけを言うものとするが、ポテンシャル検出まで
を含んでも良い。なお、ポテンシャル検出故障について
は、ポテンシャル検出が所定の回数を超えた場合に、ほ
ぼ確実に検出された見なすプロバブル検出（probably d
etected）に分類し、プロバブル検出は「検出」、ポテ
ンシャル検出は「未検出」として扱うこともある。
障と共に、故障シミュレーションの結果確実に検出され
た故障も含まれ、ポテンシャル検出（potentially dete
cted）故障という、例えば、正常な場合には０又は１の
確定出力であるものが、その故障が存在する結果、不定
値ｘとなる、といった範疇の故障や、特定のテストパタ
ーンでの故障解析において、ＣＰＵ時間の無意味な増加
を招く恐れがあるために、計算を中断したハイパーアク
ティブ（hyperactive）故障、冗長な故障も含まれる
が、本発明のテストパターン選別装置およびその方法に
おいては、故障リスト内の「未検出故障」が重要であ
り、基本的には、完全な未検出（およびハイパーアクテ
ィブ）だけを言うものとするが、ポテンシャル検出まで
を含んでも良い。なお、ポテンシャル検出故障について
は、ポテンシャル検出が所定の回数を超えた場合に、ほ
ぼ確実に検出された見なすプロバブル検出（probably d
etected）に分類し、プロバブル検出は「検出」、ポテ
ンシャル検出は「未検出」として扱うこともある。
【００４０】（４）無作為抽出部１４が、故障検出情報
抽出部１３が出力した未検出故障リスト内の未検出故障
を無作為抽出（random sampling）し、新たな未検出故
障リストを生成する（無作為抽出処理ステップ、Ｓ２０
４）。
抽出部１３が出力した未検出故障リスト内の未検出故障
を無作為抽出（random sampling）し、新たな未検出故
障リストを生成する（無作為抽出処理ステップ、Ｓ２０
４）。
【００４１】ここで、無作為抽出処理は、故障検出情報
抽出処理（故障シミュレーション）の実行に必要なＣＰ
Ｕ時間を減少させることを目的としている。一般に、故
障検出情報抽出処理の実行時間は、無作為抽出の割合に
ほぼ比例するが、無作為抽出の割合を低くすると、故障
検出情報抽出の信頼性は低下する。ところが、本発明の
テストパターン選別装置およびその方法においては、検
証パターン選別部１２を用いて選別した、故障検出率も
全テストパターンによるものに相当近くなると考えられ
るテストパターンセットを用いて予め故障検出情報抽出
を実行するようにしているので、無作為抽出の割合をあ
る程度低くしても、故障検出率の結果に大きな食い違い
が出る恐れを小さくすることができるのである。
抽出処理（故障シミュレーション）の実行に必要なＣＰ
Ｕ時間を減少させることを目的としている。一般に、故
障検出情報抽出処理の実行時間は、無作為抽出の割合に
ほぼ比例するが、無作為抽出の割合を低くすると、故障
検出情報抽出の信頼性は低下する。ところが、本発明の
テストパターン選別装置およびその方法においては、検
証パターン選別部１２を用いて選別した、故障検出率も
全テストパターンによるものに相当近くなると考えられ
るテストパターンセットを用いて予め故障検出情報抽出
を実行するようにしているので、無作為抽出の割合をあ
る程度低くしても、故障検出率の結果に大きな食い違い
が出る恐れを小さくすることができるのである。
【００４２】（５）故障検出情報抽出部１３が、無作為
抽出部１４が生成した未検出故障リスト、対象となるＬ
ＳＩのゲートレベルのネット、ネットが使用するライブ
ラリ、検証パターン選別部１２によって選別されなかっ
たテストパターンの任意の１本を用いて、故障シミュレ
ーションを実行し、全てのテストパターン毎の故障リス
ト（検出、未検出の双方の故障を含む）を生成する（故
障検出情報抽出ステップ、Ｓ２０５）。
抽出部１４が生成した未検出故障リスト、対象となるＬ
ＳＩのゲートレベルのネット、ネットが使用するライブ
ラリ、検証パターン選別部１２によって選別されなかっ
たテストパターンの任意の１本を用いて、故障シミュレ
ーションを実行し、全てのテストパターン毎の故障リス
ト（検出、未検出の双方の故障を含む）を生成する（故
障検出情報抽出ステップ、Ｓ２０５）。
【００４３】（６）追加検出故障数算出部１５が、選別
されなかったテストパターン、各テストパターン毎の故
障リストを用いて、未検出故障リスト内の未検出故障を
どの程度検出したかを比較算出する（追加検出故障数抽
出ステップ、Ｓ２０６）。
されなかったテストパターン、各テストパターン毎の故
障リストを用いて、未検出故障リスト内の未検出故障を
どの程度検出したかを比較算出する（追加検出故障数抽
出ステップ、Ｓ２０６）。
【００４４】ここで、追加検出故障数抽出ステップの最
初の実行時は、未検出故障リストは無作為抽出部１４が
抽出したものと同じである。
初の実行時は、未検出故障リストは無作為抽出部１４が
抽出したものと同じである。
【００４５】（７）比較算出の結果、追加検出故障数が
０であるテストパターンがあるか否かを判別し（追加検
出故障数判別ステップ、Ｓ２０７）、追加検出故障数が
０であるテストパターンは以後の処理から除外し（パタ
ーン除外処理ステップ、Ｓ２０８）、追加検出故障数が
１以上であるものについては、（評価値計算ステップ、
Ｓ２０９）以後の処理を実行する。なお、（７）につい
ては、（８）の処理において一括実施することもでき
る。
０であるテストパターンがあるか否かを判別し（追加検
出故障数判別ステップ、Ｓ２０７）、追加検出故障数が
０であるテストパターンは以後の処理から除外し（パタ
ーン除外処理ステップ、Ｓ２０８）、追加検出故障数が
１以上であるものについては、（評価値計算ステップ、
Ｓ２０９）以後の処理を実行する。なお、（７）につい
ては、（８）の処理において一括実施することもでき
る。
【００４６】（８）評価値計算・選別部１６が、テスト
パターン毎の追加検出故障数と選別情報とを参照して、
以下に示す所定の評価式にしたがって各テストパターン
の評価値を計算し（評価値計算ステップ、Ｓ２０９）、
評価値が最大となるテストパターンをベストパターンと
して選択する（ベストパターン選別ステップ、Ｓ２１
０）。
パターン毎の追加検出故障数と選別情報とを参照して、
以下に示す所定の評価式にしたがって各テストパターン
の評価値を計算し（評価値計算ステップ、Ｓ２０９）、
評価値が最大となるテストパターンをベストパターンと
して選択する（ベストパターン選別ステップ、Ｓ２１
０）。
【００４７】ここで、「評価式」とは、追加故障検出数
とテストパラメータを変数とした、例えば以下のような
形態のものが考えられる。
とテストパラメータを変数とした、例えば以下のような
形態のものが考えられる。
【００４８】〜評価式〜 ｒ×（追加故障検出数）＋（１−ｒ）／（テストパター
ン長（ステップ数）） ここで、「ｒ」は追加故障検出数とテストパターンサイ
ズの重み付けを調整するためのパラメータであり、０＜
ｒ＜１の範囲で設定する。ｒの値が大きいと、追加検出
故障数の大きいテストパターンが選択されるが、テスト
パターン長が長いものも選択される可能性が高くなる。
一方、ｒの値を小さくすると、パターン長の短いテスト
パターンが優先的に選択されるが、選択したテストパタ
ーンの本数に比して追加検出される故障数が速やかに増
加しないために、所定の故障検出率に到達するまでに計
算量の多い追加検出故障数算出処理を多くの回数実行さ
せる必要があり、ＣＰＵ時間が増加するというデメリッ
トが生じる。したがって、実際の処理では、妥当な値を
ユーザ側で選別情報において設定する必要がある。
ン長（ステップ数）） ここで、「ｒ」は追加故障検出数とテストパターンサイ
ズの重み付けを調整するためのパラメータであり、０＜
ｒ＜１の範囲で設定する。ｒの値が大きいと、追加検出
故障数の大きいテストパターンが選択されるが、テスト
パターン長が長いものも選択される可能性が高くなる。
一方、ｒの値を小さくすると、パターン長の短いテスト
パターンが優先的に選択されるが、選択したテストパタ
ーンの本数に比して追加検出される故障数が速やかに増
加しないために、所定の故障検出率に到達するまでに計
算量の多い追加検出故障数算出処理を多くの回数実行さ
せる必要があり、ＣＰＵ時間が増加するというデメリッ
トが生じる。したがって、実際の処理では、妥当な値を
ユーザ側で選別情報において設定する必要がある。
【００４９】なお、ここでいう「選別情報」とは、ｒの
値や評価値が上位いくつまで（ないしは上位いくつの値
以上等）のテストパターンをベストパターンとして選択
するか等の、ユーザ側で設定する選別処理に必要な情報
を意味する。
値や評価値が上位いくつまで（ないしは上位いくつの値
以上等）のテストパターンをベストパターンとして選択
するか等の、ユーザ側で設定する選別処理に必要な情報
を意味する。
【００５０】また、上記評価式において、追加故障検出
数の代わりに、追加検出故障数を追加検出故障数抽出ス
テップで得られた最大の追加故障検出数で除した「規格
化さらた」追加故障検出数、テストパターン長の代わり
に、テストパターン長を（９）の評価値の対象となって
いるテストパターンの中での最大のテストパターン長で
除した「規格化された」テストパターン長を用いること
もできる。こうすると、「ｒ」をより一般的な意味で用
いることができ、見通しが良くなるという利点がある。
数の代わりに、追加検出故障数を追加検出故障数抽出ス
テップで得られた最大の追加故障検出数で除した「規格
化さらた」追加故障検出数、テストパターン長の代わり
に、テストパターン長を（９）の評価値の対象となって
いるテストパターンの中での最大のテストパターン長で
除した「規格化された」テストパターン長を用いること
もできる。こうすると、「ｒ」をより一般的な意味で用
いることができ、見通しが良くなるという利点がある。
【００５１】（９）ベストパターンの選別処理を継続す
るか否かを判別し（選別継続判別ステップ、Ｓ２１
１）、継続する場合には（故障リスト抽出ステップ、Ｓ
２１２）へ、一方、継続しない場合には（故障検出情報
抽出ステップ、Ｓ２１３）へ移行する。
るか否かを判別し（選別継続判別ステップ、Ｓ２１
１）、継続する場合には（故障リスト抽出ステップ、Ｓ
２１２）へ、一方、継続しない場合には（故障検出情報
抽出ステップ、Ｓ２１３）へ移行する。
【００５２】（１０）評価値計算・選別部１６が、未検
出故障リストとベストパターンの故障リストとを比較
し、未検出故障リストに対して具体的にどの故障が検出
され、また、どの故障か未検出のままであるのかを求
め、それぞれ故障検出リストおよび未検出故障リストに
格納する（故障リスト抽出ステップ、Ｓ２１２）。この
ステップは、コンピュータシステムのメモリに十分な余
裕があれば、追加検出故障数算出ステップで副次的に得
られる故障リストを一旦記憶しておき、ベストパターン
に対応するものを引き出すだけ、という形でも実現でき
る。これにより、新規の未検出故障リストおよびテスト
パターンの集合から追加検出故障数が０のテストパター
ンとベストパターンを除いたテストパターンの集合が得
られるが、次には、これらのそれぞれ、未検出故障リス
トおよびテストパターンの集合として、再び（追加検出
故障数抽出ステップ、Ｓ２０６）に移行する。
出故障リストとベストパターンの故障リストとを比較
し、未検出故障リストに対して具体的にどの故障が検出
され、また、どの故障か未検出のままであるのかを求
め、それぞれ故障検出リストおよび未検出故障リストに
格納する（故障リスト抽出ステップ、Ｓ２１２）。この
ステップは、コンピュータシステムのメモリに十分な余
裕があれば、追加検出故障数算出ステップで副次的に得
られる故障リストを一旦記憶しておき、ベストパターン
に対応するものを引き出すだけ、という形でも実現でき
る。これにより、新規の未検出故障リストおよびテスト
パターンの集合から追加検出故障数が０のテストパター
ンとベストパターンを除いたテストパターンの集合が得
られるが、次には、これらのそれぞれ、未検出故障リス
トおよびテストパターンの集合として、再び（追加検出
故障数抽出ステップ、Ｓ２０６）に移行する。
【００５３】（１１）故障検出情報抽出部１３が、故障
検出情報抽出ステップＳ２０３において生成された未検
出故障リストに対して、ベストパターンを用いて累積的
な故障シミュレーション処理を実行する（故障検出情報
抽出ステップ、Ｓ２１３）。なお、この（故障検出情報
抽出ステップ、Ｓ２１３）は省略しても良いが、この処
理ステップによれば、無作為抽出処理により評価されな
かった未検出故障についても、ベストパターンによる検
出・未検出が明確となるので、対象とするＬＳＩの未検
出故障の解析および追加テストパターンの作成を容易に
することができる。
検出情報抽出ステップＳ２０３において生成された未検
出故障リストに対して、ベストパターンを用いて累積的
な故障シミュレーション処理を実行する（故障検出情報
抽出ステップ、Ｓ２１３）。なお、この（故障検出情報
抽出ステップ、Ｓ２１３）は省略しても良いが、この処
理ステップによれば、無作為抽出処理により評価されな
かった未検出故障についても、ベストパターンによる検
出・未検出が明確となるので、対象とするＬＳＩの未検
出故障の解析および追加テストパターンの作成を容易に
することができる。
【００５４】このように、本発明の実施形態に係るテス
トパターン選別装置およびその方法によれば、故障検出
率の向上への寄与が大きいテストパターンが効率的に選
別され、最終的に、検証パターン選別部１２において選
別されなかったテストパターンよりも実質的に小さいサ
イズのテストパターンで全検証パターンによるものとほ
ぼ同等の故障検出率を達成することができる。
トパターン選別装置およびその方法によれば、故障検出
率の向上への寄与が大きいテストパターンが効率的に選
別され、最終的に、検証パターン選別部１２において選
別されなかったテストパターンよりも実質的に小さいサ
イズのテストパターンで全検証パターンによるものとほ
ぼ同等の故障検出率を達成することができる。
【００５５】なお、本発明の実施形態に係るテストパタ
ーン選別方法においては、パターン選別を終了するまで
の条件を予め設定しても良い。この際、全てのテストパ
ターンにおいて追加検出故障数が０となれば処理は勿論
終了するが、それまでに相当数のテストパターンが選択
されてしまう可能性があるので、それよりも、例えば、
全てのテストパターンでの追加検出故障数の和が、対象
とするＬＳＩにおいて故障検出率を所定の値（例えば、
０．１％）未満しか向上できる目処がなくなった場合に
処理を終了するようにすることが望ましい。
ーン選別方法においては、パターン選別を終了するまで
の条件を予め設定しても良い。この際、全てのテストパ
ターンにおいて追加検出故障数が０となれば処理は勿論
終了するが、それまでに相当数のテストパターンが選択
されてしまう可能性があるので、それよりも、例えば、
全てのテストパターンでの追加検出故障数の和が、対象
とするＬＳＩにおいて故障検出率を所定の値（例えば、
０．１％）未満しか向上できる目処がなくなった場合に
処理を終了するようにすることが望ましい。
【００５６】また、本発明の実施形態に係るテストパタ
ーン選別方法においては、説明の都合上、故障リストの
抽出処理と追加検出故障数抽出処理とを分けているが、
これらの処理内容は類似しているので、追加検出故障数
の計算時に、各テストパターンによる検出故障の抽出、
すなわち、未検出故障リストから除外すべき故障の抽出
処理を並行して実施し、既に得られた追加検出故障数よ
りも大きい追加検出故障数のテストパターンが見つかる
度に、未検出故障リストと検出故障リストに上書きする
ようにするか、前述のように、全てないし大部分の結果
をコンピュータシステムのメモリ内に一旦保存するよう
にしても良い。
ーン選別方法においては、説明の都合上、故障リストの
抽出処理と追加検出故障数抽出処理とを分けているが、
これらの処理内容は類似しているので、追加検出故障数
の計算時に、各テストパターンによる検出故障の抽出、
すなわち、未検出故障リストから除外すべき故障の抽出
処理を並行して実施し、既に得られた追加検出故障数よ
りも大きい追加検出故障数のテストパターンが見つかる
度に、未検出故障リストと検出故障リストに上書きする
ようにするか、前述のように、全てないし大部分の結果
をコンピュータシステムのメモリ内に一旦保存するよう
にしても良い。
【００５７】（応用例１）一般に、検証パターン選別部
１２により選別されたテストパターンを用いて累積的な
故障検出情報抽出を実施すると、対象とするＬＳＩの故
障検出率向上への寄与が相対的に小さいものがあること
がわかる。そこで、本発明の実施形態に係るテストパタ
ーン選別装置およびその方法の応用例１として、所定の
故障検出率向上率を予め設定し（例えば、０．０１〜
０．０２％）、設定した向上率に満たないテストパター
ンを低寄与のテストパターンリストとして記録し、これ
らのテストパターンにより追加検出された故障を低寄与
のテストパターンの追加検出故障リストとして、次のテ
ストパターンで使用する故障リストに対しては未検出故
障となるように処理する低寄与パターン抽出部１７を設
けることが望ましい。なお、この応用例１においては、
低寄与のテストパターンリストが選別されなかったテス
トパターンに加えられ、以後は、同様の処理が施され
る。
１２により選別されたテストパターンを用いて累積的な
故障検出情報抽出を実施すると、対象とするＬＳＩの故
障検出率向上への寄与が相対的に小さいものがあること
がわかる。そこで、本発明の実施形態に係るテストパタ
ーン選別装置およびその方法の応用例１として、所定の
故障検出率向上率を予め設定し（例えば、０．０１〜
０．０２％）、設定した向上率に満たないテストパター
ンを低寄与のテストパターンリストとして記録し、これ
らのテストパターンにより追加検出された故障を低寄与
のテストパターンの追加検出故障リストとして、次のテ
ストパターンで使用する故障リストに対しては未検出故
障となるように処理する低寄与パターン抽出部１７を設
けることが望ましい。なお、この応用例１においては、
低寄与のテストパターンリストが選別されなかったテス
トパターンに加えられ、以後は、同様の処理が施され
る。
【００５８】なお、低寄与パターンに関する未検出故障
リストの扱いについては、前述のように、その低寄与パ
ターンの一つ前のテストパターンでの累積的な故障シミ
ュレーション実行結果としての未検出故障リストを次の
テストパターンで累積的な故障シミュレーションに用い
るようにしても良い。
リストの扱いについては、前述のように、その低寄与パ
ターンの一つ前のテストパターンでの累積的な故障シミ
ュレーション実行結果としての未検出故障リストを次の
テストパターンで累積的な故障シミュレーションに用い
るようにしても良い。
【００５９】この応用例１によれば、ＲＴＬのレベルで
は機能検証カバレジ向上に寄与があっても、ゲートレベ
ルにおいては故障検出率向上への寄与が小さいテストパ
ターンが削除される可能性が生じることとなり、一層小
さいテストパターンサイズで全テストパターンとほぼ同
様の故障検出率を得ることができる。
は機能検証カバレジ向上に寄与があっても、ゲートレベ
ルにおいては故障検出率向上への寄与が小さいテストパ
ターンが削除される可能性が生じることとなり、一層小
さいテストパターンサイズで全テストパターンとほぼ同
様の故障検出率を得ることができる。
【００６０】（応用例２）本発明の実施形態に係るテス
トパターン選別装置およびその方法は、ベストパターン
を選択する構成となっているが、応用例として、以下の
式を満たすテストパターンをベストなテストパターンの
グループとして扱い、これらテストパターンを連続的に
故障リスト抽出処理ステップに入力し、これらテストパ
ターンを加えた未検出故障リストを生成するようにして
も良い。
トパターン選別装置およびその方法は、ベストパターン
を選択する構成となっているが、応用例として、以下の
式を満たすテストパターンをベストなテストパターンの
グループとして扱い、これらテストパターンを連続的に
故障リスト抽出処理ステップに入力し、これらテストパ
ターンを加えた未検出故障リストを生成するようにして
も良い。
【００６１】（式）評価値≧ａ×（最高の評価値−可能
な最低の評価値（０）） （０＜ａ＜１） この処理過程の中で、追加検出故障数が０のテストパタ
ーンがあった場合には、勿論、そのパターンはベストな
テストパターンのグループから除外できるものとする。
さらには、処理を評価値の高いテストパターンから順に
実行していくようにして、連続的実行の結果、評価値が
ベストな値よりある比率以下になったテストパターンは
除外するようにしても良い。
な最低の評価値（０）） （０＜ａ＜１） この処理過程の中で、追加検出故障数が０のテストパタ
ーンがあった場合には、勿論、そのパターンはベストな
テストパターンのグループから除外できるものとする。
さらには、処理を評価値の高いテストパターンから順に
実行していくようにして、連続的実行の結果、評価値が
ベストな値よりある比率以下になったテストパターンは
除外するようにしても良い。
【００６２】この応用例２によれば、選択されるテスト
パターンが若干増加することもあるが、計算量の多い追
加検出故障数算出処理の実行回数を大幅に削減すること
ができるので、全検証パターンとほぼ同等の故障検出率
をより効率的に達成し、より有効性の高いテストパター
ン選別処理が可能になる。
パターンが若干増加することもあるが、計算量の多い追
加検出故障数算出処理の実行回数を大幅に削減すること
ができるので、全検証パターンとほぼ同等の故障検出率
をより効率的に達成し、より有効性の高いテストパター
ン選別処理が可能になる。
【００６３】なお、本発明の実施形態に係るテストパタ
ーン選別装置は、例えば、図３に示す構成のような概観
を有する。つまり、本発明の実施形態に係わるテストパ
ターン選別装置は、コンピュータシステム３０内にテス
トパターン選別装置１０の各要素を内蔵することにより
構成される。コンピュータシステム３０は、フロッピー
（登録商標）ディスクドライブ３２および光ディスクド
ライブ３４を備えている。そして、フロッピーディスク
ドライブ３２に対してはフロッピーディスク３３、光デ
ィスクドライブ３４に対しては光ディスク３６を挿入
し、所定の読み出し操作を行うことにより、これらの記
録媒体に格納されたテストパターン選別プログラムをシ
ステム内にインストールすることができる。また、所定
のドライブ装置を接続することにより、例えば、メモリ
装置の役割を担うＲＯＭ３７や、磁気テープ装置の役割
を担うカートリッジ３８を用いて、インストールやデー
タの読み書きを実行することもできる。さらに、ユーザ
はキーボード３５を介してテストパターン選別処理に係
る各種データを入力することができ、各種の計算結果等
をディスプレイ３１を介して知ることが可能である。
ーン選別装置は、例えば、図３に示す構成のような概観
を有する。つまり、本発明の実施形態に係わるテストパ
ターン選別装置は、コンピュータシステム３０内にテス
トパターン選別装置１０の各要素を内蔵することにより
構成される。コンピュータシステム３０は、フロッピー
（登録商標）ディスクドライブ３２および光ディスクド
ライブ３４を備えている。そして、フロッピーディスク
ドライブ３２に対してはフロッピーディスク３３、光デ
ィスクドライブ３４に対しては光ディスク３６を挿入
し、所定の読み出し操作を行うことにより、これらの記
録媒体に格納されたテストパターン選別プログラムをシ
ステム内にインストールすることができる。また、所定
のドライブ装置を接続することにより、例えば、メモリ
装置の役割を担うＲＯＭ３７や、磁気テープ装置の役割
を担うカートリッジ３８を用いて、インストールやデー
タの読み書きを実行することもできる。さらに、ユーザ
はキーボード３５を介してテストパターン選別処理に係
る各種データを入力することができ、各種の計算結果等
をディスプレイ３１を介して知ることが可能である。
【００６４】また、本発明の実施形態に係るテストパタ
ーン選別方法は、プログラム化しコンピュータ読み取り
可能な記録媒体に保存しても良い。そして、テストパタ
ーン選別を行う際は、この記録媒体をコンピュータシス
テムに読み込ませ、コンピュータシステム内のメモリ等
の記憶部にプログラムを格納し、テストパターン選別プ
ログラムを演算装置で実行することにより、本発明のテ
ストパターン選別方法を実現することができる。ここ
で、記録媒体とは、例えば、半導体メモリ、磁気ディス
ク、光ディスク、光磁気ディスク、磁気テープなどのプ
ログラムを記録することができるようなコンピュータ読
み取り可能な媒体などが含まれる。この場合、前述のよ
うに、機能検証カバレジ評価プログラム、検証パターン
選別プログラム、故障シミュレーションプログラムは別
の記憶媒体によりコンピュータシステムに読み込まれる
こともある。
ーン選別方法は、プログラム化しコンピュータ読み取り
可能な記録媒体に保存しても良い。そして、テストパタ
ーン選別を行う際は、この記録媒体をコンピュータシス
テムに読み込ませ、コンピュータシステム内のメモリ等
の記憶部にプログラムを格納し、テストパターン選別プ
ログラムを演算装置で実行することにより、本発明のテ
ストパターン選別方法を実現することができる。ここ
で、記録媒体とは、例えば、半導体メモリ、磁気ディス
ク、光ディスク、光磁気ディスク、磁気テープなどのプ
ログラムを記録することができるようなコンピュータ読
み取り可能な媒体などが含まれる。この場合、前述のよ
うに、機能検証カバレジ評価プログラム、検証パターン
選別プログラム、故障シミュレーションプログラムは別
の記憶媒体によりコンピュータシステムに読み込まれる
こともある。
【００６５】このように、本発明はここでは記載してい
ない様々実施の形態等を包含するということは十分に理
解すべきである。したがって、本発明はこの開示から妥
当な特許請求の範囲に係わる発明特定事項によってのみ
限定されるものでなければならない。
ない様々実施の形態等を包含するということは十分に理
解すべきである。したがって、本発明はこの開示から妥
当な特許請求の範囲に係わる発明特定事項によってのみ
限定されるものでなければならない。
【００６６】
【発明の効果】以上述べてきたように、本発明のテスト
パターン選別装置、テストパターン選別解析方法、テス
トパターン選別解析プログラムを格納したコンピュータ
読取り可能な記録媒体によれば、従来までのテストパタ
ーン選別処理において選別されなかった検証パターンの
中で故障検出率を向上できるものを選別することができ
るので、最小に近い検証パターンの追加で全検証パター
ンで得られる値とほぼ同じ故障検出率を達成し、有効性
の高いテストパターン選別処理を実現することができ
る。
パターン選別装置、テストパターン選別解析方法、テス
トパターン選別解析プログラムを格納したコンピュータ
読取り可能な記録媒体によれば、従来までのテストパタ
ーン選別処理において選別されなかった検証パターンの
中で故障検出率を向上できるものを選別することができ
るので、最小に近い検証パターンの追加で全検証パター
ンで得られる値とほぼ同じ故障検出率を達成し、有効性
の高いテストパターン選別処理を実現することができ
る。
【図１】本発明の実施形態に係るテストパターン選別装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】本発明の実施形態に係るテストパターン選別方
法を示すフローチャート図である。
法を示すフローチャート図である。
【図３】本発明の実施形態に係るテストパターン選別装
置の構成を示す概観図である。
置の構成を示す概観図である。
【図４】従来までのテストパターン選別処理を説明する
ための模式図である。
ための模式図である。
１０ テストパターン選別装置 １１ 機能検証カバレジ評価部 １２ 検証パターン選別部 １３ 故障検出情報抽出部 １４ 無作為抽出部 １５ 追加検出故障数算出部 １６ 評価値計算・選別部 １７ 低寄与パターン抽出部 ２０ 入力部 ２１ 出力部 ３０ コンピュータシステム ３１ ディスプレイ ３２ フロッピードライブ ３３ フロッピーディスク ３４ 光ディスクドライブ ３５ キーボード ３６ 光ディスク ３７ ＲＯＭ ３８ カートリッジ
Claims (21)
- 【請求項１】 予め選別と非選別に区別されたテストパ
ターンの集合の内、選別されたテストパターンを用いて
累積的な故障シミュレーションを実行し、選別されなか
った任意のテストパターンを用いて故障シミュレーショ
ンを実行し、故障検出率および検出・未検出故障リスト
を抽出する故障検出情報抽出部と、 未検出故障リスト内の故障の一部を無作為抽出する無作
為抽出処理部と、 検出・未検出故障リストを参照して、前記選別されなか
ったテストパターンの中で故障検出率の向上への寄与が
大きいテストパターンを選別する選別部とを具備するこ
とを特徴とするテストパターン選別装置。 - 【請求項２】 テストパターン毎に機能検証カバレジを
抽出する機能検証カバレジ評価部と、 抽出された機能検証カバレジを参照して、複数のテスト
パターンの中から機能検証カバレジが高いテストパター
ンを選択し、全てのテストパターンと同等の機能検証カ
バレジを達成する最小本数のテストパターンを選別する
テストパターン選別部とを具備し、当該機能検証カバレ
ジ評価部とテストパターン選別部とを用いてテストパタ
ーンの集合を選別と非選別に区別することを特徴とする
請求項１に記載のテストパターン選別装置。 - 【請求項３】 前記選別部は、 検出・未検出故障リストを参照して、前記非選別のテス
トパターン毎に、未検出故障をいくつ検出したかを示す
追加検出故障数を算出する追加検出故障数抽出部と、 前記追加検出故障数とテストパターン長を入力とした所
定の評価式にしたがって、非選別のテストパターン毎の
評価値を計算し、当該非選別のテストパターンの中で故
障検出率の向上への寄与が大きいテストパターンを選別
する評価値計算・選別部とを備えることを特徴とする請
求項１又は請求項２に記載のテストパターン選別装置。 - 【請求項４】 前記選別されたテストパターンの中で所
定の故障検出の向上率に満たないテストパターンを前記
非選別の検証パターンに加え、所定の故障検出の向上率
に満たないテストパターンにより追加検出された故障を
未検出故障リスト内に戻す低寄与パターン抽出部を具備
することを特徴とする請求項１又は請求項２又は請求項
３に記載のテストパターン選別装置。 - 【請求項５】 前記評価値計算・選別部は、故障検出率
の向上への寄与が大きいテストパターンを一回の処理で
複数選別することを特徴とする請求項３に記載のテスト
パターン選別装置。 - 【請求項６】 前記故障検出向上への寄与の低いテスト
パターンの次に実行するテストパターンと共に累積的な
故障シミュレーションのために用いる未検出故障リスト
として、故障検出率向上への寄与の低いテストパターン
の一つ前のテストパターンを用いた累積的な故障シミュ
レーションの結果の未検出故障リストを用いることを特
徴とする請求項４に記載のテストパターン選別装置。 - 【請求項７】 テストパターンを選別する第一のテスト
パターン選別ステップと、 選別されたテストパターンを用いて累積的な故障シミュ
レーションを実行し、第一の未検出故障リストを抽出す
る第一の故障検出情報抽出ステップと、 前記第一の未検出故障リスト内の未検出故障の一部を無
作為抽出し、第二の未検出故障リストを生成する無作為
抽出処理ステップと、 第二の未検出故障リストと第一のテストパターン選別ス
テップにおいて選別されなかった任意のテストパターン
を用いて故障シミュレーションを実行し、選別されなか
ったテストパターン毎の検出・未検出故障リストを生成
する第二の故障検出情報抽出ステップと、 前記第二の未検出故障リストと選別されなかったテスト
パターン毎の検出・未検出故障リストを参照して、選別
されなかったテストパターンの中で故障検出率の向上へ
の寄与が大きいテストパターンを選別する第二のテスト
パターン選別ステップとを有することを特徴とするテス
トパターン選別方法。 - 【請求項８】 前記第一のテストパターン選別ステップ
は、 テストパターン毎に機能検証カバレジを抽出する機能検
証カバレジ評価ステップと、 抽出された機能検証カバレジを参照して、複数のテスト
パターンの中から機能検証カバレジが高いテストパター
ンを選択し、全てのテストパターンと同等の機能検証カ
バレジを達成する最小本数のテストパターンを選別する
選別ステップから成ることを特徴とする請求項７に記載
のテストパターン選別方法。 - 【請求項９】 前記第二のテストパターン選別ステップ
は、 前記第二の未検出故障リストと選別されなかったテスト
パターン毎の検出・未検出故障リストを参照して、第一
のテストパターン選別ステップにおいて選別されなかっ
たテストパターン毎に、第二の未検出故障リスト内の未
検出故障をいくつ検出したかを示す追加検出故障数を算
出する追加検出故障数抽出ステップと、 前記追加検出故障数とテストパターン長を入力とした所
定の評価式にしたがって選別されなかったテストパター
ン毎の評価値を計算する評価値計算ステップと、 計算された評価値にしたがって、選別されなかったテス
トパターンの中で故障検出率の向上への寄与が大きいテ
ストパターンを選別する選別ステップとを有することを
特徴とする請求項７又は請求項８に記載のテストパター
ン選別方法。 - 【請求項１０】 前記故障検出率の向上への寄与が大き
いテストパターンと第一の未検出故障リストを用いて累
積的な故障シミュレーションを実行する第三の故障検出
情報抽出ステップを有することを特徴とする請求項７、
請求項８又は請求項９に記載のテストパターン選別方
法。 - 【請求項１１】 前記第一のテストパターン選別ステッ
プにより選別されたテストパターンの中で所定の故障検
出の向上率に満たないテストパターンを前記第一のテス
トパターン選別ステップにより選別されなかったテスト
パターンに加え、所定の故障検出の向上率に満たないテ
ストパターンにより追加検出された故障を未検出故障リ
スト内に戻す低寄与パターン抽出ステップを有すること
を特徴とする請求項７、請求項８、請求項９又は請求項
１０に記載のテストパターン選別方法。 - 【請求項１２】 前記所定の故障検出率の向上の見られ
ないテストパターンの次に実行するテストパターンと共
に累積的な故障シミュレーションのために用いる未検出
故障リストとして、所定の故障検出率の向上の見られな
いテストパターンの一つ前のテストパターンを用いた累
積的な故障シミュレーションの結果の未検出故障リスト
を用いることを特徴とする請求項１１に記載のテストパ
ターン選別方法。 - 【請求項１３】 前記第二のテストパターン選別ステッ
プにおいて、一回の処理で複数のテストパターンを選別
することを特徴とする請求項７、請求項８、請求項９、
請求項１０、請求項１１又は請求項１２に記載のテスト
パターン選別方法。 - 【請求項１４】 テストパターンを選別する第一のテス
トパターン選別処理と、 選別されたテストパターンを用いて累積的な故障シミュ
レーションを実行し、第一の未検出故障リストを抽出す
る第一の故障検出情報抽出処理と、 前記第一の未検出故障リスト内の未検出故障の一部を無
作為抽出し、第二の未検出故障リストを生成する無作為
抽出処理と、 第二の未検出故障リストと第一のテストパターン選別ス
テップにおいて選別されなかった任意のテストパターン
を用いて故障シミュレーションを実行し、選別されなか
ったテストパターン毎の検出・未検出故障リストを生成
する第二の故障検出情報抽出処理と、 前記第二の未検出故障リストと選別されなかったテスト
パターン毎の検出・未検出故障リストを参照して、選別
されなかったテストパターンの中で故障検出率の向上へ
の寄与が大きいテストパターンを選別する第二のテスト
パターン選別処理とを含み、これらの処理をコンピュー
タに実行させることを特徴とするテストパターン選別プ
ログラムを格納したコンピュータ読取り可能な記録媒
体。 - 【請求項１５】 前記第一のテストパターン選別処理
は、 テストパターン毎に機能検証カバレジを抽出する機能検
証カバレジ評価処理と、 抽出された機能検証カバレジを参照して、複数のテスト
パターンの中から機能検証カバレジが高いテストパター
ンを選択し、全てのテストパターンと同等の機能検証カ
バレジを達成する最小本数のテストパターンを選別する
選別処理を含み、これらの処理をコンピュータに実行さ
せることを特徴とする請求項１４に記載のテストパター
ン選別プログラムを格納したコンピュータ読取り可能な
記録媒体。 - 【請求項１６】 前記第一のテストパターン選別処理又
は前記故障検出情報抽出処理を実行するプログラムは別
のコンピュータ読取り可能な記録媒体に格納され、これ
らの処理の実行管理を行うプログラムを含むことを特徴
とする請求項１４又は請求項１５に記載のテストパター
ン選別プログラムを格納したコンピュータ読取り可能な
記録媒体。 - 【請求項１７】 前記第二のテストパターン選別処理
は、 前記第二の未検出故障リストと選別されなかったテスト
パターン毎の検出・未検出故障リストを参照して、第一
のテストパターン選別ステップにおいて選別されなかっ
たテストパターン毎に、第二の未検出故障リスト内の未
検出故障をいくつ検出したかを示す追加検出故障数を算
出する追加検出故障数抽出処理と、 前記追加検出故障数とテストパターン長を入力とした所
定の評価式にしたがって選別されなかったテストパター
ン毎の評価値を計算する評価値計算ステップと、 計算された評価値にしたがって、選別されなかったテス
トパターンの中で故障検出率の向上への寄与が大きいテ
ストパターンを選別する選別処理とを含み、これらの処
理をコンピュータに実行させることを特徴とする請求項
１４、請求項１５又は請求項１６に記載のテストパター
ン選別プログラムを格納したコンピュータ読取り可能な
記録媒体。 - 【請求項１８】 前記故障検出率の向上への寄与が大き
いテストパターンと第一の未検出故障リストを用いて累
積的な故障シミュレーションを実行する第三の故障検出
情報抽出処理を含み、この処理をコンピュータに実行さ
せることを特徴とする請求項１４、請求項１５、請求項
１６又は請求項１７に記載のテストパターン選別プログ
ラムを格納したコンピュータ読取り可能な記録媒体。 - 【請求項１９】 前記第一のテストパターン選別処理に
より選別されたテストパターンの中で所定の故障検出の
向上率に満たないテストパターンを前記第一のテストパ
ターン選別処理により選別されなかったテストパターン
に加え、所定の故障検出の向上率に満たないテストパタ
ーンにより追加検出された故障を未検出故障リスト内に
戻す低寄与パターン抽出ステップを有することを特徴と
する請求項１４、請求項１５、請求項１６、請求項１７
又は請求項１８に記載のテストパターン選別プログラム
を格納したコンピュータ読取り可能な記録媒体。 - 【請求項２０】 前記所定の故障検出率の向上の見られ
ないテストパターンの次に実行するテストパターンと共
に累積的な故障シミュレーションのために用いる未検出
故障リストとして、所定の故障検出率の向上の見られな
いテストパターンの一つ前のテストパターンを用いた累
積的な故障シミュレーションの結果の未検出故障リスト
を用いることを特徴とする請求項１９に記載のテストパ
ターン選別プログラムを格納したコンピュータ読取り可
能な記録媒体。 - 【請求項２１】 前記第二のテストパターン選別処理に
おいて、一回の処理で複数のテストパターンを選別する
ことを特徴とする請求項１４、請求項１５、請求項１
６、請求項１７、請求項１８、請求項１９又は請求項２
０に記載のテストパターン選別プログラムを格納したコ
ンピュータ読取り可能な記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087690A JP3732708B2 (ja) | 2000-03-27 | 2000-03-27 | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 |
| TW090106424A TW498274B (en) | 2000-03-27 | 2001-03-20 | Device and method for selecting test pattern and computer readable recording medium with test pattern selection program stored thereon |
| US09/816,214 US6766473B2 (en) | 2000-03-27 | 2001-03-26 | Test pattern selection apparatus for selecting test pattern from a plurality of check patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087690A JP3732708B2 (ja) | 2000-03-27 | 2000-03-27 | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001273160A true JP2001273160A (ja) | 2001-10-05 |
| JP3732708B2 JP3732708B2 (ja) | 2006-01-11 |
Family
ID=18603660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087690A Expired - Fee Related JP3732708B2 (ja) | 2000-03-27 | 2000-03-27 | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6766473B2 (ja) |
| JP (1) | JP3732708B2 (ja) |
| TW (1) | TW498274B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010351A (ja) * | 2004-06-22 | 2006-01-12 | Toshiba Corp | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
| US7093216B2 (en) | 2003-02-06 | 2006-08-15 | Kabushiki Kaisha Toshiba | Apparatus connectable to a computer network for circuit design verification, computer implemented method for circuit design verification, and computer program product for controlling a computer system so as to verify circuit designs |
| US7162674B2 (en) * | 2002-10-03 | 2007-01-09 | Kabushiki Kaisha Toshiba | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns |
| US7308660B2 (en) | 2003-01-16 | 2007-12-11 | Kabushiki Kaisha Toshiba | Calculation system of fault coverage and calculation method of the same |
| JP2009515161A (ja) * | 2005-11-04 | 2009-04-09 | エヌエックスピー ビー ヴィ | 集積回路のテスト方法及びテスト装置 |
| JP2011185847A (ja) * | 2010-03-10 | 2011-09-22 | Hitachi Information & Communication Engineering Ltd | 半導体集積回路の診断テストパターン数最適化プログラム |
| US10095607B2 (en) | 2016-03-17 | 2018-10-09 | Kabushiki Kaisha Toshiba | Information processing device, computer program product, and testing system with acquiring total execution history |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7502728B1 (en) * | 2002-04-30 | 2009-03-10 | Unisys Corporation | Code coverage testing in hardware emulation |
| US7032133B1 (en) * | 2002-06-06 | 2006-04-18 | Unisys Corporation | Method and system for testing a computing arrangement |
| JP3672546B2 (ja) * | 2002-09-11 | 2005-07-20 | 株式会社半導体理工学研究センター | テストパターン発生器における最適初期値の決定方法および装置 |
| TW200426574A (en) * | 2003-05-21 | 2004-12-01 | Spirox Corp | Fault pattern oriented defect diagnosis for memories |
| JP2005321861A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | 機能検証方法 |
| US7373550B2 (en) * | 2005-02-03 | 2008-05-13 | Arm Limited | Generation of a computer program to test for correct operation of a data processing apparatus |
| JP2007041683A (ja) * | 2005-08-01 | 2007-02-15 | Toshiba Corp | 系列パターン抽出装置、系列パターン抽出方法、および系列パターン抽出プログラム |
| JP4752404B2 (ja) * | 2005-09-07 | 2011-08-17 | 日本電気株式会社 | Ｌｓｉ設計システム、論理修正支援装置及びそれらに用いる論理修正支援方法並びにそのプログラム |
| US8255861B2 (en) * | 2005-10-17 | 2012-08-28 | Freescale Semiconductor, Inc. | Efficient replaying of autograded coverage regressions and performance verification with directed testcases |
| US8161449B2 (en) * | 2005-10-17 | 2012-04-17 | Freescale Semiconductor, Inc. | Improving test pattern coverage through parallel discard, flow control, and quality metrics |
| US7409654B2 (en) * | 2005-10-17 | 2008-08-05 | Freescale Semiconductor, Inc. | Method and apparatus for performing test pattern autograding |
| US7308658B2 (en) * | 2005-10-17 | 2007-12-11 | Freescale Semiconductor, Inc. | Method and apparatus for measuring test coverage |
| US8352428B2 (en) * | 2005-10-17 | 2013-01-08 | Freescale Semiconductor, Inc. | Network file update mechanism with integrity assurance |
| US7900183B2 (en) * | 2005-10-17 | 2011-03-01 | Freescale Semiconductor, Inc. | Vendor independent method to merge coverage results for different designs |
| US7389453B2 (en) * | 2005-10-20 | 2008-06-17 | Jon Udell | Queuing methods for distributing programs for producing test data |
| US7386778B2 (en) * | 2005-10-20 | 2008-06-10 | Jon Udell | Methods for distributing programs for generating test data |
| US7765450B2 (en) * | 2005-10-20 | 2010-07-27 | Jon Udell | Methods for distribution of test generation programs |
| US7869367B2 (en) * | 2005-11-30 | 2011-01-11 | Hewlett-Packard Development Company, L.P. | Methods and systems for checking expected network traffic |
| US20080162992A1 (en) * | 2006-12-27 | 2008-07-03 | Lonowski Wayne J | Method and apparatus for intelligently re-sequencing tests based on production test results |
| US20080263489A1 (en) * | 2007-04-23 | 2008-10-23 | Canada Miles G | Method to identify and generate critical timing path test vectors |
| KR100919222B1 (ko) * | 2007-09-19 | 2009-09-28 | 한국전자통신연구원 | 테스트 케이스의 성능 평가 방법 및 장치 |
| US7774668B2 (en) * | 2008-02-28 | 2010-08-10 | International Business Machines Corporation | System and method for detecting non-reproducible pseudo-random test cases |
| US8495583B2 (en) | 2009-09-11 | 2013-07-23 | International Business Machines Corporation | System and method to determine defect risks in software solutions |
| US8893086B2 (en) | 2009-09-11 | 2014-11-18 | International Business Machines Corporation | System and method for resource modeling and simulation in test planning |
| US8578341B2 (en) | 2009-09-11 | 2013-11-05 | International Business Machines Corporation | System and method to map defect reduction data to organizational maturity profiles for defect projection modeling |
| US8539438B2 (en) | 2009-09-11 | 2013-09-17 | International Business Machines Corporation | System and method for efficient creation and reconciliation of macro and micro level test plans |
| US8527955B2 (en) | 2009-09-11 | 2013-09-03 | International Business Machines Corporation | System and method to classify automated code inspection services defect output for defect analysis |
| US10235269B2 (en) * | 2009-09-11 | 2019-03-19 | International Business Machines Corporation | System and method to produce business case metrics based on defect analysis starter (DAS) results |
| JP5522310B2 (ja) * | 2011-03-17 | 2014-06-18 | 富士通株式会社 | メモリ試験支援方法及びメモリ試験支援装置 |
| US8850270B2 (en) | 2012-07-19 | 2014-09-30 | International Business Machines Corporation | Test selection |
| JP2016085152A (ja) * | 2014-10-28 | 2016-05-19 | 富士通株式会社 | 診断装置、診断プログラム及び診断方法 |
| CN109992461B (zh) * | 2017-12-29 | 2020-03-10 | 中科寒武纪科技股份有限公司 | 激励生成装置的模板库构建方法、芯片验证方法及系统 |
| US10680919B2 (en) * | 2018-05-01 | 2020-06-09 | Cisco Technology, Inc. | Eliminating bad rankers and dynamically recruiting rankers in a network assurance system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953975B2 (ja) * | 1995-02-09 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | テストパタン生成装置およびテストパタン生成方法 |
| JPH09145800A (ja) | 1995-11-17 | 1997-06-06 | Nec Corp | テストパターン生成方式 |
| US5771243A (en) * | 1997-02-07 | 1998-06-23 | Etron Technology, Inc. | Method of identifying redundant test patterns |
| US5844909A (en) * | 1997-03-27 | 1998-12-01 | Nec Corporation | Test pattern selection method for testing of integrated circuit |
| US5935264A (en) * | 1997-06-10 | 1999-08-10 | Micron Technology, Inc. | Method and apparatus for determining a set of tests for integrated circuit testing |
| US6141630A (en) * | 1997-08-07 | 2000-10-31 | Verisity Design, Inc. | System and method for automated design verification |
| JPH11149491A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Corp | 故障検出率評価方法 |
| JP3813757B2 (ja) * | 1999-03-23 | 2006-08-23 | 株式会社東芝 | 重み付き故障検出率評価装置 |
| US7114111B2 (en) * | 1999-06-08 | 2006-09-26 | Cadence Design (Isreal) Ii Ltd. | Method and apparatus for maximizing test coverage |
| US6658616B1 (en) * | 1999-11-22 | 2003-12-02 | Cadence Design Systems, Inc. | Method for improving the efficiency of weighted random pattern tests through reverse weight simulation using effective pattern masks |
| US6647513B1 (en) * | 2000-05-25 | 2003-11-11 | International Business Machines Corporation | Coverage-based test generation for microprocessor verification |
-
2000
- 2000-03-27 JP JP2000087690A patent/JP3732708B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-20 TW TW090106424A patent/TW498274B/zh not_active IP Right Cessation
- 2001-03-26 US US09/816,214 patent/US6766473B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162674B2 (en) * | 2002-10-03 | 2007-01-09 | Kabushiki Kaisha Toshiba | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns |
| US7308660B2 (en) | 2003-01-16 | 2007-12-11 | Kabushiki Kaisha Toshiba | Calculation system of fault coverage and calculation method of the same |
| US7093216B2 (en) | 2003-02-06 | 2006-08-15 | Kabushiki Kaisha Toshiba | Apparatus connectable to a computer network for circuit design verification, computer implemented method for circuit design verification, and computer program product for controlling a computer system so as to verify circuit designs |
| JP2006010351A (ja) * | 2004-06-22 | 2006-01-12 | Toshiba Corp | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
| JP4602004B2 (ja) * | 2004-06-22 | 2010-12-22 | 株式会社東芝 | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
| JP2009515161A (ja) * | 2005-11-04 | 2009-04-09 | エヌエックスピー ビー ヴィ | 集積回路のテスト方法及びテスト装置 |
| US8281197B2 (en) | 2005-11-04 | 2012-10-02 | Nxp B.V. | Integrated circuit test method and test apparatus |
| JP2011185847A (ja) * | 2010-03-10 | 2011-09-22 | Hitachi Information & Communication Engineering Ltd | 半導体集積回路の診断テストパターン数最適化プログラム |
| US10095607B2 (en) | 2016-03-17 | 2018-10-09 | Kabushiki Kaisha Toshiba | Information processing device, computer program product, and testing system with acquiring total execution history |
Also Published As
| Publication number | Publication date |
|---|---|
| US6766473B2 (en) | 2004-07-20 |
| JP3732708B2 (ja) | 2006-01-11 |
| TW498274B (en) | 2002-08-11 |
| US20010027539A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001273160A (ja) | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 | |
| JP3833982B2 (ja) | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム | |
| US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
| JP2001318804A (ja) | 確率的な診断システム | |
| JP4602004B2 (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
| JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
| US10657207B1 (en) | Inter-cell bridge defect diagnosis | |
| US20130125073A1 (en) | Test path selection and test program generation for performance testing integrated circuit chips | |
| Dworak et al. | Defect-oriented testing and defective-part-level prediction | |
| US6453437B1 (en) | Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation | |
| JP2010286383A (ja) | 故障箇所推定装置、故障箇所推定方法及びプログラム | |
| US6707313B1 (en) | Systems and methods for testing integrated circuits | |
| US5796990A (en) | Hierarchical fault modeling system and method | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| Bodhe et al. | Reduction of diagnostic fail data volume and tester time using a dynamic N-cover algorithm | |
| US6012157A (en) | System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information | |
| US8402421B2 (en) | Method and system for subnet defect diagnostics through fault compositing | |
| US6675323B2 (en) | Incremental fault dictionary | |
| Bernardi et al. | An effective technique for minimizing the cost of processor software-based diagnosis in SoCs | |
| US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
| JP2008076121A (ja) | ディレイ不良解析方法およびその装置 | |
| US7089174B2 (en) | Modelling device behaviour using a first model, a second model and stored valid behaviour | |
| Bernardi et al. | Facilitating fault-simulation comprehension through a fault-lists analysis tool | |
| Chen et al. | A test pattern ordering algorithm for diagnosis with truncated fail data | |
| JPH03120485A (ja) | 半導体集積回路の故障個所推定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |