JP2013224829A - 試験支援方法、試験支援プログラム、および試験支援装置 - Google Patents

Abstract

【課題】電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化すること。
【解決手段】試験支援装置１００は、半導体集積回路１０３内の素子の接続関係を示す第１回路情報１０１の、半導体集積回路１０３内の電源配線の特定位置における不良によって故障が発生しうる素子を示す第１回路情報１０１内のセルおよび故障の種類を特定する。試験支援装置１００は、特定されたセルに特定された故障の種類に関する故障モデルを設定後の第１回路情報１０１とテストパターンｔ１と、をシミュレータに与えることにより、シミュレーションを実行する。試験支援装置１００は、半導体集積回路１０１へテストパターンｔ１が与えられてテストされたテスト結果を取得する。試験支援装置１００は、第２シミュレーション結果１０２と、テスト結果１０００と、が一致するか否かを判定する。
【選択図】図１

Description

本発明は、試験支援方法、試験支援プログラム、および試験支援装置に関する。

従来、半導体集積回路の回路情報がレイアウトされたレイアウト情報について、電源網を解析する技術が知られている（たとえば、下記特許文献１を参照。）。回路のレイアウト情報について、電源配線情報およびグランド配線情報の等電位追跡が行われることにより、該電源配線情報およびグランド配線に接続されているセルが抽出される技術が知られている（たとえば、下記特許文献２を参照。）。

特開２００２−３６８０９１号公報 特開平５−１８１９２４号公報

しかしながら、半導体集積回路の電源配線に発生する断線や高抵抗などの不良は、単一の素子を故障させる場合もあれば、複数の素子を故障させる場合もある。そのため、半導体集積回路にテストパターンを与えてテストされたテスト結果が半導体集積回路の観測点において期待値と不一致であっても、いずれの素子の故障によって該不一致となったかが不明である。したがって、該不良によって故障が発生した素子に基づいて、半導体集積回路の電源配線に発生する断線や高抵抗などの不良が発生したか否かを特定することが困難である。

１つの側面では、本発明は、上述した従来技術による問題点を解消するため、電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化することができる試験支援方法、試験支援プログラム、および試験支援装置を提供することを目的とする。

本発明の一側面によれば、半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記故障が発生しうる素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行し、前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得し、シミュレーションの実行によって得られるシミュレーション結果と、取得されたテスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定し、判定結果を出力する試験支援方法、試験支援プログラム、および試験支援装置が提案される。

本発明の一態様によれば、電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化することができるという効果を奏する。

図１は、実施例１にかかる試験支援装置の一動作例を示す説明図である。 図２は、試験支援装置のハードウェア構成例を示すブロック図である。 図３は、実施例１にかかる試験支援装置の機能的構成を示すブロック図である。 図４は、第２回路情報内の電源配線情報を示す説明図である。 図５は、第２回路情報内の電源配線情報と電源配線情報に接続されたセルを示す説明図である。 図６は、ＩＲ−Ｄｒｏｐ解析による解析結果例と故障判断例を示す説明図である。 図７は、想定不良位置とセルに対応する交差部分との長さに基づく判定例を示す説明図である。 図８は、電源故障辞書の一例を示す説明図である。 図９は、テストパターンｔ１における第１シミュレーション結果の一例を示す説明図である。 図１０は、テストパターンｔ１におけるテスト結果の一例を示す説明図である。 図１１は、設定例を示す説明図である。 図１２は、第１シミュレーション結果と第２シミュレーション結果との判定例を示す説明図である。 図１３は、テスト結果と第２シミュレーション結果との判定例を示す説明図である。 図１４は、実施例１にかかる試験支援装置による特定処理手順の例１を示すフローチャートである。 図１５は、実施例１にかかる試験支援装置による特定処理手順の例２を示すフローチャートである。 図１６は、実施例１にかかる試験支援装置による試験支援処理手順の一例を示すフローチャート（その１）である。 図１７は、実施例１にかかる試験支援装置による試験支援処理手順の一例を示すフローチャート（その２）である。 図１８は、実施例２にかかる試験支援装置による動作例を示す説明図である。 図１９は、実施例２にかかる試験支援装置の機能的構成を示すブロック図である。 図２０は、テストパターンｔ２におけるテスタ結果の一例を示す説明図である。 図２１は、テストパターンｔ２における取得された第２シミュレーション結果の一例を示す説明図である。 図２２は、実施例２における第２シミュレーション結果とテスト結果との判定例を示す説明図である。 図２３は、実施例２にかかる判断例を示す説明図である。 図２４は、電源故障診断情報の一例を示す説明図である。 図２５は、実施例２にかかる試験支援装置による試験支援処理手順の一例を示すフローチャート（その１）である。 図２６は、実施例２にかかる試験支援装置による試験支援処理手順の一例を示すフローチャート（その２）である。

以下に添付図面を参照して、本発明にかかる試験支援方法、試験支援プログラム、および試験支援装置の実施の形態を詳細に説明する。本実施の形態は、２つの実施例を挙げる。

（実施例１）
図１は、実施例１にかかる試験支援装置の一動作例を示す説明図である。試験支援装置１００は、第１回路情報１０１内の、半導体集積回路１０３内の電源配線Ｌの特定位置における不良によって故障が発生しうる半導体集積回路１０３内の素子を示すセルと、故障が発生しうる素子を示す各々についての故障の種類と、を特定する。ここで、たとえば、電源配線Ｌの不良としては、断線や高抵抗が挙げられる。特定位置とは、電源配線Ｌ上のいずれかの位置である。たとえば、特定位置は、試験支援装置１００によって決定されてもよいし、試験支援装置１００の利用者によって予め指定された位置であってもよい。後述例では、特定位置を想定不良位置とし、試験支援装置１００が想定不良位置を決定している。

たとえば、試験支援装置１００は、半導体集積回路１０３内の素子の配置および素子間の配線を示す第２回路情報に基づいて半導体集積回路１０３内の素子の各特性を解析する。試験支援装置１００は、解析結果が所定条件を満たしているか否かに基づいて、故障が発生しうる半導体集積回路１０３内の素子を示すセルと、故障が発生しうる素子を示す各々についての故障の種類と、を特定してもよい。特性としては、たとえば、各素子に供給される電源電圧、各素子を流れる電流、リーク電流などが挙げられる。第２回路情報は、具体的には、たとえば、レイアウトデータのような物理情報である。または、たとえば、試験支援装置１００は、特定位置と、半導体集積回路１０３内の電源配線Ｌに接続された素子の位置と、の距離を、第２回路情報に基づいて特定する。そして、試験支援装置１００は、該距離が、所定条件を満たしているか否かに基づいて、故障が発生しうる半導体集積回路１０３内の素子を示すセルと、故障が発生しうる素子を示す各々についての故障の種類と、を特定してもよい。

ここで、故障モデルについて説明する。半導体集積回路１０３の試験では、半導体集積回路１０３に作り込まれた論理機能が仕様通りに正しく動作するか否かが確認される。機能テスト用のテストパターンｔ１は、特定の故障を仮定し、その故障が発生している半導体集積回路１０３を選別できるように作成される。この特定の故障は「故障モデル」と呼ばれている。故障モデルは、素子の不具合や配線の断線/短絡といった物理的欠陥に基づく動作不良に関連づけられる。

たとえば、故障モデルとしては、縮退故障モデルと、遅延故障モデルと、ブリッジ故障モデル、オープン故障モデルと、が知られている。「縮退故障モデル」は、論理素子の入出力が接地あるいは電源に短絡しているため、論理素子の入出力が論理「０」あるいは論理「１」に固定されるという故障モデルである。「遅延故障モデル」では、信号伝搬の遅れがモデル化される。半導体集積回路１０３上の２つのノードの短絡をモデル化した「ブリッジ故障モデル」や、配線の切断やビアの接続不良などをモデル化した「オープン故障モデル」が知られている。図１の例では、セルＣｅ、Ｃｂ、Ｃｃのうち、セルＣｂおよびセルＣｃが０縮退故障であると特定される。

試験支援装置１００は、特定されたセルと、特定されたセルの各々についての故障の種類と、第１回路情報１０１と、テストパターンｔ１と、に基づいて、半導体集積回路１０３の動作のシミュレーションを実行する。具体的には、試験支援装置１００は、第１回路情報１０１に、特定されたセルの各々についての故障の種類に基づく故障モデルを設定する。そして、試験支援装置１００は、故障モデルを設定後の第１回路情報１０１とテストパターンｔ１とをシミュレータに与えてシミュレーションを実行する。

試験支援装置１００は、半導体集積回路１０３へテストパターンｔ１が与えられてテストされたテスト結果（テスタ結果１０００）を取得する。試験支援装置１００は、取得されたテスト結果（テスタ結果１０００）と、第２シミュレーション結果１０２と、が観測点において一致するか否かを判定する。試験支援装置１００は、判断結果を出力する。

図１の試験支援装置によれば、電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化することができる。

（試験支援装置１００のハードウェア構成例）
図２は、試験支援装置のハードウェア構成例を示すブロック図である。図２において、試験支援装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３と、を有している。試験支援装置１００は、磁気ディスクドライブ２０４と、磁気ディスク２０５と、光ディスクドライブ２０６と、光ディスク２０７と、ディスプレイ２０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２０９と、キーボード２１０と、マウス２１１と、を有している。また、各構成部はバス２００によってそれぞれ接続されている。

ここで、ＣＰＵ２０１は、試験支援装置１００の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される。磁気ディスクドライブ２０４は、ＣＰＵ２０１の制御にしたがって磁気ディスク２０５に対するデータのリード／ライトを制御する。磁気ディスク２０５は、磁気ディスクドライブ２０４の制御で書き込まれたデータを記憶する。

光ディスクドライブ２０６は、ＣＰＵ２０１の制御にしたがって光ディスク２０７に対するデータのリード／ライトを制御する。光ディスク２０７は、光ディスクドライブ２０６の制御で書き込まれたデータを記憶したり、光ディスク２０７に記憶されたデータをコンピュータに読み取らせたりする。

ディスプレイ２０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ２０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。

Ｉ／Ｆ２０９は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＥＴに接続され、このネットワークＮＥＴを介して他の装置に接続される。そして、Ｉ／Ｆ２０９は、ネットワークＮＥＴと内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。

キーボード２１０は、文字、数字、各種指示などの入力のためのキーを有し、データの入力を行う。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス２１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などを行う。ポインティングデバイスとして同様に機能を有するものであれば、トラックボールやジョイスティックなどであってもよい。

（実施例１にかかる試験支援装置１００の機能的構成例）
図３は、実施例１にかかる試験支援装置の機能的構成を示すブロック図である。試験支援装置１００は、抽出部３０１と、決定部３０２と、特定部３０３と、実行部３０４と、を有している。試験支援装置１００は、取得部３０５と、判定部３０６と、算出部３０７と、出力部３０８と、を有している。

抽出部３０１から出力部３０８に関する処理がコーディングされた情報提供プログラムが、図２に示したＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に記憶されている。ＣＰＵ２０１が、記憶装置から情報提供プログラムを読み出し、情報提供プログラムにコーディングされている処理を実行する。これにより、抽出部３０１から出力部３０８に関する処理が実現される。各部の処理結果は、たとえば、ＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。各部の処理結果は、たとえば、ＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。

（第２回路情報内の電源配線情報）
図４は、第２回路情報内の電源配線情報を示す説明図である。第２回路情報４００は、配線情報ごとに、配線種、第２回路情報４００内の座標軸における始点と終点とのそれぞれの座標の情報を有している。電源の配線種が複数ある場合、配線種によって、いずれの層の配線であるかが判別される。

たとえば、抽出部３０１は、第２回路情報４００から最下層の電源配線情報を抽出する。つぎに、決定部３０２は、抽出した最下層の電源配線情報を順に選択する、決定部３０２は、選択した電源配線情報に基づいて、特定位置を決定する。

図５は、第２回路情報内の電源配線情報と電源配線情報に接続されたセルを示す説明図である。図５では、第２回路情報４００がＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）によってグラフィック化されてディスプレイ２０８上に表示された例を示している。以下、ＣＡＤによって表示された図であっても、第２回路情報４００として説明する。第２回路情報４００は、セルごとに第２回路情報４００内の座標軸における座標とセルの種類との情報を有している。

図５では、選択された「ＶＤＤ （３００，４５０） （１０００，４５０）」の電源配線情報ＬＤを示している。図５の例では、電源配線情報ＬＤには、セルＣ１〜セルＣ７が接続されている。セルと電源配線情報ＬＤとの交差部分をノードと称する。本実施の形態では、特定位置を電源配線情報ＬＤのノード間とする。ここでは、特定位置が複数あるため、各特定位置を想定不良位置と称する。試験支援装置１００は、想定不良位置を決定する。図５の例では、想定不良位置はＡ〜Ｈである。各想定不良位置は、第１回路情報１０１における座標を有していることとする。

特定部３０３は、第１回路情報１０１内の、特定位置の不良によって故障が発生しうる半導体集積回路１０３内の素子を示すセルと、故障が発生しうる素子を示すセルの各々についての故障の種類と、を特定する。具体的には、特定部３０３は、決定した想定不良位置から順に１つの想定不良位置を選択する。

具体的には、特定部３０３は、解析部３１１と、判断部３１３と、を有している。または、特定部３０３は、検出部３１２と、判断部３１３と、を有している。

解析部３１１は、半導体集積回路１０３内の素子の位置および素子間の配線を示す第２回路情報４００に基づいて、特定位置の不良が発生した場合の半導体集積回路１０３内の各素子の特性を解析する。上述したように、特性としては、素子の電源電圧であってもよいし、素子を流れる電流であってもよい。

判断部３１３は、解析結果が所定条件を満たしたか否かに基づいて、第２回路情報４００から故障が発生しうる素子を示すセルと、故障が発生しうる素子を示すセルの各々についての故障の種類と、を特定する。ここでは、ＩＲ−Ｄｒｏｐによって電源電圧が解析された場合の判断例を示す。

図６は、ＩＲ−Ｄｒｏｐ解析による解析結果例と故障判断例を示す説明図である。想定不良位置Ａに断線不良が発生したと仮定し、試験支援装置１００は、第１回路情報１０１のうち、電源配線情報ＬＤと、電源配線情報ＬＤの周辺のセルを含む局所的なＩＲ−Ｄｒｏｐ解析を実行する。電源配線情報ＬＤの周辺のセルとは、たとえば、電源配線情報ＬＤに接続されたセルである。

たとえば、セルＣ１のＶＤＤ’については、Ｖｔｈ以下であるため、０縮退故障であると判断する。試験支援装置１００は、各セルの電源電圧について、Ｖｔｈより大きいか否かを判断する。Ｖｔｈ以下と判断された場合、試験支援装置１００は、セルの出力が０縮退故障であると判断する。０縮退故障とは、セルの出力が論理値「０」に固定されてしまう故障を示している。Ｖｔｈより大きいと判断された場合、試験支援装置１００は、保障電圧以上であるか否かを判断する。

Ｖｔｈより大きく、保障電圧よりも小さいと判断された場合、試験支援装置１００は、セルの出力が０→１遅延故障であると判断する。０→１遅延故障は、０から１へ変化する場合に通常よりも大きな遅延が発生する故障を示している。Ｖｔｈより大きく、保障電圧よりも大きい場合、試験支援装置１００は、セルに故障が発生しないと判断する。

セルＣ１のＶＤＤについては、Ｖｔｈ未満であるため、０縮退故障であると判断される。セルＣ２，Ｃ３のＶＤＤについては、Ｖｔｈ以上であり、保障電圧未満であるため、０→１遅延故障であると判断される。

また、検出部３１２は、半導体集積回路１０３内の素子の位置および素子間の配線を示す第２回路情報４００に基づいて、半導体集積回路１０３内の電源配線情報ＬＤに接続された各素子の位置と、特定位置と、の距離を検出する。

判断部３１３、検出された距離が所定条件を満たしたか否かに基づいて、第２回路情報４００から故障が発生しうる半導体集積回路１０３内の素子を示すセルと、記故障が発生しうる素子を示すセルの各々についての故障の種類と、を特定する。

図７は、想定不良位置とセルに対応する交差部分との長さに基づく判定例を示す説明図である。たとえば、ＶＤＤの電源配線情報ＬＤの場合、判断部３１３は、想定不良位置とノードとの距離が第１長さｄ１以下であるセルの出力は０縮退故障であると判断する。たとえば、ＶＤＤの電源配線情報ＬＤの場合、判断部３１３は、想定不良位置とノードの距離が第１長さｄ１より大きく第２長さｄ２以下であるセルの出力が０→１遅延故障であると判断する。

図７の例では、想定不良位置とノードｎａとの距離ｄａが第１長さｄ１以下であるため、セルＣ１の出力は、０縮退故障であると判断される。想定不良位置とノードｎｂとの距離ｄｂが第１長さｄ１より大きく第２長さｄ２以下であるため、セルＣ２の出力は、０→１遅延故障であると判断される。想定不良位置とノードｎｃとの距離ｄｃが第１長さｄ１より大きく第２長さｄ２以下であるため、セルＣ３の出力は、０→１遅延故障であると判断される。

想定不良位置とノードｎｄとの距離ｄｄが第２長さｄ２より大きいため、セルＣ４には、動作不良が発生しないと特定される。想定不良位置とノードｎｅとの距離ｄｅが第２長さｄ２より大きいため、セルＣ５は、動作不良が発生しないと判断される。想定不良位置とノードｎｆとの距離ｄｆが第２長さｄ２より大きいため、セルＣ６は、動作不良が発生しないと特定される。想定不良位置とノードｎｇとの距離ｄｇが第２長さｄ２より大きいため、セルＣ７は、動作不良が発生しないと判断される。

したがって、判断部３１３は、動作不良が発生するセルとして、セルＣ１〜セルＣ３を特定する。判断部３１３は、セルＣ１の動作不良の種類は出力の０縮退故障であり、セルＣ２の動作不良の種類は出力の０→１遅延故障であり、セルＣ３の動作不良の種類は出力の０→１遅延故障である。

特定部３０３は、特定結果をＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納する。本実施の形態では、たとえば、特定部３０３は、特定結果を電源故障辞書８００に格納する。

（電源故障辞書８００）
図８は、電源故障辞書の一例を示す説明図である。電源故障辞書８００は、故障ＩＤ、想定不良位置、故障箇所、および論理故障モデルのフィールドを有している。各フィールドに情報が設定されることにより、故障情報（８０１〜）がレコードとして記憶される。電源故障辞書８００は、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などによって実現される。

故障ＩＤのフィールドには、選択された想定不良位置の各々について付される識別情報が登録される。想定不良位置のフィールドには、故障が発生したと仮定する想定不良位置が登録される。故障箇所のフィールドには、想定不良位置に故障が発生したと仮定した場合に故障となると判断されたセルの識別情報と、該セルの入力または出力のいずれで故障となるかを示す情報と、が登録される。たとえば、セルＣ１の出力に故障が発生する場合、「セルＣ１／出力」が登録される。論理故障モデルのフィールドには、故障箇所に発生する故障モデルの種別が登録される。

つぎに、取得部３０５は、半導体集積回路１０３を示す第１回路情報１０１とテストパターンｔ１を与えて論理シミュレーションが実行された第１シミュレーション結果９００を取得する。取得部３０５は、半導体集積回路１０３へテストパターンｔ１を与えてテストされたテスト結果と第１シミュレーション結果９００とが一致したか否かが判定された判定結果を取得する。テストパターンｔ１は、半導体集積回路１０３の設計者または検証者によって作成される。第１シミュレーション結果９００は、故障モデルを設定していない場合にテストパターンｔ１を第１回路情報１０１に与えて論理シミュレーションされた結果であり、期待値である。

図９は、テストパターンｔ１における第１シミュレーション結果の一例を示す説明図である。第１シミュレーション結果９００は、テストパターン、ピン、および期待値のフィールドを有している。本実施の形態では、観測点が外部出力端子であるため、第１シミュレーション結果９００にはピンのフィールドが含まれている。たとえば、ＳＣＡＮパターンの場合、観測点は、ＳＦＦ（Ｓｃａｎ Ｆｌｉｐ Ｆｌｏｐ）である。テストパターンのフィールドには、テストパターンの識別情報が登録される、ピンのフィールドには、観測点である出力端子の識別情報が登録される。期待値のフィールドには、観測点における第１シミュレーション結果が登録される。

また、テスタによってテストパターンｔ１が半導体集積回路１０３に与えられることにより、半導体集積回路１０３がテストされる。第１シミュレーション結果９００とテスト結果との判定結果については、テスト結果と判定結果とを関連付けて記憶するテスタ結果１０００として、取得される。

図１０は、テストパターンｔ１におけるテスト結果の一例を示す説明図である。テスタ結果１０００は、テストパターン、ピン、観測結果、および判定結果のフィールドを有している。テストパターンのフィールドには、テストパターンの識別情報が登録される、ピンのフィールドには、観測点である出力端子の識別情報が登録される。

観測結果のフィールドには、観測点における出力値であり、すなわち観測点におけるテスト結果が登録される。を示している。判定結果のフィールドには、「ＦＡＩＬ」、または「ＰＡＳＳ」が登録される。「ＰＡＳＳ」の場合、観測結果と期待値とが一致していることを示し、「ＦＡＩＬ」の場合、観測結果と期待値とが一致していないことを示している。

実行部３０４は、特定部３０３によって特定されたセルと、特定部３０３によって特定されたセルの各々についての故障の種類と、第１回路情報１０１と、テストパターンｔ１と、に基づいて、半導体集積回路１０３の動作のシミュレーションを実行する。具体的には、実行部３０４は、半導体集積回路１０３を示す第２回路情報４００内の電源配線情報ＬＤ上の故障によって発生する第１回路情報１０１内のセルの故障モデルを第１回路情報１０１に設定する。具体的には、特定部３０３は、電源故障辞書８００から、１つの故障情報を選択する。設定部は、第１回路情報１０１内の選択された故障情報の故障個所に対して選択された故障情報の論理故障モデルを設定する。

図１１は、設定例を示す説明図である。図１１では、故障ＩＤが「１」の場合についての設定例を示している。セルＣ１の出力に０縮退故障が設定され、セルＣ２の出力とセルＣ３の出力とのそれぞれに０→１遅延故障が設定される。具体的には、たとえば、実行部３０４は、テストパターンｔ１と設定後の第１回路情報１０１と、をシミュレータに与えることにより、論理シミュレーションを実行する。

判定部３０６は、実行部３０４による故障シミュレーションによって得られる第２シミュレーション結果１０２と、取得部３０５によって取得されたテスト結果と、が観測点において一致するか否かを判定する。具体的には、たとえば、判定部３０６は、取得部３０５によって取得された第１シミュレーション結果９００と、実行部３０４によるシミュレーションの実行により得られる第２シミュレーション結果１０２と、の観測点における一致を判定する。

図１２は、第１シミュレーション結果と第２シミュレーション結果との判定例を示す説明図である。実線で示す故障伝搬経路では、テストパターンｔ１において、故障モデルが設定されたセルＣ１の影響が観測点Ｐ１に伝搬されることを示している。実線で示す故障伝搬経路では、テストパターンｔ１において、故障モデルが設定されたセルＣ２の影響が観測点Ｐ３に伝搬されることを示している。実線で示す故障伝搬経路では、テストパターンｔ１において、故障モデルが設定されたセルＣ３の影響は、観測点Ｐ５に伝搬されることを示している。破線で示す経路によれば、故障同士の干渉により故障モデルが設定されたセルの影響が伝搬されなかったことを示している。

観測点Ｐ１では、第１シミュレーション結果９００と第２シミュレーション結果１０２が不一致である。観測点Ｐ２では、第１シミュレーション結果９００と第２シミュレーション結果１０２が一致している。観測点Ｐ３では、第１シミュレーション結果９００と第２シミュレーション結果１０２が不一致である。観測点Ｐ４では、第１シミュレーション結果９００と第２シミュレーション結果１０２が一致している。観測点Ｐ５では、第１シミュレーション結果９００と第２シミュレーション結果１０２が不一致である。

具体的には、たとえば、判定部３０６は、第１シミュレーション結果９００と第２シミュレーション結果１０２との判定結果と、取得部３０５によって取得されたテスタ結果１０００の観測点における判定結果とが一致するか否かを判断する。出力部３０８は、判定部３０６による判断結果を出力する。たとえば、出力部３０８は、判定部３０６によって一致すると判断された場合、試験が行われた半導体集積回路１０３の電源配線Ｌ上の特定位置に不良が発生していることを示す情報を出力してもよい。出力形式としては、たとえば、ディスプレイ２０８への表示、Ｉ／Ｆ２０９による外部装置への送信がある。また、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に記憶することとしてもよい。

さらに、観測点が複数ある場合、算出部３０７は、判定部３０６によって一致すると判定された数を算出する。出力部３０８は、算出部３０７によって算出された数を出力する。出力形式としては、たとえば、ディスプレイ２０８への表示、Ｉ／Ｆ２０９による外部装置への送信がある。また、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に記憶することとしてもよい。

具体的には、たとえば、算出部３０７は、判定部３０６によって一致すると判定された数（以下、「一致数」と称する。）と、一致しないと判定された数（以下、「矛盾数」と称する。）と、をそれぞれカウントしてもよい。そして、算出部３０７は、「スコア＝一致数／（一致数＋矛盾数）」を算出してもよい。「一致数＋矛盾数」は、観測点の数と同一である。スコアが１に近い値であれば、試験された半導体集積回路１０３内の電源配線Ｌの特定位置において不良が発生している可能性が高い。たとえば、試験支援装置１００の利用者は、出力されたスコアに基づいて半導体集積回路１０３内の電源配線Ｌの特定位置において不良が発生しているか否かを判断してもよい。

図１３は、テスト結果と第２シミュレーション結果との判定例を示す説明図である。観測点Ｐ１〜観測点Ｐ５では、テスタ結果１０００の観測結果と第２シミュレーション結果１０２が一致している。

観測点Ｐ１〜Ｐ５のすべてにおいて、判定部３０６による判定結果が一致していることを示しているため、一致数は５であり、矛盾数は、０である。したがって、スコアは５／５である。

（実施例１にかかる試験支援装置１００による試験支援処理手順）
図１４は、実施例１にかかる試験支援装置による特定処理手順の例１を示すフローチャートである。まず、試験支援装置１００は、第２回路情報４００を取得し（ステップＳ１４０１）、セル、マクロに繋がる電源配線情報を抽出する（ステップＳ１４０２）。試験支援装置１００は、抽出された電源配線情報のノード間の位置を想定不良点に決定する（ステップＳ１４０３）。

試験支援装置１００は、未選択な想定不良点があるか否かを判断する（ステップＳ１４０４）。未選択な想定不良点がある場合（ステップＳ１４０４：Ｙｅｓ）、試験支援装置１００は、未選択な想定不良点から１つの想定不良点を選択する（ステップＳ１４０５）。

試験支援装置１００は、想定不良点に不良情報を設定し（ステップＳ１４０６）、不良情報が設定された第１回路情報１０１に基づいて各セルが示す素子の特性を解析する（ステップＳ１４０７）。ここでは、すべてのセルの各々が示す素子の特性が解析されていることとしているが、選択された電源配線情報を示す電源配線情報ＬＤに接続されている素子など局所的に特性の解析が行われてもよい。

つぎに、試験支援装置１００は、第２回路情報４００のうち、未選択なセルがあるか否かを判断する（ステップＳ１４０８）。未選択なセルがある場合（ステップＳ１４０８：Ｙｅｓ）、試験支援装置１００は、未選択なセルから１つのセルを選択する（ステップＳ１４０９）。試験支援装置１００は、選択されたセルが示す素子の特性が各故障に該当する条件を満たしたか否かを判断する（ステップＳ１４１０）。ここでは、試験支援装置１００は、ステップＳ１４０７によって得られた解析結果が各故障に該当する条件を満たしたか否かを判断している。

選択されたセルが示す素子の特性が各故障に該当する条件を満たした場合（ステップＳ１４１０：Ｙｅｓ）、ステップＳ１４１１へ移行する。試験支援装置１００は、想定不良点と、選択されたセルの識別情報と、該条件に該当する故障と、を関連付けて電源故障辞書８００に格納し（ステップＳ１４１１）、ステップＳ１４０８へ戻る。選択されたセルが示す素子の特性が各故障に該当する条件を満たしていない場合（ステップＳ１４１０：Ｎｏ）、ステップＳ１４０８へ戻る。

ステップＳ１４０８において、未選択なセルがない場合（ステップＳ１４０８：Ｎｏ）、ステップＳ１４０４へ戻る。ステップＳ１４０４において、未選択な想定不良点がない場合（ステップＳ１４０４：Ｎｏ）、一連の処理を終了する。

図１５は、実施例１にかかる試験支援装置による特定処理手順の例２を示すフローチャートである。まず、試験支援装置１００は、第２回路情報４００を取得し（ステップＳ１５０１）、セル、マクロに繋がる電源配線情報を抽出する（ステップＳ１５０２）。試験支援装置１００は、抽出された電源配線情報のノード間の位置を想定不良点に決定する（ステップＳ１５０３）。

試験支援装置１００は、未選択な想定不良点があるか否かを判断する（ステップＳ１５０４）。未選択な想定不良点がある場合（ステップＳ１５０４：Ｙｅｓ）、試験支援装置１００は、未選択な想定不良点から１つの想定不良点を選択する（ステップＳ１５０５）。

試験支援装置１００は、第２回路情報４００のうち、未選択なセルがあるか否かを判断する（ステップＳ１５０６）。未選択なセルがある場合（ステップＳ１５０６：Ｙｅｓ）、試験支援装置１００は、未選択なセルから１つのセルを選択し（ステップＳ１５０７）、選択された想定不良点と選択されたセルの位置との距離を検出する（ステップＳ１５０８）。

試験支援装置１００は、検出された距離が各故障に該当する条件を満たしたか否かを判断する（ステップＳ１５０９）。検出された距離が各故障に該当する条件を満たした場合（ステップＳ１５０９：Ｙｅｓ）、ステップＳ１５１０へ移行する。試験支援装置１００は、想定不良点と、選択されたセルの識別情報と、該条件に該当する故障と、を関連付けて電源故障辞書８００に格納し（ステップＳ１５１０）、ステップＳ１５０６へ戻る。検出された距離が各故障に該当する条件を満たしていない場合（ステップＳ１５０９：Ｎｏ）、ステップＳ１５０６へ戻る。

ステップＳ１５０６において、未選択なセルがない場合（ステップＳ１５０６：Ｎｏ）、ステップＳ１５０４へ戻る。ステップＳ１５０４において、未選択な想定不良点がない場合（ステップＳ１５０４：Ｎｏ）、一連の処理を終了する。

図１６および図１７は、実施例１にかかる試験支援装置による試験支援処理手順の一例を示すフローチャートである。試験支援装置１００は、第１回路情報１０１と電源故障辞書８００を取得し（ステップＳ１６０１）、「ｉ＝１」とし（ステップＳ１６０２）、「ｉ≦電源故障辞書８００内の故障ＩＤの総数」であるか否かを判断する（ステップＳ１６０３）。「ｉ≦電源故障辞書８００内の故障ＩＤの総数」である場合（ステップＳ１６０３：Ｙｅｓ）、試験支援装置１００は、電源故障辞書８００内の故障ＩＤ［ｉ］の故障モデルを第１回路情報１０１に設定する（ステップＳ１６０４）。

つぎに、試験支援装置１００は、未選択なテストパターンｔ１があるか否かを判断する（ステップＳ１６０５）。未選択なテストパターンｔ１がある場合（ステップＳ１６０５：Ｙｅｓ）、未選択なテストパターンｔ１から１つのテストパターンｔ１を選択する（ステップＳ１６０６）。試験支援装置１００は、選択されたテストパターンｔ１に基づく第１シミュレーション結果９００とテスト結果との判定結果を取得する（ステップＳ１６０７）。試験支援装置１００は、設定後の第１回路情報１０１と、選択されたテストパターンｔ１と、をシミュレータに与えてシミュレーションを実行する（ステップＳ１６０８）。

つぎに、試験支援装置１００は、未判定な観測点があるか否かを判断する（ステップＳ１７０１）。未判定な観測点がある場合（ステップＳ１７０１：Ｙｅｓ）、試験支援装置１００は、未判定な観測点から１つの観測点を判定対象に決定する（ステップＳ１７０２）。試験支援装置１００は、判定対象に決定された観測点において、第１シミュレーション結果９００と第２シミュレーション結果１０２とが一致しているか否かを判断する（ステップＳ１７０３）。

一致している場合（ステップＳ１７０３：Ｙｅｓ）、試験支援装置１００は、判定対象に決定された観測点において、判定結果が「ＰＡＳＳ」であるか否かを判断する（ステップＳ１７０４）。判定結果が「ＰＡＳＳ」である場合（ステップＳ１７０４：Ｙｅｓ）、試験支援装置１００は、「故障ＩＤ［ｉ］の一致数＝故障ＩＤ［ｉ］の一致数＋１」とし（ステップＳ１７０５）、ステップＳ１７０１へ戻る。判定結果が「ＰＡＳＳ」でない場合（ステップＳ１７０４：Ｎｏ）、ステップＳ１７０７へ移行する。

ステップＳ１７０３において、一致していない場合（ステップＳ１７０３：Ｎｏ）、試験支援装置１００は、判定対象に決定された観測点において、判定結果が「ＦＡＩＬ」であるか否かを判断する（ステップＳ１７０６）。「ＦＡＩＬ」である場合（ステップＳ１７０６：Ｎｏ）、ステップＳ１７０５へ移行する。「ＦＡＩＬ」でない場合（ステップＳ１７０６：Ｙｅｓ）、試験支援装置１００は、「故障ＩＤ［ｉ］の矛盾数＝故障ＩＤ［ｉ］の矛盾数＋１」とし（ステップＳ１７０７）、ステップＳ１７０１へ戻る。

未判定な観測点がない場合（ステップＳ１７０１：Ｎｏ）、試験支援装置１００は、「故障ＩＤ［ｉ］のスコア＝故障ＩＤ［ｉ］の一致数／（故障ＩＤ［ｉ］の矛盾数＋故障ＩＤ［ｉ］の一致数）」とする（ステップＳ１７０８）。試験支援装置１００は、テストパターンｔ１と故障ＩＤ［ｉ］と故障ＩＤ［ｉ］のスコアとを関連付けて出力し（ステップＳ１７０９）、ステップＳ１６０５へ戻る。

ステップＳ１６０５において、未選択なテストパターンｔ１がない場合（ステップＳ１６０５：Ｎｏ）、試験支援装置１００は、「ｉ＝ｉ＋１」とし（ステップＳ１６０９）、ステップＳ１６０３へ戻る。ステップＳ１６０３において、「ｉ≦電源故障辞書８００内の故障ＩＤの総数」でない場合（ステップＳ１６０３：Ｎｏ）、一連の処理を終了する。

（実施例２）
図１８は、実施例２にかかる試験支援装置による動作例を示す説明図である。実施例２にかかる試験支援装置１８００では、あらたなシミュレーションを行うことなく、電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化することができる。試験支援装置１８００は、半導体集積回路１０３へテストパターンｔ２が与えられてテストされたテスト結果を取得する。試験支援装置１８００は第１シミュレーション結果１８０１とテスト結果とが半導体集積回路１０３の観測点において一致したか否かを示す判定結果と、を取得する。

試験支援装置１８００は、第１回路情報内の、特定位置の不良によって故障が発生しうる半導体集積回路１０３内の素子を示すセルと、故障が発生しうる素子を示すセルの各々についての故障の種類と、を特定する。

試験支援装置１８００は、特定されたセルと、特定された故障の種類と、第１回路情報と、テストパターンｔ２と、に基づいて半導体集積回路１０３の動作がシミュレーションされた第２シミュレーション結果２１０１（単一故障診断情報）を取得する。ここでは、レイアウト後の回路情報内のセルの各々について、故障モデルごとに各テストパターンについてのシミュレーションが行われ、第２シミュレーション結果群２１００として試験支援装置１８００がアクセス可能な記憶装置に格納されている。試験支援装置１８００は、第２シミュレーション結果群２１００から第２シミュレーション結果２１０１が取得される。

試験支援装置１８００は、故障が発生しうる素子を示すセルの各々について、取得されたテスト結果と、取得された第２シミュレーション結果２１０１と、が観測点において一致するか否かを判定する。

試験支援装置１８００は、所定数以上の故障が発生しうる素子を示すセルについて一致していると判定され、かつ取得された判定結果が不一致であるか否かを判断する。所定数は、ＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。試験支援装置１８００は、判断結果を出力する。

実施例２にかかる試験支援装置によれば、あらたなシミュレーションを行うことなく、電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化することができる。実施例２では、実施例１と同一構成については同一符号を付し、詳細な説明を省略する。

（実施例２にかかる試験支援装置１８００の機能的構成例）
図１９は、実施例２にかかる試験支援装置の機能的構成を示すブロック図である。試験支援装置１８００は、抽出部３０１と、決定部３０２と、特定部３０３と、第１取得部１９０１と、第２取得部１９０２と、判定部１９０３と、判断部１９０４と、算出部１９０５と、出力部１９０６と、を有している。

抽出部３０１から出力部１９０６に関する処理がコーディングされた情報提供プログラムが、図２に示したＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に記憶されている。ＣＰＵ２０１が、記憶装置から情報提供プログラムを読み出し、情報提供プログラムにコーディングされている処理を実行する。これにより、抽出部３０１から出力部１９０６に関する処理が実現される。各部の処理結果は、たとえば、ＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。各部の処理結果は、たとえば、ＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。

抽出部３０１と、決定部３０２と、特定部３０３と、については、実施例１で説明した処理と同一であるため、詳細な説明を省略する。

第１取得部１９０１は、半導体集積回路１０３へテストパターンｔ２が与えられてテストされたテスト結果を取得する。第１取得部１９０１は、テスト結果と第１シミュレーション結果１８０１とが半導体集積回路１０３の観測点において一致したか否かを示す判定結果と、を取得する。ここでは、テスト結果と判定結果とを関連付けてテスタ結果２０００として記憶されている。

図２０は、テストパターンｔ２におけるテスタ結果の一例を示す説明図である。テスタ結果２０００は、テストパターンｔ２、ピン、観測結果、判定結果のフィールドを有している。各フィールドに情報が設定されることにより、レコードとして記憶される。テストパターンｔ２のフィールドには、テストパターンｔ２の識別情報が登録される。ここでは、「ｔ２」が登録されている。ピンのフィールドには、観測点の識別情報が登録される。観測結果のフィールドには、半導体集積回路１０３にテストパターンｔ２が与えられてテストされた観測点における出力値が登録される。判定結果のフィールドには、該出力値と期待値とが一致しているか否かを示す情報が登録されている。

第２取得部１９０２は、特定されたセルの各々について、特定されたセルと、特定されたセルについての故障の種類と、回路情報と、テストパターンｔ２と、に基づいてシミュレーションされた第２シミュレーション結果２１０１を取得する。実施例２では、たとえば、特定部３０３によってセルＣ２とセルＣ３のそれぞれの０→１遅延故障が特定されたこととする。

図２１は、テストパターンｔ２における取得された第２シミュレーション結果の一例を示す説明図である。取得された第２シミュレーション結果２１０１（単一故障診断情報）は、テストパターンｔ２、ピン、故障情報、第２シミュレーション結果、判定結果のフィールドを有している。

テストパターンｔ２のフィールドには、テストパターンｔ２の識別情報が登録される。ここでは、「ｔ２」が登録されている。ピンのフィールドには、観測点であるピンの識別情報が登録される。故障情報のフィールドには、特定されたセルと該セルの故障の種類とが登録される。ここでは、「セルＣ２ 出力 ０→１遅延」と「セルＣ３ 出力 ０→１遅延」とが登録されている。「０→１遅延」とは「０→１遅延故障」を示している。第２シミュレーション結果のフィールドには、セルに故障情報が設定された場合の観測点における第２シミュレーション結果が登録される。判定結果のフィールドには、判定部１９０３による判定結果が登録される。

判定部１９０３は、故障が発生しうる素子を示すセルの各々について、取得されたテスト結果と、取得された第２シミュレーション結果２１０１と、が観測点において一致するか否かを判定する。判定結果は、単一故障診断情報として、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。

図２２は、実施例２における第２シミュレーション結果とテスト結果との判定例を示す説明図である。図２２の上では、観測点ごとに、セルＣ２に０→１遅延故障が設定された第２シミュレーション結果２１０１とテスト結果とが一致するか否かが判定されている。観測点Ｐ１では、テスト結果と第２シミュレーション結果２１０１が一致している。観測点Ｐ２では、テスト結果と第２シミュレーション結果２１０１が一致している。観測点Ｐ３では、テスト結果と第２シミュレーション結果２１０１が一致している。観測点Ｐ４では、テスト結果と第２シミュレーション結果２１０１が一致していない。観測点Ｐ５では、テスト結果と第２シミュレーション結果２１０１が一致していない。

図２２の下では、観測点ごとに、セルＣ３に０→１遅延故障が設定された第２シミュレーション結果２１０１とテスト結果とが一致するか否かが判定されている。観測点Ｐ１では、テスト結果と第２シミュレーション結果２１０１が一致している。観測点Ｐ２では、テスト結果と第２シミュレーション結果２１０１が一致している。観測点Ｐ３では、テスト結果と第２シミュレーション結果２１０１が一致していない。観測点Ｐ４では、テスト結果と第２シミュレーション結果２１０１が一致していない。観測点Ｐ５では、テスト結果と第２シミュレーション結果２１０１が一致している。

上述したように、第２シミュレーション結果２１０１は、判定結果のフィールドを有している。判定結果のフィールドには、観測結果と期待値とが一致するか否かを示す情報が登録される。観測結果と期待値とが一致している場合、「一致」が登録され、観測結果と期待値とが一致していない場合、「矛盾」が登録される。

判断部１９０４は、判定部１９０３によって所定数以上の故障が発生しうる素子を示すセルについて一致していると判定され、かつ第１取得部１９０１によって取得された判定結果が不一致であるか否かを判断する。たとえば、判断結果は、電源故障診断情報として、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に格納される。

出力部１９０６は、判断部１９０４による判断結果を出力する。たとえば、出力部１９０６は、判断部１９０４によって一致すると判断された場合、半導体集積回路１０３内の電源配線の特定位置に不良が発生していることを示す情報を出力してもよい。

算出部１９０５は、判断部１９０４によって所定数以上の故障が発生しうる素子を示すセルについて一致していると判定され、かつ取得された判定結果が不一致であると判定された数を算出する。所定数については、試験支援装置１８００の設計者によって決定され、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に予め記憶されていることとする。ここでは、所定数を１とする。出力部１９０６は、算出部１９０５によって算出された数を出力する。出力形式としては、たとえば、ディスプレイ２０８への表示、Ｉ／Ｆ２０９による外部装置への送信がある。また、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶装置に記憶することとしてもよい。

図２３は、実施例２にかかる判断例を示す説明図である。図２４は、電源故障診断情報の一例を示す説明図である。図２３の判断例および図２４の電源故障診断情報２４００で示すように、観測点Ｐ１では、テスタ結果２０００の判定結果は「ＰＡＳＳ」であり、１以上の故障が発生しうる素子を示すセルについて一致していると判定されている。観測点Ｐ２では、テスタ結果２０００の判定結果は「ＰＡＳＳ」であり、１以上の故障が発生しうる素子を示すセルについて一致していると判定されている。観測点Ｐ３では、テスタ結果２０００の判定結果は「ＦＡＩＬ」であり、１以上の故障が発生しうる素子を示すセルについて一致していると判定されている。観測点Ｐ４では、テスタ結果２０００の判定結果は「ＰＡＳＳ」であり、１以上の故障が発生しうる素子を示すセルについて一致していないと判定されている。観測点Ｐ５では、テスタ結果２０００の判定結果は「ＦＡＩＬ」であり、１以上の故障が発生しうる素子を示すセルについて一致していると判定されている。

電源故障診断情報２４００では、テストパターンｔ２、ピン、故障ＩＤ、判定結果のフィールドを有している。テストパターンｔ２のフィールドには、テストパターンｔ２の識別情報が登録される。ピンのフィールドには、観測点であるピンの識別情報が登録される。故障ＩＤのフィールドには、処理対象となる故障辞書内の故障ＩＤが登録される。ここでは、故障ＩＤ［２］である。判断結果のフィールドには、「一致」、または「一致かつＦＡＩＬ」が登録される。「一致」は、判定部１９０３によって故障が発生しうる素子を示すセルについて一致していると判定されていることを示している。「一致かつＦＡＩＬ」は、判定部１９０３によって故障が発生しうる素子を示すセルについて一致していると判定され、かつテスタ結果２０００の判定結果が「ＦＡＩＬ」であることを示している。

ＦＡＩＬの数は２であり、一致かつＦＡＩＬの数は、観測点Ｐ３と観測点Ｐ５との２つである。したがって、スコアは、２／２である。スコアが１に近い値であれば、試験された半導体集積回路１０３内の電源配線の特定位置において不良が発生している可能性が高い。たとえば、試験支援装置１８００の利用者は、出力されたスコアに基づいて半導体集積回路１０３内の電源配線の特定位置において不良が発生しているか否かを判断してもよい。

（実施例２にかかる試験支援装置１８００による試験支援処理手順）
図２５および図２６は、実施例２にかかる試験支援装置による試験支援処理手順の一例を示すフローチャートである。試験支援装置１８００は、電源故障辞書８００を取得し（ステップＳ２５０１）、「ｉ＝１」とし（ステップＳ２５０２）、「ｉ≦電源故障辞書８００内の故障ＩＤの総数」であるか否かを判断する（ステップＳ２５０３）。

「ｉ≦電源故障辞書８００内の故障ＩＤの総数」である場合（ステップＳ２５０３：Ｙｅｓ）、試験支援装置１８００は、未選択なテストパターンｔ２があるか否かを判断する（ステップＳ２５０４）。未選択なテストパターンｔ２がない場合（ステップＳ２５０４：Ｎｏ）、試験支援装置１８００は、「ｉ＝ｉ＋１」とし（ステップＳ２５０９）、ステップＳ２５０３へ戻る。未選択なテストパターンｔ２がある場合（ステップＳ２５０４：Ｙｅｓ）、試験支援装置１８００は、未選択なテストパターンｔ２から１つのテストパターンｔ２を選択し（ステップＳ２５０５）、選択されたテストパターンｔ２に基づくテスト結果を取得する（ステップＳ２５０６）。

試験支援装置１８００は、選択されたテストパターンｔ２に基づく第１シミュレーション結果１８０１とテスト結果とが各観測点において一致するか否かの判定結果を取得する（ステップＳ２５０７）。試験支援装置１８００は、選択されたテストパターンｔ２に基づく、電源故障辞書８００内の故障ＩＤ［ｉ］の故障モデルのそれぞれの第２シミュレーション結果２１０１を取得する（ステップＳ２５０８）。

つぎに、試験支援装置１８００は、未判定な観測点があるか否かを判断する（ステップＳ２６０１）。未判定な観測点がある場合（ステップＳ２６０１：Ｙｅｓ）、試験支援装置１８００は、未判定な観測点から１つの観測点を判定対象に決定する（ステップＳ２６０２）。試験支援装置１８００は、故障ＩＤ［ｉ］の故障モデルの中で、未選択な故障モデルがあるか否かを判断する（ステップＳ２６０３）。未選択な故障モデルがある場合（ステップＳ２６０３：Ｙｅｓ）、試験支援装置１８００は、未選択な故障モデルから１つの故障モデルを選択する（ステップＳ２６０４）。試験支援装置１８００は、判定対象に決定された観測点において、テスト結果と第２シミュレーション結果２１０１とが一致しているか否かを判定し（ステップＳ２６０５）、判定結果を出力する（ステップＳ２６０６）。

未選択な故障モデルがない場合（ステップＳ２６０３：Ｎｏ）、試験支援装置１８００は、所定数以上の第２シミュレーション結果２１０１において、一致していると判定されたかを判断する（ステップＳ２６０７）。所定数以上の第２シミュレーション結果２１０１において、一致していない場合（ステップＳ２６０７：Ｎｏ）、ステップＳ２６０１に戻る。

所定数以上の第２シミュレーション結果２１０１において、一致している場合（ステップＳ２６０７：Ｙｅｓ）、試験支援装置１８００は、判定対象に決定された観測点において、取得された判定結果が「ＦＡＩＬ」であるか否かを判断する（ステップＳ２６０８）。判定対象に決定された観測点において、取得された判定結果が「ＦＡＩＬ」でない場合（ステップＳ２６０８：Ｎｏ）、ステップＳ２６０１へ戻る。

判定対象に決定された観測点において、取得された判定結果が「ＦＡＩＬ」である場合（ステップＳ２６０８：Ｙｅｓ）、試験支援装置１８００は、「故障ＩＤ［ｉ］の一致かつＦＡＩＬの数＝故障ＩＤ［ｉ］の一致かつＦＡＩＬの数＋１」とする（ステップＳ２６０９）。未判定な観測点がない場合（ステップＳ２６０１：Ｎｏ）、試験支援装置１８００は、取得された判定結果のＦＡＩＬの数を特定し（ステップＳ２６１０）、「故障ＩＤ［ｉ］のスコア＝故障ＩＤ［ｉ］の一致かつＦＡＩＬの数／ＦＡＩＬの数」とする（ステップＳ２６１１）。試験支援装置１８００は、テストパターンｔ２と故障ＩＤ［ｉ］と故障ＩＤ［ｉ］のスコアとを関連付けて出力し（ステップＳ２６１２）、ステップＳ２５０４へ戻る。

ステップＳ２５０３において、「ｉ≦電源故障辞書８００内の故障ＩＤの総数」でない場合（ステップＳ２５０３：Ｎｏ）、一連の処理を終了する。

以上、実施例１で説明したように、試験支援装置は、半導体集積回路の電源配線の特定位置の不良により故障しうる素子を示すセルと該故障の種類を特定する。試験支援装置は、特定した故障モデルによるシミュレーション結果と該半導体集積回路のテスト結果が一致しているか否かを判定する。これにより、実施例１にかかる試験支援装置によれば、電源配線の不良が発生しているか否かの判定を容易化することができる。

また、試験支援装置は、半導体集積回路の素子の配置配線を示す回路情報によって、特定位置に不良が発生した場合の各素子の特性を解析する。試験支援装置は、解析された各素子の特性に基づいて、特定位置の不良により故障しうる素子を示すセルと該故障の種類とを特定する。素子の特性とは、供給される電源電圧、リーク電流などが挙げられる。これにより、特定位置に不良が発生した場合に故障が発生する可能性が高い素子を容易に特定することができる。したがって、試験支援装置によれば、電源配線の不良が発生しているか否かの判定を容易化することができる。

また、試験支援装置は、半導体集積回路の素子の配置配線を示す回路情報によって、特定位置と、電源配線に接続された素子の位置と、の距離を検出する。試験支援装置は、該距離に基づいて、特定位置の不良により故障しうる素子を示すセルと該故障の種類とを特定する。各素子の特性を解析しないため、特定位置に不良が発生した場合に故障が発生する可能性がある素子の特定を素子の特性を解析する場合と比較して高速に行うことができる。

また、特定した故障モデルによるシミュレーション結果と該半導体集積回路のテスト結果が一致していれば、特定位置が不良である可能性が高いため、特定位置が不良であることを示す情報を出力する。利用者は、特定位置が不良であることを示す情報を参照することにより、電源配線の不良が発生しているか否かの判定を容易に行うことができる。

また、観測点が複数ある場合、特定した故障モデルによるシミュレーション結果と該半導体集積回路のテスト結果が一致する数を算出することにより、特定位置が不良である可能性がどの程度であるかの指標を出力する。これにより、利用者は、電源配線の不良が発生しているか否かの判定を容易に行うことができる。

以上、実施例２で説明したように、試験支援装置は、特定されたセルの故障モデルの各々について、該故障モデル単体でのシミュレーション結果を取得する。試験支援装置は、特定されたセルの故障モデルの各々について、取得されたシミュレーション結果とテスト結果とが一致しているか否かを判定する。試験支援装置は、所定数以上一致し、かつテスト結果と期待値との観測点における判定結果が「ＦＡＩＬ」であるか否かを判断する。これにより、実施例２にかかる試験支援装置によれば、あらたなシミュレーションを行うことなく、電源配線の不良が半導体集積回路に発生しているか否かの特定を容易化することができる。

所定数以上一致し、かつテスト結果と期待値との観測点における判定結果が「ＦＡＩＬ」である場合、特定位置に不良が発生している可能性が高いため、試験支援装置は、特定位置に不良が発生していることを示す情報を出力する。利用者は、特定位置に不良が発生していることを示す情報を参照することにより、電源配線の不良が発生しているか否かの判定を容易に行うことができる。

観測点が複数ある場合、試験支援装置は、所定数以上一致し、かつテスト結果と期待値との観測点における判定結果が「ＦＡＩＬ」である数を算出することにより、特定位置に不良が発生している可能性がどの程度であるかの指標を出力する。これにより、利用者は、電源配線の不良が発生しているか否かの判定を容易に行うことができる。

なお、本実施の形態で説明した試験支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本試験支援プログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本試験支援プログラムは、インターネット等のネットワークを介して配布してもよい。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）コンピュータが、
半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記特定されたセルが示す素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行し、
前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得し、
前記シミュレーションの実行によって得られるシミュレーション結果と、取得された前記テスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定し、
判定結果を出力する、
処理を実行することを特徴とする試験支援方法。

（付記２）前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて、前記特定位置に不良が発生した場合の前記半導体集積回路内の各素子の特性を解析し、解析結果が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする付記１に記載の試験支援方法。

（付記３）前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて特定された、前記半導体集積回路内の前記電源配線に接続された各素子の位置と、前記特定位置と、の距離が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする付記１に記載の試験支援方法。

（付記４）前記判定結果を出力する処理は、
判定結果が一致することを示す場合、前記半導体集積回路内の前記電源配線の前記特定位置に不良が発生していることを示す情報を出力することを特徴とする付記１〜３のいずれか一つに記載の試験支援方法。

（付記５）前記コンピュータが、
前記観測点が複数ある場合、前記シミュレーション結果と前記テスト結果とが一致すると判断された数を算出する処理を実行し、
前記判定結果を出力する処理は、
算出された数を出力することを特徴とする付記１〜３のいずれか一つに記載の試験支援方法。

（付記６）コンピュータが、
半導体集積回路へテストパターンが与えられてテストされたテスト結果と、前記半導体集積回路内の素子の接続関係を示す回路情報と前記テストパターンとに基づいて前記半導体集積回路の動作がシミュレーションされた第１シミュレーション結果と、前記テスト結果とが前記半導体集積回路の観測点において一致したか否かを示す判定結果と、を取得し、
前記回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
特定されたセルの各々について、前記特定されたセルについての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、前記テストパターンと、に基づいて前記半導体集積回路の動作がシミュレーションされた第２シミュレーション結果を取得し、
前記特定されたセルの各々について、取得された前記テスト結果と、取得された前記第２シミュレーション結果と、が前記観測点において一致するか否かを判定し、
所定数以上の前記特定されたセルについて前記テスト結果と前記第２シミュレーション結果とが一致していると判定され、かつ取得された前記判定結果が不一致であることを示しているか否かを判断し、
判断結果を出力する、
処理を実行することを特徴とする試験支援方法。

（付記７）前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて、前記特定位置に不良が発生した場合の前記半導体集積回路内の各素子の特性を解析し、解析結果が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする付記６に記載の試験支援方法。

（付記８）前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて特定された、前記半導体集積回路内の前記電源配線に接続された各素子の位置と、前記特定位置と、の距離が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする付記６に記載の試験支援方法。

（付記９）前記判断結果を出力する処理は、
前記判断結果が、前記所定数以上の前記特定されたセルについて一致していると判定され、かつ取得された判定結果が不一致であることを示している場合、前記半導体集積回路内の前記電源配線の前記特定位置に不良が発生していることを示す情報を出力することを特徴とする付記６〜８のいずれか一つに記載の試験支援方法。

（付記１０）前記コンピュータが、
前記観測点が複数ある場合、前記所定数以上の前記特定されたセルについて一致していると判定され、かつ前記取得された判定結果が不一致であると判断された数を算出し、
前記判断結果を出力する処理は、
算出された数を出力することを特徴とする付記６〜８のいずれか一つに記載の試験支援方法。

（付記１１）コンピュータに、
半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記特定されたセルが示す素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行し、
前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得し、
前記シミュレーションの実行によって得られるシミュレーション結果と、取得された前記テスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定し、
判定結果を出力する、
処理を実行させることを特徴とする試験支援プログラム。

（付記１２）コンピュータに、
半導体集積回路へテストパターンが与えられてテストされたテスト結果と、前記半導体集積回路内の素子の接続関係を示す回路情報と前記テストパターンとに基づいて前記半導体集積回路の動作がシミュレーションされた第１シミュレーション結果と、前記テスト結果とが前記半導体集積回路の観測点において一致したか否かを示す判定結果と、を取得し、
前記回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
特定されたセルの各々について、前記特定されたセルについての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、前記テストパターンと、に基づいて前記半導体集積回路の動作がシミュレーションされた第２シミュレーション結果を取得し、
前記特定されたセルの各々について、取得された前記テスト結果と、取得された前記第２シミュレーション結果と、が前記観測点において一致するか否かを判定し、
所定数以上の前記特定されたセルについて前記テスト結果と前記第２シミュレーション結果とが一致していると判定され、かつ取得された前記判定結果が不一致であることを示しているか否かを判断し、
判断結果を出力する、
処理を実行させることを特徴とする試験支援プログラム。

（付記１３）半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する特定部と、
前記特定部によって特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記特定されたセルが示す素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行する実行部と、
前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得する取得部と、
前記実行部による前記シミュレーションの実行によって得られるシミュレーション結果と、前記取得部によって取得された前記テスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定する判定部と、
前記判定部による判定結果を出力する出力部と、
を有することを特徴とする試験支援装置。

（付記１４）半導体集積回路へテストパターンが与えられてテストされたテスト結果と、前記半導体集積回路内の素子の接続関係を示す回路情報と前記テストパターンとに基づいて前記半導体集積回路の動作がシミュレーションされた第１シミュレーション結果と、前記テスト結果とが前記半導体集積回路の観測点において一致したか否かを示す判定結果と、を取得する第１取得部と、
前記回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する特定部と、
前記特定部によって特定されたセルの各々について、前記特定部によって特定された前記特定されたセルについての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、前記テストパターンと、に基づいて前記半導体集積回路の動作がシミュレーションされた第２シミュレーション結果を取得する第２取得部と、
前記特定されたセルの各々について、前記第１取得部によって取得された前記テスト結果と、前記第２取得部によって取得された前記第２シミュレーション結果と、が前記観測点において一致するか否かを判定する判定部と、
所定数以上の前記特定されたセルについて前記テスト結果と前記第２シミュレーション結果とが一致していると判定され、かつ前記第１取得部によって取得された前記判定結果が不一致であることを示しているか否かを判断する判断部と、
前記判断部による判断結果を出力する出力部と、
を有することを特徴とする試験支援装置。

１００，１８００ 試験支援装置
１０２ 第２シミュレーション結果
３０１ 抽出部
３０２ 決定部
３０３ 特定部
３０４ 実行部
３０５ 取得部
３０６，１９０３ 判定部
３０７，１９０５ 算出部
３０８，１９０６ 出力部
４００ 第２回路情報
８００ 電源故障辞書
９００ 第１シミュレーション結果
１０００，２０００ テスタ結果
１９０１ 第１取得部
１９０２ 第２取得部
１９０４ 判断部
ｔ１，ｔ２ テストパターン
Ｃ１〜Ｃ７ セル
ＬＤ 電源配線情報

Claims (10)

1. コンピュータが、
   半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
   特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記故障が発生しうる素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行し、
   前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得し、
   前記シミュレーションの実行によって得られるシミュレーション結果と、取得された前記テスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定し、
   判定結果を出力する、
   処理を実行することを特徴とする試験支援方法。
2. 前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
   前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて、前記特定位置に不良が発生した場合の前記半導体集積回路内の各素子の特性を解析し、解析結果が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする請求項１に記載の試験支援方法。
3. 前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
   前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて特定された、前記半導体集積回路内の前記電源配線に接続された各素子の位置と、前記特定位置と、の距離が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする請求項１に記載の試験支援方法。
4. コンピュータが、
   半導体集積回路へテストパターンが与えられてテストされたテスト結果と、前記半導体集積回路内の素子の接続関係を示す回路情報と前記テストパターンとに基づいて前記半導体集積回路の動作がシミュレーションされた第１シミュレーション結果と、前記テスト結果とが前記半導体集積回路の観測点において一致したか否かを示す判定結果と、を取得し、
   前記回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
   特定されたセルの各々について、前記特定されたセルについての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、前記テストパターンと、に基づいて前記半導体集積回路の動作がシミュレーションされた第２シミュレーション結果を取得し、
   前記特定されたセルの各々について、取得された前記テスト結果と、取得された前記第２シミュレーション結果と、が前記観測点において一致するか否かを判定し、
   所定数以上の前記特定されたセルについて前記テスト結果と前記第２シミュレーション結果とが一致していると判定され、かつ取得された前記判定結果が不一致であることを示しているか否かを判断し、
   判断結果を出力する、
   処理を実行することを特徴とする試験支援方法。
5. 前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
   前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて、前記特定位置に不良が発生した場合の前記半導体集積回路内の各素子の特性を解析し、解析結果が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする請求項４に記載の試験支援方法。
6. 前記故障が発生しうる素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する処理は、
   前記半導体集積回路内の素子の位置および素子間の配線を示す第２回路情報に基づいて特定された、前記半導体集積回路内の前記電源配線に接続された各素子の位置と、前記特定位置と、の距離が所定条件を満たしたか否かに基づいて、前記第２回路情報から前記故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定することを特徴とする請求項４に記載の試験支援方法。
7. コンピュータに、
   半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
   特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記故障が発生しうる素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行し、
   前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得し、
   シミュレーションの実行によって得られるシミュレーション結果と、取得されたテスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定し、
   判定結果を出力する、
   処理を実行させることを特徴とする試験支援プログラム。
8. コンピュータに、
   半導体集積回路へテストパターンが与えられてテストされたテスト結果と、前記半導体集積回路内の素子の接続関係を示す回路情報と前記テストパターンとに基づいて前記半導体集積回路の動作がシミュレーションされた第１シミュレーション結果と、前記テスト結果とが前記半導体集積回路の観測点において一致したか否かを示す判定結果と、を取得し、
   前記回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定し、
   特定されたセルの各々について、前記特定されたセルについての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、前記テストパターンと、に基づいて前記半導体集積回路の動作がシミュレーションされた第２シミュレーション結果を取得し、
   前記特定されたセルの各々について、取得された前記テスト結果と、取得された前記第２シミュレーション結果と、が前記観測点において一致するか否かを判定し、
   所定数以上の前記特定されたセルについて一致していると判定され、かつ取得された判定結果が不一致であることを示しているか否かを判断し、
   判断結果を出力する、
   処理を実行させることを特徴とする試験支援プログラム。
9. 半導体集積回路内の素子の接続関係を示す回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する特定部と、
   前記特定部によって特定されたセルの各々についての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、テストパターンと、に基づいて、前記特定されたセルが示す素子に故障が発生した場合における前記半導体集積回路の動作のシミュレーションを実行する実行部と、
   前記半導体集積回路へ前記テストパターンが与えられてテストされたテスト結果を取得する取得部と、
   前記実行部による前記シミュレーションの実行によって得られるシミュレーション結果と、前記取得部によって取得された前記テスト結果と、が前記半導体集積回路内の観測点において一致するか否かを判定する判定部と、
   前記判定部による判定結果を出力する出力部と、
   を有することを特徴とする試験支援装置。
10. 半導体集積回路へテストパターンが与えられてテストされたテスト結果と、前記半導体集積回路内の素子の接続関係を示す回路情報と前記テストパターンとに基づいて前記半導体集積回路の動作がシミュレーションされた第１シミュレーション結果と、前記テスト結果とが前記半導体集積回路の観測点において一致したか否かを示す判定結果と、を取得する第１取得部と、
    前記回路情報内の、前記半導体集積回路内の電源配線の特定位置における不良によって故障が発生しうる前記半導体集積回路内の素子を示すセルと、前記故障が発生しうる素子を示すセルの各々についての前記故障の種類と、を特定する特定部と、
    前記特定部によって特定されたセルの各々について、前記特定部によって特定された前記特定されたセルについての前記故障の種類に関する情報が前記特定されたセルに反映された前記回路情報と、前記テストパターンと、に基づいて前記半導体集積回路の動作がシミュレーションされた第２シミュレーション結果を取得する第２取得部と、
    前記特定されたセルの各々について、前記第１取得部によって取得された前記テスト結果と、前記第２取得部によって取得された前記第２シミュレーション結果と、が前記観測点において一致するか否かを判定する判定部と、
    所定数以上の前記特定されたセルについて前記テスト結果と前記第２シミュレーション結果とが一致していると判定され、かつ前記第１取得部によって取得された前記判定結果が不一致であることを示しているか否かを判断する判断部と、
    前記判断部による判断結果を出力する出力部と、
    を有することを特徴とする試験支援装置。

Images