TWI551868B - 診斷子網路缺陷之電腦實施方法,用於診斷子網路缺陷的具有複數指令儲存於其上之電腦可讀取儲存媒體以及故障合成的診斷系統 - Google Patents
診斷子網路缺陷之電腦實施方法,用於診斷子網路缺陷的具有複數指令儲存於其上之電腦可讀取儲存媒體以及故障合成的診斷系統 Download PDFInfo
- Publication number
- TWI551868B TWI551868B TW100135908A TW100135908A TWI551868B TW I551868 B TWI551868 B TW I551868B TW 100135908 A TW100135908 A TW 100135908A TW 100135908 A TW100135908 A TW 100135908A TW I551868 B TWI551868 B TW I551868B
- Authority
- TW
- Taiwan
- Prior art keywords
- fault
- failure
- count
- subnet
- computer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本發明之領域主要有關於邏輯電路的硬體及軟體驗證,且詳言之,關於透過故障模擬及合成分數來診斷缺陷的方法及系統。
已製造的半導體晶片可能會有缺陷。藉由識別缺陷的位置及本質來測試並診斷那些有缺陷的晶片。使用故障模擬技術,將缺陷模擬成故障以判定哪個故障最佳匹配或近似來自缺陷的失敗測量。一般分配分數給經模擬的故障以指示故障的影響與由測試器所檢測到的差比(miscomparing)測量有多相關。選擇最佳得分的故障作為缺陷的最佳模型。分數越高,故障更佳模型化不光是位置還有缺陷的本質。然而,將所有缺陷模型化為故障並不實際。
故障模型包括卡住(stuck)或卡住故障(stuck-at-fault)模型。卡住故障模型模型化設計中之已故障的接腳,其總是產生邏輯零(針對卡在零故障)或邏輯一(針對卡在一故障)。為了檢測設計中之表現得像卡住故障般之缺陷的存在,在於有缺陷(卡在)狀態中之已故障接腳的值必須與測試期間那個接腳上應出現的值不同。例如,若預期接腳在特定狀態中在一值,則卡在零故障會模型化在那狀態中於那個接腳上的差別,而卡在一故障不會模型化該差別。此外,必須傳播該差別至於電路中在其測量故障的點。典型上,在扇出(fan-out)網路的情況中,該網路具有單一驅動器接腳及多個接收器接腳,卡住故障模型係由在網路的驅動器接腳上之卡住故障及在網路的接收器接腳上之卡住故障所構成。由於在扇出網路的內部部分上沒有接腳,卡住故障不會模型化在網路上饋送多個接收器的缺陷,其中網路的有缺陷部分僅饋送接收器的一子集。針對不匹配卡在零或一之單一邏輯接腳的缺陷,傳統的診斷無法以卡住故障模型達成高分數。
解決此問題有兩種方式。第一種方式為依據邏輯設計創造扇出子網路故障模型。在此方式中,針對每一扇出網路的扇出接收器之每一子網路界定一個故障。模擬這些故障,並且使用最佳匹配在有缺陷的晶片上所測量到的值之扇出故障作為在饋送網路之扇出接收器的子集之子網路中之缺陷。
扇出子網路故障模型受限於被模型化及模擬化之故障數量對於典型晶片設計來說並不實際。例如,針對具有八個接收器的單一網路,有28-1或255種的接收器組合。因此,需模型化總共255個故障。典型電路設計具有數百萬個網路,且這些網路的一些扇出數百個接收器並非不常見。隨著子網路及接收器的數量增加,需加以模型化及模擬化之子網路故障的數量指數型增長。故障數量變得不適用於現代晶片設計之實際模型化及模擬。
第二種方式為分析實體電路設計來判定一特定子網路饋送之一集的接收器。僅針對由一共同子網路所饋送的那些集之接收器來創造子網路故障。這減少經模型化的故障之數量。模擬經模型化的故障以判定最佳模型化缺陷的故障。
然而,此種方式受限於其需要實體電路設計以及將實體電路設計映射到故障模擬模型中之網路及接腳的方法。當製造晶片時,實體設計與故障模擬模型中之網路及接腳之間的映射資訊可能會喪失或變成不可得。即使若可得到映射資訊,重新創造可能會過於昂貴。
在此所述之各種實施例允許藉由合成兩或更多個故障來識別一子網路缺陷,而不分別模型化或模擬任何子網路故障,因此克服上述之限制。
本文揭露透過故障合成之子網路缺陷診斷的方法及系統。以預定的故障模型來故障模擬測試型樣。比較故障模擬的結果與在測試器所測量到的失敗,並且產生調出(callout)資料。
根據一實施例,接收包含複數故障之調出資料。複數故障的每一個故障包含「已解釋的失敗」資料及衝突計數。失敗資料為由一或更多個缺陷所生之差比測量的多重性(multiplicity),並被測試器捕捉。針對一特定故障之「已解釋的失敗」資料識別出該故障所預測的失敗之一子集。「衝突」指示故障預測出一差比,其並不包含在失敗資料中。
藉由比較已解釋的失敗與整集的失敗並分析衝突資料來判定一特定故障有多好模型化一缺陷。良好模型化缺陷的故障解釋大部分或全部的失敗,並具有低衝突計數。創造「故障合成」以估計「虛擬故障」的已解釋失敗資料及衝突計數,該虛擬故障未被模擬,且表現得像被模擬之故障的多重性般。聯集由兩或更多個已模擬的故障所解釋之失敗以估計出若所有那些故障都同時存在的話會解釋出來的失敗。此外,加總故障的衝突計數以估計若所有故障都同時存在的話會發生的衝突計數。一旦已估計出虛擬故障之已解釋的失敗資料及衝突計數,使用用於計分已模擬故障的每一者之相同計分機制,針對此虛擬故障來計算分數。
此故障合成計數應用於一種情況,其中一缺陷係在扇出網路的一特定子網路中,且該缺陷饋送該扇出網路之接收點的一子集。例如,若一子網路饋送網路之四個接收點的兩個,則該缺陷表現得像在該扇出網路的該兩個受影響的接收點上之卡住故障的合成般。選擇扇出網路之第一扇出接收點上的第一故障(其解釋失敗的至少一者)作為合成故障的根。檢查扇出網路的其他接收點來看看它們是否呈現出比第一故障解釋更多失敗的故障。若有呈現出這一種故障之扇出網路的第二接收點,則從原始故障及該第二接收點上之故障創造一合成。繼續此程序以添加在第三接收點上的第三故障到解釋至少該第一失敗及額外失敗的該合成故障。當扇出網路的任何接收點上沒有解釋比該合成所解釋的還要更多之失敗的類似故障時,完成程序。藉由結合第一故障的衝突計數及第二故障的衝突計數來產生一合成衝突計數,並分配分數給該合成故障。依據分數判定最佳候選合成故障。重複合成步驟直到合成故障解釋複數失敗之最高可能數量。
將參照附圖更具體敘述並在申請專利範圍中指出在此描述之上述及其他較佳的特徵,包括元件之實施及組合的各種新穎細節。應了解到僅例示性而非作為申請專利範圍之限制地顯示特定方法及電路。正如熟悉此技藝人士將了解到,在此之教示的原理及特徵可用於各種及眾多的實施例中而不背離申請專利範圍的範疇。
本文揭露透過故障合成之子網路缺陷診斷的方法及系統。以預定的故障模型來故障模擬測試型樣。比較故障模擬的結果與在測試器所測量到的失敗,並且產生調出(callout)資料。
根據一實施例,接收包含複數故障之調出資料。複數故障的每一個故障包含「已解釋的失敗」資料及衝突計數。失敗資料為由一或更多個缺陷所生之差比測量的多重性(multiplicity),並被測試器捕捉。針對一特定故障之「已解釋的失敗」資料識別出該故障所預測的失敗之一子集。「衝突」指示故障預測出一差比,其並不包含在失敗資料中。
藉由比較已解釋的失敗與整集的失敗並分析衝突資料來判定一特定故障有多好模型化一缺陷。良好模型化缺陷的故障解釋大部分或全部的失敗,並具有低衝突計數。創造「故障合成」以估計「虛擬故障」的已解釋失敗資料及衝突計數,該虛擬故障未被模擬,且表現得像被模擬之故障的多重性般。聯集由兩或更多個已模擬的故障所解釋之失敗以估計出若所有那些故障都同時存在的話會解釋出來的失敗。此外,加總故障的衝突計數以估計若所有故障都同時存在的話會發生的衝突計數。一旦已估計出虛擬故障之已解釋的失敗資料及衝突計數,使用用於計分已模擬故障的每一者之相同計分機制,針對此虛擬故障來計算分數。
此故障合成技術應用於一種情況,其中一缺陷係在扇出網路的一特定子網路中,且該缺陷饋送該扇出網路之接收點的一子集。例如,若一子網路饋送網路之四個接收點的兩個,則該缺陷表現得像在該扇出網路的該兩個受影響的接收點上之卡住故障的合成般。從調出資料選擇扇出網路之一扇出接收點上的第一故障(其解釋第一失敗)。選擇在不同接收點上的第二故障,該不同接收點係符合其饋送該扇出網路之該第一和第二接收點兩者的子網路中之缺陷,該第二故障係解釋該第一故障未解釋之第二失敗。合成該第一故障及該第二故障以產生合成故障。該合成故障係結合由該第一故障所解釋的失敗與由該第二故障所解釋的失敗。藉由結合第一故障的衝突計數及第二故障的衝突計數來產生一合成衝突計數,並分配分數給該合成故障。依據分數判定最佳候選合成故障。重複合成步驟直到合成故障解釋複數失敗之最高可能數量。
可分別或連同其他特徵及教示利用在此揭露的特徵及教示的每一者。參考附圖以更多細節敘述分別或結合地利用這些額外的特徵及教示的許多者之代表性範例。此詳細說明僅意圖教導熟悉此技藝人士實踐本教示之較佳特樣的進一步細節且不意圖限制申請專利範圍的範疇。因此,在廣義上來說,在下列詳細說明中所揭露的特徵組合不一定為實踐教示所必要者,且取代地僅加以教導以特定敘述本教示之代表性範例。
在下列說明中,為了解釋,提出特定術語以提供本發明之詳盡理解。然而,對熟悉此技藝人士來說很明顯地不需要這些特定細節來實踐本發明。
下列詳細說明的一些部分係以對電腦記憶體內之資料位元之操作的演算法及符號表示。這些演算式說明及表示為熟悉資料處理技藝者所用來有效表達其成果給熟悉此技藝之其他者的方法。演算法在此,且一般地,被視為導致希望結果之自我一致的步驟序列。步驟為需要物理量的物理操縱的那些者。通常,雖非一定,這些量可具有能夠被儲存、轉移、結合、比較、及否則操縱的電或磁信號的形式。已證實有時,主要為了慣用的原因,參照這些信號為位元、值、元件、符號、字符、項、數、或之類。
然而應理解到所有這些及類似詞的將與適當物理量相伴且僅為施加至這些量的方便標籤。除非從下列討論中很明顯地另有所指,可認知到在整篇說明中,利用諸如「處理」或「運算」或「計算」或「判定」或「顯示」或之類的用語之討論,參照至電腦系統或類似的電子運算裝置之動作或程序,其將由電腦系統的暫存器及記憶體內之物理(電子)量所表示之資料操縱或變換為由電腦系統的記憶體或暫存器或其他這種資訊貯存、傳輸、或顯示裝置內之物理量所類似地表示之其他資料。
本發明亦有關於履行在此之操作的設備。此設備可針對所需目的特別加以建構,或其可包含通用電腦,由儲存在電腦中之電腦程式選擇性加以啟動或重新組態。這一種電腦程式可儲存於電腦可讀取儲存媒體中,諸如,但不限於,任何類型的碟(包括軟碟、光碟、CD-ROM、及光磁碟)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁或光卡、或適合儲存電子指令之其他類型的媒體,且每一者耦合至電腦系統匯流排。
在此呈現的演算法不固有地關於任何特定電腦或其他設備。根據在此之教示,可與程式一起使用各種通用系統,或已證實建構更專門的設備來履行所需的方法步驟較方便。這些系統的若干者之所需的結構將出現在後續說明中。將可認知到若干程式語言可用來實施在此所述之本發明的教示。
此外,可以未具體且明確枚舉的方式結合代表性範例之各種特徵及申請專利範圍附屬項以提供本教示之額外有用的實施例。亦明確指出,為了原始揭露的目的,還有為了限制主張權利範圍之標的物之目的,實體群組之所有值範圍或指示揭露每一種可能的中間值或中間實體。亦明確指出圖中所示的構件之尺寸及形狀係設計成幫助了解如何實行本教示,且非意圖限制範例中所示之尺寸及形狀。
故障模擬為檢測並定位電路上之故障的一種診斷程序。例如,卡在零故障模型化一種缺陷,其中特定接腳輸出應該為一,但卻卡在零。類似地,相同接腳上的卡在一故障模型化一種缺陷,其中當輸出應該在零時,接腳輸出卻卡在一。
根據一實施例,採用一種合成故障診斷演算法來合成故障而不將每一個子網路的表現模型化為一個獨立故障。合成故障診斷演算法合成兩或更多個已模型化故障,並評估同時呈現出合成故障的每一組分的表現之缺陷的一合成之效果。例如,卡在零故障可與卡在一故障合成,並模型化為反向器。反向器測量接腳輸出當其應為零時為一,且當其應為一時為零。合成故障診斷演算法評估缺陷之合成的效果並有效率地模型化缺陷的合成而不分別模擬合成故障之故障組分。
根據一實施例,合成在接收器的子集上所模型化的故障。若在接收器上之故障改善在有缺陷的晶片上所測量到的缺陷之相關性,則將那個接收器加到合成故障。評估多個候選合成故障,並選擇呈現出最高相關性(例如,最低衝突計數)的合成故障。
在故障模擬期間,將測試資料與被模擬之每一現有的故障(例如,卡在一、卡在零、或任何其他已模型化故障)保持在一起。在每一測量點上,獲得三個值v1、v2、及v3,並互相比較以判定故障之狀態。v1為若其正確表現會出現在電路中之預測值;v2為出現在測量點上的實際值;且v3為故障模型所預測的缺陷值。
在故障模擬後,將每一測量點分類成四個類別之一:TFSD(測試器失敗,模擬器已檢測)、TPSD(測試器通過,模擬器已檢測)、TFSU(測試器失敗,模擬器未檢測)、及TPSU(測試器通過,模擬器未檢測)。TFSD及TPSD對於判定故障有多好模型化缺陷而言尤其重要;TFSD指示此故障預測了來自測試器之多少個失敗,且TPSD指示此故障預測了並未在測試器發生的多少個失敗。TFSD係指一故障,其在預測值與實際值之間有不匹配,但由故障模擬正確識別出一缺陷。亦即:
v1≠v2,且v2=v3;
另一方面,TPSD測量其中測試器並未測量出差比(未檢測到缺陷)但故障的模擬卻預測出差比之測量數量的計數。亦即:
v1=v2,且v2≠v3;
TPSD亦稱為過度預測。
錯誤合成創造所有合成故障的TFSD之一聯集以判定一合成TFSD,TPSD的組分之一聯集以判定一合成TPSD。合成TFSD及合成TPSD用來判定組分故障之合成有多麼匹配在測試器測量到的失敗。良好得分故障具有相對高TFSD值,且相對低TPSD值。
由於針對現代晶片所要獲得的故障模擬資料量的緣故,保持所有故障模擬預測資料並不實際。一種解決方法為聯集或合成故障。合成通常藉由相加故障組分之TPSD的計數來近似經聯集之TPSD值的大小。
建構合成故障的一示範偽碼為如下所示。
針對每一模擬的故障{若此故障標為「已拜訪」,則進至下一故障;標記此故障為「已拜訪」;若此故障沒有TFSD,則進至下一故障;若此故障不在扇出之網路的接收器接腳上,則進至下一故障;以此故障初始化合成;針對在此網路上之每一接收器接腳{找出與此接腳關聯的故障;若該關聯故障標為「已拜訪」,則進至下一接收器接腳;標記該關聯故障為「已拜訪」;若該關聯故障具有非已經在合成中的TFSD,將該關聯故障加至合成;}
若該合成僅含有一組分(已藉由單一故障模型化此「合成」),則進至下一故障;若該合成針對在該網路的每一接收器接腳含有一故障(已藉由驅動器接腳上的一故障模型化此「合成」),則進至下一故障;通報此合成故障;}。
故障模擬判定在積體電路中之缺陷所導致之失敗的根源。在一實施例中,使用卡住故障模型來孤立在電路中測量到的匹配任何給定故障之特性的失敗。卡住故障模型提供易於處理且及可管理的故障集以在合理時間量中模擬它們,即使針對大電路。卡住故障模型有效地提供自動測試型樣產生(ATPG)軟體的目標刺激。
複雜的故障模型使得在故障界定及/或模擬時間上得承擔更大的成本。當積體電路變得更大、更密集、更複雜、且更快速,內建於卡住故障模型中的簡化假設益發不能作為有效診斷之故障模型。本發明提供一種使用故障模型來產生故障資訊並使用故障資訊來診斷較複雜的故障之方法。此方法亦允許使用卡住故障模擬的結果來診斷複雜的故障,包括非卡住故障。例如,此方法可用來合成模型化在扇出接收點的子集上之緩慢上升或緩慢下降缺陷的故障,還有卡住故障。
根據一實施例,孤立包含在調出資料中的每一故障以產生一合成故障。故障孤立的程序比較在測試器測量到的失敗與故障模型中之故障的表現及/或特性。監視在測量點(如閂鎖器或主要輸出)之測試型樣以檢測失敗。測量到的失敗與在每一個測量點之一已模型化的故障(或多個故障)相比。「完美」故障孤立發生在當故障解釋在測試器測量到的每一個失敗,且該故障沒有預測未在測試器測量到的任何其他失敗。
第1圖為根據一實施例之測試器所測量到的示範測試結果的圖例。測量域包含皆為有效的型樣與測量位置之交集乘積的一集。此域的一子集包含在測試器失敗的故障之型樣及測量位置。此子集稱為「測試器失敗」(TF)102。此集之餘補為其中未測量到失敗的所有型樣及測量位置的一集。此集稱為「測試器通過」(TP)101。
第2圖為根據一實施例之診斷故障模擬之示範結果的圖例。在模擬結果下之每一故障產生測試型樣與測量位置的一集,其中檢測到至少一個故障效果。此集稱為「模擬已檢測」(SD)202。此集之餘補包含其中未測量到故障的所有型樣及測量位置,並稱為「模擬未檢測」(SU)201。
藉由比較在TF 102集中之失敗與由故障模擬所檢測到的故障SD 202來履行故障孤立。若TF 102針對每一故障與SD 202完全相同,則故障成功地解釋失敗,且為導致該失敗之缺陷的良好候選故障模型。當沒有確切預測測量到的失敗之單一卡住故障模型時,故障孤立需應付在全部失敗的域中之四個分別的區域。
第3圖為根據一實施例之故障模擬與故障資料的比較之圖例。其中測量到一失敗且模擬正確解釋該失敗的區域為TF 102與SD 202的交集,且稱為TFSD 302。其中於測試器測量到至少一個失敗但故障模擬並未檢測到該失敗的區域為TF 102與SU 201的交集,且稱為TFSU 303。其中故障解釋失敗但未測量到失敗的區域為TP 101與SD 202的交集,且稱為TPSD 304。其中未測量到失敗且模擬未預測失敗的區域為TP 101與SU 201的交集,且稱為TPSU 301。
故障模型將在測試器所測量的失敗與關連故障效果敘述成元組的一集。在一實施例中,每一元組含有三個域:型樣、測量位置、及失敗值。若故障模擬產生以兩值的計算法(亦即零及一)所履行之合成診斷分數,則無需失敗值的域。作為簡化假設,使用二元邏輯(亦即,零或一)來在此敘述失敗值,然而,可了解到可在此所述之所有建構可輕易概括化為三態或多態邏輯。
根據一實施例,分配分數給故障以判定特定故障模型的效果有多麼匹配測試器所測量到的失敗。藉由各種因子判定分數。例如,依據由故障模擬所預測的失敗的比例來計算分數,通常係由TFSD 302相關於TF 102的比率來表示(TFSD/TF)。TPSD 304亦可用來計算分數。TPSD 304測量被未由測量器測量到但由故障模擬檢測到之錯誤故障的數量。可藉由結合這兩個因子來計算分數。在一些情況中,TPSD 304被視為比TFSD 302更不重要,因為故障啟動及傳播不會總是匹配由故障模擬所模型化的理想環境。例如,採用減少TPSD 304的權重例如10倍之計分方案:
分數=TFSD/(TF+TPSD/10)
傳統的卡住故障模型僅檢測可從一任意缺陷觀察到的表現之一子集。由一或更多個同時發生之卡住故障的合成表現所模型化的其他缺陷稱為合成故障。例如,可以卡在零故障及卡在一故障的結合來模型化在電路中的單一內部位置表現像反向器的一個缺陷。當在該節點的預期值為零但電路產生一時,電路表現得像卡在一故障,同時卡在零故障為非現行。當預期值為一但電路產生零時,電路表現得像卡在零故障,同時卡在一故障為非現行。卡在零故障及卡在一故障的合成良好模仿未經模型化之反向故障的表現。該節點的表現因此用來產生一合成故障而不明確模擬未經模型化的反向故障之每一個故障組分。
由於診斷模擬藉由比較經模擬的故障與來自測試器之失敗資料來孤立故障,難以判定何時及在何處檢測到合成故障。這係因為組分卡住故障的模擬可能基於影響另一卡住故障的啟動或傳播之單一卡住故障的表現。由該單一卡住故障所導致的這些影響可能防止合成故障的檢測,即使檢測到故障組分之一,或當未檢測到這兩故障組分的任一者時,可能允許合成故障的檢測。在實踐上,兩或更多個卡住故障的這種互動不太可能發生,且若的確發生,可能發生在小數量的已檢測故障。
第4圖繪示根據一實施例的合成兩個故障之一示範程序。忽略故障組分401及402之間的互動,並將合成故障403模型化為故障組分401及402的聯集。假設沒有互動,藉由相加每一個故障組分的分數來計算合成故障403的診斷分數。若故障組分401及402之間存在衝突互動及多個候選合成故障,則選擇具有最小衝突數量的合成故障來模型化合成故障。
在電路測試器上的電路測試期間,獲得失敗資料。失敗資料包括型樣、測量位置、及已測量值的一列表。在診斷故障模擬期間,診斷軟體更新每一個故障的資料。這些資料稱為調出資料。調出資料包含TFSD 302的計數或匹配在「已解釋的失敗」區中的故障檢測之一故障列表。調出資料亦包含TPSD 304的計數或在「衝突」區中之差比故障的一列表。
根據一實施例,使用已解釋失敗資料及衝突計數來重新創造關於其中檢測到一特定故障之測量位置與型樣資訊的資訊。從此資訊,聯集兩或更多個故障,並且從已聯集的故障資料計算合成故障的診斷分數。欲最小化調出資料的大小,可計算合成故障的診斷分數而不保持詳細的已解釋失敗及/或衝突計數。在此情況中,假設合成故障之檢測的交集為空的或微不足道。藉由每一個故障組分之大小的總和計算合成故障的聯集大小。
在一實施例中,取代判定導致扇出子網路故障的單一缺陷的導因,結合子網路的多個缺陷來更佳預測失敗。可先驗地獲得判定哪些子網路故障貢獻至在扇出之某一失敗的資訊。然而,可能無法輕易得到關於缺陷表現的這種先驗資訊。並且,會難以判定要結合哪些子網路來診斷失敗。
為了結合扇出網路的子網路故障,子網路故障可結合成合成故障,並測試候選合成故障來判定它們有多麼匹配缺陷。這種方式會需要大量的運算資源。例如,給出n個子網路故障在子網路故障調出中及m集的子網路故障,檢查每一集的m個子網路故障的運算時間會在(n-m)!的程度。若僅有數百或數千個子網路故障鏈結到至少一種失敗,可分析兩或三個子網路故障的集,但隨著子網路故障數量增加,這種分析所需之運算資源超出預期的益處。
根據一實施例,當合成兩或更多個子網路故障時,與簡化假設一起應用多子網路故障分析演算法。多子網路故障分析演算法可使用各種簡化假設來有效率地識別在一扇出網路節點的許多種類的單一及/或多個缺陷。簡化假設可能會減少分析的準確性及完整性,但允許以還滿意的準確性履行較快速的分析。可依據以子網路故障模型對失敗資料所履行之分析的結果來調整簡化假設的程度及應用。
根據一實施例,僅考慮解釋在測試器所測量到的每一個失敗之子網路故障集。若不存在這種子網路故障集,則多子網路故障分析演算法不產生答案。若有解釋每一個失敗的至少一集之子網路故障,多子網路故障分析演算法依據最高診斷分數而識別出解釋所有失敗之最佳集的子網路故障。
一開始,多子網路故障分析演算法識別出第一失敗的第一集的子網路故障。由從故障模擬所獲得的已解釋失敗資料來識別該第一失敗。檢查在第一集中之每一個子網路故障以判定其是否解釋第二失敗。若此集的子網路故障也解釋第二失敗,找出為第一集之子集的第二集之子網路故障。此第二集之子網路故障解釋第一及第二故障兩者。重複此程序直到找出解釋多個失敗的最終集。
多子網路故障分析演算法識別在第一集中之第一未解釋的失敗;接著在第二集中;且依此類推。若在每一集中的任何子網路故障不解釋未解釋失敗的任何子網路故障,則該集不夠格作為第一集的候選者。若該集要解釋多個失敗,則至少一個共同的子網路故障必須包括在該集的子網路故障中。
根據一實施例,在子網路故障合成期間採用遞迴常式。將一子網路故障加到在每一級的遞迴之候選集。選擇加到候選集之子網路故障,因其解釋第一未解釋的失敗。遞迴常式接受一集的子網路故障作為輸入,找出在輸入集中的第一未解釋失敗,並找出解釋第一未解釋失敗的子網路故障列表,並針對該列表中的每一個子網路故障遞迴地呼叫自己。若沒有未解釋的失敗,則已找出一候選集。
多子網路故障分析演算法假設在所包括的子網路故障之間沒有或有最小重疊衝突。在故障模擬期間其中檢測到至少一個子網路故障的型樣及測量位置的每一個組合假設成獨特的。然而,此假設針對每些應用並不足夠,其在當重疊的子網路故障之百分比相對小且子網路故障不邏輯上互相相關時才有用。多子網路故障分析演算法識別邏輯不相關集的子網路故障作為最佳候選者。
無重疊衝突的假設改善創造合成集之子網路故障的性能。衝突的數量可大於由任何給定的子網路故障所解釋之失敗的數量。多子網路故障的合成取得衝突還有已解釋的失敗資料的一集聯集。若子網路故障所解釋的失敗數量相對小,履行兩個子網路故障的聯集不會花上許多時間,而履行衝突計數的聯集則為資源密集且耗時。無重疊衝突的假設允許藉由取得該合成子網路故障之每一組分的衝突數量的數學總和來近似衝突的數量。
若考量解釋所有失敗之該集的子網路故障,亦即,子網路故障模型為完美的,其之TF計數會與其之TFSD計數相同。例如,兩不同合成集的子網路故障,若其之TPSD(衝突數量的計數)不同的話,則會具有不同診斷分數。具有較高TPSD計數的子網路故障集會比具有較低TPSD計數的子網路故障集得分更低。由於添加至子網路故障列表的一個新的子網路故障僅增加TPSD計數,在候選集之中選擇解釋所有失敗且具有最小衝突數量(亦即最低TPSD計數)的子網路故障集。若任何候選集的子網路故障有比此最小衝突數量更高的衝突數量,此候選集比先前發現的子網路故障集得分更低。
一開始,將最小衝突數量設為無限。在選擇第一集的子網路故障後,將最小衝突數量設定成第一集的子網路故障之衝突數量。隨著演算法繼續搜尋解釋所有失敗之其他集的子網路故障,比較任何給定集的子網路故障之衝突數量與最小衝突數量,並相應地加以更新。若一特定集之子網路故障的衝突計數超過當前最小計數,則不再考量那特定集的子網路故障。
若找出解釋所有失敗的任何集之子網路故障且其衝突計數少於最小衝突計數,該集比先前集實現更佳診斷分數。更新最小衝突計數,並繼續程序。演算法僅搜尋解釋所有失敗的子網路故障集,且比任何先前集的子網路故障更佳匹配子網路故障的特性。隨著最小衝突計數下降,分析越來越少可能的子網路故障組合,並且演算法迅速完成分析。
第5圖繪示根據一實施例的多子網路故障分析演算法的遞迴常式之一示範流程。以一空集的子網路故障且最小衝突計數設定成大數目作為開始來呼叫遞迴常式500。履行故障模擬,並且接收包括一故障列表之調出資料(501)。從調出資料的子網路故障列表選出診斷第一失敗的子網路故障集。該選定的子網路故障集初始設定成將由遞迴常式500判定之合成子網路故障。可在扇出網路的一接收點上選擇此子網路故障集。在選定的子網路故障集中,識別出未被第一失敗解釋的未被拜訪失敗(503)。常式(500)檢查合成子網路故障是否比未被拜訪的失敗解釋更多失敗(504)。若答案為是,則合成該未被拜訪子網路故障與當前的合成子網路故障(505);否則,在下一個未被拜訪的子網路故障上履行未被拜訪之子網路故障的測試(503)。重複這些步驟503-505直到考慮了所有未被拜訪的子網路故障,並通報最高得分(例如,最低衝突計數)的合成(501)。
下列範例展現應用至小集的調出資料之多子網路故障分析演算法。多子網路故障分析演算法使用每一個子網路故障的已解釋失敗資料,還有衝突計數。可使用TPSD計數來取代衝突計數。
表1顯示編號一到八之八個子網路故障,以及標為A、B、C、D、及E的五個失敗。每一個子網路故障與子網路故障所解釋的一或更多個失敗關聯。衝突數量(或TPSD計數)亦與每一個子網路故障關聯。多子網路故障分析演算法採用以一空集的子網路故障且最小衝突計數設定成大數目(或無限)作為開始的遞迴常式。
遞迴常式首先搜尋該空集中之第一未解釋的失敗,例如,失敗A。遞迴常式取得解釋失敗A的一子網路故障列表,亦即子網路故障2、3、及6。子網路故障2設定成第一候選者。遞迴常式產生包括子網路故障2的一新的集並遞迴地呼叫自己。
當以子網路故障2呼叫第二級的遞迴,常式找尋未解釋子網路故障2的第一個失敗,亦即,失敗B。解釋失敗B的子網路故障為3、4、5、7、及8。遞迴合成子網路故障2及3以創造出表2中的合成集23。
以失敗A及B的此合成呼叫第三級的遞迴。在此合成中第一未解釋的失敗為失敗D。子網路故障1、5、及8解釋失敗D。從現有的合成及子網路故障1創造一新的合成。結果顯示在表3中。
當以1、2、3合成呼叫遞迴常式時,沒有找到未解釋的失敗。因此,子網路故障1、2、及3的合成集解釋所有失敗且最小衝突計數設定成55。由於還有其他的合成,常式返回到第三級的遞迴。在第三級的遞迴,考慮合成集23,且測試解釋失敗D的下一個子網路故障(故障5)之結合。
由於71的TPSD大於55的最小衝突計數,不再考慮合成235。返回到第三級的遞迴,將子網路故障8與合成集23結合。
同樣,91的TPSD大於55的最小衝突計數,所以與合成235類似地,合成238並非最佳的候選合成集。由於以合成集23已經在第三級用盡解釋失敗A、B、及D的所有子網路故障,遞迴常式返回到第二級。在第二級的遞迴,使用子網路故障3來解釋失敗B。所以嘗試解釋失敗B的下一個子網路故障,即子網路故障4。合成子網路故障2與4的結果顯示在表6中。
將合成集24傳到第三級的遞迴以解釋未解釋的失敗D,因其之25的最小衝突計數小於合成23的。解釋失敗D的子網路故障為子網路故障1、5、及8。第三級的遞迴考慮解釋失敗D的子網路故障1、5、及8。
合成124變成最新的最佳候選合成,因為最小衝突計數為三者種的最小。再度返回到第二級的遞迴,遞迴常式考慮合成集25。
由於35的衝突計數大於25的最小衝突計數,拋棄此合成25。接下來,在第二級的遞迴,結合子網路故障2及7,導致下列合成。
16的衝突計數小於25的當前最小值,合成集27進至第三級以解釋失敗D。第三級的遞迴檢查下列合成。
合成集127具有23的最小衝突計數,所以其變成最佳候選者。最後,遞迴常式完成結合子網路故障2與8的第二級遞迴。
合成集28的衝突計數高於合成集127的,所以不再考慮合成集28。由於第二級遞迴已經用盡解釋失敗A及B的子網路故障列表,遞迴常式返回到第一級。第一級的遞迴集中在失敗A,並已經選擇子網路故障2。解釋失敗A的下一個子網路故障為子網路故障3。子網路故障3的衝突計數高於23的最小TPSD,所以不考慮它。子網路故障6同樣是如此,所以遞迴常式以1、2、7合成作為最佳候選合成來結束。
運算兩或更多個子網路故障之合成診斷分數的本程序允許有效率地診斷使用傳統模擬計數不能輕易診斷的某些類別的失敗。運算合成診斷分數的本程序針對診斷連同現代電路之當前技術、密度、速度、及耗電量所發生之失敗特別有用。
第6圖繪示根據一實施例的一示範子網路缺陷診斷系統。可在子網路缺陷診斷系統610中實施上述透過故障合成之子網路故障分析演算法。雖第6圖中所示的子網路缺陷診斷系統610實施成耦合至測試器601及/或設計驗證系統602之分別的系統,可將其完全或部分併入測試器601中或設計驗證系統602中,如硬體仿真器、模擬器、及硬體加速模擬器系統。子網路缺陷診斷系統610包括具有輸入及輸出的介面。該介面應用在輸入從測試器601接收到的複數測試型樣並從電路接收測試結果。複數測試型樣的每一者產生當無缺陷包括在電路中時之預測的測試值。
設計驗證系統602可連接至目標系統603。目標系統603通常包括多個裝置,諸如記憶體、微處理器、特殊應用積體電路(ASIC)、現場可編程閘陣列(FPGA)、等等。目標系統603還可包括輸入、相應於輸入的輸出、及被仿真且與通訊鏈結653電性通訊的積體電路的輸出。
子網路缺陷診斷系統610之處理器履行診斷分析。處理器從測試器601經由通訊線655接收調出資料。處理器選擇包含在調出資料中之扇出網路的扇出接收點的第一及第二故障。處理器進一步藉由結合來自第一及第二故障的衝突計數來產生合成衝突,並依據合成衝突計數來分配分數。處理器依據分數判定最佳候選合成故障。
第7圖繪示一用以讀取電腦可讀取儲存媒體之示範通用電腦系統,根據一實施例。該電腦系統包含電腦703,組態成讀取其驅動器706上的儲存媒體704。該電腦系統進一步包括顯示器701,以供使用者觀看來自電腦703之視覺輸出、以及鍵盤705和滑鼠707,以供使用者輸入資料和指令至電腦703。雖繪示為光碟之形式以便於瞭解,但儲存媒體704可為任何類型的碟片,包括軟碟、光碟、CD-ROM、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁性或光學卡、或適於儲存電子指令之任何類型的媒體。類似地,驅動器706可為適於讀取儲存媒體704之任何驅動器或者適於將儲存媒體704耦合至電腦703之匯流排(當儲存媒體704被讀取時)的任何介面。
已揭露了透過故障合成之子網路缺陷診斷的方法及系統。雖相關於特定範例及子系統敘述各種實施例,對此技藝中具有通常知識者而言很明顯地在此揭露的概念不限於這些特定範例或子系統,但還延伸至其他實施例。包括在
這些概念的範疇內的係在下列申請專利範圍中所指之這些其他實施例的全部。
101‧‧‧測試器通過子集
102‧‧‧測試器失敗子集
201‧‧‧模擬未檢測子集
202‧‧‧模擬已檢測子集
301‧‧‧測試器通過模擬未檢測
302‧‧‧測試器失敗模擬已檢測
303‧‧‧測試器失敗模擬未檢測
304‧‧‧測試器通過模擬已檢測
401‧‧‧故障組分
402‧‧‧故障組分
403‧‧‧合成故障
601‧‧‧測試器
602‧‧‧設計驗證系統
603‧‧‧目標系統
610‧‧‧子網路缺陷診斷系統
653‧‧‧通訊鏈結
655‧‧‧通訊線
701‧‧‧顯示器
702‧‧‧揚聲器
703‧‧‧電腦
704‧‧‧儲存媒體
705‧‧‧鍵盤
706‧‧‧驅動器
707‧‧‧滑鼠
708‧‧‧揚聲器
包括為本說明書之一部分的附圖繪示目前較佳的實施例,且連同上述概括說明及較佳實施例的詳細說明,用以解釋並教導本發明之原理。
第1圖為根據一實施例之測試器所測量到的示範測試結果的圖例。
第2圖為根據一實施例之診斷故障模擬之示範結果的圖例。
第3圖為根據一實施例之故障模擬與故障資料的比較之圖例。
第4圖繪示根據一實施例的合成兩個故障之一示範程序。
第5圖繪示根據一實施例的多子網路故障分析演算法的遞迴常式之一示範流程。
第6圖繪示根據一實施例的一示範子網路缺陷診斷系統。
第7圖繪示一用以讀取電腦可讀取儲存媒體之示範通用電腦系統,根據一實施例。
應注意到在所有圖中為了例示的目的,並非一定按照比例繪圖,且一般由相似參考符號來表示相似結構或功能的元件。也應注意到圖僅意圖幫助在此所述之各種實施例
的說明。圖並非描述在此揭露的教示之每一個態樣且不限制申請專利範圍的範疇。
Claims (21)
- 一種診斷子網路缺陷之電腦實施方法,包含:(i)於電腦上接收包含一故障列表之調出資料,該故障列表之每一故障包含失敗資料及衝突計數,該失敗資料含有每一故障模型化之差比測量,且衝突指示每一故障預測出未測量到的失敗;(ii)選擇在扇出網路的扇出接收點上的第一故障,該第一故障解釋該些複數失敗資料的第一失敗;(iii)選擇在該扇出網路的不同接收點上的第二故障,該第二故障解釋該第一故障未解釋的第二失敗;(iv)合成該第一故障及該第二故障以產生合成故障,其中該合成故障包含該第一故障之該失敗資料及衝突計數與該第二故障之該失敗資料及衝突計數的結合;(v)藉由結合該第一故障的該衝突計數及該第二故障的該衝突計數來產生合成衝突計數;(vi)依據該合成衝突計數分配分數至該合成故障;以及(vii)依據該分數判定解釋該第一故障及該第二故障之最佳候選者合成故障。
- 如申請專利範圍第1項所述之診斷子網路缺陷之電腦實施方法,進一步包含重複(ii)至(vii)的步驟直到該合成故障解釋該些複數失敗資料的全部。
- 如申請專利範圍第1項所述之診斷子網路缺陷之電腦實施方法,其中該故障資料包括測試失敗(TF)故障之 第一計數、測試失敗模擬已檢測(TFSD)故障之第二計數、測試通過模擬已檢測(TPSD)故障之第三計數。
- 如申請專利範圍第3項所述之診斷子網路缺陷之電腦實施方法,其中藉由TFSD/(TF+TPSD/a)來計算該分數,其中a為大於零之數字加權因子,TF為測試失敗故障之計數,TFSD為測試失敗模擬已檢測故障之計數,及TPSD為測試通過模擬已檢測故障之計數。
- 如申請專利範圍第1項所述之診斷子網路缺陷之電腦實施方法,進一步包含分配最小衝突計數至該合成故障。
- 如申請專利範圍第5項所述之診斷子網路缺陷之電腦實施方法,其中當該合成衝突計數小於該最小衝突計數時,給予該分數較高的值。
- 如申請專利範圍第1項所述之診斷子網路缺陷之電腦實施方法,其中該些複數失敗資料包含由反向故障所導致之缺陷。
- 如申請專利範圍第7項所述之診斷子網路缺陷之電腦實施方法,其中由短路網路導致該反向故障。
- 如申請專利範圍第1項所述之診斷子網路缺陷之電腦實施方法,其中該些複數失敗資料包含時序缺陷。
- 如申請專利範圍第1項所述之診斷子網路缺陷之電腦實施方法,其中該第一故障及該第二故障邏輯上不相關。
- 一種用於診斷子網路缺陷的具有複數指令儲存於 其上之電腦可讀取儲存媒體,當由電腦執行該些複數指令時,令該電腦履行:(i)接收包含一故障列表之調出資料,該故障列表之每一故障包含失敗資料及衝突計數,該失敗資料含有每一故障模型化之差比測量,且衝突指示每一故障預測出未測量到的失敗;(ii)選擇在扇出網路的扇出接收點上的第一故障,該第一故障解釋該些複數失敗資料的第一失敗;(iii)選擇在該扇出網路的不同接收點上的第二故障,該第二故障解釋該第一故障未解釋的第二失敗;(iv)合成該第一故障及該第二故障以產生合成故障,其中該合成故障包含該第一故障之該失敗資料及衝突計數與該第二故障之該失敗資料及衝突計數的結合;(v)藉由結合該第一故障的該衝突計數及該第二故障的該衝突計數來產生合成衝突計數;(vi)依據該合成衝突計數分配分數至該合成故障;以及(vii)依據該分數判定解釋該第一故障及該第二故障之最佳候選者合成故障。
- 如申請專利範圍第11項所述之電腦可讀取儲存媒體,具有複數指令儲存於其上,當由電腦執行該些複數指令時,令該電腦進一步履行重複(i)至(vii)的步驟直到該合成故障解釋該些複數失敗資料的全部。
- 如申請專利範圍第11項所述之電腦可讀取儲存媒 體,其中該故障資料包括測試失敗(TF)故障之第一計數、測試失敗模擬已檢測(TFSD)故障之第二計數、測試通過模擬已檢測(TPSD)故障之第三計數。
- 如申請專利範圍第13項所述之電腦可讀取儲存媒體,其中藉由TFSD/(TF+TPSD/a)來計算該分數,其中a為大於零之數字加權因子,TF為測試失敗故障之計數,TFSD為測試失敗模擬已檢測故障之計數,及TPSD為測試通過模擬已檢測故障之計數。
- 如申請專利範圍第11項所述之電腦可讀取儲存媒體,具有複數指令儲存於其上,當由電腦執行該些複數指令時,令該電腦進一步履行分配最小衝突計數至該合成故障。
- 如申請專利範圍第15項所述之電腦可讀取儲存媒體,其中當該合成衝突計數小於該最小衝突計數時,給予該分數較高的值。
- 如申請專利範圍第11項所述之電腦可讀取儲存媒體,其中該些複數失敗資料包含由反向故障所導致之缺陷。
- 如申請專利範圍第17項所述之電腦可讀取儲存媒體,其中由短路網路導致該反向故障。
- 如申請專利範圍第11項所述之電腦可讀取儲存媒體,其中該些複數失敗資料包含時序缺陷。
- 如申請專利範圍第11項所述之電腦可讀取儲存媒體,其中該第一故障及該第二故障邏輯上不相關。
- 一種故障合成的診斷系統,該診斷系統包含:(i)用於接收來自測試器之調出資料的輸入,該調出資料包含一故障列表,且該故障列表之每一故障包含失敗資料及衝突計數,其中該失敗資料含有每一故障模型化之差比測量,且衝突指示每一故障預測出未測量到的失敗;(ii)合成第一故障及第二故障以產生合成故障的機構,其中在扇出網路的扇出接收點上選擇該第一故障,該第一故障解釋該些複數失敗資料的第一失敗,且在該扇出網路的不同接收點上選擇該第二故障,該第二故障解釋該第一失敗未解釋的第二失敗,且該合成故障包含該第一故障之該失敗資料及衝突計數與該第二故障之該失敗資料及衝突計數的結合;(iii)藉由結合該第一故障的該衝突計數及該第二故障的該衝突計數來產生合成衝突計數之機構;(iv)依據該合成衝突計數分配分數至該合成故障之機構;以及(v)依據該分數判定解釋該第一故障及該第二故障之最佳候選者合成故障之機構。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/903,035 US8402421B2 (en) | 2010-10-12 | 2010-10-12 | Method and system for subnet defect diagnostics through fault compositing |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201234020A TW201234020A (en) | 2012-08-16 |
TWI551868B true TWI551868B (zh) | 2016-10-01 |
Family
ID=45926064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100135908A TWI551868B (zh) | 2010-10-12 | 2011-10-04 | 診斷子網路缺陷之電腦實施方法,用於診斷子網路缺陷的具有複數指令儲存於其上之電腦可讀取儲存媒體以及故障合成的診斷系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8402421B2 (zh) |
TW (1) | TWI551868B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10254343B2 (en) * | 2012-07-30 | 2019-04-09 | Synopsys, Inc. | Layout-aware test pattern generation and fault detection |
US10320612B2 (en) * | 2014-06-20 | 2019-06-11 | Tellabs Operations, Inc. | Method and apparatus for providing automatic node configuration using a dongle |
US20210042644A1 (en) * | 2019-08-07 | 2021-02-11 | Carnegie Mellon University | Integrated circuit defect diagnosis using machine learning |
NL2023751B1 (en) * | 2019-09-03 | 2021-05-12 | Univ Delft Tech | Device Aware Test for Memory Units |
WO2024025549A1 (en) * | 2022-07-29 | 2024-02-01 | Rakuten Mobile, Inc. | System, method, and non-transitory computer-readable media for defining logical dependency of alarm attributes |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW588424B (en) * | 2001-02-09 | 2004-05-21 | Mitsubishi Electric Corp | Failure analysis device and failure analysis method |
US20090177936A1 (en) * | 2005-08-01 | 2009-07-09 | Bernd Koenemann | Direct logic diagnostics with signature-based fault dictionaries |
US20100088560A1 (en) * | 2008-10-03 | 2010-04-08 | Cadence Design Systems, Inc. | Method and system for selecting test vectors in statistical volume diagnosis using failed test data |
TW201030357A (en) * | 2008-12-17 | 2010-08-16 | Verigy Pte Ltd Singapore | Method and apparatus for determining relevance values for a detection of a fault on a chip and for determining a fault probability of a location on a chip |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6536007B1 (en) | 2000-06-30 | 2003-03-18 | Intel Corporation | Models and technique for automated fault isolation of open defects in logic |
US7057395B1 (en) | 2005-03-04 | 2006-06-06 | Agilent Technologies, Inc. | Method for diagnosing open defects on non-contacted nodes of an electronic device from measurements of capacitively coupled nodes |
US7770080B2 (en) | 2006-01-10 | 2010-08-03 | Carnegie Mellon University | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis |
JP5035663B2 (ja) | 2006-11-06 | 2012-09-26 | 独立行政法人科学技術振興機構 | 診断装置、診断方法、その診断方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体 |
-
2010
- 2010-10-12 US US12/903,035 patent/US8402421B2/en active Active
-
2011
- 2011-10-04 TW TW100135908A patent/TWI551868B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW588424B (en) * | 2001-02-09 | 2004-05-21 | Mitsubishi Electric Corp | Failure analysis device and failure analysis method |
US20090177936A1 (en) * | 2005-08-01 | 2009-07-09 | Bernd Koenemann | Direct logic diagnostics with signature-based fault dictionaries |
US20100088560A1 (en) * | 2008-10-03 | 2010-04-08 | Cadence Design Systems, Inc. | Method and system for selecting test vectors in statistical volume diagnosis using failed test data |
TW201030357A (en) * | 2008-12-17 | 2010-08-16 | Verigy Pte Ltd Singapore | Method and apparatus for determining relevance values for a detection of a fault on a chip and for determining a fault probability of a location on a chip |
Also Published As
Publication number | Publication date |
---|---|
US20120089872A1 (en) | 2012-04-12 |
US8402421B2 (en) | 2013-03-19 |
TW201234020A (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7661050B2 (en) | Method and system for formal verification of partial good self test fencing structures | |
US7831863B2 (en) | Method for enhancing the diagnostic accuracy of a VLSI chip | |
US9086459B2 (en) | Detection and diagnosis of scan cell internal defects | |
US11361248B2 (en) | Multi-stage machine learning-based chain diagnosis | |
US7836366B2 (en) | Defect localization based on defective cell diagnosis | |
US10254336B2 (en) | Iterative N-detect based logic diagnostic technique | |
US10657207B1 (en) | Inter-cell bridge defect diagnosis | |
TWI551868B (zh) | 診斷子網路缺陷之電腦實施方法,用於診斷子網路缺陷的具有複數指令儲存於其上之電腦可讀取儲存媒體以及故障合成的診斷系統 | |
US7496816B2 (en) | Isolating the location of defects in scan chains | |
Nelson et al. | Automatic classification of bridge defects | |
Wang et al. | Delay-fault diagnosis using timing information | |
US20050204237A1 (en) | Method and system for providing interactive testing of integrated circuits | |
Mittal et al. | Test chip design for optimal cell-aware diagnosability | |
Mhamdi et al. | A learning-based cell-aware diagnosis flow for industrial customer returns | |
US7191374B2 (en) | Method of and program product for performing gate-level diagnosis of failing vectors | |
US11681843B2 (en) | Input data compression for machine learning-based chain diagnosis | |
Kwon et al. | Yield learning via functional test data | |
US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
US9310431B2 (en) | Diagnosis framework to shorten yield learning cycles of advanced processes | |
Pomeranz et al. | Estimating the fault coverage of functional test sequences without fault simulation | |
Zou et al. | On methods to improve location based logic diagnosis | |
Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
Niewenhuis et al. | Multiple-defect diagnosis for logic characterization vehicles | |
Chen et al. | A test pattern ordering algorithm for diagnosis with truncated fail data | |
US20030188273A1 (en) | Simulation-based technique for contention avoidance in automatic test pattern generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |