JP6036134B2 - 設計支援装置、設計支援方法、および設計支援プログラム - Google Patents

設計支援装置、設計支援方法、および設計支援プログラム Download PDF

Info

Publication number
JP6036134B2
JP6036134B2 JP2012223203A JP2012223203A JP6036134B2 JP 6036134 B2 JP6036134 B2 JP 6036134B2 JP 2012223203 A JP2012223203 A JP 2012223203A JP 2012223203 A JP2012223203 A JP 2012223203A JP 6036134 B2 JP6036134 B2 JP 6036134B2
Authority
JP
Japan
Prior art keywords
point
index
test
circuit
observation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012223203A
Other languages
English (en)
Other versions
JP2014075085A (ja
Inventor
望月 剛
剛 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012223203A priority Critical patent/JP6036134B2/ja
Priority to US14/034,616 priority patent/US8898602B2/en
Priority to EP13186375.5A priority patent/EP2717182A1/en
Publication of JP2014075085A publication Critical patent/JP2014075085A/ja
Application granted granted Critical
Publication of JP6036134B2 publication Critical patent/JP6036134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/337Design optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/333Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Description

本発明は、設計支援装置、設計支援方法、および設計支援プログラムに関する。
近年の大規模集積回路(LSI;Large Scale Integration)の大規模化やマルチコア化に伴い、ゲート数や内部信号線数が増大し、検出しなくてはならない故障の数も増大している。このため、LSIテスターでテストする際に要するテスト実行時間や、LSIテスターに記憶させるテストパターンの数(データ量)も増大し、テストコストが増大している。テストコストは、テストパターンの数と比例関係にあるため、テストパターンの数を削減することで、テストコストを削減する技術が提案されている。
テストパターンの数を削減する技術としては、例えば、フルスキャン設計されたLSIに対しテストポイントの挿入を行なうことによってATPG(Automatic Test Pattern Generator)パターン数を削減する技術が提案されている(非特許文献1参照)。
ここで、テストポイントとは、対象回路中の信号線の可制御性や可観測性を向上させることを目的として挿入されるテスト制御用の論理回路である。
また、可制御性とは、テスト対象回路に含まれる任意の信号線又は端子(ピン)ごとに設定される指標で、当該信号線又は端子(ピン)の値を0または1に設定するために論理値を設定しなければならない信号線数の最小値をいう。また、可観測性とは、テスト対象回路に含まれる任意の信号線又は端子(ピン)ごとに設定される指標で、信号を観測点に伝播させるために、論理値を設定しなければならない信号線数の最小値をいう。ここで、「観測点」とは、対象回路中の値を観測できる箇所をいい、外部出力ピンやスキャンFFが該当する。また、後述の診断困難性指標とは、対象回路に含まれる観測点における故障診断の困難性を表す指標であり、テストパターン数を削減するにあたり、ボトルネックとなる信号線又は端子を見つけるための指標をいう。
テストポイントは、例えば、ANDゲート等の制御点あるいは出力ピン等の観測点として機能する論理回路である。ここで、「制御点」とは、対象回路中の値を設定できる箇所をいい、信号線の値を0または1に設定するためのANDゲートやORゲートなどの組み合わせ回路や、外部入力ピンやスキャンFF(Flip-Flop)等を制御点とすることができる。なお、以下では、テストポイントをTPと略記する場合がある。また、テスタビリティ(可検査性,テスト容易性)の向上つまりテストパターン生成容易化のために対象回路の内部信号線にTPを挿入することをTPI(Test Point Insertion)と略記する場合がある。
上記技術は、故障が集中する観測点があるとテストパターンの数が増大することに着目している。そして、上記技術では、対象回路の全観測点のうち診断困難性指標が最大になる観測点を頂点とする回路網(ロジックコーン)内の信号線のうち、TPを挿入したときに対象回路の全観測点における診断困難性指標の最大値が最小になる信号線が、TPの挿入箇所として決定される。このとき、0/1可制御性や可観測性の尺度を用いて診断困難性指標(例えば各観測点で観測される故障数割合)が定義・算出され、算出された診断困難性指標に基づきTPの挿入箇所が決定される。なお、前記回路網は、前記頂点(診断困難性指標が最大になる観測点)から入力点または制御点までバックトレースすることによって得られるロジックコーン内の回路網に相当する。
M. Yoshimura, et al. "A Test Point Insertion Method to Reduce the Number of Test Patterns", Proceedings of the 11th Asian Test Symposium (ATS’02) 2002 IEEE, pp298-304
しかしながら、前述したように、上記技術では、対象回路の全観測点における診断困難性指標の最大値に基づき挿入対象の信号線の評価が行なわれ、TPの挿入箇所が決定されている。このため、全観測点の中で診断困難性指標が最大もしくは略最大の観測点を頂点とするロジックコーンが複数存在する場合、所望のロジックコーンにおいてパターン数の削減に最適な信号線をTP挿入箇所として選択することができない。また、あるロジックコーンにTPを挿入した場合、他のロジックコーンの観測点の診断困難性指標に悪影響を与えてしまう場合も生じ得る。結果としてテストパターンの数を削減することができない場合がある。言い換えれば、TP挿入後の全観測点における診断困難性指標にバラツキがあれば、テストパターンの数を効果的に削減することができないという問題がある。
一つの側面で、本発明は、テストポイントの挿入によって試験対象回路に含まれる全ての観測点における診断困難性指標のバラツキを削減することを目的とする。
なお、前記目的に限らず、後述する発明を実施するための最良の形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本件の他の目的の一つとして位置付けることができる。
本件の設計支援装置は、設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出するもので、第1抽出部および第2抽出部を有している。第1抽出部は、前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出する。第2抽出部は、前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する。
一実施形態によれば、テストポイントの挿入によって試験対象回路に含まれる全ての観測点における診断困難性指標のバラツキが削減される。
本実施形態の設計支援装置のハードウエア構成および機能構成を示すブロック図である。 図1に示す設計支援装置における論理情報解析部によって作成される内部テーブルの構成を説明する図である。 等価故障を考慮した場合の代表故障信号の数を説明する図である。 図1に示す設計支援装置の動作を説明するフローチャートである。 (A)〜(C)は図12および図13に示す第1手法によって得られる診断困難性指標と本実施形態の手法によって得られる診断困難性指標とを比較して示す図である。 (A)〜(C)は図14および図15に示す第2手法によって得られる診断困難性指標と本実施形態の手法によって得られる診断困難性指標とを比較して示す図である。 論理設計の手順を示すフローチャートである。 テスト容易化設計の手順を示すフローチャートである。 (A)〜(C)はテストポイント挿入を説明する図である。 (A),(B)はテストポイント挿入を説明する図である。 (A),(B)はテストポイント挿入によるテストパターン圧縮の原理を説明する図である。 テストポイント挿入手順の一例(第1手法)を説明するフローチャートである。 (A),(B)は図12に示す第1手法によって得られる診断困難性指標を示す図である。 (A),(B)はテストポイント挿入手順の他例(第2手法)によって得られる診断困難性指標を示す図である。 図14に示す第2手法で診断困難性指標が悪化する理由を説明する図である。
以下、図面を参照して実施の形態を説明する。
〔1〕テスト容易化設計およびテストポイント挿入
図7〜図15を参照しながら、本発明の技術が適用されるテスト容易化設計およびテストポイント挿入(TPI)について説明する。
図7に示すフローチャートに従って、設計対象回路(例えばLSI)の論理設計の手順について説明する。
論理設計では、まず、設計対象回路のRTL(Register Transfer Level;レジスタ転送レベル)記述D1と、マクロセルライブラリD2とに基づき、論理シミュレータにより設計対象回路の論理機能検証が行なわれる(ステップS1)。そして、論理合成ツールにより設計対象回路の論理回路合成が行なわれ(ステップS2)、設計対象回路のゲートレベル論理回路つまりネットリスト(論理データベース(DB))D3が得られる。
得られたネットリストD3と、RTL記述D1とに基づき、回路の論理機能の等価検証を行うCAD(Computer Aided Design)ツールであるフォーマルベリファイアにより設計対象回路の論理機能の等価検証が行なわれる(ステップS3)。また、得られたネットリストD3と、マクロセルライブラリD2とに基づき、論理シミュレータによる設計対象回路の論理検証、および、設計対象回路の設計ルールチェックを行うCADによるDRC(Design Rule Check)検証が行なわれる(ステップS4)。
この後、設計対象回路に対するテスト容易化設計(DFT;Design For Testability)が行なわれる(ステップS5)。テスト容易化設計では、論理設計時に、後に実行されるテストを考慮して、外部端子から容易に内部の故障を検出できるように、設計対象回路の設計(例えばテスト系回路の挿入等)が行なわれる。そして、テスト容易化設計の結果に基づき、ATPGによりテストパターンが生成されてから、設計対象回路のレイアウト設計が行なわれる。
次に、図8に示すフローチャートに従って、本発明の技術が適用されるテスト容易化設計の手順について説明する。
テスト容易化設計では、前述のごとく得られたネットリスト(論理DB)D3に基づきテストパターン生成容易化が行なわれ(ステップS6)、テストポイント挿入リストD4が得られる。この後、テストポイント挿入リストD4に基づきテストポイント挿入が行なわれ(ステップS7)、TP挿入後の論理DB(ネットリスト)D5が得られ、TP挿入後のネットリストD5に基づきテストパターンが生成される(ステップS8)。
図8のステップS6におけるテストパターン生成容易化では、テストパターンの数を削減すべく、テストパターンの生成が困難な信号線に対し、前述したようにテストポイントの挿入を行なうことが知られている。
ここで、図9〜図11を参照しながら、テストポイントの挿入について説明する。
図9(A)では、3つの論理和ゲート(ORゲート)から成る回路が例示され、当該回路における7本の信号線にそれぞれ符号A〜Gが付されている。例えば、信号線Fがテストパターン生成上のボトルネックになっており、信号線Fのテスタビリティの向上が望まれる場合について説明する。
この場合、信号線Fの0可制御性を向上させるべく、例えば図9(B)に示すように、信号線Fに、TPとして制御点である論理積ゲート(ANDゲート)が追加される。追加された論理積ゲートには、論理和ゲートからの信号と、図示しないスキャンFF(Flip-Flop)からの制御信号とが入力される。これにより、信号線Fの0可制御性が向上する。
また、信号線Fの可観測性を向上させるべく、例えば図9(C)に示すように、信号線Fに、TPとして観測点である外部出力ピンPOが追加される。これにより、信号線Fの可観測性が向上する。
また、例えば図10(A)に示すように、3つの観測点O1〜O3とロジックコーンFa〜Fgとを有する回路において、ロジックコーンFbとロジックコーンFdとを結ぶ信号線(例えば図9(A)に示す信号線F)に故障が集中する場合について説明する。この場合、図10(B)に示すように、ロジックコーンFbとロジックコーンFdとを結ぶ信号線にTPを挿入するTPIが実行される。これにより、観測点O1を頂点とするロジックコーンFa〜Fdが、観測点O1を頂点とするロジックコーンFd,Fcと、挿入されたTPを頂点とするロジックコーンFb,Faとに分割される。テストポイント挿入(TPI)とは、前述したように、観測すべき故障が集中する信号線を探索し探索された信号線にTPを挿入することで、テストパターンの数を削減しテストコストを削減する技術である。
図12を参照しながら後述するテストポイント挿入手順の一例(第1手法)では、故障が集中する観測点があるとテストパターンの数が増大することに着目している。第1手法では、CAD(Computer Aided Design)ツールが、論理DB(ネットリスト)D3に基づき、0/1可制御性や可観測性の尺度を用いて診断困難性指標(例えば各観測点で観測される故障数割合)を定義・算出し、算出した診断困難性指標に基づきTPの挿入箇所を決定し、テストポイント挿入リストD4を出力している。
そして、第1手法では、図12を参照しながら後述するように、設計対象回路の全観測点のうち診断困難性指標が最大になる観測点を頂点とするロジックコーン内の信号線のうち、TPを挿入したときに設計対象回路の全観測点における診断困難性指標の最大値が最小になる信号線が、TPの挿入箇所として決定される。これにより、特定の観測点に集中していた故障が分散され、テストパターンの数が削減され、テストコストが削減される。
ここで、診断困難性指標が高い観測点では多くの故障が検出されるため、診断困難性指標が高い観測点から入力側に到達可能な制御点に、多くの値が割り当てられていると考えられる。このため、特定の観測点に“0”もしくは“1”の割り当てが集中し、ATPGパターンの圧縮効率が低下し、ATPGパターン数が増加すると考えられる。これに対して、図11(A)に示すように、TPIを用い観測点Oにおける診断困難性指標を低下させることによって、図11(B)に示すように、ATPGパターンの圧縮効率を向上させATPGパターンの数を削減することができると考えられる。つまり、図11(A)に示すように、観測点Oから到達可能な信号線に制御点(TP)を挿入し可制御性を向上させることで、テストパターン中のドントケア(不定値X)の数が増加する。テストパターン中のドントケアの数が増えると、図11(B)に示すように、例えば3つのテストパターンを一つのテストパターンにマージすることが可能になり、テストパターンの圧縮効率が向上しテストパターンの数が削減される。なお、図11(A)において、TPとして、例えばORゲートおよびスキャンラッチからなる制御点が挿入されている。
次に、図12に示すフローチャート(ステップS201〜S222)に従って、CADツール(処理部;図示略)によって実行されるテストポイント挿入手順の一例(第1手法)について説明する。
まず、挿入されたTPの数が予め設定された指定TP数に到達したか否かが判定される(ステップS201)。挿入されたTPの数が指定TP数に到達していない場合(ステップS201のNOルート)、ネットリストD3(図7,図8参照)に基づき論理情報解析が行なわれ、制御テーブル,外部入力ピンテーブル,外部出力ピンテーブル,ネットテーブル,ゲートテーブル,入出力ピンテーブル等を含む内部テーブルが作成される(ステップS202)。
作成されたテーブルの情報とSCOAP(Sandia Controllability Observability Analysis Program)手法とを用い、設計対象回路の全信号線P1,…,Pnのそれぞれについて0可制御性を示す値CC0と1可制御性を示す値CC1と可観測性を示す値COとが算出され診断情報テーブルに格納される(ステップS203)。そして、設計対象回路の全信号線P1,…,Pnにそれぞれ故障F1,…,Fnが1つずつ設定される(ステップS204)。各信号線に設定された故障は、ステップS203で算出された0/1可制御性および可観測性を用い、観測点O1,…,Omまで伝播される(ステップS205)。
ここで、「SCOAP手法」とは、回路の構造的な観点からテスト容易性解析を行なうにあたり、各信号線の論理値を制御/観測するために論理値割当てが必要となる信号線数を計測/解析する手法である。「0/1可制御性」とは、信号線が0(または1)になるときに論理値を設定しなければならない信号線数の最小値をいう。また、「可観測性」とは、信号線の値を外部出力に伝搬させるときに論理値を設定しなければならない信号線数の最小値をいう。
各観測点に伝播された故障の数が計数され、各観測点における故障数割合E1,…,Em([各観測点で観測される故障の数]/[全ての故障の数])が、診断困難性指標として算出される(ステップS206)。そして、設計対象回路の全観測点の診断困難性指標E1,…,Emの中の最大値Emaxが抽出され(ステップS207)、抽出された最大値Emaxをもつ信号線Pxが、TPを挿入されるべき仮挿入候補として設定される(ステップS208)。
ついで、以下のようにして、最適なTPが求められる。
まず、診断困難性指標の最大値Emaxをもつ観測点Oxから制御点または入力点Ixまでバックトレースすることによって、観測点Oxを頂点とするロジックコーンが得られる。得られたロジックコーン内の複数の信号線がTPの挿入候補として抽出され、TPの挿入候補の集合Qが得られる(ステップS209)。
そして、集合QにおけるTP挿入候補の全てについて処理を実行したか否かが判定される(ステップS210)。未処理の要素(TP挿入候補の信号線)がある場合(ステップS210のNOルート)、集合Qに含まれる未処理の要素Pyが取り出され、取り出された信号線PyにTPが仮挿入される(ステップS211)。このように信号線PyにTPを仮挿入した回路について、上述したステップS202〜S207と同様の処理が実行される(ステップS212〜S217)。
つまり、信号線PyにTPを仮挿入した回路のネットリストに基づき論理情報解析が行なわれ、制御テーブル,外部入力ピンテーブル,外部出力ピンテーブル,ネットテーブル,ゲートテーブル,入出力ピンテーブル等の各種テーブルが作成される(ステップS212)。作成されたテーブルの情報とSCOAP手法とを用い、設計対象回路の全信号線P1,…,Pn+1のそれぞれについて0可制御性を示す値CC0と1可制御性を示す値CC1と可観測性を示す値COとが算出され診断情報テーブルに格納される(ステップS213)。そして、設計対象回路の全信号線P1,…,Pn+1にそれぞれ故障F1,…,Fn+1が1つずつ設定される(ステップS214)。各信号線に設定された故障は、ステップS213で算出された0/1可制御性および可観測性を用い、観測点O1,…,Om+1まで伝播される(ステップS215)。各観測点に伝播された故障の数が計数され、各観測点における故障数割合E'1,…,E'm+1([各観測点で観測される故障の数]/[全ての故障の数])が、診断困難性指標として算出される(ステップS216)。そして、設計対象回路の全観測点の診断困難性指標E'1,…,E'm+1の中の最大値E'maxが選択される(ステップS217)。
この後、ステップS217で選択されたE'maxと、当該E'maxが選択される前に得られたEmax(Emaxの最小値)とが比較され、今回のE'maxがEmaxよりも小さいか否かが判定される(ステップS218)。E'maxがEmaxよりも小さい場合(ステップS218のYESルート)、観測点に集中していた故障を分散することができたものと考えられるので、TPの挿入箇所として信号線Pyが選択されるとともに、Emaxが、今回選択されたE'maxに置き換えられる(ステップS219)。この後、今回、信号線Pyに仮挿入したTPが削除される(ステップS220)。一方、E'maxがEmax以上である場合(ステップS218のNOルート)、ステップS219の処理を行なうことなく、今回、信号線Pyに仮挿入したTPが削除される(ステップS220)。なお、Emaxの初期値としては、ステップS207で抽出されたEmaxが用いられる。
以降、ステップS210において、集合QにおけるTP挿入候補(信号線)の全てについて処理を実行したと判断されるまで、ステップS210〜S220の処理が繰り返し実行される。集合QにおけるTP挿入候補(信号線)の全てについて処理を実行したと判断されると(ステップS210のYESルート)、TPの挿入箇所として最終的に選択された信号線Pyが、TPIリスト(テストポイント挿入リスト)D4に追加され(ステップS221)、ステップS201の処理に戻る。
これにより、集合Qにおける全ての要素、即ち設計対象回路の全観測点のうち診断困難性指標が最大になる観測点Oxを頂点とするロジックコーン内の全ての信号線について、診断困難性指標の評価が行なわれる。つまり、当該ロジックコーン内の複数の信号線(集合Q)のうち、TPを挿入したときに設計対象回路の全観測点における診断困難性指標の最大値Emaxが最小になる信号線Py、換言するとパターン生成削減に最も効果がある信号線Pyが、TPの挿入箇所として決定される。したがって、特定の観測点に集中していた故障が分散され、テストパターンの数が削減され、テストコストが削減される。
なお、ステップS201〜S221の処理は、挿入されたTPの数が指定TP数に到達したとステップS201で判定されるまで、繰り返し実行される。挿入されたTPの数が指定TP数に到達していない場合(ステップS201のNOルート)、その時点までに挿入されたTPを考慮したネットリストに基づき、上述した処理(ステップS202〜S221)が実行される。一方、挿入されたTPの数が指定TP数に到達した場合(ステップS201のYESルート)、TPIリスト(テストポイント挿入リスト)D4が記憶部等に格納され(ステップS222)、TPI処理つまりテストパターン生成容易化(図8のステップS6参照)が完了する。
しかしながら、上述した第1手法では、設計対象回路の全観測点における診断困難性指標の最大値に基づき挿入対象の信号線の評価が行なわれ、TPの挿入箇所が決定されている。このため、図13(A)に示すように全観測点の中で診断困難性指標が最大もしくは略最大の観測点を頂点とするロジックコーンが複数存在する場合、図13(B)に示すように所望のロジックコーンにおいてパターン数の削減に最適な信号線をTP挿入箇所として選択することができない。結果としてテストパターンの数を削減することができないという課題がある。
なお、図13(A)および図13(B)は、図12に示す第1手法(テストポイント挿入手順の一例)によって得られる診断困難性指標を示す図である。図13(A)に示す例では、TPI前において、診断困難性指標E0が50の観測点を頂点とするロジックコーンC0aと、診断困難性指標E1が50の観測点を頂点とするロジックコーンC1aとが存在している。このとき、ロジックコーンC0a内の信号線をTP挿入候補として評価を行なったとする(図12のステップS210〜S220参照)。この場合、図13(B)に示すように、一のTPが挿入されロジックコーンC0aの観測点における診断困難性指標E0が49になったとしても、ロジックコーンC1aの観測点における診断困難性指標E1は常に50のままであるため、最大値EmaxおよびE'maxは、いずれも50のままとなる。したがって、図12のステップS218での判定は常にNO判定となり、所望のロジックコーンにおいてパターン数の削減に最適な信号線をTP挿入箇所として選択することができない。
そこで、第2手法として、全観測点、つまり設計対象回路全体の最大診断困難性指標を考慮して評価を行なうのではなく、ターゲットとする一つのロジックコーンの診断困難性指標のみを考慮して評価を行なうことが考えられる。このとき、ターゲットのロジックコーンに限れば、観測点(頂点)における診断困難性指標は小さくなり最適なTP挿入箇所が選択される。しかし、TPIの結果、0/1可制御性や可観測性が変化し、ターゲットのロジックコーンで検出されていた故障が、他ロジックコーンで検出されてしまう場合がある。この場合、ターゲットではないロジックコーンの診断困難性指標が悪化するため、設計対象回路全体としては診断困難性指標が改善されず、TPIの結果としてテストパターンの数を削減することができないという課題がある。
上述した第2手法による課題について、図14および図15を参照しながら説明する。なお、図14(A)および図14(B)は、第2手法(テストポイント挿入手順の他例)によって得られる診断困難性指標を示す図である。図15は、図14に示す第2手法で診断困難性指標が悪化する理由を説明する図である。
図14(A)に示す例では、TPI前において、診断困難性指標が65の観測点Oxを頂点とするロジックコーン(以下Oxロジックコーンという)と、診断困難性指標が35の観測点Oyを頂点とするロジックコーン(以下Oyロジックコーンという)とが存在している。このとき、第1手法のごとく設計対象回路全体で評価を行なうのではなく、第2手法では、診断困難性指標が最大であるOxロジックコーンの指標値Eoxを最小にするようにTP挿入箇所を評価・選択する。
この場合、図14(B)に示すように、Oxロジックコーンに限れば故障を分散する最適なTPが選択され、例えば、TPでの診断困難性指標を30、観測点Oxでの診断困難性指標Eoxを20とすることができる。しかし、Oxロジックコーン内でTPの挿入を行なった結果、Oyロジックコーンに影響が及び、TPI前には観測点Oxで観測されていた故障が観測点Oyに流れ込む場合がある。この場合、観測点Oyでの診断困難性指標Eoyが例えば35から50に悪化することがある。
ここで、図15を参照し第2手法で診断困難性指標が悪化する理由について説明する。図15に示す例では、TPI前に斜線部の故障は観測点Oxで検出されているが、TPIによりTPとしてスキャンラッチが追加されている。これに伴い、ゲートXの可制御性が変化(改善)することで、ゲートYの可観測性も変化(改善)する可能性がある。ゲートYの可観測性の改善に伴い、故障の流れ込みが変化し、斜線部の故障は観測点Oyで検出される。これにより、観測点Oyでの診断困難性指標Eoyが悪化し、設計対象回路全体としては診断困難性指標が改善されず、テストパターンの数を削減することができない。
〔2〕本実施形態の設計支援装置
テストパターンの数を削減するには、設計対象回路の全観測点における診断困難性指標(故障数)の最大値が小さくなり、且つ、全観測点での診断困難性指標が均等化することが理想である。しかしながら、上述した第1手法や第2手法では、最適なTPを選択することができない場合がある。
そこで、以下に説明する本実施形態の設計支援装置1では、各観測点で観測される故障の数を診断困難性指標と定義する。そして、TP挿入候補のうち、TPを挿入すると設計対象回路(LSI)の全観測点における診断困難性指標のバラツキ(標準偏差)が最小になるものが、TPの挿入箇所として選択される。これにより、テストパターンの数が削減され、設計対象回路の製造後のテストコストが削減される。なお、診断困難性指標のバラツキを最小にする挿入候補でなくても、診断困難性指標のバラツキを削減できるTP挿入候補をTPの挿入箇所として選択することとしてもよい。
〔2−1〕本実施形態の設計支援装置の構成
図1は、本実施形態の設計支援装置1のハードウエア構成および機能構成を示すブロック図である。
図1に示す設計支援装置1は、LSI等の設計対象回路においてテスト制御に用いるテストポイント(TP;制御点または観測点)を挿入すべき信号線を挿入候補として抽出する処理、つまりテストパターン生成容易化(図8のステップS6参照)を行なうものである。
設計支援装置1は、バス50経由で相互に通信可能に接続された処理部10,記憶部20,入力部30および出力部40を有している。
入力部30は、ユーザによって操作され各種情報を本装置1に入力するマンマシンインタフェース、例えばキーボード,マウスである。
出力部40は、本装置1によって得られた処理結果(例えば後述するリスト24)などをユーザに対し表示出力するもので、例えばディスプレイ,プリンタである。
記憶部20は、設計対象回路のゲートレベル論理回路つまりネットリスト21(図7,図8の論理データベースD3参照)や、設計支援プログラム22や、図3を参照しながら後述する内部テーブル23や、後述するテストポイント挿入リスト24を保存する。記憶部20は、例えば、RAM(Random Access Memory),ROM(Read Only Memory),HDD(Hard Disk Drive),SSD(Solid State Drive)等の内部記憶装置であってもよいし、外部記憶装置であってもよい。
処理部10は、記憶部20に保存される設計支援プログラム22を実行することで、後述する第1抽出部11および第2抽出部12としての機能を果たすもので、例えばCPU(Central Processing Unit),プロセッサ,コンピュータである。
第1抽出部11は、設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出するものである。より具体的に、第1抽出部11は、設計対象回路の全観測点のうち診断困難性指標(各観測点で観測される故障の数)が最大になる最大観測点を頂点とするロジックコーン内の複数の信号線を、TPの挿入候補(第1の挿入候補)として抽出する。第1抽出部11は、論理情報解析部111,0/1可制御性・可観測性解析部112,診断困難性解析部113,診断困難性指標バラツキ情報解析部114,等価信号線情報解析部115およびテストポイント候補抽出部116としての機能を有している。
第2抽出部12は、TPの挿入候補(第1の挿入候補)の各々に対してTPを挿入したときの影響を考慮して、TPの挿入候補の中から、TPを挿入する挿入対象信号線(第2の挿入候補)を抽出する。
このとき、第2抽出部12は、TPの挿入候補の各々に対して、TPを挿入した場合における、該挿入したTPによる影響を含めた設計対象回路の全ての観測点の診断困難性指標のバラツキを算出する。そして、第2抽出部12は、TPの挿入候補の中から、算出した診断困難性指標のバラツキがTPの挿入前の設計対象回路の全ての観測点における診断困難性指標のバラツキよりも小さくなる挿入候補を、挿入対象信号線(第2の挿入候補)として抽出してもよい。また、第2抽出部12は、TPの挿入候補の中から、算出した診断困難性指標のバラツキが最も小さい挿入候補を、挿入対象信号線(第2の挿入候補)として抽出してもよい。
本実施形態において、第2抽出部12は、第1抽出部11によって抽出された挿入候補のうち、TPを挿入したときに設計対象回路の全観測点における診断困難性指標のバラツキが最小になる挿入候補を、TPの挿入対象信号線として抽出する。第2抽出部12は、仮TP挿入部121,論理情報解析部122,0/1可制御性・可観測性解析部123,診断困難性解析部124,診断困難性指標バラツキ情報解析部125およびテストポイント判定部126としての機能を有している。
論理情報解析部111は、記憶部20に保存される設計対象回路のネットリスト21に基づき論理情報解析を行ない、図2に示す内部テーブル23を作成する。図2は、論理情報解析部111(もしくは後述する論理情報解析部122)によって作成される内部テーブル23の構成を説明する図である。図2に示すように、内部テーブル23は、制御テーブル23a,外部入力(PI)テーブル23b,外部出力(PO)テーブル23c,ネットテーブル23d,ゲートテーブル23e,入出力ピンテーブル23fおよび診断情報テーブル23gを含んでいる。
制御テーブル23aには、ネットテーブル23dとのリンク情報,ネットテーブル23dの数,PIテーブル23bとのリンク情報,PIテーブル23bの数,POテーブル23cとのリンク情報,POテーブル23cの数,全故障数が保存されるとともに、後述するごとく算出される診断困難性指標のバラツキ(標準偏差σ)が保存される。
PIテーブル23bには、各PI(外部入力)に接続されるネットのID(NetID)が保存され、POテーブル23cには、各PO(外部出力)に接続されるネットのID(NetID)が保存される。
ネットテーブル23dは、ネットIDで特定されるネット毎に備えられ、各ネットテーブル23dには、ネットIDで特定されるネットを成す一連の入力ピン,ゲート,出力ピンに係る情報が保存される。入力ピンに係る情報としては当該入力ピンの入出力ピンテーブル23fとのリンク情報が保存され、ゲートに係る情報としては当該ゲートのゲートテーブル23eとのリンク情報が保存され、出力ピンに係る情報としては当該出力ピンの入出力ピンテーブル23fとのリンク情報が保存される。
ゲートテーブル23eには、リンクされたゲートの入力ピン数,出力ピン数,ゲート種別(AND,OR等)およびインスタンス名が保存される。入出力ピンテーブル23fには、IO種別(入力ピンか出力ピンか),同一電位ネットID,診断情報テーブル23gとのリンク情報およびピン名が保存される。診断情報テーブル23gには、後述するごとく算出される0可制御性を示す値CC0,1可制御性を示す値CC1および可観測性を示す値が保存されるとともに、後述する代表故障信号フラグおよび診断困難性指標(故障の数)が保存される。
0/1可制御性・可観測性解析部112は、PIテーブル23bのネットIDを順次取り出し、取り出したネットIDに対応するPIを起点とし、ネットテーブル23dを参照しながらPO側へトレースを行なう。トレース時、0/1可制御性・可観測性解析部112は、SCOAP手法を用いて各入出力ピンの0可制御性を示す値CC0と1可制御性を示す値CC1とを算出し診断情報テーブル23gに格納する。また、0/1可制御性・可観測性解析部112は、POテーブル23cのネットIDを順次取り出し、取り出したネットIDに対応するPOを起点とし、ネットテーブル23dを参照しながらPI側へバックトレースを行なう。バックトレース時、0/1可制御性・可観測性解析部112は、SCOAP手法を用いて各入出力ピンの可観測性を示す値COを算出し診断情報テーブル23gに格納する。
診断困難性解析部113は、全観測点における診断困難性指標を算出する第1指標算出部としての機能と、当該第1指標算出部としての機能によって算出された診断困難性指標の中から最大値を抽出する最大値抽出部としての機能とを有している。つまり、診断困難性解析部113は、設計対象回路の全信号線P1,…,Pnにそれぞれ故障F1,…,Fnを1つずつ設定する。また、診断困難性解析部113は、各信号線に設定された故障を、診断情報テーブル23gに保存された0/1可制御性および可観測性を示す値CC0,CC1,COを用い観測点O1,…,Omまで伝播させる。そして、診断困難性解析部113は、各観測点に伝播された故障の数を計数し、各観測点で観測される故障の数E1,…,Emを診断困難性指標として算出し診断情報テーブル23gに格納する。さらに、診断困難性解析部113は、算出された診断困難性指標E1,…,Emの中から最大のものEmaxを抽出する。
診断困難性指標バラツキ情報解析部114は、POテーブル23cに基づき全観測点O1,…,Omの診断情報テーブル23gを取得して全観測点O1,…,Omの診断困難性指標E1,…,Emを取得する。そして、診断困難性指標バラツキ情報解析部114は、診断困難性指標E1,…,Emのバラツキを標準偏差σとして算出し、制御テーブル23aに格納しておく。診断困難性指標バラツキ情報解析部114によって算出されたバラツキ(標準偏差σ)は、後述するテストポイント判定部126における判定用バラツキの初期値として用いられる。
等価信号線情報解析部(代表故障判断部)115は、設計対象回路における各信号線が等価故障を考慮した代表故障信号線であるか否かを判断する。つまり、等価信号線情報解析部115は、TPI評価時間を短縮するために、TPの挿入候補である信号線の選択最適化を行なう。この選択最適化は、タイミング調整用のディレイバッファなどの削減を目的としている。なお、等価故障とは、故障を検出するテストパターンが同じとなる故障をいい、代表故障とは、等価故障のグループから1つ選んだ故障をいう。
図3により、等価故障を考慮した場合と等価故障を考慮しない場合とのそれぞれについて、TP挿入対象の信号線の数(代表故障信号の数)について説明する。図3に示す回路では、通常(等価故障を考慮しない場合)、対象故障(縮退故障)はa/0,a/1,y/0,y/1の4個であり、TP挿入対象の信号線の数はaとyの2本である。これに対し、図3に示す回路において等価故障を考慮した場合、等価故障はa/0=y/1,a/1=y/0であり、TP挿入対象の信号線の数(代表故障信号の数)は、aのみの1本である。
等価信号線情報解析部115は、各入出力ピンが代表故障をもつか否かを判断し、各入出力ピンが代表故障をもつ場合、当該入出力ピンの診断情報テーブル23gの代表故障信号フラグを設定する。このフラグは、後述するごとく、テストポイント候補抽出部116において評価対象の信号線の数を削減するために用いられる。
テストポイント候補抽出部(挿入候補抽出部)116は、診断困難性解析部113によって抽出された最大値Emaxの診断困難性指標をもつ最大観測点Oxを頂点とするロジックコーン内の複数の信号線を、挿入候補(第1の挿入候補)として抽出する。ただし、テストポイント候補抽出部116は、ロジックコーン内の複数の信号線のうち、等価信号線情報解析部115によって代表故障信号線であると判断された信号線を、挿入候補として抽出する。つまり、テストポイント候補抽出部116は、診断困難性指標が最大の観測点Oxから、制御点または入力点Ixまでバックトレースすることによって、観測点Oxを頂点とするロジックコーンを取得する。そして、テストポイント候補抽出部116は、取得したロジックコーン内の複数の信号線の集合Qを取得するとともに、診断情報テーブル23gの代表故障信号フラグを参照し集合Qから代表故障信号線以外の信号線を削除した集合Q'を作成する。この集合Q'に属する信号線がTPの挿入候補となる。
仮TP挿入部121は、集合Q'における一のTP挿入候補(信号線)を取り出し、取り出した信号線PyにTPを仮挿入する。このように信号線PyにTPを仮挿入した回路に対して、論理情報解析部122,0/1可制御性・可観測性解析部123,診断困難性解析部124および診断困難性指標バラツキ情報解析部125が、それぞれ論理情報解析部111,0/1可制御性・可観測性解析部112,診断困難性解析部113,診断困難性指標バラツキ情報解析部114とほぼ同様に作用する。
つまり、論理情報解析部122は、信号線PyにTPを仮挿入した回路のネットリストに基づき論理情報解析を行ない、図2に示す内部テーブル23を作成する。
0/1可制御性・可観測性解析部123は、0/1可制御性・可観測性解析部112と同様、内部テーブル23の情報とSCOAP手法とを用い、設計対象回路の全信号線P1,…,Pn+1のそれぞれについて0可制御性を示す値CC0と1可制御性を示す値CC1と可観測性を示す値COとを算出し診断情報テーブル23gに格納する。
診断困難性解析部124は、集合Q'のうちの一の信号線(TP挿入候補)にTPを仮挿入した際に、仮挿入したTPの影響を含めた全観測点における診断困難性指標を算出する第2指標算出部124としての機能を果たす。つまり、診断困難性解析部124は、設計対象回路の全信号線P1,…,Pn+1にそれぞれ故障F1,…,Fn+1を1つずつ設定する。また、診断困難性解析部124は、各信号線に設定された故障を、診断情報テーブル23gに保存された0/1可制御性および可観測性を示す値CC0,CC1,COを用い観測点O1,…,Om+1まで伝播させる。そして、診断困難性解析部124は、各観測点に伝播された故障の数を計数し、各観測点で観測される故障の数E'1,…,E'm+1を診断困難性指標として算出する。
診断困難性指標バラツキ情報解析部(バラツキ算出部)125は、診断困難性解析部124によって算出された、TPを仮挿入した際の全観測点O1,…,Om+1における診断困難性指標E'1,…,E'm+1のバラツキを標準偏差σ'として算出する。
テストポイント判定部(挿入対象抽出部)126は、第1抽出部11によって抽出された集合Q'に属するTP挿入候補(信号線)のうち、バラツキ算出部125によって算出された標準偏差σ'が最小になるTP挿入候補を、挿入対象信号線として抽出する。つまり、テストポイント判定部126は、バラツキ算出部125によって算出された標準偏差σ'と、当該標準偏差σ'が算出される前に得られた最小の標準偏差σとを比較し、今回の標準偏差σ'が標準偏差σよりも小さいか否かを判定する。そして、テストポイント判定部126は、標準偏差σ'が標準偏差σよりも小さい場合、特定の観測点に集中していた故障を設計対象回路全体の観測点に分散することができたものと考えられるので、TPの挿入箇所として信号線Pyを選択するとともに、標準偏差σを、今回算出された標準偏差σ'に置き換える。また、テストポイント判定部126は、標準偏差σ'が標準偏差σ以上である場合、標準偏差の置き換え等の処理を実行しない。なお、テストポイント判定部126における判定用バラツキ(標準偏差σ)の初期値としては、診断困難性指標バラツキ情報解析部114によって算出されたバラツキ(標準偏差σ)が用いられる。
第2抽出部12においては、集合Q'に属する全てのTP挿入候補について、仮TP挿入部121,論理情報解析部122,0/1可制御性・可観測性解析部123,診断困難性解析部124,診断困難性指標バラツキ情報解析部125およびテストポイント判定部126が、上述と同様に動作する。これにより、集合Q'に属する信号線のうち、TPを挿入したときに設計対象回路の全観測点における診断困難性指標の標準偏差σが最小になる信号線が、TPの挿入対象信号線として抽出される。
〔2−2〕本実施形態の設計支援装置の動作
次に、上述の設計支援装置1の動作について、図4に示すフローチャート(ステップS101〜S125)に従って説明する。
まず、処理部10は、挿入されたTPの数が予め設定された指定TP数に到達したか否かを判定する(ステップS101)。挿入されたTPの数が指定TP数に到達していない場合(ステップS101のNOルート)、論理情報解析部111は、ネットリスト21に基づき論理情報解析を行ない、図2に示す内部テーブル23を作成する(ステップS102)。
内部テーブル23が作成されると、0/1可制御性・可観測性解析部112は、内部テーブル23の情報とSCOAP手法とを用い、設計対象回路の全信号線P1,…,Pnのそれぞれについて0可制御性を示す値CC0と1可制御性を示す値CC1と可観測性を示す値COとを算出し診断情報テーブル23gに格納する(ステップS103)。
ついで、診断困難性解析部113は、設計対象回路の全信号線P1,…,Pnにそれぞれ故障F1,…,Fnが1つずつ設定し(ステップS104)、各信号線に設定した故障を、ステップS103で算出された0/1可制御性および可観測性を用い、観測点O1,…,Omまで伝播させる(ステップS105)。そして、診断困難性解析部113は、各観測点に伝播された故障の数を計数し、各観測点で観測される故障の数E1,…,Emを診断困難性指標として算出する(ステップS106)。さらに、診断困難性解析部113は、設計対象回路の全観測点の診断困難性指標E1,…,Emの中の最大値Emaxを抽出し(ステップS107)、抽出した最大値Emaxをもつ信号線Pxを、TPを挿入されるべき仮挿入候補として設定する(ステップS108)。
なお、上述した第1手法では、診断困難性指標を、各観測点で観測される故障数の割合としているが、本実施形態では、診断困難性指標を、各観測点で観測される故障の絶対数に変更している。診断困難性指標を、第1手法のごとく割合の確率記述にすると、計算時の処理コストがかかるため、本実施形態では、絶対数に変更することで計算時の処理コストを削減している。診断困難性指標の意味としては、第1手法も本実施形態もと同じである。
ついで、診断困難性指標バラツキ情報解析部114は、診断困難性指標(全観測点の故障数)E1,…,Emのバラツキを標準偏差σとして算出する(ステップS109)。ここで算出されたバラツキ(標準偏差σ)は、後述するステップS121において、テストポイント判定部126による判定用のバラツキの初期値として用いられる。
そして、等価信号線情報解析部115は、各入出力ピンが代表故障をもつか否かを判断し、各入出力ピンが代表故障をもつ場合、当該入出力ピンの診断情報テーブル23gの代表故障信号フラグを設定する(ステップS110)。
この後、テストポイント候補抽出部116は、診断困難性解析部113によって抽出された最大値Emaxの診断困難性指標をもつ最大観測点Oxから、制御点または入力点Ixまでバックトレースすることによって、観測点Oxを頂点とするロジックコーンを取得する。そして、テストポイント候補抽出部116は、取得したロジックコーン内の複数の信号線をTP挿入候補の集合Qとして取得する(ステップS111)。さらに、テストポイント候補抽出部116は、診断情報テーブル23gの代表故障信号フラグを参照し、集合Qから代表故障信号線以外の信号線を削除した集合Q'を作成する(ステップS112)。この集合Q'に属する信号線がTPの挿入候補となる。これにより、TP挿入候補として評価すべき信号線の数が削減され、処理時間が短縮される。
そして、仮TP挿入部121は、集合Q'におけるTP挿入候補の全てについて処理を実行したか否かを判定する(ステップS113)。未処理の要素(TP挿入候補の信号線)がある場合(ステップS113のNOルート)、仮TP挿入部121は、集合Q'に含まれる未処理の要素Pyを取り出し、取り出した信号線PyにTPを仮挿入する(ステップS114)。このように信号線PyにTPを仮挿入した回路について、上述したステップS102〜S106およびS109と同様の処理が実行される(ステップS115〜S120)。
つまり、論理情報解析部122は、信号線PyにTPを仮挿入した回路のネットリストに基づき論理情報解析を行ない、図2に示す内部テーブル23を作成する(ステップS115)。0/1可制御性・可観測性解析部123は、0/1可制御性・可観測性解析部112と同様、内部テーブル23の情報とSCOAP手法とを用い、設計対象回路の全信号線P1,…,Pn+1のそれぞれについて0可制御性を示す値CC0と1可制御性を示す値CC1と可観測性を示す値COとを算出し診断情報テーブル23gに格納する(ステップS116)。そして、診断困難性解析部124は、設計対象回路の全信号線P1,…,Pn+1にそれぞれ故障F1,…,Fn+1を1つずつ設定する(ステップS117)。また、診断困難性解析部124は、各信号線に設定された故障を、診断情報テーブル23gに保存された0/1可制御性および可観測性を示す値CC0,CC1,COを用い観測点O1,…,Om+1まで伝播させる(ステップS118)。そして、診断困難性解析部124は、各観測点に伝播された故障の数を計数し、各観測点で観測される故障の数E'1,…,E'm+1を診断困難性指標として算出する(ステップS119)。さらに、診断困難性指標バラツキ情報解析部125は、ステップS119で算出された、TPを仮挿入した際の全観測点O1,…,Om+1における診断困難性指標E'1,…,E'm+1のバラツキを標準偏差σ'として算出する(ステップS120)。
この後、テストポイント判定部126は、ステップS120で算出された標準偏差σ'と、当該標準偏差σ'が算出される前に得られた最小の標準偏差σとを比較し、今回の標準偏差σ'が標準偏差σよりも小さいか否かを判定する(ステップS121)。標準偏差σ'が標準偏差σよりも小さい場合(ステップS121のYESルート)、テストポイント判定部126は、特定の観測点に集中していた故障を設計対象回路全体の観測点に分散することができたものと考えられるので、TPの挿入箇所として信号線Pyを選択する。また、このとき、テストポイント判定部126は、標準偏差σを、今回算出された標準偏差σ'に置き換える(ステップS122)。この後、今回、信号線Pyに仮挿入したTPが削除される(ステップS123)。一方、標準偏差σ'が標準偏差σ以上である場合(ステップS121のNOルート)、ステップS122の処理を行なうことなく、今回、信号線Pyに仮挿入したTPが削除される(ステップS123)。なお、標準偏差σの初期値としては、ステップS109で抽出された標準偏差σが用いられる。
以降、ステップS113において、集合Q'におけるTP挿入候補(信号線)の全てについて処理を実行したと判断されるまで、ステップS113〜S123の処理が繰り返し実行される。集合Q'におけるTP挿入候補(信号線)の全てについて処理を実行したと判断されると(ステップS113のYESルート)、TPの挿入箇所として最終的に選択された信号線Pyが、TPIリスト(テストポイント挿入リスト)24に追加され(ステップS124)、ステップS101の処理に戻る。
これにより、集合Q'における全ての要素、即ち設計対象回路の全観測点のうち診断困難性指標が最大になる観測点Oxを頂点とするロジックコーン内の全ての信号線のうち、代表故障信号線以外の信号線を削除した要素について、診断困難性指標の評価が行なわれる。つまり、集合Q'のうち、TPを挿入したときに設計対象回路の全観測点における診断困難性指標の標準偏差が最小になる信号線Pyが、TPの挿入箇所として決定される。したがって、特定の観測点に集中していた故障が設計対象回路全体の観測点に分散され、テストパターンの数が削減され、テストコストが削減される。
なお、ステップS101〜S124の処理は、挿入されたTPの数が指定TP数に到達したとステップS101で判定されるまで、繰り返し実行される。挿入されたTPの数が指定TP数に到達していない場合(ステップS101のNOルート)、その時点までに挿入されたTPを考慮したネットリストに基づき、上述した処理(ステップS102〜S124)が実行される。一方、挿入されたTPの数が指定TP数に到達した場合(ステップS101のYESルート)、TPIリスト(テストポイント挿入リスト)24が記憶部20に格納され(ステップS125)、TPI処理つまりテストパターン生成容易化が完了する。TPIリスト24は、出力部40によって表示出力/印刷出力されてもよい。
〔2−3〕本実施形態の設計支援装置の効果
このように、本実施形態の設計支援装置1によれば、集合Q'に属する信号線(TP挿入候補)のうち、TPを挿入したときに設計対象回路の全観測点における診断困難性指標の標準偏差が最小になる信号線Pyが、TPの挿入箇所として決定される。つまり、全観測点で観測される故障数のバラツキ(標準偏差σ)が最小となるようなTP挿入箇所の評価/選択が行なわれ、TPの挿入によって試験対象回路に含まれる全ての観測点における診断困難性指標のバラツキが削減される。
これにより、特定の観測点に集中していた故障を設計対象回路全体の観測点に分散することができ、診断困難性指標の最大値を削減し且つ均等化することができる。従って、上述した第1手法や第2手法では有効なTP挿入箇所を選択できない設計対象回路に対しても、本実施形態の設計支援装置1ではテストパターン数削減に有効なTP挿入箇所の選択が可能になり、TPの挿入によって試験対象回路のテストパターン数が削減され、テストコストが削減される。
ここで、図5(A)〜図5(C)は、図12および図13に示す第1手法によって得られる診断困難性指標と本実施形態の手法によって得られる診断困難性指標とを比較して示す図である。また、図6(A)〜図6(C)は、図14および図15に示す第2手法によって得られる診断困難性指標と本実施形態の手法によって得られる診断困難性指標とを比較して示す図である。
図5(A)および図5(B)は、それぞれ図13(A)および図13(B)と同じものである。図5(A)に示す回路に上述した第1手法を適用した場合、図5(B)を参照しながら前述したように、所望のロジックコーンC0aにおいてパターン数の削減に最適な信号線をTP挿入箇所として選択することができない。図5(B)において、3つの観測点で観測される故障の数1,49,50の標準偏差σは22.9となる。これに対して、図5(A)に示す回路に本実施形態の手法を適用した場合、例えば図5(C)に示すように、ロジックコーンC1aの頂点である観測点の診断困難性指標は50のままであるが、所望のロジックコーンC0aにおいて、全観測点で観測される故障数の標準偏差σが最小となる箇所にTPが挿入される。これにより、所望のロジックコーンC0aにおいてパターン数の削減に最適な信号線をTP挿入箇所として選択することができ、所望のロジックコーンC0aは、例えば、診断困難性指標が25の2つのロジックコーンに分割される。図5(C)において、3つの観測点で観測される故障の数25,25,50の標準偏差σは11.8となる。
図6(A)および図6(B)は、それぞれ図14(A)および図14(B)と同じものである。図6(A)に示す回路に上述した第2手法を適用した場合、図6(B)を参照しながら前述したように、Oxロジックコーンに限れば故障を分散する最適なTPが選択されるが、TPI前には観測点Oxで観測されていた故障が観測点Oyに流れ込む場合がある。ここで、図6(A)に示す2つの観測点で観測される故障の数65,35の標準偏差σは15であり、図6(B)に示す3つの観測点で観測される故障の数30,20,50の標準偏差σは12.5である。これに対して、図6(A)に示す回路に本実施形態の手法を適用した場合、例えば図6(C)に示すように、3つの観測点で観測される故障の数が均等になるように故障が3つの観測点に分散されることになる。図6(C)において、3つの観測点で観測される故障の数30,35,35の標準偏差σは2.4となる。
一方、本実施形態の設計支援装置1によれば、TP挿入候補の集合Qから代表故障信号線以外の信号線を削除した集合Q'が作成され、この集合Q'に属する信号線がTPの挿入候補となる。これにより、TP挿入候補として評価すべき信号線の数が削減され、処理時間を短縮することができる。
また、本実施形態では、診断困難性指標として、各観測点で観測される故障の絶対数が用いられている。このため、診断困難性指標として処理コストのかかる故障数割合を用いる第1手法や第2手法に比べ、本実施形態では、計算時の処理コストが削減される。
〔3〕その他
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
なお、上述した第1抽出部11(論理情報解析部111,0/1可制御性・可観測性解析部112,診断困難性解析部113,診断困難性指標バラツキ情報解析部114,等価信号線情報解析部115およびテストポイント候補抽出部116)や第2抽出部12(仮TP挿入部121,論理情報解析部122,0/1可制御性・可観測性解析部123,診断困難性解析部124,診断困難性指標バラツキ情報解析部125およびテストポイント判定部126)としての機能の全部もしくは一部は、コンピュータ(CPU,情報処理装置,各種端末を含む)が所定のアプリケーションプログラム(設計支援プログラム)を実行することによって実現される。
そのプログラムは、例えばフレキシブルディスク,CD(CD−ROM,CD−R,CD−RWなど),DVD(DVD−ROM,DVD−RAM,DVD−R,DVD−RW,DVD+R,DVD+RWなど),ブルーレイディスク等のコンピュータ読取可能な記録媒体に記録された形態で提供される。この場合、コンピュータはその記録媒体からプログラムを読み取って内部記憶装置または外部記憶装置に転送し格納して用いる。
ここで、コンピュータとは、ハードウエアとOS(オペレーティングシステム)とを含む概念であり、OSの制御の下で動作するハードウエアを意味している。また、OSが不要でアプリケーションプログラム単独でハードウェアを動作させるような場合には、そのハードウェア自体がコンピュータに相当する。ハードウエアは、少なくとも、CPU等のマイクロプロセッサと、記録媒体に記録されたコンピュータプログラムを読み取る手段とをそなえている。上記設計支援プログラムは、上述のようなコンピュータに、第1抽出部11および第2抽出部12としての機能を実現させるプログラムコードを含んでいる。また、その機能の一部は、アプリケーションプログラムではなくOSによって実現されてもよい。
〔4〕付記
以上の本実施形態に関し、さらに以下の付記を開示する。
(付記1)
設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出する設計支援装置であって、
前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出する第1抽出部と、
前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する第2抽出部と、を備える、設計支援装置。
(付記2)
前記第2抽出部は、前記第1の挿入候補の各々に対して、前記テストポイントを挿入した場合における、該挿入した前記テストポイントによる影響を含めた前記設計対象回路の全ての観測点の診断困難性指標のバラツキを算出し、前記第1の挿入候補の中から、算出した診断困難性指標のバラツキが前記テストポイントの挿入前の前記設計対象回路の全ての観測点における診断困難性指標のバラツキよりも小さくなる挿入候補を、前記第2の挿入候補として抽出する、付記1に記載の設計支援装置。
(付記3)
前記第2抽出部は、前記第1の挿入候補の各々に対して、前記テストポイントを挿入した場合における、該挿入した前記テストポイントによる影響を含めた前記設計対象回路の全ての観測点の診断困難性指標のバラツキを算出し、前記第1の挿入候補の中から、算出した診断困難性指標のバラツキが最も小さい挿入候補を、前記第2の挿入候補として抽出する、付記1又は付記2に記載の設計支援装置。
(付記4)
前記第1抽出部は、
前記全ての観測点における前記診断困難性指標を算出する第1指標算出部と、
前記第1指標算出部によって算出された前記診断困難性指標の最大値を抽出する最大値抽出部と、
前記最大値抽出部によって抽出された前記最大値の診断困難性指標をもつ前記最大観測点を前記頂点とする前記回路網内の複数の信号線を、前記第1の挿入候補として抽出する挿入候補抽出部と、を有する、付記1〜付記3のいずれか一項に記載の設計支援装置。
(付記5)
前記第1抽出部は、前記設計対象回路における各信号線が等価故障を考慮した代表故障信号線であるか否かを判断する代表故障判断部をさらに有し、
前記挿入候補抽出部は、前記回路網内の複数の信号線のうち、前記代表故障判断部によって前記代表故障信号線であると判断された信号線を、前記第1の挿入候補として抽出する、付記4に記載の設計支援装置。
(付記6)
前記回路網は、前記最大観測点から、前記設計対象回路中に設定される値を入力する入力点、または、前記設計対象回路中の値を設定可能な制御点までバックトレースすることによって得られるロジックコーンに対応する、付記1〜付記5のいずれか一項に記載の設計支援装置。
(付記7)
前記第2抽出部は、
前記第1抽出部によって抽出された前記第1の挿入候補のうちの一つに前記テストポイントを仮挿入した際に、仮挿入した前記テストポイントの影響を含めた全ての観測点における前記診断困難性指標を算出する第2指標算出部と、
前記第2指標算出部によって算出された、前記テストポイントを仮挿入した際の全ての観測点における前記診断困難性指標のバラツキを算出するバラツキ算出部と、
前記第1抽出部によって抽出された前記第1の挿入候補のうち、前記バラツキ算出部によって算出された前記バラツキが最小になる挿入候補を、前記第2の挿入候補として抽出する挿入対象抽出部と、を有する、付記1〜付記6のいずれか一項に記載の設計支援装置。
(付記8)
前記バラツキ算出部は、前記テストポイントを仮挿入した際の全ての観測点における前記診断困難性指標の標準偏差を前記バラツキとして算出する、付記7に記載の設計支援装置。
(付記9)
前記診断困難性指標は、各観測点で観測される故障の数である、付記1〜付記8のいずれか一項に記載の設計支援装置。
(付記10)
前記第2抽出部は、抽出済みの前記テストポイントの挿入候補がある場合には、該挿入候補にテストポイントが挿入された設計対象回路に対して、新たなテストポイントの挿入候補を抽出する、付記1〜付記9のいずれか一項に記載の設計支援装置。
(付記11)
設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出する設計支援方法であって、
前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出し
前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する、設計支援方法。
(付記12)
前記第2の挿入候補を抽出する際、
前記第1の挿入候補の各々に対して、前記テストポイントを挿入した場合における、該挿入した前記テストポイントによる影響を含めた前記設計対象回路の全ての観測点の診断困難性指標のバラツキを算出し、前記第1の挿入候補の中から、算出した診断困難性指標のバラツキが前記テストポイントの挿入前の前記設計対象回路の全ての観測点における診断困難性指標のバラツキよりも小さくなる挿入候補を、前記第2の挿入候補として抽出する、付記11に記載の設計支援方法。
(付記13)
前記第2の挿入候補を抽出する際、
前記第1の挿入候補の各々に対して、前記テストポイントを挿入した場合における、該挿入した前記テストポイントによる影響を含めた前記設計対象回路の全ての観測点の診断困難性指標のバラツキを算出し、前記第1の挿入候補の中から、算出した診断困難性指標のバラツキが最も小さい挿入候補を、前記第2の挿入候補として抽出する、付記11又は付記12に記載の設計支援方法。
(付記14)
前記第1の挿入候補を抽出する際、
前記全ての観測点における前記診断困難性指標を算出し、
算出された前記診断困難性指標の最大値を抽出し、
抽出された前記最大値の診断困難性指標をもつ前記最大観測点を前記頂点とする前記回路網内の複数の信号線を、前記第1の挿入候補として抽出する、付記11〜付記13のいずれか一項に記載の設計支援方法。
(付記15)
前記第1の挿入候補を抽出する際、
前記設計対象回路における各信号線が等価故障を考慮した代表故障信号線であるか否かを判断し、
前記回路網内の複数の信号線のうち、前記代表故障信号線であると判断された信号線を、前記第1の挿入候補として抽出する、付記14に記載の設計支援方法。
(付記16)
前記回路網は、前記最大観測点から、前記設計対象回路中に設定される値を入力する入力点、または、前記設計対象回路中の値を設定可能な制御点までバックトレースすることによって得られるロジックコーンに対応する、付記11〜付記15のいずれか一項に記載の設計支援方法。
(付記17)
前記第2の挿入候補を抽出する際、
前記第1の挿入候補のうちの一つに前記テストポイントを仮挿入した際に、仮挿入した前記テストポイントの影響を含めた全ての観測点における前記診断困難性指標を算出し、
算出された、前記テストポイントを仮挿入した際の全ての観測点における前記診断困難性指標のバラツキを算出し、
前記第1の挿入候補のうち、算出された前記バラツキが最小になる挿入候補を、前記第2の挿入候補として抽出する、付記11〜付記16のいずれか一項に記載の設計支援方法。
(付記18)
前記テストポイントを仮挿入した際の全ての観測点における前記診断困難性指標の標準偏差を前記バラツキとして算出する、付記17に記載の設計支援方法。
(付記19)
前記診断困難性指標は、各観測点で観測される故障の数である、付記11〜付記18のいずれか一項に記載の設計支援方法。
(付記20)
設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出するコンピュータに、
前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出し
前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する、
処理を実行させる、設計支援プログラム。
(付記21)
設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出するコンピュータに、
前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出し
前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する、
処理を実行させる、設計支援プログラムを記録したコンピュータ読取可能な記録媒体。
(付記22)
設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出するプロセッサを有し、
前記プロセッサは、
前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出し、
前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する、設計支援装置。
1 設計支援装置
10 処理部(CPU,プロセッサ,コンピュータ)
11 第1抽出部
111 論理情報解析部
112 0/1可制御性・可観測性解析部
113 診断困難性解析部(第1指標算出部,最大値抽出部)
114 診断困難性指標バラツキ情報解析部
115 等価信号線情報解析部(代表故障判断部)
116 テストポイント候補抽出部(挿入候補抽出部)
12 第2抽出部
121 仮TP挿入部
122 論理情報解析部
123 0/1可制御性・可観測性解析部
124 診断困難性解析部(第2指標算出部)
125 診断困難性指標バラツキ情報解析部(バラツキ算出部)
126 テストポイント判定部(挿入対象抽出部)
20 記憶部
21 論理データベース(ネットリスト)
22 設計支援プログラム
23 内部テーブル
23a 制御テーブル
23b 外部入力(PI)テーブル
23c 外部出力(PO)テーブル
23d ネットテーブル
23e ゲートテーブル
23f 入出力ピンテーブル
23g 診断情報テーブル
24 テストポイント挿入リスト(出力リスト)
30 入力部(キーボード,マウス等)
40 出力部(ディスプレイ,プリンタ等)
50 バス

Claims (12)

  1. 設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出する設計支援装置であって、
    前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出する第1抽出部と、
    前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する第2抽出部と、を備える、設計支援装置。
  2. 前記第2抽出部は、前記第1の挿入候補の各々に対して、前記テストポイントを挿入した場合における、該挿入した前記テストポイントによる影響を含めた前記設計対象回路の全ての観測点の診断困難性指標のバラツキを算出し、前記第1の挿入候補の中から、算出した診断困難性指標のバラツキが前記テストポイントの挿入前の前記設計対象回路の全ての観測点における診断困難性指標のバラツキよりも小さくなる挿入候補を、前記第2の挿入候補として抽出する、請求項1に記載の設計支援装置。
  3. 前記第2抽出部は、前記第1の挿入候補の各々に対して、前記テストポイントを挿入した場合における、該挿入した前記テストポイントによる影響を含めた前記設計対象回路の全ての観測点の診断困難性指標のバラツキを算出し、前記第1の挿入候補の中から、算出した診断困難性指標のバラツキが最も小さい挿入候補を、前記第2の挿入候補として抽出する、請求項1又は請求項2に記載の設計支援装置。
  4. 前記第1抽出部は、
    前記全ての観測点における前記診断困難性指標を算出する第1指標算出部と、
    前記第1指標算出部によって算出された前記診断困難性指標の最大値を抽出する最大値抽出部と、
    前記最大値抽出部によって抽出された前記最大値の診断困難性指標をもつ前記最大観測点を前記頂点とする前記回路網内の複数の信号線を、前記第1の挿入候補として抽出する挿入候補抽出部と、を有する、請求項1〜請求項3のいずれか一項に記載の設計支援装置。
  5. 前記第1抽出部は、前記設計対象回路における各信号線が等価故障を考慮した代表故障信号線であるか否かを判断する代表故障判断部をさらに有し、
    前記挿入候補抽出部は、前記回路網内の複数の信号線のうち、前記代表故障判断部によって前記代表故障信号線であると判断された信号線を、前記第1の挿入候補として抽出する、請求項4に記載の設計支援装置。
  6. 前記回路網は、前記最大観測点から、前記設計対象回路中に設定される値を入力する入力点、または、前記設計対象回路中の値を設定可能な制御点までバックトレースすることによって得られるロジックコーンに対応する、請求項1〜請求項5のいずれか一項に記載の設計支援装置。
  7. 前記第2抽出部は、
    前記第1抽出部によって抽出された前記第1の挿入候補のうちの一つに前記テストポイントを仮挿入した際に、仮挿入した前記テストポイントの影響を含めた全ての観測点における前記診断困難性指標を算出する第2指標算出部と、
    前記第2指標算出部によって算出された、前記テストポイントを仮挿入した際の全ての観測点における前記診断困難性指標のバラツキを算出するバラツキ算出部と、
    前記第1抽出部によって抽出された前記第1の挿入候補のうち、前記バラツキ算出部によって算出された前記バラツキが最小になる挿入候補を、前記第2の挿入候補として抽出する挿入対象抽出部と、を有する、請求項1〜請求項6のいずれか一項に記載の設計支援装置。
  8. 前記バラツキ算出部は、前記テストポイントを仮挿入した際の全ての観測点における前記診断困難性指標の標準偏差を前記バラツキとして算出する、請求項7に記載の設計支援装置。
  9. 前記診断困難性指標は、各観測点で観測される故障の数である、請求項1〜請求項8のいずれか一項に記載の設計支援装置。
  10. 前記第2抽出部は、抽出済みの前記テストポイントの挿入候補がある場合には、該挿入候補にテストポイントが挿入された設計対象回路に対して、新たなテストポイントの挿入候補を抽出する、請求項1〜請求項9のいずれか一項に記載の設計支援装置。
  11. コンピュータを用いて、設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出する設計支援方法であって、
    前記コンピュータが、
    前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出し
    前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する、設計支援方法。
  12. 設計対象回路においてテスト制御に用いるテストポイントを挿入すべき信号線を挿入候補として抽出するコンピュータに、
    前記設計対象回路に含まれる信号線の観測に用いる全ての観測点のうち、前記観測点における故障診断の困難性を表す指標である診断困難性指標が最大になる最大観測点を頂点とする回路網内の複数の信号線を、それぞれ第1の挿入候補として抽出し
    前記第1の挿入候補の各々に対して前記テストポイントを挿入したときの影響を考慮して、前記複数の第1の挿入候補の中から、前記テストポイントを挿入する第2の挿入候補を抽出する、
    処理を実行させる、設計支援プログラム。
JP2012223203A 2012-10-05 2012-10-05 設計支援装置、設計支援方法、および設計支援プログラム Active JP6036134B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012223203A JP6036134B2 (ja) 2012-10-05 2012-10-05 設計支援装置、設計支援方法、および設計支援プログラム
US14/034,616 US8898602B2 (en) 2012-10-05 2013-09-24 Apparatus for design assist and method for selecting signal line onto which test point for test controlling is to be inserted in circuit to be designed
EP13186375.5A EP2717182A1 (en) 2012-10-05 2013-09-27 Design assist apparatus, method for assisting design, and program for assisting design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012223203A JP6036134B2 (ja) 2012-10-05 2012-10-05 設計支援装置、設計支援方法、および設計支援プログラム

Publications (2)

Publication Number Publication Date
JP2014075085A JP2014075085A (ja) 2014-04-24
JP6036134B2 true JP6036134B2 (ja) 2016-11-30

Family

ID=49263189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012223203A Active JP6036134B2 (ja) 2012-10-05 2012-10-05 設計支援装置、設計支援方法、および設計支援プログラム

Country Status (3)

Country Link
US (1) US8898602B2 (ja)
EP (1) EP2717182A1 (ja)
JP (1) JP6036134B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183105B2 (en) * 2013-02-04 2015-11-10 Alcatel Lucent Systems and methods for dynamic scan scheduling
US10444282B2 (en) * 2014-10-16 2019-10-15 Mentor Graphics Corporation Test point insertion for low test pattern counts
CN109087699B (zh) * 2018-10-24 2021-08-03 华东理工大学 一种电动手术床故障诊断方法
TR201914300A2 (tr) * 2019-09-20 2021-04-21 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi Otomati̇kleşti̇ri̇lmi̇ş ariza taki̇p ve yöneti̇m yöntemi̇
CN113095607B (zh) * 2019-12-23 2023-04-07 新疆金风科技股份有限公司 风力发电机组水冷系统的故障诊断方法、装置及系统
US11947887B1 (en) * 2022-09-27 2024-04-02 Cadence Design Systems, Inc. Test-point flop sharing with improved testability in a circuit design

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05172904A (ja) 1991-12-25 1993-07-13 Toshiba Corp テストパターン自動生成方法および故障率推定方法
JP3910244B2 (ja) * 1997-01-06 2007-04-25 株式会社日立製作所 論理回路検査点の解析方法
KR100499818B1 (ko) * 1997-01-06 2005-11-22 가부시끼가이샤 히다치 세이사꾸쇼 반도체집적회로검사점의해석방법,해석장치
JPH11258313A (ja) * 1998-03-13 1999-09-24 Hitachi Ltd 論理回路検査点解析装置,解析方法
US6256759B1 (en) 1998-06-15 2001-07-03 Agere Systems Inc. Hybrid algorithm for test point selection for scan-based BIST
US7562321B2 (en) * 2005-12-12 2009-07-14 Nec Laboratories America, Inc. Method and apparatus for structured ASIC test point insertion
JP2011028465A (ja) * 2009-07-24 2011-02-10 Renesas Electronics Corp テストポイント挿入方法

Also Published As

Publication number Publication date
US20140101627A1 (en) 2014-04-10
US8898602B2 (en) 2014-11-25
JP2014075085A (ja) 2014-04-24
EP2717182A1 (en) 2014-04-09

Similar Documents

Publication Publication Date Title
JP6036134B2 (ja) 設計支援装置、設計支援方法、および設計支援プログラム
CN100456308C (zh) 断言产生系统、电路验证系统以及断言产生方法
US8566059B2 (en) Insertion of faults in logic model used in simulation
US7937679B2 (en) Method for performing failure mode and effects analysis of an integrated circuit and computer program product therefor
JP4711801B2 (ja) 回路設計システム及び回路設計プログラム
US20090132976A1 (en) Method for testing an integrated circuit and analyzing test data
US10592625B1 (en) Cell-aware root cause deconvolution for defect diagnosis and yield analysis
Liou et al. Path selection for delay testing of deep sub-micron devices using statistical performance sensitivity analysis
CN106557420B (zh) 测试db数据生成方法及装置
Wang et al. Delay-fault diagnosis using timing information
Drechsler et al. Non-clausal SAT and ATPG
JP5262985B2 (ja) 遅延故障検査プログラム、遅延故障検査装置、および遅延故障検査方法
Lingappan et al. Satisfiability-based automatic test program generation and design for testability for microprocessors
JP6070337B2 (ja) 物理故障解析プログラム、物理故障解析方法および物理故障解析装置
TWI396109B (zh) 信號選擇裝置與系統與電路模仿器及方法與程式產品
Ladhar et al. Efficient and accurate method for intra-gate defect diagnoses in nanometer technology and volume data
US10234502B1 (en) Circuit defect diagnosis based on sink cell fault models
Tam et al. SLIDER: Simulation of layout-injected defects for electrical responses
Kim et al. Sequential test generators: past, present and future
US7650579B2 (en) Model correspondence method and device
Hung et al. Linking the verification and validation of complex integrated circuits through shared coverage metrics
JP2003523001A (ja) 集積回路設計を記述するネットリストの操作方法、ならびにテストベクトルを生成して、プロトタイプ集積回路設計の測定テスト結果とシミュレート性能との比較ミスの数を減少させる方法
Lin et al. Speed binning with high-quality structural patterns from functional timing analysis (FTA)
JP2012073148A (ja) 故障診断装置、故障診断方法、及び故障診断プログラム
CN115587555B (zh) 集成时钟门控标准单元的atpg库模型生成系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150