JPH11258313A - 論理回路検査点解析装置，解析方法 - Google Patents

Abstract

(57)【要約】 【課題】テストパターン数に応じて、論理回路検査点の
挿入位置を最適化する。 【解決手段】検査点指標計算部１１１は、回路情報１２
２とテストパターン数１２３から、与えられたテストパ
ターン数における故障検出率を反映したパターン数考慮
テストコストを含む検査点指標情報１２４を計算する。
検査点決定部１１２は、検査点指標情報１２４から、パ
ターン数考慮テストコストが最小の検査点候補をあらた
な検査点として決定し、検査点情報１２５を作成する。
以上の処理を与えられた検査点数等の終了条件を満たす
まで繰り返す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数素子からなる
論理回路におけるテスト容易化の検査点を最適に配置す
るための解析方法および解析装置に関する。

【０００２】

【従来の技術】半導体集積回路のテスト容易化技術の一
つに、回路中に検査点を挿入する方法がある。検査点に
は、信号線を１に制御する易しさ（以下、１可制御性と
呼ぶ）を向上させる「１制御点」と、信号線を０に制御
する易しさ（以下、０可制御性と呼ぶ）を向上させる
「０制御点」と、信号線の信号値を観測できる易しさ
（以下、可観測性と呼ぶ）を向上させる「観測点」があ
る。

【０００３】この検査点の回路や挿入位置の解析方法に
ついては、文献Proceeding of 2ndEuropean Test Confe
rence（１９９１年）の２５３頁から２６２頁に掲載さ
れている、B．Seiss等による「Test Points Insertion f
or Scan-Based BIST」や、文献Design Automation Conf
erence（１９９７年）の４７８頁から４８３頁に掲載さ
れている、H.-C. Tasai等による「A Hybrid Algorithm
for Test PointSelection for Scan-Based BIST」，特
開平6−331709号「試験可能性を改善した回路および回
路の試験可能性を改善する方法」などに詳しく論じられ
ている。

【０００４】特に、B．Seiss等の文献で述べられている
検査点の解析方法は、ＣＯＰ(Controllability Observa
bility Procedure）と呼ばれる確率的なテスト容易性尺
度を用いて、目的関数（以下、テストコストと呼ぶ）と
定義し、それを最小化するように一つずつ検査点を決定
している。このテストコストは、各故障を検出するのに
必要なテストパターン数の期待値、すなわち１パターン
で検出できる確率（以下、検出確率と呼ぶ）の逆数を全
故障に対しとった和として定義される。一つの検査点を
求める手順として、まず検査点の候補(以下、検査点候
補と呼ぶ)を、それを挿入したときのテストコストの近
似値ＣＲＦ（Cost ReductionFactor）に基づいて選び、
各検査点候補に対して挿入した場合の実際のテストコス
トを計算した後、テストコストが最小になる検査点候補
を検査点に決定する。そして、この処理を検査点の個数
分、繰り返す。なお、この検査点の解析方法は、乱数パ
ターンテストの容易化には有効であることが実験により
確認されている。

【０００５】また、H.-C. Tasai等の文献では、上記の
検査点の解析方法において、前記CRFより精度が良いＨ
ＣＲ(Hybrid Cost Reduction）と呼ばれるテストコスト
の近似値を計算し、その値に基づいて検査点を決定す
る。この解析方法は、正確なテストコストを計算する
B．Seiss等の方法より、テストコスト最小化の能力を落
とさずに高速化している。

【０００６】

【発明が解決しようとする課題】実用上、テスト時間な
どの点から論理回路に入力するテストパターン数に制限
があり、回路面積の点から挿入できる検査点数に制限が
あることが多い。特に回路規模が大きくなると、入力す
るパターンの組合せは指数的に増大するのに対し、テス
トパターン数はあまり増やせないことから、テストパタ
ーン数の制限はより厳しいものとなる。しかし、従来例
で述べた検査点の解析方法では、テストパターン数や検
査点数に制限があると、求めた解（検査点の集合）は故
障検出率を最大にするという意味で必ずしも最適でない
という問題がある。なお、故障検出率は、与えられたテ
ストパターンの集合で検出可能な故障数の、全仮定故障
数に対する比で、テストの品質を表す指標である。

【０００７】これは、前記テストコストの値が、一部の
極端に検出確率の悪い故障に対する項に大きく影響され
るためで、従来の検査点解析方法では、それらの故障の
検出確率が改善されるまでその他大多数の故障は無視さ
れることになる。したがって、この処理の間に決定した
検査点により前記テストコストを下げるが、故障検出率
はほとんど向上せず、悪化させることもある。

【０００８】本発明は上記問題点に鑑み、テストパター
ン数や検査点数に制限がある場合でも故障検出率を最大
化するように、論理回路における検査点の挿入位置と回
路型を解析する方法および装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】上記目的は複数の素子が
接続されて構成される論理回路の各信号線ごとに、検査
点を挿入した場合のテストコストを求めて、上記論理回
路に挿入する検査点の位置と回路の型を決定する論理回
路検査点の解析方法において、上記論理回路の各信号線
についての可制御性と可観測性とを求め少なくとも求め
た可制御性と可観測性及び論理回路に与えるテストパタ
ーンの数に基づいて各信号線ごとのテストコストを求
め、この求めたテストコストに基づいて、挿入する検査
点の位置と回路の型とを決定することにより達成するこ
とができる。

【００１０】

【発明の実施の形態】以下、本発明の実施例について、
図面を参照しながら詳細に説明する。図１は、一実施例
による論理回路検査点の解析装置の構成を示す。本解析
装置は、論理回路の素子や信号線に関する情報を入力す
るデータ入力装置１０１と、検査点の挿入位置や型に関
する演算を行う演算処理装置１０２と、回路情報１２
２，テストパターン数１２３，検査点指標情報１２４及
び検査点情報１２５などを記憶する記憶装置１０３と、
演算結果である検査点情報などを出力するデータ出力装
置１０４からなる。

【００１１】回路情報１２２は、論理回路における各素
子の種別，素子間を接続する信号線の情報，仮定故障の
情報，検査点の挿入が可能か否かに関する情報を含む。
テストパターン数１２３は、前記論理回路を実装した半
導体集積回路に対し、製造不良を検査するためにテスタ
によって印加されるテストパターンの数、あるいは、内
蔵されたテストパターンを発生する回路により前記論理
回路に印加されるテストパターンの数である。検査点指
標情報１２４は、回路全体のテスト容易性を反映した数
値情報で、検査点候補の集合の各要素に対し、検査点指
標を対応させたテーブルで表される。ここで、検査点候
補は信号線名と検査点型の組で表す。信号線名は、回路
情報１２２で与えられる信号線の位置を特定できる名称
である。検査点型は、「１制御点」，「０制御点」，
「観測点」等である。

【００１２】検査点情報１２５は、検査点の挿入位置と
回路に関する情報を、信号線名と検査点型の組で表す。
なお、検査点情報１２５の追加，修正の際に、データ入
力装置１０１から回路情報１２２の他に検査点情報１２
５をデータ入力装置１０１から直接入力することもあ
る。

【００１３】演算処理装置１０２は、回路情報１２２と
テストパターン数１２３から検査点指標情報１２４を計
算する検査点指標計算部１１１と、検査点指標情報１２
４に基づき、検査点情報１２５を計算する検査点決定部
１１２からなる。

【００１４】図２は、論理回路検査点解析装置の処理手
順を示すフローチャートである。ステップＳ１０１は、
データ入力処理で、データ入力装置１０１により回路情
報１２２とテストパターン数１２３を入力し、記憶装置
１０３に格納する。その他に検査点情報１２５が入力さ
れる場合は、検査点情報１２５を反映するように回路情
報１２２を更新する。

【００１５】ステップＳ１０２は、検査点指標計算部１
１１による検査点指標計算処理で、回路情報１２２とテ
ストパターン数１２３から検査点候補の集合と各検査点
候補に対する検査点指標を計算し、検査点指標情報１２
４を作成する。ステップS103は、検査点決定部１１２に
よる検査点決定処理で、検査点指標情報１２４に基づい
て最も検査容易性の高い検査点候補を選択し、それを検
査点情報１２５に登録する。

【００１６】ステップＳ１０４では、予め設定されてい
る検査点解析処理の終了条件について判定する。終了条
件を満足しない場合はステップＳ１０２に戻り、既に決
定されている検査点を含んで論理回路の検査点指標計算
処理を行う。そして、検査点指標に基づき、検査点を除
く検査点候補の再決定と、検査点決定処理を行い、上記
の処理を繰り返す。終了条件は、例えば、検査点数の上
限，検査点指標のしきい値，処理時間のリミット等によ
る。

【００１７】計算終了条件を満足する場合は、ステップ
Ｓ１０５へ進み、データ出力装置１０４により、記憶装
置１０３に格納されている検査点情報１２５を、論理回
路検査点解析装置の結果として出力する。

【００１８】ここで、検査点解析処理の詳細説明の前提
として、論理回路と検査点の回路について説明する。図
３は、論理回路と検査点の回路例で、同図（ａ）は、検
査点挿入前の回路例で、ＡＮＤゲート，ＯＲゲート，Ｎ
ＡＮＤゲート，ＮＯＲゲート，入／出力端子を用いた論
理回路である。故障集合に関しては、まず、各素子の入
出力線と各端子に接続する信号線が信号値０に縮退する
故障（０縮退故障）と信号値１に縮退する故障（１縮退
故障）を仮定する。そして、等価故障解析により、等価
な故障の各グループから一つだけ代表となる故障を選択
し、それらの集合を故障集合とする。

【００１９】図３（ｂ）は、同図（ａ）の回路に、３つ
の検査点を挿入した回路例である。信号線２０２には１
制御点２５１、信号線２１２には０制御点２６１、信号
線２０３には観測点２７１が挿入されている。

【００２０】１制御点２５１は、信号線２０２の１可制
御性を向上させる。２入力ＯＲゲート２５３とスキャン
機能付きフリップフロップ２５４から構成され、ＯＲゲ
ート２５３の入力線は、信号線２０２の入力側部分２５
２に接続する通常入力線と、スキャン機能付きフリップ
フロップ２５４に接続するテストデータ入力線である。
ＯＲゲート２５３の出力線は、信号線２０２に接続す
る。なお、スキャン機能付きフリップフロップは、テス
ト時にはスキャンチェーンで入力される信号値を出力す
るが、通常動作時には常に信号値０を出力する。

【００２１】０制御点２６１は、信号線２１２の０可制
御性を向上させる。２入力ＡＮＤゲート２６３とスキャ
ン機能付きフリップフロップ２６４から構成され、ＡＮ
Ｄゲート２６３の入力線は、信号線２１２の入力側部分
２６２に接続する通常入力線と、スキャン機能付きフリ
ップフロップ２６４に接続するテストデータ入力線であ
る。ＡＮＤゲート２６３の出力線は、信号線２１２に接
続する。なお、スキャン機能付きフリップフロップは、
テスト時にはスキャンチェーンで入力される信号値を出
力するが、通常動作時には常に信号値１を出力する。

【００２２】観測点２７１は、信号線２０３の可観測性
を向上させる。信号線２０３から分岐した信号線２７２
に、スキャン機能付きフリップフロップ２７３が接続す
る。以下、図２の各ステップで行われる演算処理装置の
各部の処理手順を順に説明する。

【００２３】ステップＳ１０２の処理は検査点指標計算
部１１１で行われる。以下に、検査点指標計算処理の方
法を２つ述べる。まず、第一の方法では、上述のＣＯＰ
と呼ばれる確率的なテスト容易性尺度を用いて、すべて
の可能な検査点候補に対し、それを挿入した場合のパタ
ーン数考慮テストコストを計算し、検査点指標情報１２
４を作成する。

【００２４】ここで、ＣＯＰの計算方法を説明する。入
力から出力側に向かって信号線ｉの可制御性（１可制御
性）Ｃ_i を計算し、出力から入力側に向かって信号線ｉ
の可観測性Ｏ_i を計算する。そして、仮定された各故障
ｆに対し、故障のある信号線で正常時と故障時で異なる
信号値をとるための確率と、その信号線の故障を観測で
きる確率を掛け合わした数値である、故障ｆの検出確率
Ｐ_f を(数１)，(数２)のように計算する。すなわち、０
縮退故障の故障検出確率は、１可制御性と可観測性の積
であり、１縮退故障の検出確率は、０可制御性と可観測
性の積である。なお、「０可制御性＝１−１可制御性」
である。

【００２５】

【数１】

【００２６】

【数２】

【００２７】さらに、目標関数であるパターン数考慮テ
ストコストを、入力されたテストパターン数１２３をｔ
とするとき、ｔとＰ_f の関数ｕを対象となる故障の集合
Ｆに対する和を求めた関数（数３）として定義する。

【００２８】

【数３】

【００２９】ただし、（数３）における関数ｕは故障ｆ
の検出確率を１から引いた数値をｔ乗した関数（数
４）、あるいはそれを１次式で近似した関数（数５）で
表現する。

【００３０】

【数４】

【００３１】

【数５】

【００３２】なお（数４）の場合のパターン数考慮テス
トコストはその数値が小さいほどテスト容易性が高く、
それを最小化することと、テストパターン数ｔのときの
故障検出率の期待値（数６）を最大化することと同値で
ある。

【００３３】

【数６】

【００３４】参考までに、従来の検査点解析方法におけ
るテストコストは、全故障に対して故障ｆの検出確率の
逆数を加えた関数（数７）として定義されており、テス
トパターン数に依存しない。

【００３５】

【数７】

【００３６】一方、検査点指標計算処理の第二の方法
は、上記第一の方法を効率化し、処理時間の短縮を図る
ものである。図４に、ステップＳ１０２における第二の
方法の詳細フローを示す。

【００３７】ステップＳ２０１で、まず検査点挿入前の
ＣＯＰ、すなわち、各信号線ｉの１可制御性Ｃ_i ，可観
測性Ｏ_i を計算する。そして、ステップＳ２０２では、
入力から出力側に向かって、各信号線ｉにおける可観測
性に関するパターン数考慮テストコストの微分係数∂Ｕ
(ｔ)／∂Ｏ_i を（数８）により順次計算し、次に出力か
ら入力側に向かって、各信号線ｉにおける１可制御性に
関するパターン数考慮テストコストの微分係数∂Ｕ(ｔ)
／∂Ｃ_i を（数９）により順次計算する。

【００３８】

【数８】

【００３９】

【数９】

【００４０】ただし、（数８)(数９）に現れる関数ｕ′
は、前記関数ｕを第２変数で偏微分した関数である。例
えば、パターン数考慮テストコストとして（数３)(数
４）を用いた場合、関数ｕ′は（数１０）で計算され、
（数３)(数５）を用いた場合、関数ｕ′は（数１１）で
計算される。

【００４１】

【数１０】

【００４２】

【数１１】

【００４３】参考までに、従来のテストコスト（数７）
に対する微分係数の計算方法は、文献IEEE Transaction
s on Computer-Aided Design Vol．ＣＡＤ−６(１９８
７年)の１０８２頁から１０８７頁に掲載されている、
R. Lisanke等による「Testability-Driven Random Test
-Pattern Generation」に述べられている。

【００４４】ステップＳ２０３では、ＨＣＲ(Hybrid Co
st Reduction）と呼ばれる、検査点挿入によるパターン
数考慮テストコストの差分の近似値、すなわち、検査点
を挿入する前のパターン数考慮テストコストから検査点
候補を挿入した場合のパターン数考慮テストコストを引
いた数値の近似値を、各検査点候補について計算する。
なお、検査点候補としては、検査点挿入可能な信号線に
対し制御点と観測点が有り得る。制御点の場合、１制御
点と０制御点の区別は、１可制御性に関するパターン数
考慮テストコストの微分係数∂Ｕ(ｔ)／∂Ｃ_i の符号に
よる。∂Ｕ(ｔ)／∂Ｃ_i が正のとき、１可制御性を小さ
くすればパターン数考慮テストコストも小さくなるので
０制御点挿入が望ましく、負のとき、１可制御性を大き
くすればパターン数考慮テストコストは小さくなるので
１制御点挿入が望ましい。

【００４５】ここで、ＨＣＲの計算方法を図５を用いて
説明する。検査点候補が観測点の場合、図（ａ）のよう
に領域Ａ，Ｂで可観測性が変化する。観測点挿入による
可観測性の変化の影響が、領域Ａの信号線では大きく領
域Ｂの信号線では十分に小さいように、領域Ａと領域Ｂ
を区分する。このとき、ＨＣＲは（数１２）で計算され
る。ただし、Δは観測点挿入による変化量（挿入後の値
から挿入前の値を引いた値）を表し、Ｆ(Ａ)は領域Ａに
含まれる故障で故障集合Ｆの部分集合、Boundary(Ａ）
は領域Ａの境界にある信号線の集合、Ｆ_new は挿入によ
り増えた故障の集合である。信号線ｉがどの領域に属す
るかを調べるには、可観測性に関する微分係数を用い
て、∂Ｕ(ｔ)／∂Ｏ_i ×ΔＯ_i が適当なしきい値より大
きければ領域Ａに属するとすればよい。

【００４６】

【数１２】

【００４７】検査点候補が制御点の場合、図（ｂ）のよ
うに領域Ａ，Ｄで可制御性が変化し、領域Ａ〜Ｆで可観
測性が変化する。制御点挿入による可制御性の変化の影
響が領域Ａでは大きく領域Ｄでは十分に小さいとし、可
観測性の変化の影響が領域Ｂでは大きく領域Ｃ，Ｄ，
Ｅ，Ｆでは十分に小さいように領域を区分する。このと
き、ＨＣＲは（数１３）で計算される。ただし、Ｆ
(Ａ)，Ｆ(Ｂ)はそれぞれ領域Ａ，Ｂに含まれる故障で故
障集合Ｆの部分集合、Boundary(Ａ)，Boundary(Ｂ)はそ
れぞれ領域Ａ，Ｂの境界にある信号線の集合、Ｆ_new は
挿入により増えた故障の集合である。信号線ｉがどの領
域に属するかを調べるには、微分係数を用いて、∂Ｕ
(ｔ)／∂Ｏ_i ×ΔＯ_i 及び∂Ｕ(ｔ)／∂Ｃ_i ×ΔＣ_i が
適当なしきい値より大きいか小さいかを利用すればよ
い。

【００４８】

【数１３】

【００４９】観測点，制御点挿入いずれの場合も、変化
量が大きい信号線についてはパターン考慮テストコスト
の中でその信号線上の故障に関する項の差分を正しく計
算し、変化量が小さい信号線の領域はその境界での微分
係数を用いて近似する。参考までに、従来のテストコス
トに対するＨＣＲの計算方法は、前掲H．-C. Tsai 等の
文献で述べられている。

【００５０】以上ステップＳ２０３の処理をステップＳ
２０４の繰り返し終了条件により、各検査点候補に対
し、ＨＣＲを計算し、検査点候補とパターン数考慮テス
トコスト（近似値）の組の集合である、検査点指標情報
１２４を作成する。

【００５１】検査点指標計算処理について２つの方法を
述べたが、それらの方法の改良した方法も考えられる。
例えば、第一の方法では、パターン数考慮テストコスト
の計算を全検査点候補に対してではなく、ランダムに選
ばれた候補のみに限定して処理を高速化することが考え
られる。第二の方法の類似例として、ＨＣＲ等の近似値
を計算した場合に、その値が上位の検査点候補につい
て、正しいパターン数考慮テストコストを計算し、それ
に基づき、検査点を決定する方法も考えられる。以上、
本実施例による論理回路検査点解析装置の構成と処理手
順を説明した。次に、図３（ａ）の論理回路に適用した
具体的な動作を、図２の処理フローに従って説明する。
なお、ステップＳ１０４の終了条件は、ここでは新規に
決定される検査点数が３個とする。また、パターン数考
慮テストコストは(数３)，(数４)で定まる関数とし、簡
単のためにテストパターン数ｔ＝２とする。

【００５２】ステップＳ１０１で、回路情報１２２とし
て図３(ａ)の情報を入力する。なお、故障集合は、各素
子の入出力線，端子接続線上の０縮退故障と１縮退故障
から等価故障解析により代表故障のみを集めた集合とす
る。また、制御点，観測点が挿入可能な信号線は、とも
に各素子の出力線、すなわち、信号線２０１〜２０６，
２１２〜２１６とする。さらに、テストパターン数１２
３を入力する。

【００５３】ステップＳ１０２で、検査点指標計算処理
の第一の方法を採用した場合の、検査点指標情報を図６
に示す。明らかに検査点挿入の効果がない、出力端子に
直接接続している信号線２０６，２１６を除いたすべて
の信号線に対し、１制御点，０制御点，観測点のそれぞ
れを挿入したときのパターン数考慮テストコストが列挙
してある。参考までに、図３（ａ）の回路に対するパタ
ーン数考慮テストコストは、縮退故障のフラグ，検出確
率を用いて（数３）より、３０.１７ である。一方、ス
テップＳ１０２で、検査点指標計算処理の第二の方法を
採用した場合の計算過程である、ステップＳ２０１，Ｓ
２０２，Ｓ２０３で求まる数値を、図７に示す。各列は
順に、図３（ａ）における信号線の番号，０縮退故障の
フラグ（ｓａ０：１のとき対象故障、０のとき対象
外），１縮退故障のフラグ（ｓａ１：１のとき対象故
障、０のとき対象外），１可制御性（Ｃ），可観測性
（Ｏ），０縮退故障の検出確率（Ｐ(０)），１縮退故障
の検出確率（Ｐ(１)），可観測性に関するパターン数考
慮テストコストの微分係数（∂Ｕ／∂Ｏ），１可制御性
に関するパターン考慮テストコストの微分係数（∂Ｕ／
∂Ｃ），観測点のパターン数考慮テストコスト差分近似
値（ＨＣＲ_o ），制御点のパターン考慮テストコスト差
分近似値（ＨＣＲ_c ）である。Ｃ，Ｏ，Ｐ(０)，Ｐ(１)
はステップＳ２０１、∂Ｕ／∂Ｏ，∂Ｕ／∂Ｃはステッ
プＳ２０２、ＨＣＲ_o ，ＨＣＲ_c はステップ２０３で計
算される。この結果、検査点候補、すなわち検査点を挿
入する信号線と検査点型に、パターン考慮テストコスト
差分近似（ＨＣＲ_o，ＨＣＲ_c）を対応させた検査点指標
情報が作成できる。

【００５４】ステップＳ１０３で、第一の方法の図６、
あるいは第二の方法の図７から作成する検査点指標情報
において、図６では最もパターン考慮テストコストが小
さい検査点候補、図７では最も大きいパターン考慮テス
トコスト差分近似（ＨＣＲ_o,ＨＣＲ_c ）をもつ検査点候
補を新規の検査点として決定する。この場合は、いずれ
の方法によっても信号線２１２の観測点となる。これを
検査点情報１２５へ追加する。

【００５５】ステップＳ１０４で、終了条件である検査
点数が３個以上であるかをチェックし、満たしていなけ
ればステップＳ１０２に戻る。検査点数が３個になった
時点で、ステップ１０５へ進み、最新の検査点情報を出
力する。この例では、図８のような結果となる。

【００５６】最後に、テストパターン数によって挿入す
る検査点が異なることを、図９を用いて説明する。図９
は、左から順に、本発明か従来方法かの検査点解析方法
の区別，テストパターン数，挿入した検査点の順番，検
査点，故障検出率の期待値である。本発明の解析方法を
用いた場合は、テストパターン数を２と１０と設定して
それぞれ解析している。一方、従来のテストコストを用
いる従来例の場合、当然ながら決定する検査点の集合は
テストパターン数に依存しないので１回の解析による結
果を示している。ただし、故障検出率の期待値はそれぞ
れのテストパターン数について計算した。

【００５７】図９からわかることは，一つは、本発明の
解析方法によれば決定された検査点の集合がテストパタ
ーン数の違いによって異なることである。もう一つは、
テストパターン数が２の場合も１０の場合も、故障検出
率の期待値に関して、従来のテストコストを最小化する
方法よりも、本発明の方が優れていることがわかる。以
上のように、本発明における論理回路検査点解析装置
は、テストパターン数や挿入可能な検査点数に制限があ
っても、それに応じて故障検出率を最大にするような検
査点の集合を指摘できるという効果がある。

【００５８】

【発明の効果】以上のように、本発明によれば、テスト
パターン数に応じて故障検出率を最大にするような検査
点の集合を指摘する論理回路検査点解析装置，解析方法
を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる論理回路検査点解析
装置の構成図である。

【図２】本発明の一実施例に係わる論理回路検査点解析
装置の処理手順を示すフロー図である。

【図３】検査点を挿入した回路例を示す説明図である。

【図４】本発明の一実施例に係わる検査点指標計算処理
で第二の方法の処理手順を示すフロー図である。

【図５】本発明の一実施例に係わる検査点指標計算処理
の計算方法を説明するためのイメージ図である。

【図６】本発明の一実施例に係わる検査点指標情報を示
す表。

【図７】本発明の一実施例に係わるＣＯＰや微分，ＨＣ
Ｒを示す表である。

【図８】本発明の一実施例に係わる検査点情報を示す表
である。

【図９】本発明の一実施例に係わる従来例の比較を示す
表である。

【符号の説明】

１１１…検査点指標計算部、１１２…検査点決定部、１
２３…テストパターン数、１２４…検査点指標情報、１
２５…検査点情報。

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数の素子が接続されて構成される論理回
   路の各信号線ごとに、検査点を挿入した場合のテストコ
   ストを求めて、上記論理回路に挿入する検査点の位置と
   回路の型を決定する論理回路検査点の解析方法におい
   て、 上記論理回路の各信号線についての可制御性と可観測性
   とを求め少なくとも上記求めた可制御性と可観測性及び
   上記論理回路に与えるテストパターンの数に基づいて各
   信号線ごとに検査点を挿入した場合のテストコストを求
   め、そのテストコストに基づいて、挿入する検査点の位
   置と回路の型を決定することを特徴とする論理回路検査
   点の解析方法。
2. 【請求項２】請求項１において、 上記論理回路の各信号線ごとに、可制御性と可観測性と
   を求め上記求めた可制御性と可観測性から各故障の検出
   確率を求め、上記求めた各故障の検出確率と上記論理回
   路に与えるテストパターンの数から検査点を挿入した場
   合のテストコストを求め、 上記論理回路の各信号線について求めた上記検査点を挿
   入した場合のテストコストのうち、このテストコストが
   最小となるように、挿入する検査点の位置と回路の型を
   決定することを特徴とする論理回路検査点の解析方法。
3. 【請求項３】複数の素子が接続されて構成される論理回
   路の情報と、上記論理回路に与えるテストパターン数と
   を記憶する記憶装置と、 上記論理回路の情報から上記論理回路の各信号線の可制
   御性と可観測性とを求め、少なくとも上記求めた可制御
   性と可観測性及び上記テストパターンの数に基づいて各
   信号線ごとに検査点を挿入した場合のテストコストを求
   め、そのテストコストに基づいて、挿入する検査点の位
   置と回路の型を決定することを特徴とする論理回路検査
   点の解析装置。
4. 【請求項４】請求項３において、 上記論理回路の各信号線ごとに、可制御性と可観測性と
   を求め上記求めた可制御性と可観測性から各故障の検査
   確率を求め、上記求めた各故障の検出確率と上記論理回
   路に与えるテストパターンの数から検査点を挿入した場
   合のテストコストを求め、上記論理回路の各信号線につ
   いて求めた上記検査点を挿入した場合のテストコストの
   うち、このテストコストが最小となるように、挿入する
   検査点の位置と回路の型を決定することを特徴とする論
   理回路検査点の解析装置。