TWI396109B - 信號選擇裝置與系統與電路模仿器及方法與程式產品 - Google Patents

信號選擇裝置與系統與電路模仿器及方法與程式產品 Download PDF

Info

Publication number
TWI396109B
TWI396109B TW096146866A TW96146866A TWI396109B TW I396109 B TWI396109 B TW I396109B TW 096146866 A TW096146866 A TW 096146866A TW 96146866 A TW96146866 A TW 96146866A TW I396109 B TWI396109 B TW I396109B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
information
observation
signals
Prior art date
Application number
TW096146866A
Other languages
English (en)
Other versions
TW200903288A (en
Inventor
Kohei Hosokawa
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Publication of TW200903288A publication Critical patent/TW200903288A/zh
Application granted granted Critical
Publication of TWI396109B publication Critical patent/TWI396109B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/08Probabilistic or stochastic CAD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

信號選擇裝置與系統與電路模仿器及方法與程式產品
本發明係依據日本專利申請案特願2006-354949號(2006年12月28日申請)的優先權主張,將該申請案之全部記載內容加以引用,而編入記載於本說明書。
本發明有關一種方法與裝置以及電腦程式,用以在估算邏輯電路的動作參數時,尤其在估算雙態觸變率(toggle rate)或消耗電力時使誤差減少。
近來,數位大型積體電路(LSI,Large Scale Integrated circuit)等半導體裝置顯著地高密度化、高功能化、大規模化,而在設計LSI之功能的階段,驗證係屬重要。製造LSI前的驗證,就用以避免再度製造等而言,尤其重要。
至於LSI的驗證,一般係列舉數位LSI的功能,並對各個功能進行驗證。
習知的LSI之設計方法中,列舉LSI的功能時,係採人工方式進行。因此,列舉作業會發生疏漏。
又,習知的LSI之設計中,除了列舉全部的功能而驗證以外,也採用其他指標,以測定驗證的好壞,而該指標之一有雙態觸變率(非專利文獻1)。所謂雙態觸變率,顯示當電路動作結束時之信號的變化程度,而以通式(L+H)/2N求取。L係當有1次從邏輯1變化到邏輯0的信號數;H係當有1次從邏輯0變化到邏輯1的信號數;N係存在於電路的全部信號數。雙態觸變率係LSI內之全部信號資訊(變化)所必要。
【專利文獻1】日本特開平01-026243號公報
【非專利文獻1】D.Drako and P.Cohen,"HDL Verification Coverage,"Integrated System Design Magazine, pp.46-52, June 1998.
關於上述專利文獻1及非專利文獻1所揭示事項,將其等加以引用,而編入記載於本說明書。以下對與本發明相關之技術進行分析。
然而,欲觀測LSI內之全部信號時,若以大型數位LSI係日益變得困難(參照專利文獻1)。亦即,欲觀測位在電路之全部信號,而求取雙態觸變率時,無法以數位LSI或模仿器進行。
因此,本發明之目的為提供一種用以將求取電路之動作參數時的估算誤差降低、使信賴度提高之方法與裝置以及程式。
為解決上述課題,本申請案所揭示的發明係概略為以下之結構。
依本發明之一態樣的裝置,係一種裝置(觀測信號資訊決定裝置),決定用以求取電路之動作參數的觀測信號資訊,包含一觀測信號資訊決定機構,用以從以電路實現裝置可實現之電路規模的資訊以及該電路的資訊,決定對該電路之觀測信號的資訊而求取該動作參數。
本發明之裝置中,該觀測信號資訊決定機構,求取以該電路實現裝置實現該電路時的冗餘電路規模,並從該冗餘電路規模及追加一個觀測信號時所需之電路規模,而決定最大的觀測信號數。
於本發明之裝置,該觀測信號資訊決定機構中,以該電路實現裝置實現該電路時的冗餘電路規模,係對應於以該電路實現裝置可實現之電路規模的資訊減掉該電路之面積後的餘數,並依據將該冗餘電路規模除以追加一個觀測信號時所需之電路規模所得值,決定觀測信號數。
本發明之裝置中,可採用進一步包含計算機構的構成,該計算機構從該觀測信號的數目與該電路之信號的數目,以統計學方 式決定估算誤差之範圍及/或信賴度。
本發明之其他態樣的裝置,係一種裝置(信號選擇裝置),決定用以求取電路之動作參數的觀測信號資訊,包含一觀測信號選擇機構,用以從以電路實現裝置可實現之電路規模的資訊、該電路的資訊以及該電路的信號中所應觀測的候選信號,而選擇觀測信號,俾於該電路及用以觀測所選擇之觀測信號的電路得以該電路實現裝置加以實現。
本發明之裝置中,可採用進一步包含計算機構的構成,該計算機構從該觀測信號的數目以及該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
本發明之裝置中,也可採用一種結構,該電路實現裝置由多數電路實現裝置而實現,該觀測信號資訊決定機構以各該多數電路實現裝置,求取將事先決定的一部分該電路實現時之冗餘電路規模,並且從各個該冗餘電路規模以及追加一個觀測信號時所需之電路規模,而決定以該電路實現裝置可實現之最大的觀測信號數。
本發明之裝置中,也可採用進一步包含計算機構的構成,該計算機構從該觀測信號資訊決定機構所決定之各觀測信號的數目和以及該電路之信號的數目,將估算誤差之範圍及/或信賴度以統計學方式決定。
依本發明之又其他態樣的裝置,係一種裝置(電路實現裝置選擇支援裝置),對多數電路實現裝置,採用該求取機構,將對於該動作參數的估算誤差範圍及/或信賴度的資訊提示給使用者,並支援電路實現裝置之選擇。
本發明之裝置中,該動作參數係雙態觸變率或消耗電力;該求取機構假定該動作參數的機率分布為常態分布,而將估算誤差之範圍及信賴度以統計學方式求取。
於本發明之裝置,也可採用一種包含觀測信號選擇機構的結構,從該電路之信號,選擇出所決定之觀測信號的數目。
本發明之裝置中,該觀測信號選擇機構係選擇除了事先知道不會變化之信號以外的信號。
於本發明之裝置,該觀測信號選擇機構進一步選擇除了事先知道會變化之信號以外的信號。
本發明之裝置中,包含一用以分析各信號之相互依存關係的電路分析機構;該觀測信號選擇機構,係選擇觀測信號,使得從該電路分析機構所分析的該相互依存關係選擇之信號間互不依存。
依本發明之另外其他態樣的電路修正系統,包含一電路插入機構,對上述本發明之裝置所選擇的觀測信號,將用以檢測出該觀測信號之變化的變化偵測電路,以及用以讀取該檢測出之變化的讀取電路,插入該電路。
本發明之電路修正系統中,該變化偵測電路進一步檢測出上述觀測信號的變化次數,該讀取電路讀取變化次數。
本發明之電路修正系統中,該變化偵測電路可採用包含一決定機構之構成,該決定機構係決定是否檢測變化。
依本發明之另外其他態樣的電路模仿器,模仿藉由該電路修正系統所修正之電路,且包含一估算機構,用以從該讀取電路所讀取到之發生變化的信號數而估算電路整體的雙態觸變率。
本發明之電路模仿器,模仿藉由該電路修正系統所修正之電路,且包含一估算機構,用以從該讀取電路所讀取到之變化次數而估算電路整體的消耗電力。
依本發明之電路裝置係一種半導體電路裝置,包含:待測定電路,動作參數之測定對象;與測定電路,依據該待測定電路的觀測信號而測量動作參數。將安裝該待測定電路時所留在該半導體電路裝置的多餘面積除以每一個觀測信號所需之該測定電路的面積所得值,決定該待測定電路的觀測信號數。該測定電路則對應於該待測定電路之該觀測信號數而配置,包含分別連接到所對應之觀測信號的偵測電路,以及用以讀取在各該偵測電路之偵測 結果的讀取電路。
依本發明,提供上述各態樣之裝置、對應於系統之發明的方法、電腦程式的發明。
本發明中,係從可安裝在數位LSI或模仿器的面積,成為測定對象之電路的面積、用以檢測出一個信號有無變化之變化偵測電路的面積,而求取所觀測信號的數目,因此,成為測定對象之電路必然可安裝在數位LSI或模仿器,且可使得所測定之雙態觸變率的估算誤差範圍成為最小,或者可使信賴度成為最大。
本發明中,在存在可安裝之電路規模不同的多數數位LSI或模仿器時,可事先知道以各數位LSI或模仿器所能測量之雙態觸變率的估算誤差範圍或信賴度約略為多少。
實施發明之最佳形態
對於上述本發明,為進一步詳細描述,參照附加圖式而說明如下。
本發明係一種信號選擇裝置,用以將電路的雙態觸變率或消耗電力,以數位LSI或模仿器等求取,包含:信號列舉機構,將雙態觸變率或消耗電力之測量對象的電路信號加以列舉;及觀察信號數決定機構,從可安裝在雙態觸變率或消耗電力的電路規模、電路面積分析機構所分析的該電路的面積、檢測1個信號是否有變化的變化偵測電路的面積,使於該數位LSI或模仿器所能安裝的範圍內觀測到之信號數成為最大。以下,就幾個實施形態加以說明。
〈實施形態1〉
圖1係依本發明第1實施形態的系統結構的說明圖。參照圖1,本發明之第1實施形態的系統,將以 Verilog-HDL (Verilog-hardware description language)或超高速積體電路硬體描述語言(VHDL,Very High Speed Integrated Circuit Hardware Description Language)等敘述的電路且為動作參數的測量對象之電路101輸入並分析,包含:信號(信號資訊)103,存在於成為動作參數之測量對象的電路101;電路分析機構102,將該電路101的面積資訊104加以輸出;電路101的面積資訊104;動作參數測定電路的面積資訊105;以及可用面積106,在用以實現電路101之動作的電路實現裝置上,可得實現;又,包含一觀測信號數決定機構107,用以從上述部分,決定以電路實現裝置可實現的最大觀測信號數。
動作參數測定電路的面積資訊105係觀測信號之偵測電路等的電路面積資訊,在用以觀測動作參數之測量對象的電路101的信號上,係屬必要。本實施形態中,動作參數測定電路的面積資訊105事先提供。
可用面積106係指安裝有成為動作參數之測量對象的電路101以及動作參數測定電路之半導體裝置的面積。本實施形態中,可用面積106事先提供。
又,電路101雖然為Verilog-HDL或VHDL等之硬體描述語言所描述的電路(電路描述的原始本文),但不限於Verilog-HDL或VHDL,也可為採用電路圖所描述之電路。或者,可為其他硬體描述語言。
電路分析機構102係將存在於電路101的全部信號(例如以電路描述等所規定的信號)加以列舉,將信號存放到信號資訊103。電路分析機構102並不限於信號特性,而全部列舉。
電路分析機構102將電路實現裝置的電路101之面積加以分析,製作面積資訊104。所謂電路實現裝置,有實際晶片的情況,也有以現場可程式化邏輯閘陣列(FPGA,field programmable gate array)等所構成之硬體模仿器(hardware emulator)的情況。
觀測信號數決定機構107,從面積資訊104、用以測定動作參 數的電路的面積(動作參數測定電路的面積資訊)105,以及可安裝在電路實現裝置的面積(可用面積)106,決定以電路實現裝置可實現之最大的觀測信號數108。
以下,針對觀測信號數決定機構107中,採用3個面積資訊而決定以電路實現裝置可實現之最大的觀測信號數之作法,舉一例說明。例如,令電路實現裝置係以FPGA而實現,可安裝在FPGA的面積為10000。電路101中,令以FPGA所安裝之電路的面積為6000(冗餘電路面積=10000-6000=4000)。當動作參數測定電路的面積資訊105係每1信號為10之時,觀測信號數決定機構107求取(10000-6000)÷10,而令觀測信號數108為400個。就動作參數測定電路的面積資訊105而言,可將觀測信號之每1信號的面積事先存放。或者,就動作參數測定電路的面積資訊105而言,也可包含信號個數的資訊,用以測量面積與觀測信號。當電路101的面積資訊為A,用以測量動作參數之電路的面積係每1信號為B,電路實現裝置的可用面積為S時,觀測信號數可以式(S-A)/B求取。
其次,參照圖2,說明本實施形態整體的動作。
步驟S201中,電路分析機構102對於在輸入電路101中成為動作參數的測量對象的信號,加以分析,並製作其信號資訊103。
電路分析機構102對於電路101所使用的面積加以分析,並將其資訊存放到面積資訊104。
步驟S202中,從步驟S201所製作的面積資訊104、動作參數測定電路的面積資訊105,以及可安裝在電路實現裝置的面積106,決定以電路實現裝置可實現之最大的觀測信號數108。
於本實施形態,測量對象之電路必然可安裝在數位LSI或模仿器,而且可使測量到之動作參數的估算誤差範圍最小,或者可使信賴度最大。其原因為:在求取觀測信號數108時,將在數位LSI或模仿器可實現的面積,作為參數而利用。本實施形態中,電路分析機構102與觀測信號數決定機構107也可藉由在電腦上動 作的程式而實現其處理、功能。
〈實施形態2〉
其次,參照圖3,說明本發明之第2實施形態。此形態係追加求取機構300,求取機構300從存在於電路101之信號數與觀測信號數108,以統計學方式求取估算誤差範圍301或信賴度302。
求取機構300中,若令存在於電路101之信號數為N,觀測信號數108為m,估算誤差範圍301為e,信賴度302為q時,則估算誤差範圍e可藉由式(1),信賴度q可藉由式(2)而以統計學方式求取。
然而,函數Q(‧)為標準正常分布的上側機率函數,Q-1 (‧)為其逆函數。又,上述式(1)、式(2)係將動作參數的機率分布假定為正常分布之式。
例如,令N=10000、m=1000、q=0.95時,由式(1)可得估算誤差之範圍e≒0.0588。令N=10000、m=1000、e=0.05時,由式(2)可得信賴度q≒0.90508。
接著,參照圖4,說明第2實施形態整體的動作。參照圖4可知,本實施形態整體的動作係於圖2之第1實施形態的動作上,追加步驟S401。步驟S401中,藉由求取機構300,從存在於電路101之信號數與觀測信號數108,以統計學方式求取估算誤差範圍301或信賴度302。求取的內容已於本發明之第2實施形態的求取 機構300的動作中說明,因此省略。
接下來,說明本實施形態的作用效果。於本實施形態,成為測量對象之電路必然可安裝在數位LSI或模仿器,而且可使測量到之動作參數的估算誤差範圍最小,或者可使信賴度最大。甚且,可知道所得到的動作參數之值在統計學觀點上可信賴的程度。本實施形態中,電路分析機構102、觀測信號數決定機構107與求取機構300也可藉由在電腦上動作的程式而實現其處理、功能。
〈實施形態3〉
再來,參照圖5,說明本發明之第3實施形態。本發明之第3實施形態中,用以實現電路101之動作的電路實現裝置係由多數電路實現裝置所構成。於第3實施形態,電路101之各區塊採哪一個電路實現裝置所實現係事先知道,並且其內容被提供為分割資訊501。例如,若為電路實現裝置由多數FPGA所構成的硬體模仿器,則電路101之各區塊採哪一個FPGA所實現存放在分割資訊501。
本發明之第3實施形態中,相較於該第1實施形態,係追加分割資訊501,並有以下部分不同:電路分析機構502、面積資訊503、各電路實現裝置的可用面積504、觀測信號數決定機構505、觀測信號數506。其他機構則與第1實施形態相同。以下針對此等機構詳細說明。
分割資訊501存放著顯示電路101之各區塊採哪一個電路實現裝置所實現的資訊。又,此等分割情形係事先提供。
電路分析機構502從分割資訊501,對於各電路實現裝置所實現之電路101區塊的面積和加以分析,並且將該面積以各個電路實現裝置存放到面積資訊503。
觀測信號數決定機構505,對於各個電路實現裝置,從其面積資訊503、該動作參數測定電路的面積資訊105、可安裝在該電路實現裝置的可用面積504,決定在該電路實現裝置可實現的最大觀測信號數506。求取方法與第1實施形態相同。例如,電路實現裝 置以2個FPGA(以下作FPGA1與FPGA2)所實現,令可安裝在FPGA1的面積為10000,可安裝在FPGA2的面積為20000。
電路101中,於FPGA1所安裝之電路的面積和為6000,於FPGA2所安裝之電路的面積和為8000,用以測定該動作參數之電路的面積係每1信號為10時,觀測信號數決定機構505:對FPGA1,求取(10000-6000)÷10;對FPGA2,求取(20000-8000)÷10,而分別使觀測信號數成為400個與1200個。
接著,參照圖6之流程圖,說明本實施形態整體的動作。本實施形態整體的動作,係於第1實施形態追加步驟S600。
步驟S600係一分支步驟,用以對於每個電路實現裝置,藉由步驟S202,從面積資訊503、該動作參數測定電路的面積資訊105,以及可安裝於該電路實現裝置的可用面積504,決定在該電路實現裝置可實現之最大的觀測信號數506。
其次,說明本實施形態之作用效果。於本實施形態,即使當電路實現裝置由多數電路實現裝置構成時,依然具有以下效果:成為測定對象之電路必然全部可安裝在數位LSI或模仿器,而且可使測量之動作參數的估算誤差範圍成為最小,或者信賴度成為最大。本實施形態中,電路分析機構502、觀測信號數決定機構505也可藉由在電腦上動作的程式而實現其處理、功能。
〈實施形態4〉
接著,說明本發明之第4實施形態。本發明之第4實施形態與該第2實施形態不同,係對於多數帶有不同可用面積之數位LSI或模仿器,同時求取估算誤差範圍或信賴度。又,與該第3實施形態不同,多數電路實現裝置雖分別由一個電路實現裝置所構成,但為可實現電路面積不同的形態。
本實施形態雖與該第2實施形態之結構相同,但數位LSI或模仿器的可用面積106並非單一,而由多數可用面積所構成。以下參照圖7之流程圖,說明第4實施形態整體的動作。
第4實施形態中,係在該第2實施形態追加步驟S700,用以對各可用面積106,求取估算誤差範圍301或信賴度302。
步驟S700係一分支步驟,對全部的可用面積106中的每一個,執行步驟S202及步驟S401,以求取估算誤差範圍301或信賴度302。亦即,係當求取出對所有電路實現裝置的估算誤差範圍301或信賴度302時,則使流程結束的步驟。
以下,說明本實施形態之作用效果。本實施形態由於可對於多個帶有不同可用面積的數位LSI或模仿器,同時求取估算誤差範圍或信賴度,因此當使用者可得知欲得到所期待的估算誤差範圍或信賴度時,必須為此使用具有多少可用面積之數位LSI或模仿器。而且,其求取出之估算誤差範圍或信賴度必然可實現。
〈實施形態5〉
接下來,參照圖8、圖9,說明本發明之第5實施形態。第5實施形態係於第1實施形態中進一步追加觀測信號選擇機構802者。觀測信號選擇機構802,係從電路分析機構102所列舉之信號資訊103,隨機選擇觀測信號數決定機構107所決定的觀測信號數108,而製作出觀測信號資訊801。
以下說明本發明之第5實施形態整體的動作。如圖9所示,本發明之第5實施形態整體的動作,係於該第1實施形態的處理順序(參照圖2)中,追加步驟S900者。
步驟S900中,藉由觀測信號選擇機構802,從電路分析機構102所列舉之信號資訊103中,隨機選擇觀測信號數決定機構107所決定的觀測信號數108,而製作出觀測信號資訊801。
本實施形態之作用效果係與該第1實施形態相同。本實施形態中,電路分析機構102、觀測信號數決定機構107與觀測信號選擇機構802也可藉由在電腦上動作的程式而實現其處理、功能。
〈實施形態6〉
接著,說明本發明之第6實施形態。本發明之第6實施形態的構成要素及整體動作係與該第5實施形態相同。本實施形態與 該第5實施形態不同之部分,在於電路分析機構102的動作。
本實施形態中,對於事先知道不變化之信號,電路分析機構102不將其輸出到為電路分析機構102輸出的信號資訊103。
事先知道不變化之信號,有連接到電源或接地之固定值的信號或備用之輸出信號等。至於該等信號,使用者可自行指定,電路分析機構102也可自動進行判斷。又,視所執行之測試向量(test vector),存在必然不會動作之電路區塊,因此不將此等電路區塊加以分析而輸出到信號資訊103。
其次說明本實施形態之作用效果。本實施形態,相較於第5實施形態,可事先去除非有意地使雙態觸變率降低之因素。
〈實施形態7〉
接著,說明本發明之第7實施形態。該第6實施形態中,電路分析機構102對於事先知道不變化之信號,則不將該信號輸出到信號資訊103,然而,本實施形態中,不採電路分析機構102不將已事先知道不變化之信號加以輸出到信號資訊103之構成,而採用觀測信號選擇機構802不選擇事先知道不變化之信號之構成。
本發明之第7實施形態整體的動作係與第6實施形態相同。同樣地,本實施形態之作用效果與第6實施形態相同。
〈實施形態8〉
接下來,說明本發明之第8實施形態。惟,本發明之第8實施形態整體的動作係與該第5實施形態相同。本發明之第8實施形態與該第5實施形態不同之部分為:電路分析機構102對於事先知道會變化之信號,則不將該信號輸出到為電路分析機構102之輸出的信號資訊103。
事先知道會變化之信號,有時鐘信號、重設信號、電路之輸入輸出端子等。至於該等信號,使用者可自行指定,電路分析機構102也可自動進行判斷。
其次說明本實施形態之作用效果。本實施形態,相較於該第5 實施形態,可事先去除對於非有意地使雙態觸變率提高之因素。
〈實施形態9〉
接著,說明本發明之第9實施形態。本實施形態與該第8實施形態不同,係觀測信號選擇機構802不選擇事先知道會變化之信號,而非電路分析機構102不將已事先知道會變化之信號加以輸出到信號資訊103。
本發明之第9實施形態整體的動作係與第8實施形態相同。同樣地,本實施形態之作用效果與第8實施形態相同。
〈實施形態10〉
接下來,說明本發明之第10實施形態。本發明之第10實施形態整體的動作係與第5實施形態相同。本實施形態與該第5實施形態不同之部分係電路分析機構102及觀測信號選擇機構802的控制動作。
本實施形態中,電路分析機構102與該第5實施形態不同,係進一步分析信號間的相互依存關係,將相互依存關係輸出。
本實施形態中,觀測信號選擇機構802甚至可在經選擇之信號間互不依存而選擇信號。
所謂相互依存關係,例如,在成為雙態觸變率之對象的電路上,有信號A及信號B,且其係以反相器連接之情形等。此時,由於若信號A變化,則信號B必變化,故形成雙態觸變率較低時,會變成更低;較高時,會變成較高之原因。
就其他相互依存關係之例而言,例如,在信號A之值變化時,由於其變化而值改變之信號,為具有相互依存關係,其他信號則為不具有相互依存關係。
又,就其他相互依存關係之例而言,例如,電路階層相同時,具有相互依存關係,在其他階層中,則不具有相互依存關係。
以下說明本實施形態之作用效果。該操作在統計學觀點上,並未獲得容許,但發揮降低雙態觸變率(功能驗證之疏漏變少)作用。因此,相較於實際的雙態觸變率之值,能將本發明的雙態觸 變率之減至低機率。
〈實施形態11〉
接著,說明本發明之第11實施形態。參照圖10、圖11,本發明之第11實施形態包含以下部分:電路101,為雙態觸變率之測量對象;觀測信號選擇裝置(又稱「信號選擇裝置」)800,將電路101輸入而將觀測信號資訊801輸出;電路插入機構1002,將對於位在觀測信號資訊801之各觀測信號1101.1、…、1101.x,用以偵測出信號之變化的變化偵測電路1102.1、…、1102.x,以及用以讀取變化偵測電路1102.1、…、1102.x偵測出有無變化的讀取電路1103,插到電路101,並輸出經修正之電路1001。
本發明之第11實施形態係於該第5實施形態中,追加電路插入機構1002者。圖10之觀測信號選擇裝置800、電路101、觀測信號資訊801係與該第5實施形態相同,因此省略其詳細說明。
在此說明電路插入機構1002。如圖11所示,電路插入機構1002製作一種電路,係形成對於電路101,對於位在觀測信號資訊801之x個觀測信號1101.1、…、1101.x,插入變化偵測電路1102.1、…、1102.x,以及讀取電路1103的結構。
圖11中,在不將電路101之功能性動作加以變更的意義上,於電路101之外追加了變化偵測電路1102.1、…、1102.x,以及讀取電路1103,但實際上,也可將變化偵測電路1102.1、…、1102.x插到觀測信號附近。亦即,電路插入機構1002不變更電路101之功能性動作,而將觀測信號1101.1、…、1101.x分別連接到變化偵測電路1102.1、…、1102.x,並將變化偵測電路1102.1、…、1102.x連接到讀取電路1103即可。
x個變化偵測電路1102.1、…、1102.x在功能性上相同。圖12係顯示變化偵測電路1102.1、…、1102.x之更具體的電路結構之一例的說明圖。
參照圖12,變化偵測電路1102.1、…、1102.x包含以下部分:DFF(D型正反器)1201,將觀測信號1101之一周期前之值加以輸 出;AND閘1202,於觀測信號1101之值為1,一周期前之值為0時,輸出成為1;AND閘1203,於觀測信號1101之值為0,一周期前之值為1時,輸出成為1;DFF1204,當觀測信號1101有1次從0變化成1時,將值1記憶;DFF1205,當觀測信號1101有一次從1變化成0時,將值1記憶。此時,為了能將於邏輯信號傳播中之信號震顫的抖動以外之觀測信號1101之變化檢測出,而利用在DFF1201、DFF1204及DFF1205的時鐘信號中,觀測信號1101,或用以鎖定邏輯上依存於其信號之資料信號的全部正反器的時鐘信號中最高速之時鐘信號。圖12之結構例中,就將值記憶的機構而言,係採用D型正反器,但只要是可將值記憶的機構,則可使用其他任意的結構。
再者,也可在DFF1204及DFF1205先準備重設信號與時鐘賦能信號,俾能恰在必要之測試期間,測量雙態觸變率。
讀取機構(讀取電路)1103係將x個變化偵測電路1102.1、…、1102.x內部之DFF1204及DFF1205的值加以讀取的機構。本發明中,只要能將全部DFF1204及DFF1205的值讀取出來,則任意之電路結構均可。例如,可進行串聯,用以抑制電路規模;也可使多數值並進且能讀取而進行並聯,用以縮短讀取時間。
以下,參照圖13之流程圖,說明本實施形態整體的動作。本實施形態的動作,係於該第5實施形態之處理順序(參照圖9)中追加步驟S1301。
步驟S1301中,藉由電路插入機構1002,而將變化偵測電路1102.1、…、1102.x及讀取電路1103加以插到電路101,並修正電路101。
其次,說明本實施形態之作用效果。本實施形態之作用效果為:使視估算誤差之範圍及信賴度,在數萬個的觀測信號上中的每一個各附加變化偵測電路,並將其連接到讀取機構的此種工數(繁雜度)減少。又,藉由自動進行,可防止以人工進行時所發生的修正失誤。
再者,成為測定對象之電路必然可安裝在數位LSI或模仿器,且能進一步使得所測定之動作參數的估算誤差範圍成為最小,或者使得信賴度成為最大。
又,藉由在DFF1204及DFF1205追加重設信號與時鐘賦能信號,能恰在必要之測試期間,測定雙態觸變率。
另外,進一步對DFF1204及DFF1205設置寫入機構,藉此,尚具能使得執行多數測試後的結果容易合併的優點。觀測信號選擇裝置800、電路插入機構1002也可採用構成電路修正機構1000之電腦程式而實現。
〈實施形態12〉
接下來,說明本發明之第12實施形態。本發明之第12實施形態中,該第11實施形態之變化偵測電路1102係不僅檢測出是否有變化,也能記憶其次數。而讀取電路1103亦可從變化偵測電路1102讀取變化的次數。
本實施形態整體的動作與該第11實施形態相同。本實施形態的x個變化偵測電路1102.1、…、1102.x係功能性上相同。
圖14係顯示變化偵測電路1102.1、…、1102.x的更具體之結構例的說明圖。
參照圖14,變化偵測電路1102.1、…、1102.x,係該第11實施形態之DFF1204及DFF1205(參照圖12)取代為計數器1401、1402,該等計數器用以求取信號線1206、1207成為1的次數。為了能夠檢測出在邏輯信號傳播中之信號震顫的抖動以外之觀測信號1101變化,而在計數器1401、1402的時鐘信號中,利用觀測信號1101或用以鎖定邏輯上依存於其信號之資料信號的全部正反器的時鐘信號中最高速之時鐘信號。
而且,也可於計數器1401、1402先將重設信號或時鐘賦能信號準備好,俾能於恰在必要的測試期間,測量雙態觸變率與消耗電力。
讀取電路1103係讀取x個變化偵測電路1102.1、…、1102.x 內部之計數器1401、1402的值。讀取電路1103只要能讀取全部之計數器1401、1402的值,可為任意之電路結構。例如,可進行串聯,用以抑制電路規模;也可使多數值並進且能讀取而進行並聯,用以縮短讀取時間。
其次說明本實施形態之作用效果。本實施形態之作用效果,具有可從變化的次數,將消耗電力與雙態觸變率同樣地作估算的優點。
〈實施形態13〉
接著,參照圖15,說明本發明之第13實施形態。參照圖15,本發明之第13實施形態的裝置,係藉由硬體模仿器以測量雙態觸變率與消耗電力。本發明之第13實施形態包含以下部分:電路101;電路修正機構1000;經修正之電路1001:安裝機構1501,將經修正之電路1001安裝到硬體模仿器1502;硬體模仿器1502,模仿經修正之電路的動作;顯示機構1503,模仿之動作後,顯示雙態觸變率與消耗電力。
以下,參照圖16之流程圖,說明本實施形態整體的動作。直到經修正之電路1001(圖16之步驟S1301)的步驟為止,係如本發明之第11實施形態(參照圖13)的說明,其中直到產生經修正之電路1001為止的步驟相同。
步驟S1601中,藉由安裝機構1501,將經修正之電路1001安裝到硬體模仿器1502。硬體模仿器1502為FPGA時,安裝機構1501係由採用Verilog-HDL或VHDL所敘述的經修正之電路1001而產生網路連線表(netlist)的合成工具,以及用以將所產生之網路連線表安裝到FPGA的另一工具所構成。
其次,步驟S1602中,則使硬體模仿器1502動作。於硬體模仿器1502動作中,安裝在硬體模仿器之電路的變化偵測電路1102.1、…、1102.x,偵測出各個觀測信號1101的值是否變化(參照圖11)。當硬體模仿器1502動作結束時,往步驟S1603移動。
步驟S1603中,透過讀取電路1103,以讀取x個變化偵測電 路1102.1、…、1102.x所檢測出的變化,計算雙態觸變率並顯示。例如,於100個信號中,硬體模仿器1502動作中,當有一次從0變化到1的信號有40個;當有一次從1變化到0的信號有60個時,則雙態觸變率為(40+60)/(2﹡ 100)=0.5,於顯示機構1503顯示出50%。
本實施形態之作用效果為:除了藉由硬體模仿器以測量雙態觸變率與消耗電力以外,其他則與該第11實施形態相同。
〈實施形態14〉
接下來,參照圖17,說明本發明之第14實施形態。參照圖17,本發明之第14實施形態,係依照事先設定的優先程度,在可安裝在電路實現裝置的範圍內,從候選觀測信號中選擇觀測信號。
以下詳細說明該等機構。候選觀測信號1701,於求取動作參數時顯示出從哪一個信號開始依序觀測。舉例而言,存放著如以稱為電路A之信號作最優先選擇,其次為信號B,再其次為信號C一般的資訊。
觀測信號選擇機構1702,從候選觀測信號1701中,優先程度最高之觀測信號選擇觀測信號,並且,從用以測量其觀測信號所必需的動作參數測定電路的面積資訊105以及電路實現裝置的可用面積106,調查動作參數測定對象之電路與動作參數測定電路是否可安裝在電路實現裝置。若能安裝,則追加優先程度次高的觀測信號,進一步作調查。在成為不能安裝時,則除了此時點所選擇的信號以外,將其他信號之一覽表作為觀測信號1703而輸出。
其次,參照圖18之流程圖,說明觀測信號選擇機構1702的動作。
在步驟S1801,於候選觀測信號1701中,從尚未被觀測信號選擇機構1702所選擇之信號中,選擇出一個優先程度最高之信號。
在步驟S1802,將先前選擇之觀測信號及本次選擇之信號二者合併,求取出是否可安裝在電路實現裝置。若能安裝,再次回到步驟S1801,若不能安裝,則將先前選擇之觀測信號的一覽表作為 觀測信號1703而輸出。
以下,說明本實施形態之作用效果。本實施形態中,即使電路實現裝置由多數電路實現裝置所構成時,成為測定對象之電路也必然可全部安裝在數位LSI或模仿器,而且可使測量到之動作參數的估算誤差範圍最小,或者可使信賴度最大。
再者,由於使用者可任意設定觀測信號的優先程度,因此具有使用者可重點式地優先選擇欲觀測之部分的效果。本實施形態中,觀測信號選擇機構1702也可藉由在電腦上動作的程式而實現。
【實施例】
其次,就具體實例而言,採用以Verilog-HDL描述之圖19,說明該第1實施形態。
圖2之步驟S201係藉由電路分析機構102,以分析所輸入的電路(圖19)。此時,分析有以下之信號:clk、count[9999:0]、hit、enable。進一步,求取該電路所佔之面積,存放到面積資訊104。此時,例如,令為6000。該面積之值依電路實現裝置而大不相同。例如,當電路實現裝置為數位LSI時,係針對映射到用以安裝電路101的處理所準備之元件庫(cell library)時的邏輯或記憶元件的數目,由此數目求取該面積。又,當電路實現裝置為FPGA時,係針對將電路101映射到其FPGA時的邏輯或記憶元件的利用數,由此數目求取該面積。
在接下來之步驟S202,觀測信號數決定機構107從面積資訊104,及該動作參數測定電路的面積資訊105,以及可安裝在電路實現裝置的面積(可用面積)106,而決定以該電路實現裝置可實現之最大的觀測信號數108。例如,當可安裝在電路實現裝置的面積為10000,電路101的面積為6000,用以測定該動作參數之電路的面積係每1信號為10之時,則觀測信號數決定機構107計算(10000-6000)÷10,且觀測信號數為400個。
本發明可適用於驗證電路功能的用途。又,本發明也可利用於功率估算等。
以上,就上述實施例而說明本發明;但本發明不限於上述實施例的構成,當然亦包含熟悉本項技術領域之人士在本發明之範圍內可思及各種之變形例或修正例。
101‧‧‧電路
102‧‧‧電路分析機構
103‧‧‧信號資訊
104‧‧‧面積資訊
105‧‧‧動作參數測定電路的面積資訊
106‧‧‧可用面積
107‧‧‧觀測信號數決定機構
108‧‧‧觀測信號數
300‧‧‧求取機構
301‧‧‧估算誤差範圍
302‧‧‧信賴度
501‧‧‧分割資訊
502‧‧‧電路分析機構
503‧‧‧面積資訊
504‧‧‧各電路實現裝置的可用面積
505‧‧‧觀測信號數決定機構
506‧‧‧觀測信號數
800‧‧‧觀測信號選擇裝置(信號選擇裝置)
801‧‧‧觀測信號資訊
802‧‧‧觀測信號選擇機構
1000‧‧‧電路修正機構
1001‧‧‧經修正之電路
1002‧‧‧電路插入機構
1101、1101.1、…、1101.x‧‧‧觀測信號
1102、1102.1、…、1102.x‧‧‧變化偵測電路
1103‧‧‧讀取電路
1201、1204、1205‧‧‧DFF(D型正反器)
1202、1203‧‧‧AND閘
1206、1207‧‧‧信號線
1401、1402‧‧‧計數器
1501‧‧‧安裝機構
1502‧‧‧硬體模仿器
1503‧‧‧顯示機構
1701‧‧‧候選觀測信號
1702‧‧‧觀測信號選擇機構
1703‧‧‧觀測信號
圖1係顯示本發明之第1實施形態的結構的說明圖。
圖2係用以說明本發明之第1實施形態的動作的流程圖。
圖3係顯示本發明之第2實施形態的結構的說明圖。
圖4係用以說明本發明之第2實施形態的動作的流程圖。
圖5係顯示本發明之第3實施形態的結構的說明圖。
圖6係用以說明本發明之第3實施形態的動作的流程圖。
圖7係用以說明本發明之第4實施形態的動作的流程圖。
圖8係顯示本發明之第5實施形態的結構的說明圖。
圖9係用以說明本發明之第5實施形態的動作的流程圖。
圖10係顯示本發明之第11實施形態的結構的說明圖。
圖11係本發明之第11實施形態的電路插入機構所製作經修正之電路1001的電路概略圖。
圖12係顯示本發明之第11實施形態的變化偵測電路之結構之一例的說明圖。
圖13係用以說明本發明之第11實施形態的動作的流程圖。
圖14係顯示本發明之第12實施形態的變化偵測電路之結構之一例的說明圖。
圖15係顯示本發明之第13實施形態的結構的說明圖。
圖16係用以說明本發明之第13實施形態的動作的流程圖。
圖17係顯示本發明之第14實施形態的結構的說明圖。
圖18係用以說明本發明之第14實施形態的觀測信號選擇機構之動作的流程圖。
圖19係用以說明本發明之具體一實例的電路描述實例。
101‧‧‧電路
102‧‧‧電路分析機構
103‧‧‧信號資訊
104‧‧‧面積資訊
105‧‧‧動作參數測定電路的面積資訊
106‧‧‧可用面積
107‧‧‧觀測信號數決定機構
108‧‧‧觀測信號數

Claims (57)

  1. 一種觀測信號資訊決定裝置,用以決定求取電路之動作參數用的觀測信號之數目;其特徵為:包含一觀測信號資訊決定機構,用來依據電路實現裝置可實現之可用面積的資訊、以該電路實現裝置實現該電路時之面積的資訊、每一個該觀測信號所需之電路面積的資訊,而決定該觀測信號之數目。
  2. 如申請專利範圍第1項之觀測信號資訊決定裝置,其中,該觀測信號決定機構求取自以該電路實現裝置可實現之可用面積的資訊減掉以該電路實現裝置實現該電路時之面積的資訊後所得之值,作為冗餘電路規模的資訊;並且依據將該冗餘電路規模的資訊除以測定該動作參數的動作參數測定電路之每一個觀測信號之面積的資訊後所得之值,而決定該觀測信號的數目。
  3. 如申請專利範圍第1或2項之觀測信號資訊決定裝置,其中,包含一計算機構,該計算機構從該觀測信號的數目與該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  4. 一種信號選擇裝置,用以決定求取電路之動作參數用的觀測信號資訊;其特徵係包含:一觀測信號選擇機構,用來從以電路實現裝置可實現之可用面積的資訊、以該電路實現裝置實現該電路時之面積的資訊、應以該電路的信號觀測的候選信號,來選擇觀測信號,俾使該電路及用以觀測所選擇之觀測信號的電路得以該電路實現裝置加以實現。
  5. 如申請專利範圍第4項之信號選擇裝置,其中,更包含一計算機構,該計算機構從該觀測信號的數目與該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  6. 如申請專利範圍第1項之觀測信號資訊決定裝置,其中, 該電路實現裝置係由多數電路實現裝置予以實現;該觀測信號資訊決定機構,以該多數電路實現裝置中之各電路實現裝置,求取實現事先決定的該電路之一部分時之冗餘電路規模;並且從各該冗餘電路規模以及每一個觀測信號所需之電路規模,決定以該電路實現裝置可實現之最大的觀測信號數。
  7. 如申請專利範圍第6項之觀測信號資訊決定裝置,其中,更包含一計算機構,該計算機構從該觀測信號資訊決定機構所決定之各觀測信號的數目之和以及該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  8. 一種電路實現裝置選擇支援裝置,包含申請專利範圍第3或7項之觀測信號資訊決定裝置;對於多數之電路實現裝置,採用該計算機構,將對於該動作參數的估算誤差範圍及/或信賴度的資訊提示給使用者,而支援該電路實現裝置之選擇。
  9. 一種電路實現裝置選擇支援裝置,包含申請專利範圍第5項之信號選擇裝置;對於多數之電路實現裝置,採用該計算機構,將對於該動作參數的估算誤差範圍及/或信賴度的資訊提示給使用者,而支援該電路實現裝置之選擇。
  10. 如申請專利範圍第3項之觀測信號資訊決定裝置,其中,該動作參數為雙態觸變率或消耗電力;該計算機構假定該動作參數的機率分布為常態分布,而以統計學方式求取估算誤差之範圍及信賴度。
  11. 如申請專利範圍第5項之信號選擇裝置,其中,該動作參數係雙態觸變率或消耗電力;該計算機構假定該動作參數的機率分布為常態分布,而以統計學方式求取估算誤差之範圍及信賴度。
  12. 一種信號選擇裝置, 其特徵為:包含一觀測信號選擇機構,對於由申請專利範圍第1或6項之觀測信號資訊決定裝置所決定的觀測信號之數目,係從該電路之信號加以選擇。
  13. 如申請專利範圍第4或12項之信號選擇裝置,其中,該觀測信號選擇機構係選擇除了事先知道不會變化之信號以外的信號,以作為該觀測信號。
  14. 如申請專利範圍第4或12項之信號選擇裝置,其中,該觀測信號選擇機構尚選擇除了事先知道會變化之信號以外的信號,以作為該觀測信號。
  15. 如申請專利範圍第4或12項之信號選擇裝置,其中,更包含一電路分析機構,用以分析該電路中的相互依存關係;該觀測信號選擇機構選擇該觀測信號,使得從該電路分析機構所分析的該相互依存關係而選擇之信號間互不依存。
  16. 一種電路修正系統,其特徵為包含一電路插入機構,對於申請專利範圍第4、12、13、14、15項中任一項之信號選擇裝置所選擇的觀測信號,將以下部分插入該電路中:變化偵測電路檢測該觀測信號之變化;及讀取電路,讀取該檢測得之該觀測信號的變化。
  17. 如申請專利範圍第16項之電路修正系統,其中,該變化偵測電路更檢測出該觀測信號的變化次數;且該讀取電路讀取該觀測信號的變化次數。
  18. 如申請專利範圍第16或17項之電路修正系統,其中,該變化偵測電路包含一決定機構,用以決定是否檢測該觀測信號之變化。
  19. 一種電路模仿器,其特徵為:模仿藉由申請專利範圍第16或18項之電路修正系統所修正之電路;且包含一估算機構,從該讀取電路所讀取到之發生變化的該觀 測信號之數目而估算電路整體的雙態觸變率。
  20. 一種電路模仿器,其特徵為:模仿藉由申請專利範圍第17項之電路修正系統所修正之電路;且包含一估算機構,從該讀取電路所讀取到之該觀測信號的變化次數而估算電路整體的消耗電力。
  21. 一種觀測信號資訊決定方法,用以決定求取電路之動作參數用的觀測信號之數目;其特徵為:包含一觀測信號資訊決定步驟,依據:以電路實現裝置可實現之可用面積的資訊、以該電路實現裝置實現該電路時之面積的資訊、每一個該觀測信號所需之電路之面積的資訊,而決定該觀測信號之數目。
  22. 如申請專利範圍第21項之觀測信號資訊決定方法,其中,該觀測信號資訊決定步驟係:求取自以該電路實現裝置可實現之可用面積的資訊減掉以該電路實現裝置實現該電路時之面積的資訊後所得之值,作為冗餘電路規模的資訊;並且依據將該冗餘電路規模的資訊除以測定該動作參數的動作參數測定電路之每一個觀測信號之面積的資訊後所得之值,而決定該觀測信號之數目。
  23. 如申請專利範圍第21或22項之觀測信號資訊決定方法,其中,更包含一計算步驟,該計算步驟從該觀測信號的數目與該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  24. 一種觀測信號資訊選擇方法,用來選擇求取電路之動作參數用的觀測信號資訊;其特徵係包含:一觀測信號選擇步驟,從能以電路實現裝置實現之可用面積 的資訊、以該電路實現裝置實現該電路時之面積的資訊、以及應以該電路的信號觀測的候選信號,來選擇觀測信號,俾使該電路及用以觀測所選擇之觀測信號的電路得以該電路實現裝置加以實現。
  25. 如申請專利範圍第24項之觀測信號資訊選擇方法,其中,更包含一計算步驟,該計算步驟從該觀測信號的數目與該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  26. 如申請專利範圍第21項之觀測信號資訊決定方法,其中,該電路實現裝置係由多數電路實現裝置加以實現;該觀測信號資訊決定步驟,求取以該多數電路實現裝置中之各電路實現裝置,實現事先決定之該電路的一部分時之冗餘電路規模;並且從各該冗餘電路規模及每一個觀測信號時所需之電路規模,決定以該電路實現裝置可實現之最大的觀測信號數。
  27. 如申請專利範圍第26項之觀測信號資訊決定方法,其中,更包含一計算步驟,該計算步驟從該觀測信號資訊決定步驟所決定之各觀測信號的數目和以及該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  28. 一種電路實現裝置之選擇支援方法,其特徵為:對多數電路實現裝置,採用申請專利範圍第23、25、27項中任一項的觀測信號資訊決定方法中之該計算步驟,將對於該動作參數的估算誤差範圍及/或信賴度的資訊提示給使用者,以支援該電路實現裝置之選擇。
  29. 如申請專利範圍第23項之觀測信號資訊決定方法,其中,該動作參數係雙態觸變率或消耗電力;該計算步驟假定該動作參數的機率分布為常態分布,而以統計學方式求取估算誤差之範圍及信賴度。
  30. 如申請專利範圍第21或26項之觀測信號資訊決定方法, 其中,包含一觀測信號選擇步驟,從該電路之信號,選擇所決定的觀測信號數。
  31. 如申請專利範圍第30項之信號選擇方法,其中,該觀測信號選擇步驟係選擇除了事先知道不會變化之信號以外的信號,作為該觀測信號。
  32. 如申請專利範圍第30項之信號選擇方法,其中,該觀測信號選擇步驟係選擇除了事先知道會變化之信號以外的信號,作為該觀測信號。
  33. 如申請專利範圍第30項之信號選擇方法,其中,更包含一電路分析步驟,分析各信號的相互依存關係;該觀測信號選擇步驟選擇該觀測信號,使得從該電路分析步驟所分析的該相互依存關係選擇之信號間互不依存。
  34. 一種電路修正方法,其特徵為:包含一電路插入步驟,對申請專利範圍第24、30、31、32、33項中任一項之方法所選擇的觀測信號,將以下部分插入該電路:變化偵測電路,檢測該觀測信號之變化;讀取電路,讀取該檢測之該觀測信號的變化。
  35. 如申請專利範圍第34項之電路修正方法,其中,該變化偵測電路更檢測出該觀測信號的變化次數;該讀取電路讀取該觀測信號的變化次數。
  36. 如申請專利範圍第34或35項之電路修正方法,其中,該變化偵測電路決定是否檢測該觀測信號之變化。
  37. 一種電路模仿方法,其特徵為:模仿藉由申請專利範圍第34或36項之電路修正方法所修正之電路;包含一估算步驟,從該讀取電路所讀取到之發生變化的該觀測信號之數目而估算電路整體的雙態觸變率。
  38. 一種電路模仿方法,其特徵為: 模仿藉由申請專利範圍第35項之電路修正方法所修正之電路;包含一估算步驟,從該讀取電路所讀取到之該觀測信號的變化次數而估算電路整體的消耗電力。
  39. 一種程式產品,使進行用以決定求取電路之動作參數用的觀測信號之數目的電腦,依據電路實現裝置可實現之可用面積的資訊、以該電路實現裝置實現該電路時之面積的資訊、每一個該觀測信號所需之電路面積的資訊,執行決定該觀測信號之數目的觀測信號資訊決定處理。
  40. 如申請專利範圍第39項之程式產品,其中,該觀測信號資訊決定處理,求取自以該電路實現裝置可實現之可用面積的資訊減掉以該電路實現裝置實現該電路時之面積的資訊後所得之值,作為冗餘電路規模的資訊;並且依據將該冗餘電路規模的資訊除以測定該動作參數的動作參數測定電路之每一個觀測信號之面積的資訊後所得之值,而決定該觀測信號的數目。
  41. 如申請專利範圍第39或40項之程式產品,其中,更使該電腦執行一計算處理,從該觀測信號的數目與該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  42. 一種程式產品,使進行用以決定求取電路之動作參數用的觀測信號資訊的電腦,執行觀測信號選擇,從以電路實現裝置可實現之可用面積的資訊、以該電路實現裝置實現該電路時之面積的資訊、應以該電路的信號觀測的候選信號,來選擇觀測信號,俾使該電路及用以觀測所選擇之觀測信號的電路得以該電路實現裝置加以實現。
  43. 如申請專利範圍第42項之程式產品,其中,更使該電腦執行一計算處理,從該觀測信號的數目與該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  44. 如申請專利範圍第39項之程式產品,其中, 該電路實現裝置係由多數電路實現裝置予以實現;該觀測信號資訊決定處理,以該多數電路實現裝置中之各電路實現裝置,求取實現事先決定的該電路之一部分時之冗餘電路規模;並且從各該冗餘電路規模以及每一個觀測信號所需之電路規模,決定以該電路實現裝置可實現之最大的觀測信號數。
  45. 如申請專利範圍第44項之程式產品,其中,更使該電腦執行一計算處理,從該觀測信號資訊決定處理所決定之各觀測信號的數目之和以及該電路之信號的數目,以統計學方式決定估算誤差之範圍及/或信賴度。
  46. 一種程式產品,使進行電路實現裝置選擇支援的電腦,對於多數之電路實現裝置,使用申請專利範圍第41、43、45項中任一項之該計算處理,將對於該動作參數的估算誤差範圍及/或信賴度的資訊提示給使用者,而執行支援該電路實現裝置之選擇的處理。
  47. 如申請專利範圍第41、43、45項中任一項之程式產品,其中,使該電腦執行:該動作參數為雙態觸變率或消耗電力;該計算處理假定該動作參數的機率分布為常態分布,而以統計學方式求取估算誤差之範圍及信賴度的處理。
  48. 如申請專利範圍第39或44項之程式產品,其中,更使該電腦執行一觀測信號選擇處理,從該電路之信號,選擇所決定之觀測信號之數目。
  49. 如申請專利範圍第42或48項之程式產品,其中,該觀測信號選擇處理係選擇除了事先知道不會變化之信號以外的信號,以作為該觀測信號。
  50. 如申請專利範圍第42或48項之程式產品,其中,該觀測信號選擇處理選擇除了事先知道會變化之信號以外的信號,以作為該觀測信號。
  51. 如申請專利範圍第42、48、49、50項中任一項之程式產品,其中,更包含一電路分析處理,用以分析該各信號的相互依存關係;該觀測信號選擇處理,選擇該觀測信號,使得從該電路分析處理所分析的該相互依存關係而選擇之信號間互不依存。
  52. 一種程式產品,使電腦執行一電路插入處理,對於申請專利範圍第42、48、49、50、51項中任一項之程式產品所選擇的觀測信號,將以下部分插入該電路中:變化偵測電路,檢測該觀測信號之變化;及讀取電路,讀取該檢測得之該觀測信號的變化。
  53. 如申請專利範圍第52項之程式產品,其中,該變化偵測電路檢測出該觀測信號的變化次數;且該讀取電路讀取該觀測信號的變化次數。
  54. 如申請專利範圍第52或53項之程式產品,其中,該變化偵測電路,決定是否檢測該觀測信號之變化。
  55. 一種程式產品,使電路模仿用之電腦執行:模仿藉由申請專利範圍第52或54項之程式產品所修正之電路;及一估算處理,從該讀取電路所讀取到之發生變化的該觀測信號之數目而估算電路整體的雙態觸變率。
  56. 一種程式產品,使電路模仿用之電腦執行:模仿藉由申請專利範圍第53項之程式產品所修正之電路;及一估算處理,從該讀取電路所讀取到之該觀測信號的變化次數而估算電路整體的消耗電力。
  57. 一種半導體電路裝置,包含:待測定電路;與測定電路,用以依據該待測定電路的觀測信號,而測量該待測定電路之動作參數; 其特徵為:依據安裝該待測定電路時所留在該半導體電路裝置的多餘面積除以每一個觀測信號所需之該測定電路的面積後所得值,決定該待測定電路的觀測信號數;該測定電路對應於該觀測信號數而配置,且包含以下部分:偵測電路,分別連接到所對應之觀測信號;讀取電路,用以讀取在各該偵測電路之偵測結果。
TW096146866A 2006-12-28 2007-12-07 信號選擇裝置與系統與電路模仿器及方法與程式產品 TWI396109B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006354949 2006-12-28

Publications (2)

Publication Number Publication Date
TW200903288A TW200903288A (en) 2009-01-16
TWI396109B true TWI396109B (zh) 2013-05-11

Family

ID=39588353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096146866A TWI396109B (zh) 2006-12-28 2007-12-07 信號選擇裝置與系統與電路模仿器及方法與程式產品

Country Status (5)

Country Link
US (2) US8739107B2 (zh)
EP (1) EP2109053B1 (zh)
JP (1) JP5012816B2 (zh)
TW (1) TWI396109B (zh)
WO (1) WO2008081669A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8458501B2 (en) * 2010-07-27 2013-06-04 International Business Machines Corporation Measuring data switching activity in a microprocessor
JP5785725B2 (ja) 2010-10-15 2015-09-30 富士通株式会社 電力見積装置、電力見積方法及びプログラム
US10599794B2 (en) * 2014-10-06 2020-03-24 Synopsys, Inc. Efficient power analysis

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062238A (ja) * 2002-07-24 2004-02-26 Renesas Technology Corp 消費電力算出方法
TW200534430A (en) * 2004-04-09 2005-10-16 Incentia Design Systems Corp Method and system for providing fast design for testability prototyping in integrated circuit designs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699377B2 (ja) 1987-02-25 1998-01-19 日本電気株式会社 ハードウエア論理シミユレータ
EP0512536B1 (en) * 1991-05-10 1998-09-30 Kabushiki Kaisha Toshiba Programmable logic unit circuit
US6151568A (en) * 1996-09-13 2000-11-21 Sente, Inc. Power estimation software system
US6810482B1 (en) * 2001-01-26 2004-10-26 Synopsys, Inc. System and method for estimating power consumption of a circuit thourgh the use of an energy macro table
JP2002288257A (ja) * 2001-03-23 2002-10-04 Matsushita Electric Ind Co Ltd 消費電力評価方法および装置
US7519879B2 (en) * 2004-04-26 2009-04-14 Agilent Technologies, Inc. Apparatus and method for dynamic in-circuit probing of field programmable gate arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062238A (ja) * 2002-07-24 2004-02-26 Renesas Technology Corp 消費電力算出方法
TW200534430A (en) * 2004-04-09 2005-10-16 Incentia Design Systems Corp Method and system for providing fast design for testability prototyping in integrated circuit designs

Also Published As

Publication number Publication date
EP2109053B1 (en) 2015-08-19
US20090319219A1 (en) 2009-12-24
US8739107B2 (en) 2014-05-27
WO2008081669A1 (ja) 2008-07-10
EP2109053A4 (en) 2012-04-18
JP5012816B2 (ja) 2012-08-29
TW200903288A (en) 2009-01-16
US9280623B2 (en) 2016-03-08
JPWO2008081669A1 (ja) 2010-04-30
US20140229906A1 (en) 2014-08-14
EP2109053A1 (en) 2009-10-14

Similar Documents

Publication Publication Date Title
US7971176B2 (en) Method for testing integrated circuits
Hsu et al. Visibility enhancement for silicon debug
US9262303B2 (en) Automated semiconductor design flaw detection system
US7870519B2 (en) Method for determining features associated with fails of integrated circuits
US9589096B1 (en) Method and apparatus for integrating spice-based timing using sign-off path-based analysis
CN102439469A (zh) 单元意识错误模型创建和模式生成
US20190018917A1 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US6970815B1 (en) Method of discriminating between different types of scan failures, computer readable code to cause a display to graphically depict one or more simulated scan output data sets versus time and a computer implemented circuit simulation and fault detection system
KR100876717B1 (ko) 탬퍼링 방지성 평가 장치 및 탬퍼링 방지성 평가 방법
US11216607B2 (en) Double glitch capture mode power integrity analysis
TWI396109B (zh) 信號選擇裝置與系統與電路模仿器及方法與程式產品
JP2014075085A (ja) 設計支援装置、設計支援方法、および設計支援プログラム
US9021289B2 (en) Method and system for power estimation based on a number of signal changes
Rath et al. A transaction-oriented UVM-based library for verification of analog behavior
US20100198573A1 (en) Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program
US8452581B2 (en) Technique using power macromodeling for register transfer level power estimation
CN115688641A (zh) 一种表征标准单元片上变化参数的方法与系统
Hung et al. Linking the verification and validation of complex integrated circuits through shared coverage metrics
US9710579B1 (en) Using smart timing models for gate level timing simulation
Jirsak et al. Under Cover: On-FPGA Coverage Monitoring by Netlist Instrumentation
US20130311966A1 (en) Circuit design support apparatus, computer-readable recording medium, and circuit design support method
Morgado et al. Generating worst-case stimuli for accurate power grid analysis
Verma et al. Signal Rate Activity as a Formal Method for Fault Discovery and Monitoring in Trusted and Secure Electronics Development
Indino An open source platform and EDA tool framework to enable scan test power analysis testing
KR101171255B1 (ko) 반도체 집적 회로 설계 시스템 및 방법, 이를 위한 컴퓨터로 읽을 수 있는 기록 매체

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees