JPH1152030A - 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置 - Google Patents

論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置

Info

Publication number
JPH1152030A
JPH1152030A JP9215046A JP21504697A JPH1152030A JP H1152030 A JPH1152030 A JP H1152030A JP 9215046 A JP9215046 A JP 9215046A JP 21504697 A JP21504697 A JP 21504697A JP H1152030 A JPH1152030 A JP H1152030A
Authority
JP
Japan
Prior art keywords
logic circuit
test pattern
test
fault
fault detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9215046A
Other languages
English (en)
Inventor
Hideaki Konishi
秀明 小西
Takeshi Eto
健 衛藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9215046A priority Critical patent/JPH1152030A/ja
Publication of JPH1152030A publication Critical patent/JPH1152030A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 所望の論理回路の動作を試験するテストパタ
ーンを作成するための論理回路用テストパターン作成方
法及び装置、並びに、論理回路用試験方法及び装置に関
し、故障発見の効率のよいテストパターンを容易に生成
できる論理回路用テストパターン作成方法及び装置、並
びに、論理回路用試験方法及び装置を提供することを目
的とする。 【解決手段】 論理回路のレイアウトに応じて前記論理
回路で抽出すべき故障の発生確率を推定し、推定された
故障検出確率の高い順にテストパターンを順次作成し、
作成されたテストパターンのうち上位のテストパターン
で検出可能な故障がすべて検出される下位のテストパタ
ーンを削除し、テストパターンを圧縮し、最終的なテス
トパターンとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は論理回路用テストパ
ターン作成方法及び装置、並びに、論理回路用試験方法
及び装置に係り、特に、所望の論理回路の動作を試験す
るテストパターンを作成するための論理回路用テストパ
ターン作成方法及び装置、並びに、論理回路用試験方法
及び装置に関する。
【0002】近年、半導体集積回路は大規模化してお
り、試験時間も増大している。不良チップにおいて試験
開始から打ち切りまでの時間を短くするためには、実際
に発生しやすい不良をより早い段階で検出するテストパ
ターンを作成する必要がある。
【0003】
【従来の技術】従来、テストパターンを作成するには、
まず、量産初期の所定数の論理集積回路に対して、全テ
ストパターンを供給して試験を行う。試験結果に基づい
て各入力パターンで検出される故障率を求める。次に、
求められた故障検出率の降順に全テストパターンを並べ
替える。並べ替えた全テストパターンの上位のテストパ
ターンからテスト結果が重複しないテストパターンを抽
出し、以降の論理集積回路のテストパターンとする。
【0004】この後、論理集積回路に対して、故障検出
率の降順にテストパターンを供給し、試験を行う。ま
た、従来、既に検出された故障が含まれるテストパター
ンを削除して、試験時に供給すべきテストパターンの数
を減少させる、いわゆる、圧縮を行う場合には、そのテ
ストパターンがある故障を検出するか否かや、故障の検
出される回数に基づいて必要とするテストパターンを抽
出していた。
【0005】
【発明が解決しようとする課題】しかるに、従来のテス
トパターン作成方法では、圧縮を行う場合には、そのテ
ストパターンがある故障を検出するか否かや、実際に試
験をした結果得られる故障の検出される回数のみに基づ
いてテストパターンを作成しており、故障の発生確率等
を考慮していなかったため、効率の悪いテストパターン
が先に実施され、試験時間が長くなる等の問題点があっ
た。
【0006】本発明は上記の点に鑑みてなされたもの
で、故障発見の効率のよいテストパターンを容易に生成
できる論理回路用テストパターン作成方法及び装置、並
びに、論理回路用試験方法及び装置を提供することを目
的とする。
【0007】
【課題を解決するための手段】本発明の請求項1は、論
理回路の出力パターンに応じて該論理回路の故障を検出
するために該論理回路に供給するテストパターンを作成
する論理回路用テストパターン作成方法において、前記
論理回路のレイアウトに応じて前記論理回路で抽出すべ
き故障の発生確率を推定する故障検出確率推定過程と、
前記故障検出確率推定過程で得られた故障検出確率に基
づいて故障検出確率の高い順に配列され、かつ、故障が
重複するパターンが圧縮されたテストパターンを作成す
るテストパターン作成過程とを有することを特徴とす
る。
【0008】請求項1によれば、論理回路のレイアウト
に応じて推定された故障の発生確率の高い順に、かつ、
故障が重複するパターンが圧縮されたテストパターンが
生成されるため、実際に発生しやすい故障に有効なテス
トパターンを効率的に生成でき、生成されたテストパタ
ーンによりテストを行うことにより故障がある場合には
早い段階で、故障を発見できるので、テストを迅速に行
える。
【0009】請求項2は、前記故障検出確率推定過程
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線が他の配線と交差する回数に応じて前記故障検
出確率を推定することを特徴とする。請求項2によれ
ば、論理回路のレイアウト上、故障を抽出すべき所定の
配線が他の配線と交差する回数に応じて故障検出確率を
推定して、テストパターンを作成することにより、縮退
故障の主な原因である電源線または接地線などの配線を
優先することができるため、実際に発生しやすい故障に
有効なテストパターンを優先的に作成できる。
【0010】請求項3は、前記故障検出確率推定過程
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線の実配線長に応じて前記故障検出確率を推定す
ることを特徴とする。請求項3によれば、論理回路のレ
イアウト上、故障を抽出すべき所定の配線の実配線長に
応じて故障検出確率を推定して、テストパターンを作成
することにより、断線や短絡の可能性の大きい実配線長
が長い配線の故障を優先することができるため、断線や
短絡を原因とする故障に有効なテストパターンを優先的
に作成できる。
【0011】請求項4は、前記故障検出確率推定過程
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線が配線途中で配線層を替える回数に応じて前記
故障検出確率を推定することを特徴とする。請求項4に
よれば、論理回路のレイアウト上、故障を抽出すべき所
定の配線が配線途中で配線層を替える回数に応じて故障
検出確率を推定して、テストパターンを作成することに
より、配線の断線を原因とする故障を優先してテストパ
ターンを作成することができるため、断線を原因とする
故障に有効なテストパターンを優先的に作成できる。
【0012】請求項5は、前記故障検出確率推定過程
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線の周囲の配線密度に応じて前記故障検出確率を
推定することを特徴とする。請求項5によれば、論理回
路のレイアウト上、故障を抽出すべき所定の配線の周囲
の配線密度に応じて前記故障検出確率を推定してテスト
パターンを作成することにより、短絡の原因となる故障
を優先してテストパターンを作成できるため、短絡を原
因とする故障に有効なテストパターンを優先的に作成で
きる。
【0013】請求項6は、前記テストパターン作成過程
が、前記故障検出確率推定過程で得られた故障検出確率
に基づいて故障検出確率の高い順に全てのテストパター
ンを生成するテストパターン生成過程と、前記テストパ
ターン生成過程で作成されたテストパターン中、前記故
障検出確率が上位のテストパターンで検出された故障が
含まれる下位テストパターンを削除する第1の圧縮過程
とを有することを特徴とする。
【0014】請求項6によれば、テストパターン生成過
程により全てのテストパターンを生成した後、第1の圧
縮過程により故障検出確率が上位のテストパターンで検
出された故障が含まれる下位テストパターンを削除する
ことによりテストパターンを圧縮する、いわゆる、スタ
ティックコンパクションによりテストパターンを圧縮す
ることにより、実際に発生しやすい故障に有効なテスト
パターンを効率的に生成でき、生成されたテストパター
ンによりテストを行うことにより故障がある場合には早
い段階で、故障を発見できるので、テストを迅速に行え
る。
【0015】請求項7は、前記テストパターン作成過程
が、前記故障検出確率推定過程で得られた故障検出確率
に基づいて故障検出確率の高い順に順次故障が重複する
パターンを圧縮しつつテストパターンを作成する第2の
圧縮過程を有することを特徴とする。請求項7によれ
ば、故障検出確率推定過程で得られた故障検出確率に基
づいて故障検出確率の高い順に順次故障が重複するパタ
ーンを圧縮しつつテストパターンを作成する、いわゆ
る、ダイナミックコンパクションによりテストパターン
を圧縮することにより、実際に発生しやすい故障に有効
なテストパターンを効率的に生成でき、生成されたテス
トパターンによりテストを行うことにより故障がある場
合には早い段階で、故障を発見できるので、テストを迅
速に行える。
【0016】請求項8は、論理回路の出力パターンに応
じて該論理回路の故障を検出するために該論理回路に供
給するテストパターンを作成する論理回路用テストパタ
ーン作成装置において、前記論理回路のレイアウト情報
を記憶するレイアウト情報記憶手段と、前記レイアウト
情報記憶手段に記憶された前記論理回路のレイアウト情
報に応じて前記論理回路で抽出すべき故障の発生確率を
推定する故障検出確率推定手段と、 前記故障検出確率
推定手段で検出された故障検出確率の高い順に配列さ
れ、かつ、故障が重複するテストパターンが圧縮された
テストパターンを作成するテストパターン作成手段とを
有することを特徴とする。
【0017】請求項8によれば、論理回路のレイアウト
に応じて推定された故障の発生確率の高い順に、かつ、
故障が重複するパターンが圧縮されたテストパターンが
生成されるため、実際に発生しやすい故障に有効なテス
トパターンを効率的に生成でき、生成されたテストパタ
ーンによりテストを行うことにより故障がある場合には
早い段階で、故障を発見できるので、テストを迅速に行
える。
【0018】請求項9は、前記故障検出確率推定手段
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線が他の配線と交差する回数に応じて前記故障検
出確率を推定することを特徴とする。請求項9によれ
ば、論理回路のレイアウト上、故障を抽出すべき所定の
配線が他の配線と交差する回数に応じて故障検出確率を
推定して、テストパターンを作成することにより、縮退
故障の主な原因である電源線または接地線などの配線を
優先することができるため、実際に発生しやすい故障に
有効なテストパターンを優先的に作成できる。
【0019】請求項10は、前記故障検出確率推定手段
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線の実配線長に応じて前記故障検出確率を推定す
ることを特徴とする。請求項10によれば、論理回路の
レイアウト上、故障を抽出すべき所定の配線の実配線長
に応じて故障検出確率を推定して、テストパターンを作
成することにより、断線や短絡の可能性の大きい実配線
長が長い配線の故障を優先することができるため、断線
や短絡を原因とする故障に有効なテストパターンを優先
的に作成できる。
【0020】請求項11は、前記故障検出確率推定手段
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線が配線途中で配線層を替える回数に応じて前記
故障検出確率を推定することを特徴とする。請求項11
によれば、論理回路のレイアウト上、故障を抽出すべき
所定の配線が配線途中で配線層を替える回数に応じて故
障検出確率を推定して、テストパターンを作成すること
により、配線の断線を原因とする故障を優先してテスト
パターンを作成することができるため、断線を原因とす
る故障に有効なテストパターンを優先的に作成できる。
【0021】請求項12は、前記故障検出確率推定手段
が、前記論理回路のレイアウト上、故障を抽出すべき所
定の配線の周囲の配線密度に応じて前記故障検出確率を
推定することを特徴とする。請求項12によれば、論理
回路のレイアウト上、故障を抽出すべき所定の配線の周
囲の配線密度に応じて前記故障検出確率を推定してテス
トパターンを作成することにより、短絡の原因となる故
障を優先してテストパターンを作成できるため、短絡を
原因とする故障に有効なテストパターンを優先的に作成
できる。
【0022】請求項13は、前記テストパターン作成手
段を、前記故障検出確率推定手段で検出された故障検出
確率に基づいて全てのテストパターンを作成し、作成さ
れたテストパターンのうち、上位のテストパターンに検
出可能な故障がすべて含まれる下位のテストパターンを
削除することにより圧縮を行うことを特徴とする。請求
項13によれば、テストパターン作成手段により全ての
テストパターンを生成した後、故障検出確率が上位のテ
ストパターンで検出された故障が含まれる下位テストパ
ターンを削除することによりテストパターンを圧縮す
る、いわゆる、スタティックコンパクションによりテス
トパターンを圧縮することにより、実際に発生しやすい
故障に有効なテストパターンを効率的に生成でき、生成
されたテストパターンによりテストを行うことにより故
障がある場合には早い段階で、故障を発見できるので、
テストを迅速に行える。
【0023】請求項14は、前記テストパターン作成手
段が、前記故障検出確率推定過程で得られた故障検出確
率に基づいて故障検出確率の高い順に順次故障が重複す
るパターンを圧縮しつつテストパターンを作成すること
を特徴とする。請求項14によれば、故障検出確率推定
過程で得られた故障検出確率に基づいて故障検出確率の
高い順に順次故障が重複するパターンを圧縮しつつテス
トパターンを作成する、いわゆる、ダイナミックコンパ
クションによりテストパターンを圧縮することにより、
実際に発生しやすい故障に有効なテストパターンを効率
的に生成でき、生成されたテストパターンによりテスト
を行うことにより故障がある場合には早い段階で、故障
を発見できるので、テストを迅速に行える。
【0024】請求項15は、論理回路にテストパターン
を供給し、該テストパターンに応じて得られる出力パタ
ーンに応じて該論理回路の故障を検出する論理回路用試
験方法において、前記論理回路のレイアウトに応じて前
記論理回路で抽出すべき故障の発生確率を推定し、推定
された故障検出確率の高い順に順次圧縮して作成された
テストパターンを上位のテストパターンから順に順次、
前記論理回路に供給し、前記テストパターンセットを前
記論理回路に供給したときの前記論理回路の出力パター
ンを検出し、前記論理回路の出力パターンに応じて故障
を判定し、前記論理回路から故障を検出したときに、前
記テストパターンの供給を停止し、前記論理回路の試験
を中止することを特徴とする。
【0025】請求項15によれば、故障検出確率の高い
順に順次作成されたテストパターンから順次試験を行う
ので、早い段階で故障を検出でき、故障が検出されたと
きには直ちに試験が停止されるので、不要な試験を行う
ことがないので、試験を効率よく行える。請求項16
は、論理回路にテストパターンを供給し、該テストパタ
ーンに応じて得られる出力パターンに応じて該論理回路
の故障を検出する論理回路用試験装置において、前記論
理回路のレイアウトに応じて前記論理回路で抽出すべき
故障の発生確率を推定し、推定された故障検出確率の高
い順に順次圧縮して作成されたテストパターンが記憶さ
れたテストパターン記憶手段と、前記論理回路の出力パ
ターンを検出する出力パターン検出手段と、前記テスト
パターン記憶手段に記憶された前記テストパターンを順
次前記論理回路に供給し、前記出力パターン検出手段で
検出される出力パターンに応じて故障を判定し、前記論
理回路から故障を検出したときに、前記テストパターン
の供給を停止し、前記論理回路の試験を中止する試験制
御手段とを有することを特徴とする。
【0026】請求項16によれば、故障検出確率の高い
順に順次作成されたテストパターンから順次試験を行う
ので、早い段階で故障を検出でき、故障が検出されたと
きには直ちに試験が停止されるので、不要な試験を行う
ことがないので、試験を効率よく行える。
【0027】
【発明の実施の形態】図1に本発明の論理回路用試験シ
ステムの一実施例のブロック構成図を示す。本実施例の
論理回路用試験システム1は、主に、テストパターンを
作成するテストパターン作成装置2、及び、テストパタ
ーン作成装置2で生成されたテストパターンに応じて論
理集積回路3−1〜3−nを試験する試験装置4から構
成される。
【0028】テストパターン作成装置2は、レイアウト
情報を記憶するレイアウト情報記憶部11、テストパタ
ーン生成用のプログラムが格納されたプログラムメモリ
12、プログラムメモリ12に格納されたプログラムに
より処理が実行され、レイアウト情報記憶部11に応じ
てテストパターンを生成する処理部13、処理部13の
処理における中間結果などを記憶する作業用メモリ1
4、処理部13の処理により生成されたテストパターン
を記憶するテストパターン記憶部15、命令及びデータ
などの入出力を行う入出力部16、入出力部16を介し
て命令、データを入力する入力装置17、データの表示
などを行うディスプレイ18から構成される。
【0029】テストパターン作成装置2では、入力装置
17からの指示に応じて処理部13がプログラムメモリ
12に予め格納されたテストパターン用プログラムを実
行して、レイアウト情報記憶部11に予め記憶されたテ
ストしようとする論理集積回路3−1〜3−nのレイア
ウト情報に基づいてテストパターンを作成する。製造プ
ロセス上の基本的な問題がなく、量産状態にある半導体
集積回路においては突発的欠陥の発生する確率は回路内
でほぼ均等であると考えられる。縮退故障や短絡故障で
モデル化した場合、ある信号線が1回電源線と交差し、
別の信号線が10回交差しているのでは、10回交差し
ている信号線上の仮定故障のほうが実際の故障発生確率
が高いのは明らかである。
【0030】そこで回路内の信号線をいくつかの観点か
ら調べることによって、それぞれの信号線上に想定され
た仮定故障の発生しやすさを見積もることができる。故
障情報(故障辞書)において、発生しやすい故障に高い
優先順位をつけて、優先度の高い故障を検出可能なテス
トパターンから先に処理するようにテストパターンの圧
縮及びこの後の処理をおこなうことによって、発生しや
すい故障をより早く検出することが可能なテストパター
ンをより短いシーケンスで作成できる。
【0031】次に、テストパターン作成装置2によるテ
ストパターン作成動作について図面とともに説明する。
図2に本発明の論理回路用試験システムの一実施例の処
理部によるテストパターン作成時の動作フローチャート
を示す。処理部13では、まず、レイアウト情報記憶部
11からテストしようとする論理集積回路3−1〜3−
nのレイアウト情報を読み出し、故障を検出しようとす
る各信号線の故障発生度を推定することにより、仮定故
障の重み付けを行う(ステップS1)。
【0032】次に、処理部13は、各信号線にステップ
S1で推定された推定故障発生度を割り付ける(ステッ
プS2)。次に、処理部13は、割り付けられた推定故
障発生度に応じて後述するようにテストパターンを作成
する(ステップS3)。まず、ステップS1の各信号線
の故障発生度を推定する処理について説明する。各信号
線の故障発生度を推定するには、回路の故障情報(故障
辞書)及びレイアウト情報から抽出した信号線の物理情
報を使用する。信号線の物理情報は、電源線または接地
線との交差回数、配線長、配線層交替回数、配線密度に
応じて設定されるポイントによって集計され、その合計
ポイントが故障発生度として使用される。
【0033】交差回数に応じて設定されるポイントは、
例えば、注目する信号線が電源線または接地線と交差す
る回数が0回ならば、0ポイント、1回ならば1ポイン
ト、2回ならば2ポイント・・・10回ならば10ポイ
ントとし、1回から10回までは交差回数をそのままポ
イントに、11回以上は10ポイントとする。図3に本
発明の論理回路用試験システムの一実施例の交差回数に
よる故障発生度推定処理の動作説明図を示す。
【0034】図3で、論理ゲートG1 と論理ゲートG2
とは信号線LS1を介して接続され、論理ゲートG3 と論
理ゲートG2 とは信号線LS2を介して接続され、論理ゲ
ートG3 と論理ゲートG4 とは信号線LS2及び信号線L
S3を介して接続され、論理ゲートG2 の出力は信号線L
S4に接続され、論理ゲートG4 の出力は信号線LS5に接
続される。
【0035】このとき、信号線LS1、LS2は、電源線又
は接地線LD1〜LD3の3本の電源線又は接地線と交差す
るので、3ポイントに設定される。また、信号線LS3
は、電源線又は接地線LD5〜LD10 の6本の電源線又は
接地線と交差するので、6ポイントに設定される。さら
に、信号線LS4は、電源線又は接地線LD7〜LD13 の7
本の電源線又は接地線と交差するので、7ポイント、信
号線LS5は、電源線又は接地線LD13 の1本の電源線又
は接地線と交差するので、1ポイントに設定される。
【0036】また、配線長応じたポイントは、平均配線
長の5分の1を1ポイント、平均配線長の5分の2を2
ポイント、平均配線長の5分の3を3ポイント・・・平
均配線長の5分の10以上を10ポイントとして、最小
0から最大10までのポイントとして割り振られる。図
4に本発明の論理回路用試験システムの一実施例の配線
長による故障発生度推定処理の動作説明図を示す。
【0037】図4で、論理ゲートG11と論理ゲートG12
とは信号線LS11 により接続され、論理ゲートG13と論
理ゲートG14とは信号線LS12 により接続されているも
のとする。信号線LS11 は、論理ゲートG11と論理ゲー
トG12とを直線的に接続しており、その配線長は、平均
配線長d0 の3倍の3d0 とされている。このため、信
号線LS11 には3ポイントが設定される。
【0038】また、論理ゲートG13と論理ゲートG14と
は、直線距離では、論理ゲートG11と論理ゲートG12と
の距離と同じ距離となるように配置されているが、信号
線LS12 は、障害物a、bを避けて配置されており、そ
の配線長は、平均配線長d0の5倍の5d0 とされてい
る。このため、信号線LS12 には5ポイントが設定され
る。
【0039】また、配線層交替回数に応じたポイント
は、一つの配線層から他の配線層に切り替わる回数であ
る交替回数が0回ならば0ポイント、1回ならば1ポイ
ント、2回ならば2ポイント・・・10回以上なら10
ポイントとし、最小0ポイントから最大10ポイントに
設定される。図5に本発明の論理回路用試験システムの
一実施例の配線層交替による故障発生度推定処理の動作
説明図を示す。
【0040】図5で、論理ゲートG21と論理ゲートG22
とは信号線LS21 により接続され、論理ゲートG23と論
理ゲートG22とは信号線LS22 により接続されているも
のとする。論理ゲートG21と論理ゲートG22とを接続す
る信号線LS21 は、配線層S1 に配線され、論理ゲート
G11と論理ゲートG12とを直線的に接続しており、配線
層交替回数は0回であるので、0ポイントが設定され
る。
【0041】また、同一の配線層S1 に形成された論理
ゲートG23と論理ゲートG22を接続する信号線LS22
は、配線層S1 に配線された信号線LS22-1 、LS22-3
、配線層S2 に配線された信号線LS22-2 から構成さ
れる。このため、信号線LS22 では、配線層S1 に形成
された信号線LS22-1 と配線層S2 に形成される信号線
LS22-2 とを接続するために、配線層S1 から配線層S
2 に配線層交替が行われ、また、配線層S2 に形成され
た信号線LS22-2 と配線層S1 に形成される信号線LS2
2-3 とを接続するために、配線層S2 から配線層S1 に
配線層交替が行われ、よって、計2回の配線層交替が行
われことになる。したがって、信号線LS22の配線層交
替によるポイントは2ポイントに設定される。
【0042】また、配線密度によるポイントは、平均配
線密度の5分の1を1ポイントとして、各信号線におい
て最も混んでいる箇所での配線密度によってポイントを
設定する。例えば、信号線において最も混んでいる箇所
での配線密度が平均配線密度の5分の1であれば、1ポ
イント、配線密度が平均配線密度の5分の2であれば、
2ポイント、配線密度が平均配線密度の5分の3であれ
ば、3ポイント・・・配線密度が平均配線密度の5分の
10以上であれば、10ポイントに設定される。
【0043】図6に本発明の論理回路用試験システムの
一実施例の配線層交替による故障発生度推定処理の動作
説明図を示す。図6で、論理ゲートG31と論理ゲートG
32とは、信号線LS31 により接続され、論理ゲートG33
と論理ゲートG34とは、信号線LS32 により接続され、
論理ゲートG35と論理ゲートG36とは、信号線LS33 に
より接続され、論理ゲートG37と論理ゲートG38とは、
信号線LS34 により接続される。
【0044】論理ゲートG31と論理ゲートG32とを接続
する信号線LS31 は、周囲に他の信号線が存在せず、配
線密度は平均配線密度の5分の1以下であるので、0ポ
イントに設定される。また、論理ゲートG33と論理ゲー
トG34とを接続する信号線LS32 、論理ゲートG35と論
理ゲートG36とを接続する信号線LS33 、論理ゲートG
37と論理ゲートG38とを接続する信号線LS34 は、互い
に平行に、かつ、近接して配置され、最も配線密度が高
くなる領域Aで、配線密度が平均配線密度の5分の7程
度となるとすると、信号線LS32 、信号線LS33 、信号
線LS34 には、それぞれ7ポイントが設定される。
【0045】処理部13は、以上のようにして交差回
数、配線長、配線層交替回数、配線密度に応じてそれぞ
れ設定されたポイントを各信号線毎に割り当て、集計結
果を作業用メモリ14に格納する。次に、処理部13
は、ステップS2で求められ、作業用メモリ14に格納
された交差回数、配線長、配線層交替回数、配線密度に
応じてそれぞれ設定されたポイントの信号線毎の集計結
果から故障発生度に対応する合計ポイントを検出し、合
計ポイントの大きい順にテストパターン作成及び必要最
小限のテストパターンだけを抽出する圧縮処理等の処理
を行い、テストパターンを作成する。
【0046】処理部13で行われるテストパターンの作
成、圧縮等の処理としては、テストパターン生成中に同
時に圧縮処理を行うダイナミックコンパクション、及
び、交差回数、配線長、配線層交替回数、配線密度に応
じてそれぞれ設定されたポイントに応じて不要なテスト
パターンの削除や効率よいテストが可能なようにテスト
パターンを並べ替えるスタティックコンパクションがあ
る。
【0047】まず、ダイナミックコンパクションにより
テストパターンを作成する場合について図面とともに説
明する。図7に本発明の論理回路用試験システムの一実
施例のダイナミックコンパクションによりテストパター
ンを生成しようとする論理回路の一例のブロック構成図
を示す。
【0048】図7に示す論理回路は説明を簡単するため
に、論理ゲートG41、G42、G43、G44の4つの論理ゲ
ートから構成する。図7において論理ゲートG41には信
号線A、Bが接続される。論理ゲートG41は、信号線
A、Bの論理に応じた出力パターンを信号線Eに出力す
る。信号線Cは、信号線F、Gに分岐される。信号線G
は論理ゲートG42に接続される。論理ゲートG42には信
号線D、Gが接続される。論理ゲートG42は信号線D、
Gの論理に応じた出力パターンを信号線Jに出力する。
【0049】また、信号線Fは、論理ゲートG43に接続
される。論理ゲートG43は、信号線Fの論理を反転させ
て信号線Hに出力する。信号線E、及び、信号線Hは、
論理ゲートG44に供給される。論理ゲートG44は、信号
線E、Hの論理に応じた出力パターンを信号線Iから出
力する。図8は本発明の論理回路用試験システムの一実
施例のダイナミックコンパクションによりテストパター
ンを生成しようとする論理回路の一例のポイント集計表
を示す図である。
【0050】図7に示すような論理回路の各信号線A〜
Jに対して交差回数、配線長、配線層交替回数、配線密
度に応じてそれぞれ設定されたポイントを求めたところ
図8に示すようなポイント集計表が得られたとする。図
8に示すように信号線A〜Jのポイント値を見ると、信
号線Dの合計ポイントが24ポイントで他の信号線A〜
C、E〜Jのうちで一番高いポイントとなっている。そ
こで、信号線Dの「0」の縮退故障sa0 をターゲット
にしたテスト生成について考える。
【0051】図7で、信号線Cの論理を「0」、信号線
Dの論理を「1」とすることにより、故障の影響を信号
線Jの論理として伝搬することができる。この時には、
信号線A、Bの入力値は「X」(don't care)のままで
ある。次に、このテストパターンにマージ可能なテスト
パターンを生成するときのターゲットとなる故障を考え
る。
【0052】このテストパターンにマージ可能なターゲ
ット故障の候補として、信号線Aの「0」の縮退故障s
a0 や信号線Bの「0」の縮退故障sa0 などを挙げら
れる。このうち、図8で一番ポイントの高い信号線の故
障は信号線Bの「0」縮退故障sa0 である。そこで、
信号線Bの「0」縮退故障sa0 についてすでに生成し
たテストパターンにマージ可能なように、信号線A、B
に論理を割り付ける図9に本発明の論理回路用試験シス
テムの一実施例のダイナミックコンパクションによりテ
ストパターンを作成しようとする論理回路の一例の動作
説明図を示す。
【0053】図9に示すように信号線Aに論理「0」、
信号線Bに論理「1」を割り当てることにより信号線D
のテストパターンのマージ可能なテストパターンを作成
できる。残った故障に対して、以上のことを繰り返すこ
とにより、発生しやすい故障が早い順序で実施されるよ
うなテストパターンが生成される。
【0054】生成されたテストパターンはテストパター
ン記憶部15にテスト順に順次格納される。なお、テス
トパターンのターゲットとする故障を選択する際に、同
時に検出する故障のある信号線を考慮することにより、
多く発生しやすい故障を早く検出可能なテストパターン
を生成することができる。
【0055】次にスタティックコンパクションによりテ
ストパターンを作成する場合について図面とともに説明
する。スタティックコンパクションでは、あるテストパ
ターンについて、そのテストパターンが検出可能な故障
がそれ以外のテストパターンで全て検出される場合、そ
のテストパターンを冗長なテストパターンとして、テス
トパターンセットから削除する。通常は目標とする仮定
故障の重みは意識しないが、本方法では、通常のテスト
パターン圧縮を故障情報(故障辞書)にあるポイントと
あわせて行う。
【0056】1つのテストパターンが検出した故障のポ
イントの総数が大きなものから優先的にテストするテス
トパターンを作成する。以上により、全体として発生し
やすい故障をより早く検出する効率良いテストパターン
圧縮が実現される。図10に本発明の論理回路用試験シ
ステムの一実施例のスタティックコンパクションにより
テストパターンを作成しよとする論理回路の一例のブロ
ック構成図を示す。
【0057】図10に示す論理回路は説明を簡単にする
ため、論理ゲートG51、G52、G53の3つの論理ゲート
から構成する。図10において論理ゲートG51には信号
線A、Bが接続される。論理ゲートG51は、信号線A、
Bの論理に応じた出力パターンを信号線Eに出力する。
また、論理ゲートG52には信号線C、Dが接続される。
論理ゲートG52は信号線C、Dの論理に応じた出力パタ
ーンを信号線Fに出力する。
【0058】さらに、論理ゲートG53には、信号線E、
Fが接続される。論理ゲートG53は、信号線E、Fの論
理に応じた論理を信号線Gに出力する。図11に本発明
の論理回路用試験システムの一実施例のスタティックコ
ンパクションによりテストパターンを作成しよとする論
理回路の一例のポイント集計表を示す。
【0059】スタティックコンパクションでは、各配線
A〜G毎に図3〜図6で説明したように交差回数、配線
長、配線層交替回数、配線密度に応じたポイントを算出
し、図11に示すような配線A〜G毎の交差回数、配線
長、配線層交替回数、配線密度に応じたポイント、及
び、ポイント合計、順位を集計した集計表を作成する。
次に、テストパターンを作成する。
【0060】図12〜図15に本発明の論理回路用試験
システムの一実施例のスタティックコンパクションによ
るテストパターン作成動作を説明するための図を示す。
図10に示すような論理回路からは、例えば、図12に
示すようなテストパターン1〜5の5つのテストパター
ンが作成されたとする。図12では、各配線A〜Gの故
障SA0 及び故障SA1 について、テストパターン1〜
5の各テストパターンでは、「○」で示した故障の検出
が可能である。
【0061】図12で求められたテストパターン1〜5
には、配線A〜Gのうちテスト可能なポイントの合計が
付与される。例えば、図12で、テストパターン1は、
テストパターン1で「○」が付与されテスト可能な配線
Bのポイントである「19」、配線Dのポイントである
「26」、配線Eのポイントである「12」、配線Fの
ポイントである「14」、配線Gのポイントである「1
0」を加算した「91」が合計ポイントが付与される。
また、テストパターン2は、テストパターン2で「○」
が付与され、テスト可能な配線Bのポイントである「1
9」、配線Cのポイントである「13」、配線Eのポイ
ントである「12」、配線Fのポイントである「1
4」、配線Gのポイントである「10」を加算した「6
8」が合計ポイントとして付与される。テストパターン
3〜5に対しても同様のポイント合計が算出される。図
12に示すようにテストパターン3のポイント合計は
「72」、テストパターン4のポイント合計が「6
3」、テストパターン5のポイント合計が「93」とな
る。
【0062】図12に付与されたポイント合計の計算結
果から、テストパターン5のポイント合計「93」が一
番ポイント合計が多く、試験装置ではじめに試験を行う
テストパターンとして最適であるので、テストパターン
5を試験装置により最初に試験するテストパターンとし
て設定する。2番目に実施するテストパターンを求める
ときには、図13に示すようにテストパターン5でテス
トされる配線AのSA0 故障、配線DのSA1 故障、配
線EのSA1 故障、配線FのSA1 故障、配線GのSA
1 故障を除いてポイント合計を算出する。テストパター
ン5でテストされる配線AのSA0 故障、配線DのSA
1 故障、配線EのSA1 故障、配線FのSA1 故障、配
線GのSA1 故障を除いてポイント合計を算出すると、
図13に示すようにテストパターン1のポイント合計が
「19」、テストパターン2のポイント合計が「3
2」、テストパターン3のポイント合計が「72」、テ
ストパターン4のポイント合計が「63」となる。
【0063】図13に示す計算結果から、テストパター
ン3のポイント合計「72」が一番ポイント合計が多い
ので、テストパターン3をテストパターン5に続けて実
施すべく設定される。3番目に実施するテストパターン
は図14に示すようにテストパターン5及びテストパタ
ーン3でテストされる配線AのSA0 、SA1 故障、配
線BのSA1故障、配線DのSA1 故障、配線EのSA0
、SA1 故障、配線FのSA1 故障、配線GのSA0
、SA1 故障を除いてポイント合計を算出する。図1
4に示すように配線AのSA0 、SA1 故障、配線Bの
SA1 故障、配線DのSA1 故障、配線EのSA0 、S
A1 故障、配線FのSA1 故障、配線GのSA0 、SA
1故障を除いてポイント合計を算出すると、テストパタ
ーン1のポイント合計が「19」、テストパターン2の
ポイント合計が「32」、テストパターン3のポイント
合計が「53」となる。
【0064】図14に示す計算結果から、テストパター
ン4のポイント合計「53」が一番ポイント合計が多い
ので、テストパターン4をテストパターン5、テストパ
ターン3に続けて実施すべく設定される。4番目に実施
するテストパターンは図15に示すようにテストパター
ン5、3、4でテストされる配線AのSA0 、SA1 故
障、配線BのSA1 故障、配線CのSA0 故障、配線D
のSA0 、SA1 故障、配線EのSA0 、SA1 故障、
配線FのSA0 、SA1 故障、配線GのSA0 、SA1
故障を除いてポイント合計を算出する。図15に示すよ
うに配線AのSA0 、SA1 故障、配線BのSA1故
障、配線CのSA0 故障、配線DのSA0 、SA1 故
障、配線EのSA0 、SA1 故障、配線FのSA0 、S
A1 故障、配線GのSA0 、SA1 故障を除いてポイン
ト合計を算出すると、テストパターン2のポイント合計
が「32」、テストパターン1のポイント合計が「1
9」となる。
【0065】図15に示す計算結果から、テストパター
ン2のポイント合計「32」がテストパターン1のポイ
ント合計「19」より大きくなるので、テストパターン
2をテストパターン5、テストパターン3、テストパタ
ーン4に続けて実施すべく設定される。また、図15に
おいてテストパターン5、3、4、2を実行することに
より、全ての故障、すなわち、配線AのSA0 、SA1
故障、配線BのSA0 、SA1故障、配線CのSA0 故
障、配線DのSA0 、SA1 故障、配線EのSA0 、S
A1 故障、配線FのSA0 、SA1 故障、配線GのSA
0 、SA1 故障がテストされるので、テストパターン1
の実行は不要となり、削除される。
【0066】以上のようにテストパターン5,3,4,
2の順にテストを行うことにより発生しやすい故障を早
い段階で検出可能なテストパターンの順序を設定でき
る。なお、本実施例では、ダイナミックコンパクション
とスタティックコンパクションとをそれぞれ別々に実施
した例について説明したが、ダイナミックコンパクショ
ンにより生成、圧縮されたテストパターンに対してスタ
ティックコンパクションを実施し、さらに、圧縮、並べ
換えを行うことにより、より最適なテストパターン及び
テスト順序を得ることができる。
【0067】以上のようにして得られたテストパターン
により論理回路3−1〜3−nに対して試験が実施され
る。チップが製造された後、テスターでの試験が実施さ
れる。良品チップではすべてのテストパターンを正常に
パスするが、不良品では途中で期待値と測定値に食い違
いが生じる。試験時間の短縮のために不良品であること
が判ったらただちに試験を打ち切り、次のチップの試験
に移る。
【0068】図16に本発明の論理回路用試験システム
の一実施例の試験装置の動作フローチャートを示す。試
験装置4は、入力装置17から試験開始指示があると、
まず、テストパターン数を示すnを「1」に設定する
(ステップS2−1)。次に、試験装置4は、テストパ
ターン作成装置2で作成され、テストパターン記憶部1
5に記憶されたテストパターンをテストパターン作成装
置2で予め設定された順位のうちn番目に設定されたテ
ストパターンを読み出し、論理回路3−1〜3−nに供
給する(ステップS2−2、S2−3)。
【0069】試験装置4は、ステップS2−3で読み出
されたテストパターンに応じて論理回路3−1〜3−n
から出力される出力パターンを検出する(ステップS2
−4)。 試験装置4はステップS2−4で読み出され
た論理回路3−1〜3−nの検出出力パターンが正常論
理か否かを判定する(ステップS2−5)。ステップS
2−5で、論理回路3−1〜3−nの検出出力パターン
が正常論理でない、すなわち、論理回路3−1〜3−n
に故障があれば、以降の試験を中止し、故障を報知する
(ステップS2−6、S2−7)。
【0070】また、ステップS2−5で論理回路3−1
〜3−nの検出出力パターンが正常論理、すなわち、論
理回路3−1〜3−nに故障がなければ、次に、nが設
定された最大のテストパターン順位か否かを判定する
(ステップS2−8)。ステップS2−8でnが設定さ
れた最大のテストパターン順位に達していなければ、n
をn+1に設定して、ステップS2−2に戻って、次に
設定されたテストパターンによる故障判定を実行する
(ステップS2−9)。
【0071】また、ステップS2−8で、nが設定され
た最大のテストパターン順位になると、論理回路3−1
〜3−nには故障がないと判断できるので、正常である
旨を報知し、次の論路回路3−1〜3−nの試験を行う
(ステップS2−10)。本実施例の試験装置4によれ
ば、不良品であることが判ったらただちに試験を打ち切
り、次のチップの試験に移るので、試験時間を短縮でき
る。
【0072】
【発明の効果】上述の如く、本発明の請求項1によれ
ば、論理回路のレイアウトに応じて推定された故障の発
生確率の高い順に、かつ、故障が重複するパターンが圧
縮されたテストパターンが生成されるため、実際に発生
しやすい故障に有効なテストパターンを効率的に生成で
き、生成されたテストパターンによりテストを行うこと
により故障がある場合には早い段階で、故障を発見でき
るので、テストを迅速に行える等の特長を有する。
【0073】請求項2によれば、論理回路のレイアウト
上、故障を抽出すべき所定の配線が他の配線と交差する
回数に応じて故障検出確率を推定して、テストパターン
を作成することにより、縮退故障の主な原因である電源
線または接地線などの配線を優先することができるた
め、実際に発生しやすい故障に有効なテストパターンを
優先的に作成できる等の特長を有する。
【0074】請求項3によれば、論理回路のレイアウト
上、故障を抽出すべき所定の配線の実配線長に応じて故
障検出確率を推定して、テストパターンを作成すること
により、断線や短絡の可能性の大きい実配線長が長い配
線の故障を優先することができるため、断線や短絡を原
因とする故障に有効なテストパターンを優先的に作成で
きる等の特長を有する。
【0075】請求項4によれば、論理回路のレイアウト
上、故障を抽出すべき所定の配線が配線途中で配線層を
替える回数に応じて故障検出確率を推定して、テストパ
ターンを作成することにより、配線の断線を原因とする
故障を優先してテストパターンを作成することができる
ため、断線を原因とする故障に有効なテストパターンを
優先的に作成できる等の特長を有する。
【0076】請求項5によれば、論理回路のレイアウト
上、故障を抽出すべき所定の配線の周囲の配線密度に応
じて前記故障検出確率を推定してテストパターンを作成
することにより、短絡の原因となる故障を優先してテス
トパターンを作成できるため、短絡を原因とする故障に
有効なテストパターンを優先的に作成できる等の特長を
有する。
【0077】請求項6によれば、テストパターン生成過
程により全てのテストパターンを生成した後、第1の圧
縮過程により故障検出確率が上位のテストパターンで検
出された故障が含まれる下位テストパターンを削除する
ことによりテストパターンを圧縮する、いわゆる、スタ
ティックコンパクションによりテストパターンを圧縮す
ることにより、実際に発生しやすい故障に有効なテスト
パターンを効率的に生成でき、生成されたテストパター
ンによりテストを行うことにより故障がある場合には早
い段階で、故障を発見できるので、テストを迅速に行え
る等の特長を有する。
【0078】請求項7によれば、故障検出確率推定過程
で得られた故障検出確率に基づいて故障検出確率の高い
順に順次故障が重複するパターンを圧縮しつつテストパ
ターンを作成する、いわゆる、ダイナミックコンパクシ
ョンによりテストパターンを圧縮することにより、実際
に発生しやすい故障に有効なテストパターンを効率的に
生成でき、生成されたテストパターンによりテストを行
うことにより故障がある場合には早い段階で、故障を発
見できるので、テストを迅速に行える等の特長を有す
る。
【0079】請求項8によれば、論理回路のレイアウト
に応じて推定された故障の発生確率の高い順に、かつ、
故障が重複するパターンが圧縮されたテストパターンが
生成されるため、実際に発生しやすい故障に有効なテス
トパターンを効率的に生成でき、生成されたテストパタ
ーンによりテストを行うことにより故障がある場合には
早い段階で、故障を発見できるので、テストを迅速に行
える等の特長を有する。
【0080】請求項9によれば、論理回路のレイアウト
上、故障を抽出すべき所定の配線が他の配線と交差する
回数に応じて故障検出確率を推定して、テストパターン
を作成することにより、縮退故障の主な原因である電源
線または接地線などの配線を優先することができるた
め、実際に発生しやすい故障に有効なテストパターンを
優先的に作成できる等の特長を有する。
【0081】請求項10によれば、論理回路のレイアウ
ト上、故障を抽出すべき所定の配線の実配線長に応じて
故障検出確率を推定して、テストパターンを作成するこ
とにより、断線や短絡の可能性の大きい実配線長が長い
配線の故障を優先することができるため、断線や短絡を
原因とする故障に有効なテストパターンを優先的に作成
できる等の特長を有する。
【0082】請求項11によれば、論理回路のレイアウ
ト上、故障を抽出すべき所定の配線が配線途中で配線層
を替える回数に応じて故障検出確率を推定して、テスト
パターンを作成することにより、配線の断線を原因とす
る故障を優先してテストパターンを作成することができ
るため、断線を原因とする故障に有効なテストパターン
を優先的に作成できる等の特長を有する。
【0083】請求項12によれば、論理回路のレイアウ
ト上、故障を抽出すべき所定の配線の周囲の配線密度に
応じて前記故障検出確率を推定してテストパターンを作
成することにより、短絡の原因となる故障を優先してテ
ストパターンを作成できるため、短絡を原因とする故障
に有効なテストパターンを優先的に作成できる等の特長
を有する。
【0084】請求項13によれば、テストパターン作成
手段により全てのテストパターンを生成した後、故障検
出確率が上位のテストパターンで検出された故障が含ま
れる下位テストパターンを削除することによりテストパ
ターンを圧縮する、いわゆる、スタティックコンパクシ
ョンによりテストパターンを圧縮することにより、実際
に発生しやすい故障に有効なテストパターンを効率的に
生成でき、生成されたテストパターンによりテストを行
うことにより故障がある場合には早い段階で、故障を発
見できるので、テストを迅速に行える等の特長を有す
る。
【0085】請求項14によれば、故障検出確率推定過
程で得られた故障検出確率に基づいて故障検出確率の高
い順に順次故障が重複するパターンを圧縮しつつテスト
パターンを作成する、いわゆる、ダイナミックコンパク
ションによりテストパターンを圧縮することにより、実
際に発生しやすい故障に有効なテストパターンを効率的
に生成でき、生成されたテストパターンによりテストを
行うことにより故障がある場合には早い段階で、故障を
発見できるので、テストを迅速に行える等の特長を有す
る。
【0086】請求項15によれば、故障検出確率の高い
順に順次作成されたテストパターンから順次試験を行う
ので、早い段階で故障を検出でき、故障が検出されたと
きには直ちに試験が停止されるので、不要な試験を行う
ことがないので、試験を効率よく行える等の特長を有す
る。請求項16によれば、故障検出確率の高い順に順次
作成されたテストパターンから順次試験を行うので、早
い段階で故障を検出でき、故障が検出されたときには直
ちに試験が停止されるので、不要な試験を行うことがな
いので、試験を効率よく行える等の特長を有する。
【図面の簡単な説明】
【図1】本発明の論理回路用試験システムの一実施例の
ブロック構成図である。
【図2】本発明の論理回路用試験システムの一実施例の
処理部の動作フローチャートを示す。
【図3】本発明の論理回路用試験システムの一実施例の
交差回数による故障発生度推定処理の動作説明図であ
る。
【図4】本発明の論理回路用試験システムの一実施例の
配線長による故障発生度推定処理の動作説明図である。
【図5】本発明の論理回路用試験システムの一実施例の
配線層交替回数による故障発生度推定処理の動作説明図
である。
【図6】本発明の論理回路用試験システムの一実施例の
配線密度による故障発生度推定処理の動作説明図であ
る。
【図7】本発明の論理回路用試験システムの一実施例の
ダイナミックコンパクションによりテストパターンを生
成しようとする論理回路の一例のブロック構成図であ
る。
【図8】本発明の論理回路用試験システムの一実施例の
ダイナミックコンパクションによりテストパターンを生
成しようとする論理回路の一例のポイント集計表を示す
図である。
【図9】本発明の論理回路用試験システムの一実施例の
ダイナミックコンパクションによりテストパターンを生
成しようとする論理回路の一例の動作説明図である。
【図10】本発明の論理回路用試験システムの一実施例
のスタティックコンパクションによりテストパターンを
生成しようとする論理回路の一例のブロック構成図であ
る。
【図11】本発明の論理回路用試験システムの一実施例
のスタティックコンパクションによりテストパターンを
生成しようとする論理回路の一例のポイント集計表を示
す図である。
【図12】本発明の論理回路用試験システムの一実施例
のスタティックコンパクションによるテストパターン生
成動作を説明するための図である。
【図13】本発明の論理回路用試験システムの一実施例
のスタティックコンパクションによるテストパターン生
成動作を説明するための図である。
【図14】本発明の論理回路用試験システムの一実施例
のスタティックコンパクションによるテストパターン生
成動作を説明するための図である。
【図15】本発明の論理回路用試験システムの一実施例
のスタティックコンパクションによるテストパターン生
成動作を説明するための図である。
【図16】本発明の論理回路用試験システムの一実施例
の試験装置の動作フローチャートである。
【符号の説明】
1 論理回路用試験システム 2 論理回路用テストパターン作成装置 3−1〜3−n 論理回路 4 試験装置 11 レイアウト情報記憶部 12 プログラムメモリ 13 処理部 14作業用メモリ 15 テストパターン記憶部 16 入出力部 17 入力装置 18 ディスプレイ G1 〜G4 、G11〜G14、G21〜G23、G31〜G38、G
41〜G44、G51〜G53論理ゲート

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 論理回路の出力パターンに応じて該論理
    回路の故障を検出するために該論理回路に供給するテス
    トパターンを作成する論理回路用テストパターン作成方
    法において、 前記論理回路のレイアウトに応じて前記論理回路で抽出
    すべき故障の発生確率を推定する故障検出確率推定過程
    と、 前記故障検出確率推定過程で得られた故障検出確率に基
    づいて故障検出確率の高い順に配列され、かつ、故障が
    重複するパターンが圧縮されたテストパターンを作成す
    るテストパターン作成過程とを有することを特徴とする
    論理回路用テストパターン作成方法。
  2. 【請求項2】 前記故障検出確率推定過程は、前記論理
    回路のレイアウト上、故障を抽出すべき所定の配線が他
    の配線と交差する回数に応じて前記故障検出確率を推定
    することを特徴とする請求項1記載の論理回路用テスト
    パターン作成方法。
  3. 【請求項3】 前記故障検出確率推定過程は、前記論理
    回路のレイアウト上、故障を抽出すべき所定の配線の実
    配線長に応じて前記故障検出確率を推定することを特徴
    とする請求項1又は2記載の論理回路用テストパターン
    作成方法。
  4. 【請求項4】 前記故障検出確率推定過程は、前記論理
    回路のレイアウト上、故障を抽出すべき所定の配線が配
    線途中で配線層を替える回数に応じて前記故障検出確率
    を推定することを特徴とする請求項1乃至3のいずれか
    一項記載の論理回路用テストパターン作成方法。
  5. 【請求項5】 前記故障検出確率推定過程は、前記論理
    回路のレイアウト上、故障を抽出すべき所定の配線の周
    囲の配線密度に応じて前記故障検出確率を推定すること
    を特徴とする請求項1乃至4のいずれか一項記載の論理
    回路用テストパターン作成方法。
  6. 【請求項6】 前記テストパターン作成過程は、前記故
    障検出確率推定過程で得られた故障検出確率に基づいて
    故障検出確率の高い順に全てのテストパターンを生成す
    るテストパターン生成過程と、 前記テストパターン生成過程で作成されたテストパター
    ン中、前記故障検出確率が上位のテストパターンで検出
    された故障が含まれる下位テストパターンを削除する第
    1の圧縮過程とを有することを特徴とする請求項1乃至
    5のいずれか一項記載の論理回路用テストパターン作成
    方法。
  7. 【請求項7】 前記テストパターン作成過程は、前記故
    障検出確率推定過程で得られた故障検出確率に基づいて
    故障検出確率の高い順に順次故障が重複するパターンを
    圧縮しつつテストパターンを作成する第2の圧縮過程を
    有することを特徴とする請求項1記載の論理回路用テス
    トパターン作成方法。
  8. 【請求項8】 論理回路の出力パターンに応じて該論理
    回路の故障を検出するために該論理回路に供給するテス
    トパターンを作成する論理回路用テストパターン作成装
    置において、 前記論理回路のレイアウト情報を記憶するレイアウト情
    報記憶手段と、 前記レイアウト情報記憶手段に記憶された前記論理回路
    のレイアウト情報に応じて前記論理回路で抽出すべき故
    障の発生確率を推定する故障検出確率推定手段と、 前
    記故障検出確率推定手段で検出された故障検出確率の高
    い順に配列され、かつ、故障が重複するテストパターン
    が圧縮されたテストパターンを作成するテストパターン
    作成手段とを有することを特徴とする論理回路用テスト
    パターン作成装置。
  9. 【請求項9】 前記故障検出確率推定手段は、前記論理
    回路のレイアウト上、故障を抽出すべき所定の配線が他
    の配線と交差する回数に応じて前記故障検出確率を推定
    することを特徴とする請求項8記載の論理回路用テスト
    パターン作成装置。
  10. 【請求項10】 前記故障検出確率推定手段は、前記論
    理回路のレイアウト上、故障を抽出すべき所定の配線の
    実配線長に応じて前記故障検出確率を推定することを特
    徴とする請求項8又は9記載の論理回路用テストパター
    ン作成装置。
  11. 【請求項11】 前記故障検出確率推定手段は、前記論
    理回路のレイアウト上、故障を抽出すべき所定の配線が
    配線途中で配線層を替える回数に応じて前記故障検出確
    率を推定することを特徴とする請求項9乃至10のいず
    れか一項記載の論理回路用テストパターン作成装置。
  12. 【請求項12】 前記故障検出確率推定手段は、前記論
    理回路のレイアウト上、故障を抽出すべき所定の配線の
    周囲の配線密度に応じて前記故障検出確率を推定するこ
    とを特徴とする請求項9乃至11のいずれか一項記載の
    論理回路用テストパターン作成装置。
  13. 【請求項13】 前記テストパターン作成手段は、前記
    故障検出確率推定手段で検出された故障検出確率に基づ
    いて全てのテストパターンを作成し、作成されたテスト
    パターンのうち、上位のテストパターンに検出可能な故
    障がすべて含まれる下位のテストパターンを削除するこ
    とにより圧縮を行うことを特徴とする請求項9乃至11
    のいずれか一項記載の論理回路用テストパターン作成装
    置。
  14. 【請求項14】 前記テストパターン作成手段は、前記
    故障検出確率推定過程で得られた故障検出確率に基づい
    て故障検出確率の高い順に順次故障が重複するパターン
    を圧縮しつつテストパターンを作成することを特徴とす
    る請求項9乃至11のいずれか一項記載の論理回路用テ
    ストパターン作成装置。
  15. 【請求項15】 論理回路にテストパターンを供給し、
    該テストパターンに応じて得られる出力パターンに応じ
    て該論理回路の故障を検出する論理回路用試験方法にお
    いて、 前記論理回路のレイアウトに応じて前記論理回路で抽出
    すべき故障の発生確率を推定し、推定された故障検出確
    率の高い順に順次圧縮して作成されたテストパターンを
    上位のテストパターンから順に順次、前記論理回路に供
    給し、 前記テストパターンセットを前記論理回路に供給したと
    きの前記論理回路の出力パターンを検出し、 前記論理回路の出力パターンに応じて故障を判定し、 前記論理回路から故障を検出したときに、前記テストパ
    ターンの供給を停止し、前記論理回路の試験を中止する
    ことを特徴とする論理回路用試験方法。
  16. 【請求項16】 論理回路にテストパターンを供給し、
    該テストパターンに応じて得られる出力パターンに応じ
    て該論理回路の故障を検出する論理回路用試験装置にお
    いて、 前記論理回路のレイアウトに応じて前記論理回路で抽出
    すべき故障の発生確率を推定し、推定された故障検出確
    率の高い順に順次圧縮して作成されたテストパターンが
    記憶されたテストパターン記憶手段と、 前記論理回路の出力パターンを検出する出力パターン検
    出手段と、 前記テストパターン記憶手段に記憶された前記テストパ
    ターンを順次前記論理回路に供給し、前記出力パターン
    検出手段で検出される出力パターンに応じて故障を判定
    し、前記論理回路から故障を検出したときに、前記テス
    トパターンの供給を停止し、前記論理回路の試験を中止
    する試験制御手段とを有することを特徴とする論理回路
    用試験装置。
JP9215046A 1997-08-08 1997-08-08 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置 Pending JPH1152030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9215046A JPH1152030A (ja) 1997-08-08 1997-08-08 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9215046A JPH1152030A (ja) 1997-08-08 1997-08-08 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置

Publications (1)

Publication Number Publication Date
JPH1152030A true JPH1152030A (ja) 1999-02-26

Family

ID=16665869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9215046A Pending JPH1152030A (ja) 1997-08-08 1997-08-08 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置

Country Status (1)

Country Link
JP (1) JPH1152030A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678739B1 (en) * 1999-05-19 2004-01-13 Nec Electronics Corporation System, method, and computer program product for compressing test pattern set
US7120890B2 (en) 2002-10-28 2006-10-10 Kabushiki Kaisha Toshiba Apparatus for delay fault testing of integrated circuits
US7162674B2 (en) * 2002-10-03 2007-01-09 Kabushiki Kaisha Toshiba Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns
JP2007147503A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 故障検出率算出装置、故障検出率算出方法及び故障検出方法
JP2007171084A (ja) * 2005-12-26 2007-07-05 Nec Electronics Corp テストパタン生成システム、及びテストパタン生成方法
US7308660B2 (en) 2003-01-16 2007-12-11 Kabushiki Kaisha Toshiba Calculation system of fault coverage and calculation method of the same
US7406645B2 (en) 2004-06-22 2008-07-29 Kabushiki Kaisha Toshiba Test pattern generating apparatus, method for automatically generating test patterns and computer program product for executing an application for a test pattern generating apparatus
US7437646B2 (en) 2004-06-29 2008-10-14 Fujitsu Limited Test pattern generating method and apparatus and storing medium for storing test pattern generating program

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678739B1 (en) * 1999-05-19 2004-01-13 Nec Electronics Corporation System, method, and computer program product for compressing test pattern set
US7162674B2 (en) * 2002-10-03 2007-01-09 Kabushiki Kaisha Toshiba Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns
US7120890B2 (en) 2002-10-28 2006-10-10 Kabushiki Kaisha Toshiba Apparatus for delay fault testing of integrated circuits
US7308660B2 (en) 2003-01-16 2007-12-11 Kabushiki Kaisha Toshiba Calculation system of fault coverage and calculation method of the same
US7406645B2 (en) 2004-06-22 2008-07-29 Kabushiki Kaisha Toshiba Test pattern generating apparatus, method for automatically generating test patterns and computer program product for executing an application for a test pattern generating apparatus
US7437646B2 (en) 2004-06-29 2008-10-14 Fujitsu Limited Test pattern generating method and apparatus and storing medium for storing test pattern generating program
JP2007147503A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 故障検出率算出装置、故障検出率算出方法及び故障検出方法
US8082534B2 (en) 2005-11-29 2011-12-20 Kabushiki Kaisha Toshiba Apparatus and method for calculating fault coverage, and fault detection method
JP2007171084A (ja) * 2005-12-26 2007-07-05 Nec Electronics Corp テストパタン生成システム、及びテストパタン生成方法
JP4721275B2 (ja) * 2005-12-26 2011-07-13 ルネサスエレクトロニクス株式会社 テストパタン生成システム、及びテストパタン生成方法

Similar Documents

Publication Publication Date Title
KR100740178B1 (ko) 반도체 집적회로의 고장검사방법 및 레이아웃방법
Li et al. Diagnosis of resistive-open and stuck-open defects in digital CMOS ICs
CN114398848B (zh) 一种测试向量生成方法、装置及存储介质
JPH1152030A (ja) 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
Madge et al. Obtaining high defect coverage for frequency-dependent defects in complex ASICs
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
US7191374B2 (en) Method of and program product for performing gate-level diagnosis of failing vectors
JP2655105B2 (ja) 順序回路の故障箇所推定方法
JP2003107138A (ja) テストパターン選別装置及びテストパターン選別方法
Pomeranz et al. Location of stuck-at faults and bridging faults based on circuit partitioning
JPH05119122A (ja) スキヤン回路のテストパターン生成方法
JPH09171056A (ja) テスト設計方法とその装置、並びにテスト方法とその装置
US6415404B1 (en) Method of an apparatus for designing test facile semiconductor integrated circuit
JP2778556B2 (ja) テストパタン選択システム
JP2005114623A (ja) Iddq測定ポイント選別方法、検査装置、およびiddq測定ポイント用プログラム
JP2011060117A (ja) 半導体集積回路設計支援装置および半導体集積回路の設計方法
JPH09181134A (ja) 半導体集積回路装置の検査装置および方法
JPH02202037A (ja) ウェハスケール集積回路装置の要素回路間配線方法
JP3107061B2 (ja) テスト回路
JPH0611543A (ja) 検査系列生成方法および検査系列生成装置
JPH08105944A (ja) Mcmに搭載されたlsiの試験方法および装置
JPH02260646A (ja) 半導体ウエハの試験方法
Zhang et al. Probabilistic balancing of fault coverage and test cost in combined built-in self-test/automated test equipment testing environment
JP2715963B2 (ja) 論理回路の故障箇所の絞り込み方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050614

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060106