JP2778556B2 - テストパタン選択システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はテストパタン選択シ
ステムに関し、特に半導体集積回路（以下、ＩＣと称す
る）における静止電源電流（以下、ＩＤＤＱと称する）
検査用のテストパタン選択システムに関する。

【０００２】

【従来の技術】近年、ＩＣ等の回路大規模化、複雑化に
伴い、ＩＣに対するテストの困難性は増す一方で、ユー
ザの要求する品質は日増しに厳しくなっており、従来の
電圧テストやファンクションテストだけでは品質を向上
することが困難になってきている。そこで、品質向上の
ため新たなテスト手法としてＩＤＤＱテスト（ＩＤＤＱ
検査）という手法が注目されている。一般に、ＩＤＤＱ
テストとは、ＩＣにおいてショート故障やブリッジ故障
等があると定常状態で過度のＩＤＤＱが流れて欠陥のあ
ることが分かるため、そのＩＤＤＱをモニタすることで
故障の有無を判定するテスト手法である。

【０００３】ＩＤＤＱ測定をするためには、ＩＣ内の信
号の状態が、“１”から“０”、“０”から“１”等に
状態遷移する時の過渡電流が落ち着くまで待たなければ
ならず、一回の測定に時間がかかるため、テストパタン
が多いと非常にテスト時間が長くなってしまう。そのた
め、ＩＤＤＱテストを行うためには、テストパタンから
ＩＤＤＱテスト用の電流測定パタンを少数選択する必要
がある。

【０００４】すなわち、実際のテスタ等でテストする時
は、検査するＩＣに１パタンずつテストパタンを印加し
ていく。そして、ＩＤＤＱテストを行うための測定ポイ
ントにきたら一旦止めて、現在印加しているテストパタ
ンを固定的に印加し続けて電流を測定する。そこで、そ
の一旦止めるべきテストパタンを少数選択して測定ポイ
ントを決定する必要があるのである。

【０００５】このＩＤＤＱテストにおけるパタン選択法
として従来知られているものに、文献“ＩＮＴＥＲＮＡ
ＴＩＯＮＡＬ ＴＥＳＴ ＣＯＮＦＥＲＥＮＣＥ １９
９２：Ｄｅｔｅｃｔｉｏｎ ｏｆ “ｕｎｄｅｔｅｃｔ
ａｂｌｅ” ｆａｕｌｔ ｕｓｉｎｇ ＩＤＤＱ ｔｅ
ｓｔｉｎｇ，Ｐ７７０〜７７７”に記載されている方法
がある。この方法について図８を参照して説明する。図
８は従来のパタン選択法の一例を示すフローチャートで
ある。

【０００６】まず、テストパタンから１パタンを読込む
（ステップ５０１）。次に、テストパタンが終了したか
どうかを確認する（ステップ５０２）。終了したら、そ
の結果を出力する。終了しなければ、次にその読込んだ
パタンによって、少なくとも１つは新しいＩＤＤＱテス
トのためのターゲットとなる故障が検出されるかどうか
を判断する（ステップ５０３）。

【０００７】検出される故障がある場合には、そのパタ
ンを選択する（ステップ５０４）。そして、次のパタン
を読込む（ステップ５０３→５０１）。テストパタンが
終了するまで以上の処理を繰返す（ステップ５０１→５
０２→５０３→…）。

【０００８】従来の他のパタン選択法としては、特開平
４―１９８７８２号公報に記載されているものがある。
この方法について図９を参照して説明する。図９は従来
のパタン選択法の他の例を示すフローチャートである。

【０００９】まず、テストパタン（ステップ６０１）の
各ノードに対応したＩＣ内の各内部マクロセルの出力デ
ータ（ステップ６０２）を基に、計算機においてパタン
を選択し（ステップ６０３）、そのパタンを選択パタン
として決定し出力する（ステップ６０４）。

【００１０】検査すべきＩＣのＩＤＤＱリーク不良検出
率を最大にするには、ＩＣ内の各マイクロセルの論理出
力値が“１”の場合と、“０”の場合とに固定し、それ
ぞれＩＤＤＱを測定しなければならない。そのため、選
択パタンを決定するための計算機（ステップ６０３）で
は、出力マクロセルの出力データ（ステップ６０２）に
より、各マクロセルの論理出力値の“１”及び“０”の
二値を包含し、かつ選択すべきテストパタンを最小にす
るようにパタン選択を行う。

【００１１】

【発明が解決しようとする課題】上述した従来の技術に
は以下のような欠点がある。

【００１２】すなわち、上述した文献に記載されている
パタン選択法では、ＩＤＤＱテストのためのターゲット
となる故障がテストパタンによって検出されるならば、
それらのパタン全てを選択していた。このため、全テス
トパタンから最終的に選択されるパタン数が不定で多く
なってしまい。実際にテスタで電流を測定する場合、微
小電流測定が必要であるため、電流を測定するためのパ
タン数が多いと非常にテスト時間が長くなってしまうと
いう欠点があった。

【００１３】さらに、全テストパタンが、ＩＤＤＱテス
ト用のパタンを選択するための処理の対象となっていた
ため、パタン選択を行うことに関しての処理時間が大き
くなるという欠点もあった。

【００１４】また、上述した特許公報に記載されている
パタン選択法では、検査すべきＩＣ内のマクロセルの出
力値が“１”及び“０”の二値を包含する全てのパタン
を選択するため、最小の数を選択するといっても上記同
様に選択されるパタンが不定で多くなるため、結果的に
実用的でないテスト時間が必要であるという欠点もあっ
た。

【００１５】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はテスト時間を
より短くすることのできるテストパタン選択システムを
提供することである。

【００１６】

【課題を解決するための手段】本発明によるテストパタ
ン選択システムは、集積回路検査用のテストパタンをＬ
個（Ｌは２以上の整数）含んでなるテストパタンファイ
ルからＮ個（Ｎは正の整数、かつＮ＜Ｌ）のテストパタ
ンを選択するテストパタン選択システムであって、前記
テストパタンファイル内のテストパタンのうちのＮ個の
仮選択パタンとして読出す読出手段と、この読出された
Ｎ個の仮選択パタンの故障検出率を算出する手段と、Ｎ
個の仮選択パタンのうちの１つのパタンを前記テストパ
タンファイル内のテストパタンのうちの他のパタンと順
に置き換えて故障検出率を算出する手段とを含み、この
算出した故障検出率が最も高いＮ個のテストパタンを最
終的に選択したパタンとするようにしたことを特徴とす
る。

【００１７】

【発明の実施の形態】本発明の作用は以下の通りであ
る。

【００１８】テストパタンファイル内のテストパタンの
うちのＮ個の仮選択パタンとして読出す。この読出され
たＮ個の仮選択パタンの故障検出率を算出する。Ｎ個の
仮選択パタンのうちの１つのパタンをテストパタンファ
イル内のテストパタンのうち他のパタンと順に置き換え
て故障検出率を算出する。この算出した故障検出率が最
も高いＮ個のテストパタンを最終的に選択したパタンと
し、このＮ個のテストパタン用いてテストを行う。

【００１９】次に、本発明の実施例について図面を参照
して説明する。

【００２０】図１は本発明によるテストパタン選択シス
テムの第１の実施例の動作を示すフローチャートであ
る。

【００２１】同図において、まず、テストパタンから最
初のＮパタンを仮選択する（ステップ１０１）。ここで
用いるテストパタンは、一例として、シミュレーション
ツール等により生成されたものとする。

【００２２】次に、既に仮選択したＮパタンによる故障
検出率を算出する。この故障検出率は、例えば、次の式
によって算出する。

【００２３】 故障検出率＝（Ｓ０＋Ｓ１）／（Ｓ＊２） …（１） 式（１）において、Ｓ０は仮選択されたテストパタンで
一度でも“０”になったノードの数、Ｓ１は仮選択され
たテストパタンで一度でも“１”になったノードの数、
Ｓは全ノード数である。なお、ここで「ノード」とは、
ＩＣ内部のそれぞれの信号線のことである。

【００２４】式（１）では故障モデルとして、縮退故障
モデルを用いているため、テストパタンからより多くの
ノードが“０”及び“１”にセットされるパタンを検索
すれば良い。この式は、全ノードの数の内のどれだけの
ノードが“０”及び“１”にセットされているか表した
ものなので、値が大きいと検出率が高いということにな
る。なお、縮退故障モデルは、単に一例にすぎないの
で、他の故障を検出したいならば、その故障モデルに見
合った式を用いれば良い。

【００２５】図１に戻り、テストパタンのファイルから
次のパタンを読込む（ステップ１０３）。そして、テス
トパタンが終了したかどうかを確認する（ステップ１０
４）。

【００２６】次に、ステップ１０３で読込んだパタンが
ＩＤＤＱテストをする際に適さない状態を持つパタンで
あるかどうかを判断する（ステップ１０５）。

【００２７】ここで、パタンが適当か不適当かの判断基
準について図２を参照して説明する。同図には、３つの
トライステートバッファ３０２―１、３０２―２及び３
０２―３の出力をワイヤードオア接続した回路が示され
ている。同図において、太線で示されている部分が、こ
こでいう１つのノードに該当する。

【００２８】かかる回路において、その出力線３０１に
バスファイトが生じると、定常状態で過度のＩＤＤＱが
流れてしまい、回路には欠陥がないにもかかわらず、欠
陥があると認識されてしまう。このため、かかるバスフ
ァイトを生じるパタンがテストパタン中に存在する場
合、そのパタンはＩＤＤＱテストパタンとして不適当で
あるため、選択対象外にしなければならない。

【００２９】ここで、ステップ１０５における処理につ
いて図３のフローチャートを参照して説明する。

【００３０】ＩＤＤＱテストに適しているかどうかを判
断するためには、検査対象のＩＣを構成する内部におい
て、定常状態で電流が流れる可能性のある部分を探出
し、適当か不適当かを決定することになる。そのため、
検査対象のＩＣの内部構成がわかるネットリスト記述情
報が必要になる。そのネットリストは、ステップ１０５
において毎回読込むことにすると、テストパタンが終了
するまで毎回読込むことになり、処理時間がかかるの
で、それ以前に読込んでおくようにする。

【００３１】同図において、検査対象のＩＣの構成がわ
かるネットリスト記述情報等を読込む（ステップ１０５
１）。次に、その読込んだ記述情報等からファンイン
（ｆａｎｉｎ）が２以上の信号線（ワイヤードオア接続
になっている信号線）を全て探出す（ステップ１０５
２）。ファンインが２以上の信号線が存在しなければ、
図１中のステップ１０３に戻る（ステップ１０５３）。

【００３２】ファンインが２以上の信号線が存在する場
合には、図１の中のステップ１０３で読込んだパタンを
用いてテストを行うとバスファイトの状態になるかどう
かを調べる（ステップ１０５４）。バスファイトの状態
になる場合には、図１中のステップ１０３に戻り、バス
ファイトの状態にならない場合には、図１中のステップ
１０６に移行する（ステップ１０５４）。

【００３３】なお、バスファイトとは、信号線同士がワ
イヤード接続になっていて、その信号線の値が不定であ
る状態をいう。

【００３４】ステップ１０５において不適当とされたパ
タンは選択対象外とされ、再び図１中のステップ１０３
に戻り、テストパタンのファイルから次のパタンを読込
む。適当なパタンになるまで、ステップ１０３からステ
ップ１０５までの動作を繰返す。バスファイト以外の不
適当な状態についても、ステップ１０５において選択対
象外とすれば良い。この場合、シミュレーションによっ
て不適当と判断されたものを選択対象外とすれば良い。

【００３５】次に、適当だと判断されたパタンと既に仮
選択されているパタンとを順に入換え、夫々の検出率を
算出する。この場合、Ｎ個のパタンの１番目のパタンか
らＮ番目のパタンまで順に入換えて算出することにな
り、検出率がＮ回算出されることになる。この入換えを
行って算出した検出率の中で最も検出率が向上し、かつ
既に仮選択されていたパタンの検出率と比べて高くなっ
ているものがあれば、その最も検出率が向上したパタン
を、新たな仮選択パタンとする（ステップ１０６）。な
お、本例では、検出率の値が同一である場合には、先に
入換えたパタンを優先するものとする。

【００３６】ここで、ステップ１０６における処理につ
いて図４のフローチャートを参照して説明する。

【００３７】まず最初に、初期値として変数Ｉに“１”
を代入する（ステップ１０６１）。次に、仮選択パタン
のうち、Ｉパタン目と図１中のステップ１０３において
読込んだパタンとを仮に入換える（ステップ１０６
２）。この仮入換えを行ってできたパタンについて検出
率を算出する（ステップ１０６３）。

【００３８】ここで、Ｉの値がＮの値以下であれば、変
数Ｉに“Ｉ＋１”を代入する（ステップ１０６４→１０
６５）。そして、同様に、ステップ１０６２及びステッ
プ１０６３の処理を行う。

【００３９】ステップ１０６４において、Ｉの値がＮの
値よりも大きければ、仮選択パタンの検出率に対して、
入換えてできるパタンによる検出率の方が向上する場合
には、最も検出率が向上したものを新たな仮選択パタン
とする（ステップ１０６４→１０６６）。

【００４０】図１に戻り、再びステップ１０３におい
て、テストパタンのファイルから次のパタンを読込み、
全てのテストパタンについての処理が終了するまで、ス
テップ１０３からステップ１０６までの動作を繰返す。
全てのテストパタンについての処理の終了が確認されれ
ば、そこでパタンの選択は終了し、仮選択されていたＮ
個のパタンを最終的に選択されたパタンとして結果出力
する（ステップ１０７）。

【００４１】次に、より具体的なパタン選択処理の例に
ついて説明する。テストパタン数が“５”、そのテスト
パタン内のノード数が“５”である場合のパタン選択処
理について図５を参照して説明する。選択パタン数は
“３”とする。

【００４２】図５（ａ）にはテストパタンファイルの内
容が示されており、本例では１パタン目から５パタン目
までの５パタンが含まれている（つまり、Ｓ＝５）。な
お、同図中の“ｘ”は不定であることを示し、“ｚ”は
「ハイインピーダンス」を示すものとする。

【００４３】選択パタン数が“３”であるため、図１の
フローチャートに従い、ステップ１０１において１パタ
ン目から３パタン目までが読込まれ、仮選択される。こ
の選択されたものが同図（ｂ）に示されている。そし
て、その１パタン目から３パタン目までの３パタンによ
る検出率を、先述した式（１）を用いて算出する。

【００４４】同図（ｂ）に示されているように、仮選択
されたパタンのうち、一度でも“０”になるノードはノ
ード番号０、ノード番号２の２つ（Ｓ０＝２）であり、
一度でも“１”になるノードはノード番号１、ノード番
号３の２つ（Ｓ１＝２）である。よって、 検出率＝（２＋２）／（５＊２）＝０．４ となる。

【００４５】次に、テストパタンファイルから次のパタ
ンである４パタン目を読込む（ステップ１０３）。そし
て、テストパタンファイルについての処理が全て終了し
たかどうかを判断するが（ステップ１０４）、テストパ
タン数は“５”であるので終了せず、その４パタン目が
ＩＤＤＱテストをする際に適当であるかどうかを判断す
る（ステップ１０５）。この場合、全てのパタンが適当
であるものとし、そのまま次のステップに進む。

【００４６】次に、この４パタン目と既に仮選択されて
いる３つのパタンとを順に入換えて夫々検出率を算出す
る（ステップ１０６）。この入換えた状態が図６（ａ）
〜（ｃ）に示されている。

【００４７】同図（ａ）に示されているように、１パタ
ン目を４パタン目と入換えると（下線部分）、一度でも
“０”になるノードはノード番号０、ノード番号１、ノ
ード番号２の３つ（Ｓ０＝３）であり、一度でも“１”
になるノードはノード番号０、ノード番号１、ノード番
号３、ノード番号４の４つ（Ｓ１＝４）である。よっ
て、 検出率＝（３＋４）／（５＊２）＝０．７ となる。

【００４８】次に、同図（ｂ）に示されているように、
２パタン目を４パタン目と入換えると（下線部分）、一
度でも“０”になるノードはノード番号０、ノード番号
１、ノード番号２の３つ（Ｓ０＝３）であり、一度でも
“１”になるノードはノード番号０、ノード番号１、ノ
ード番号３、ノード番号４の４つ（Ｓ１＝４）である。
よって、 検出率＝（３＋４）／（５＊２）＝０．７ となる。

【００４９】さらに、同図（ｃ）に示されているよう
に、３パタン目を４パタン目と入換えると（下線部
分）、一度でも“０”になるノードはノード番号１、ノ
ード番号２の２つ（Ｓ０＝２）であり、一度でも“１”
になるノードはノード番号０、ノード番号１、ノード番
号３、ノード番号４の４つ（Ｓ１＝４）である。よっ
て、 検出率＝（２＋４）／（５＊２）＝０．６ となる。

【００５０】以上により、検出率が最も向上したのは、
同図（ａ）、（ｂ）及び（ｃ）の場合のうち、同図
（ａ）及び（ｂ）の場合である。先述したように、検出
率が同一の場合には先に入換えた方を優先するため、１
パタン目を４パタン目と入換えることになる。この入換
えを行うことによって、４パタン目、２パタン目及び３
パタン目が仮選択されたことになる。

【００５１】次に、図１に戻り、テストパタンファイル
から次のパタンである５パタン目を読込む（ステップ１
０３）。そして、テストパタンファイルについての処理
が全て終了したかどうかを判断するが（ステップ１０
４）、テストパタン数は“５”であるので終了せず、そ
の５パタン目がＩＤＤＱテストをする際に適当であるか
どうかを判断する（ステップ１０５）。この場合、全て
のパタンが適当であるものとし、そのまま次のステップ
に進む。

【００５２】次に、この５パタン目と既に仮選択されて
いる３つのパタンとを順に入換えて夫々検出率を算出す
る（ステップ１０６）。この入換えた状態が図６（ｄ）
〜（ｆ）に示されている。

【００５３】同図（ｄ）に示されているように、４パタ
ン目を５パタン目と入換えると（下線部分）、一度でも
“０”になるノードはノード番号０、ノード番号２、ノ
ード番号３、ノード番号４の４つ（Ｓ０＝４）であり、
一度でも“１”になるノードはノード番号１、ノード番
号３、の２つ（Ｓ１＝２）である。よって、 検出率＝（４＋２）／（５＊２）＝０．６ となる。

【００５４】次に、同図（ｅ）に示されているように、
２パタン目を５パタン目と入換えると（下線部分）、一
度でも“０”になるノードはノード番号０、ノード番号
１、ノード番号２、ノード番号３、ノード番号４の５つ
（Ｓ０＝５）であり、一度でも“１”になるノードはノ
ード番号０、ノード番号１、ノード番号３、ノード番号
４の４つ（Ｓ１＝４）である。よって、 検出率＝（５＋４）／（５＊２）＝０．９ となる。

【００５５】さらに、同図（ｆ）に示されているよう
に、３パタン目を５パタン目と入換えると（下線部
分）、一度でも“０”になるノードはノード番号０、ノ
ード番号１、ノード番号２、ノード番号３、ノード番号
４の５つ（Ｓ０＝５）であり、一度でも“１”になるノ
ードはノード番号０、ノード番号１、ノード番号３、ノ
ード番号４の４つ（Ｓ１＝４）である。よって、 検出率＝（５＋４）／（５＊２）＝０．９ となる。

【００５６】以上により、検出率が最も向上したのは、
同図（ｄ）、（ｅ）及び（ｆ）の場合のうち、同図
（ｅ）及び（ｆ）の場合である。先述したように、検出
率が同一の場合には先に入換えた方を優先するため、２
パタン目を５パタン目と入換えることになる。この入換
えを行うことによって、４パタン目、５パタン目及び３
パタン目が仮選択されたことになる。

【００５７】次に、図１に戻り、テストパタンファイル
から次のパタンを読込もうとするが（ステップ１０
３）、６パタン目は存在しないので、テストパタンファ
イルについての処理が全て終了したものと判断され、パ
タン選択処理は終了となってその結果が出力される（ス
テップ１０４→１０７）。結局、本例の場合には、４パ
タン目、５パタン目及び３パタン目がテストパタンとし
て選択されたことになる。なお、パタンの入換えを行っ
た場合でも、パタンを印加する順序は昇順であり、実際
のテストにおいては３パタン目、４パタン目、５パタン
目の順序で印加されることになる。

【００５８】以上のように、仮選択パタン内の夫々のパ
タンを毎回読込んだ次のパタンと順に入換えていくた
め、最終的にテストパタンが終了した時、指定したパタ
ン数内において、検出率の高いパタンが選択されること
になるのである。また、全パタンを一度に読込むのでは
なく、１パタンずつ読込んで選択を行っているため、本
システムにおけるメモリの使用量を最低限度に抑えるこ
とができるのである。

【００５９】一方、図７は本発明によるテストパタン選
択システムの第２の実施例の動作を示すフローチャート
であり、図１と同等部分は同一符号により示されてい
る。上述した第１の実施例（図１）の場合と異なり、本
実施例ではステップ１０８〜１１１を追加したことによ
ってテストパタンファイルをＭパタンおきに読出すので
ある。すなわち、テストパタンファイル内のパタンを、
指定されたＭパタン数分読み飛ばしながら第１の実施例
の場合と同様な処理を行うのである。なお、このＭをパ
タン読み飛ばし数とする。

【００６０】まず最初に、テストパタン読み飛ばしをカ
ウントするための初期設定を行う（ステップ１０８）。

【００６１】ただし、このステップ１０８は、ステップ
１０３〜１０６を繰返すループ内になければ、ステップ
１０１とステップ１０２との間に設定しなくても良い。
一例として、このカウント変数ＭＭは正の整数であるも
のとし、ステップ１０８ではカウント変数ＭＭに“１”
を代入する。ステップ１０２からステップ１０５まで
は、上述した第１の実施例の場合と同様である。

【００６２】次に、ステップ１０９において、パタン読
み飛ばし数Ｍとカウント変数ＭＭとを比較する。カウン
ト変数ＭＭの値がパタン読み飛ばし数Ｍ以上の値であれ
ば、ステップ１０６に移行する。

【００６３】ここで、パタン読み飛ばし数Ｍが“１”の
場合、常にステップ１０９の比較式（ＭＭ≧Ｍ）の条件
を満たしてしまう。このため、かかる場合は第１の実施
例の場合と同様に、テストパタンの１パタンずつに対し
てステップ１０６の処理が行われることになる。

【００６４】一方、パタン読み飛ばし数Ｍが２以上の値
の場合、最初は上記比較式の条件を満たさないのでステ
ップ１１０においてカウント変数ＭＭに“１”が加えら
れた後、次のパタンが読込まれる。そして、上記比較式
の条件を満たすと、ステップ１１１において、カウント
変数数ＭＭは初期値にリセットされ、ステップ１０６の
処理が行われることになる。

【００６５】つまり、本実施例では、以上のようにパタ
ン読み飛ばし数を指定できるようにしているので、パタ
ン選択の処理時間を大きく左右するステップ１０６の処
理時間を短縮でき、第１の実施例の場合よりもトータル
の処理時間を短くすることができるのである。

【００６６】テストパタンの種類にもよるが、あるテス
トパタンの前後のテストパタンでは、通常ＩＣ内部の状
態はあまり変化しないと考えられる。そのため、１パタ
ンずつ読込んだパタン全てを選択の対象とするのではな
く、間隔を空けてパタンを読込んで選択の対象として
も、検出率の向上を大きく妨げることはないのである。
したがって、このように指定数分だけパタンを読み飛ば
すことによって、パタン選択処理自体の時間を短縮する
ことができるのである。

【００６７】指定した読み飛ばし数の値が大きければ１
パタンずつ読込んでパタン選択処理を行う場合に比べて
検出率は低下するが、高速に選択処理が行える。また、
読み飛ばし数を小さくすれば検出率の低下は少なくて済
むが、選択処理の高速性は低下する。このように、読み
飛ばし数に応じて選択処理の処理速度を自在に変化させ
ることができるのである。

【００６８】例えば、テストパタンが１０００種類ある
ものとすると、第１の実施例（図１）による場合は、１
パタン目から１０００パタン目まで１パタンずつ読込む
ので、ステップ１０６の処理は１０００回行われる。こ
れに対し、第２の実施例（図７）においてパタン飛ばし
数を“２”にすれば、２パタン毎にパタンを読込むこと
になるので、ステップ１０６の処理は５００回行われる
ことになり、ステップ１０６の処理回数は第１の実施例
に比べて１／２になる。

【００６９】以上のように、本発明のテストパタン選択
システムにおいては、集積回路検査用のテストパタンを
Ｌ個（Ｌは２以上の整数、上記実施例ではＬ＝５）含ん
でなるテストパタンファイルから選択パタンとして指定
されたＮ個（Ｎは正の整数、かつＮ＜Ｌ、上記実施例で
はＮ＝３）のテストパタンを選択するテストパタン選択
システムであって、テストパタンファイル内のテストパ
タンのうちのＮ個の仮選択パタンとして読出し、この読
出されたＮ個の仮選択パタンの故障検出率を算出し、Ｎ
個の仮選択パタンのうちの１つのパタンをテストパタン
ファイル内のテストパタンのうちの他のパタンと順に置
き換えて故障検出率を算出し、この算出した故障検出率
が最も高いＮ個のテストパタンを最終的に選択している
のである。

【００７０】また、第２の実施例では、故障検出率の算
出前に置き換えるべき他のパタンを、テストパタンファ
イルからＭ個おき（Ｍは正の整数）に読出すようにして
いるのである。これによって、読み飛ばし数に応じて選
択処理の処理速度を自在に変化させることができる。

【００７１】さらにまた、検査に適さないパタンである
かどうかを故障率の算出前に判断し、検査に適さないパ
タンであるときは故障検出率を算出しないようにしてい
るのである。これによって、バスファイトが原因で欠陥
があると誤って検出されることを防止できる。

【００７２】なお、上述した各実施例においては、ＩＤ
ＤＱのテストにおけるパタン選択について説明したが、
その場合に限らず、種々のテストにおけるパタン選択に
ついて本発明が適用できることは明らかである。

【００７３】

【発明の効果】以上説明したように本発明は、テストパ
タンファイル内のテストパタンのうちのＮ個の仮選択パ
タンとして読出し、このＮ個の仮選択パタンの故障検出
率を算出し、さらにＮ個の仮選択パタンのうちの１つの
パタンをテストパタンファイル内のテストパタンのうち
他のパタンと順に置き換えて故障検出率を算出し、故障
検出率が最も高いＮ個のテストパタンを最終的に選択し
たパタンとし、このＮ個のテストパタン用いてテストを
行うことにより、テストパタンファイルから少数のパタ
ンを指定することにより、少数のパタンで高い検出率が
得られ、トータルのテスト時間をより短くすることがで
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるテストパタン選択
システムの動作を示すフローチャートである。

【図２】ＩＤＤＱテストに適さない状態を有するパタン
を説明するための図である。

【図３】図１中のステップ１０５における詳細な動作を
示すフローチャートである。

【図４】図１中のステップ１０６における詳細な動作を
示すフローチャートである。

【図５】テストパタンの例を示す図であり、（ａ）は全
てのテストパタン、（ｂ）は仮選択されたテストパタン
である。

【図６】図１中のステップ１０６において変更されるテ
ストパタンを示す図であり、（ａ）〜（ｃ）は４パタン
目と入換えた場合を示し、（ｄ）〜（ｆ）は５パタン目
と入換えた場合を示す。

【図７】本発明の第２の実施例によるテストパタン選択
システムの動作を示すフローチャートである。

【図８】従来のテストパタン選択システムの動作を示す
フローチャートである。

【図９】従来の他のテストパタン選択システムの動作を
示すフローチャートである。

【符号の説明】

３０１ 出力線 ３０２―１、３０２―２、３０２―３ トライステート
バッファ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 集積回路検査用のテストパタンをＬ個
   （Ｌは２以上の整数）含んでなるテストパタンファイル
   から選択パタンとして指定されたＮ個（Ｎは正の整数、
   かつＮ＜Ｌ）のテストパタンを選択するテストパタン選
   択システムであって、前記テストパタンファイル内のテ
   ストパタンのうちのＮ個の仮選択パタンとして読出す読
   出手段と、この読出されたＮ個の仮選択パタンの故障検
   出率を算出する手段と、Ｎ個の仮選択パタンのうちの１
   つのパタンを前記テストパタンファイル内のテストパタ
   ンのうちの他のパタンと順に置き換えて故障検出率を算
   出する手段とを含み、この算出した故障検出率が最も高
   いＮ個のテストパタンを最終的に選択したパタンとする
   ようにしたことを特徴とするテストパタン選択システ
   ム。
2. 【請求項２】 前記故障検出率の算出前に置き換えるべ
   き他のパタンは、前記テストパタンファイルからＭ個お
   き（Ｍは正の整数）に読出すようにしたことを特徴とす
   る請求項１記載のテストパタン選択システム。
3. 【請求項３】 前記故障率の算出前に前記他のパタンが
   前記検査に適さないパタンであるかどうかを判断する手
   段を更に含み、前記検査に適さないパタンであるときは
   故障検出率を算出しないようにしたことを特徴とする請
   求項１又は２記載のテストパタン選択システム。
4. 【請求項４】 前記検査は、半導体集積回路の静止電源
   電流の検査であることを特徴とする請求項１〜３のいず
   れかに記載のテストパタン選択システム。