CN101315412A - 一种扫描链故障诊断方法及系统 - Google Patents
一种扫描链故障诊断方法及系统 Download PDFInfo
- Publication number
- CN101315412A CN101315412A CNA200810114827XA CN200810114827A CN101315412A CN 101315412 A CN101315412 A CN 101315412A CN A200810114827X A CNA200810114827X A CN A200810114827XA CN 200810114827 A CN200810114827 A CN 200810114827A CN 101315412 A CN101315412 A CN 101315412A
- Authority
- CN
- China
- Prior art keywords
- measured
- candidate
- fault
- scanning
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种扫描链故障诊断方法及系统。该方法包括:将待测芯片的扫描链中的扫描单元组成候选扫描单元集合,并在集合中选定待测候选对;根据故障类型,为所述待测候选对建立相应的固定型故障诊断装置;利用该装置为所述待测候选对生成诊断向量,并存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断;还包括步骤:将诊断向量集合中所有的诊断向量逐一加载至待测芯片得到故障响应,并依据故障响应,对待测芯片进行扫描链故障诊断。该方法能够在没有任何面积和布线开销的情况下对故障扫描链进行诊断,且不改变传统的扫描链诊断流程,从而降低逻辑诊断成本。
Description
技术领域
本发明涉及集成电路可诊断性设计领域,属于一种逻辑集成电路的固定型故障定位方法,特别是涉及一种扫描链故障诊断方法及系统。
背景技术
近年来集成电路的设计广泛采用深亚微米和超深亚微米工艺以提升性能。同时,随着工艺尺度的缩小,芯片的缺陷密度逐渐增加,每代工艺中的量产学习过程也变得更加复杂。因此,在电路设计过程中广泛采用扫描设计技术以提升电路的可测性(Design-For-Testability,DFT)和可诊断性,从而提升芯片质量以及芯片生产的优良率。
扫描设计技术是一种广泛采用的结构化可测试性设计(DFT)技术。该技术中基于扫描的逻辑诊断已经成为量产加速阶段(yield ramp-up)不可缺少的手段,通过逻辑诊断可以帮助失效分析设备快速寻找到引起失效的缺陷位置,从而加速失效分析过程。
通过扫描设计技术,在电路中插入一种称为扫描链的移位寄存器结构,通过扫描链可以非常方便地实现测试数据的有效传递以及内部状态的有效导出。
在电路中实现的扫描又分为“全扫描”和“部分扫描”两种。全扫描是将电路中所有的时序单元都置换为扫描单元,并且接入一个或者多个扫描链中,这样可以非常容易地实现故障的控制和传导。部分扫描则是选择性地组成扫描链,例如可以将关键路径上的时序单元以及难于满足扫描结构要求的单元排除在扫描链之外,以确保芯片满足面积和性能方面的要求。
扫描测试的实现过程是:读入电路网表并且实施设计规则检查(DesignRule Check,DRC),确保符合扫描测试的设计规则;将电路中原有的触发器或者锁存器置换为特定类型的扫描触发器或者锁存器(如多路选择D触发器,时钟控制的扫描触发器,以及电平敏感的扫描设计),并且将这些扫描单元链接成一个或者多个扫描链,这一过程称之为测试综合;测试向量自动生成(Automatic Test Pattern Genaration,ATPG)工具根据插入的扫描电路以及形成的扫描链自动产生测试向量;故障仿真器(Fault Simulator,FS)对这些测试向量实施评估并且确定故障覆盖率情况。
而现有技术中,扫描单元及其控制电路可能会占到芯片总面积的30%。即使是在存储部件占多数的面积的微处理器芯片中,扫描电路及其控制逻辑所占的硅片面积相对于组合逻辑电路来说仍然很大。这使得在扫描单元及其控制电路上发生的故障可能占到故障总数的50%。因此扫描链故障诊断对于芯片故障诊断具有重大意义。
从测试角度而言,发现扫描链中的扫描单元是否存在故障并不困难。只要将flush向量(0011)移入并直接移出扫描链即可判断扫描链是否存在故障。
但从诊断角度而言,定位故障扫描单元却具有很大的挑战性。首先,扫描链中的故障效果只有通过扫描输出才能直接观察到;其次,扫描链中的故障效果会因为扫描移位而具有全局性。这是因为在向量移入过程中,故障扫描单元的上游将会被污染,而在移出过程中,故障扫描单元的下游会被污染,所以经过扫描移入移出过程后整条扫描链已被污染。
为解决定位故障扫描单元中存在的问题,目前有三类可行的方案,第一类方案就是专门为待测扫描链生成一组诊断向量;第二类方案将已有的失效向量注入故障模拟器,通过比较失效向量和故障模拟器的响应进行诊断;最后一类方案就是通过修改电路中的触发器单元提高电路的可诊断性。
在第一类方案中,测试向量生成方法可分成三种,一种是将待测扫描单元的故障效果通过组合逻辑传播给输出或者传播给可以正常观测的伪输出;第二种方法是把可以反映故障效果的逻辑值通过组合逻辑传播给待测扫描单元。对于以上两种方法只要在待测扫描单元上发现了与期望响应不相同的结果,就可以认为该待测扫描单元是存在故障的。第三种方法不是确定性测试生成方法,而是从功能向量中选取可以使得待测扫描链中所有扫描单元置1和置0概率相当的功能向量,通过比较失效芯片各输出的0、1出现概率和期望输出的0、1出现概率推断出故障扫描单元的位置。
第二类方案不需要为待测扫描链生成专门的诊断向量,而是利用已有的测试向量和这些向量的失效响应进行故障模拟。在诊断过程中,故障被注入到模拟器中,并施加向量得到相应的失效响应。通过比较从模拟器得到的失效响应和从测试设备上得到的实际失效响应估计故障注入位置与实际故障发生位置是否相同,如果相同则诊断过程结束,如果不同则反复迭代上述过程,直到得出满意的诊断结果。
但是,这两类方案得到的诊断分辨率均与电路结构相关,无法保证诊断的精度。
第三类方案是通过修改电路设计提高电路的可诊断性。大致分成两种方法,第一种方法为扫描单元提供旁路扫描链,使得扫描单元的扫描输出结果可以传播到多条扫描链上。第二种方法是为扫描单元提供某种置位的机制,在故障发生时,故障扫描链里的扫描单元被置成某种特殊的向量。这种特殊向量在移出过程中可以敏化一类或者几类故障。
通过修改电路设计的方法来提高电路的可诊断性可以确保逻辑诊断的精度,并在诊断速度上较前两类有较大的提高。
但是,现有的第三类方案,仅仅诊断扫描链上存在的故障。一旦扫描链上发生失效,后续的组合逻辑诊断过程也就无法进行,组合逻辑中的失效信息就不能够通过逻辑诊断获得;另外,第三类方案会给电路设计带来额外的面积和布线开销,更重要的是,特殊的可测性设计会改变传统的工业流程,所以这种方法很少在工业界得到应用。
发明内容
本发明的目的在于提供一种扫描链故障诊断方法及系统,其可以在没有任何面积和布线开销的情况下对故障扫描链进行诊断,且不改变传统的扫描链诊断流程,从而降低逻辑诊断成本。
为实现本发明的目的而提供的一种扫描链故障诊断方法,包括步骤:
步骤A.将待测芯片的扫描链中的扫描单元组成候选扫描单元集合,并在候选扫描单元集合中选定待测候选对;
步骤B.根据扫描链的固定型故障类型,为所述待测候选对建立相应的固定型故障诊断装置;
步骤C.利用该装置为所述待测候选对生成诊断向量,并存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断。
所述步骤A之前还包括步骤:
步骤A’,确定待测芯片的扫描链的固定型故障的类型。
所述步骤C之后还包括步骤:步骤D.将所述诊断向量集合中所有的诊断向量逐一加载至待测芯片得到故障响应,并依据该故障响应,对待测芯片进行扫描链故障诊断。
所述步骤A还包括步骤:
步骤A1.将待测芯片的扫描链中的扫描单元,依照扫描单元索引号降序排列组成候选扫描单元集合;
步骤A2.选定所述候选扫描单元集合中索引号最大的扫描单元fi作为候选对中的第一个元素;
步骤A3.选定所述扫描单元fi的直接后继扫描单元fi作为候选对中的第二个元素,构成待测候选对(fi,fi)。
所述步骤B包括步骤:
步骤B1.将待测芯片经过时序展开,得到待测芯片的电路副本,该电路副本包括:输入端的待测芯片的扫描链,输出端的待测芯片的扫描链,以及待测芯片的组合逻辑电路;
步骤B2.用两个完全一样的所述电路副本,分别模拟在所述待测候选对的两个扫描单元发生固定型故障时待测芯片的逻辑状态;
步骤B3.使用一异或门将两个所述电路副本中待测芯片的组合逻辑电路的输出对应异或;使用另一异或门将两个所述电路副本中输出端的待测芯片的扫描链的伪输出的公共部分对应异或;
步骤B4.使用一或门将所述两个异或门的输出以及所述输出端的待测芯片的扫描链的伪输出的私有部分分别连在该或门的相应输入端,得到固定型故障诊断装置。
步骤B2中,所述模拟是指,若待测芯片的固定型故障为1,则使用一与门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该与门的相应输入端,并约束与门的输出必须为1;若待测芯片的固定型故障为0,则使用一或门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该或门的相应输入端,并约束或门的输出必须为0。
所述步骤B4还进一步包括:将伪输出的私有部分根据所述固定型故障类型,取反或直接连到所述或门上;若所述固定型故障类型为1,则将伪输出的私有部分取反后连到所述或门上;若所述固定型故障类型为0,则直接连到所述或门上。
所述步骤C包括步骤:
步骤C1.利用固定型故障测试生成工具,判断所述待测候选对是否可区分;若该待测候选对不可区分,则转至步骤C2;如果该待测候选对可区分,则转至步骤C3;
步骤C2.若所述待测候选对不可区分,则将所述待测候选对(fi,fj)中的fj从所述候选扫描单元集合中删除,将扫描单元fi的直接后继扫描单元fk作为候选对中的第二个元素,构成新的待测候选对(fi,fk);并把(fi,fj)视为等价故障对,并返回步骤B2;
步骤C3.若该待测候选对可区分,那么把区分该待测候选对的向量作为一诊断向量,存储在诊断向量集合中;并将fi从所述候选扫描单元集合中删除;
步骤C4.判断所述候选扫描单元集合是否为空,若为空,那么跳转至步骤C5;若不为空,那么跳转至步骤A2,重新选择待测候选对;
步骤C5.将所有生成的诊断向量存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断。
所述区分的方法是:对于所述待测候选对相应的固定型故障诊断装置,利用固定型故障测试生成工具生成所述或门输出上发生固定型故障为0的向量,若向量存在,那么所述待测候选对可以区分;若向量不存在,所述待测候选对不可区分。
为实现本发明的目的还提供一种扫描链故障诊断系统,包括:固定型故障的类型判断模块,故障诊断模块,以及系统控制模块;还包括:候选对获取模块,构建故障诊断装置模块,以及诊断向量获取模块,其中:
所述候选对获取模块,用于从候选对集合中获取待测候选对;
所述构建故障诊断装置模块,用于根据待测芯片的固定型故障的类型为所述待测候选对建立相应的固定型故障诊断装置;
所述诊断向量获取模块,用于利用固定型故障诊断装置获取并存储诊断向量,供所述故障诊断模块进行故障诊断。
所述故障诊断装置,包括:两个完全一致的待测芯片的电路副本,输入模块,输出模块,以及约束电路模块,其中:
所述电路副本,用于模拟所述待测候选对中的扫描单元发生固定型故障时的待测芯片电路的逻辑状态;
所述输入模块,用于对所述故障诊断装置进行输入;
所述输出模块,用于对所述故障诊断装置进行输出;
所述约束电路模块,用于约束所述故障诊断装置中的电路。
所述输入模块又包括:原始输入子模块,公共伪输入子模块,以及私有伪输入子模块,其中:
所述原始输入子模块,用于对所述电路副本中组合逻辑电路进行输入;
所述公共伪输入子模块,用于对伪输入的公共部分进行输入;
所述私有伪输入子模块,用于对伪输入的私有部分进行输入。
所述伪输入的公共部分,是指无论实际的固定型故障发生在所述待测候选对中的哪个扫描单元上,向量总能够正确加载的扫描单元片段。
所述伪输入的私有部分,是指当所述待测候选对中的两个扫描单元的其中之一无故障时,除所述伪输入公共部分外逻辑状态不受故障影响的扫描链片段。
所述输出模块,包括:原始输出子模块,公共伪输出子模块,以及私有伪输出子模块,其中:
所述原始输出子模块,用于输出所述电路副本中组合逻辑电路的数据;
所述公共伪输出子模块,用于输出伪输出的公共部分的数据;
所述私有伪输出子模块,用于输出伪输出的私有部分的数据。
所述伪输出的公共部分,是指无论实际故障发生在所述待测候选对中的哪个扫描单元上,响应总能够被正确观察到的待测芯片中扫描连的扫描单元的片段。
所述伪输出的私有部分,是指当所述待测候选对中的两个候选扫描单元其一存在故障时,逻辑状态不受故障影响的待测芯片上的扫描链的一段扫描单元片断。
所述约束电路模块,包括:模拟故障模块,两个异或门,以及一个或门,其中:
所述模拟故障模块,根据固定型故障的类型,使用与门或者或门分别将两个所述电路副本中输入端的待测芯片的扫描链中候选扫描单元下游连在一起;
所述两个异或门,分别与所述原始输出子模块和所述公共伪输出相连接;
所述或门,与所述两个异或门和私有伪输出子模块相连接。
所述模拟故障模块,若待测芯片的固定型故障为1,则使用一与门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该与门的相应输入端,并约束与门的输出必须为1;若待测芯片的固定型故障为0,则使用一或门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该或门的相应输入端,并约束或门的输出必须为0。
本发明的有益效果在于:
1、利用本发明提供的扫描链故障诊断方法及系统,可以有效的诊断扫描链中存在的固定型故障。
2、利用本发明提供的扫描链故障诊断方法及系统,不会给电路带来任何的硬件开销也不会改变现有的设计测试流程。
3、利用本发明提供的扫描链故障诊断方法及系统,任何通用的固定型故障测试生成工具都可以用作扫描链诊断向量的生成。
4、利用本发明提供的扫描链故障诊断方法及系统,可以减少不同候选对之间的比较次数,从而降低了向量的数目,减少了向量生成和测试时间。
附图说明
图1是一待测芯片的扫描链模型示意图;
图2是本发明的扫描链故障诊断方法的流程图;
图3是本发明的诊断固定为1故障时采用的故障诊断装置示例;
图4是本发明的诊断固定为0故障时采用的部分电路示例;
图5是本发明的扫描连故障诊断过程示例;
图6是本发明的扫描链故障诊断系统的结构示意图;
图7是本发明的故障诊断装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明的一种扫描链故障诊断方法及系统进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供的一种扫描链故障诊断方法,是根据扫描链的固定型故障类型和选定的待测候选对,建立故障诊断装置,并利用固定型故障测试生成工具得到扫描链诊断向量,对扫描链中的固定型故障进行定位。该方法在没有任何面积和布线开销的情况下对故障扫描链进行诊断,并且不改变传统的扫描链诊断流程,从而降低逻辑诊断成本。
本发明的实质是:生成诊断向量,以区分由候选扫描单元组成的候选故障对,并根据这些诊断向量输入待测芯片后的响应结果,逐步缩小实际故障的范围,直至准确定位实际故障。
在详细介绍本发明的扫描链故障诊断方法前,首先说明:
扫描链中的固定型故障分为两类:固定为0(SA0)故障、固定为1(SA1)故障;
本发明定义扫描链的长度是该扫描链中扫描单元的个数;
扫描单元又称扫描触发器,通过扫描使能信号(Scan Enable,SE)可以工作在两种模式下:功能模式和扫描模式,在工作模式下(SE=0)它与正常的触发器相同,在扫描模式下(SE=1),扫描触发器将其逻辑状态直接传递给与其在扫描链上的直接下游相连的扫描单元。
作为一种可实施方式,本发明中,扫描触发器采用可测性设计中广泛采用的多路选择触发器(MUX-DFF),其包括DI输入端和SI输入端,其中,SI输入端的输入来自直接上游扫描单元的输出,DI输入端为数据输入端,当电路处于非扫描模式下时,数据经由DI单元进入扫描触发器。当电路处于扫描模式时,数据经由SI输入端进入扫描触发器。
从扫描输入到扫描输出,对每一个扫描单元从大到小编号,称为扫描单元的索引;
对于一个给定的扫描单元,它的上游扫描单元由所有索引值大于该扫描单元的扫描单元组成。类似的,它的下游扫描单元由所有索引值小于该扫描单元的扫描单元组成。
扫描移入是指,把测试向量通过移位操作加载到目的扫描单元上的过程。
扫描移出是指,把捕获到的测试响应通过移位操作传递到扫描输出的过程。
如图1所示,为扫描链示意图。该扫描链由5个扫描单元组成,那么扫描链的长度为5,对于扫描单元2来说,扫描单元4,3为扫描单元2的上游扫描单元,扫描单元1,0为扫描单元2的下游扫描单元。
下面结合上述目标详细介绍本发明一种扫描链故障诊断方法,如图2所示,包括下列步骤:
步骤S100′,将向量0011移入并直接移出待测芯片的扫描链,确定待测芯片的扫描链的固定型故障的类型;
将向量0011移入并直接移出待测芯片的扫描链,确定待测芯片的扫描链的固定故障类型,若移出向量为1111,则扫描链中的某个扫描单元发生固定为1故障;若移出向量为0000,则扫描链中的某个扫描单元发生固定为0故障。
所述移入并直接移出是指,不经过组合逻辑电路,由扫描链输入端移入,并从扫描链输出端移出,直接移位操作的过程。
步骤S100,将待测芯片的扫描链中的扫描单元,依照扫描单元索引号降序排列组成候选扫描单元集合,并在候选扫描单元集合中选定一个或者多个待测候选对;
进一步地,步骤S100包括下列步骤:
步骤S110,将待测芯片的扫描链中的扫描单元,依照扫描单元索引号降序排列组成候选扫描单元集合;
一般地,对于存在固定故障的扫描链,任给候选对(fm,fn),如果候选对(fm,fn)是可区分候选对,即在故障状态和无故障状态下,被诊断目标的响应不同,那么候选对(fm,,fi)一定也是可区分候选对,其中0≤i≤n。
可以用反证法证明:设候选对(fm,fn)是可区分候选对,候选对(fm,fk)是不可区分候选对且k<n。令PI_num为原始输入个数,PPI_num为无故障扫描链伪输入个数,PO_num为原始输出个数,PPO_num为无故障扫描链伪输出个数,故障扫描链长度为L。
那么对于故障对(fm,fn),可控输入个数为:M=PI_num+PPI_num+L-1-n,可控输出个数为N=PO_num+PPO_num+m。
那么对于故障对(fm,fk),可控输入个数为:M’=PI_num+PPI_num+L-1-k,可控输出个数为N’=PO_num+PPO_num+m。
容易得,M<M’N=N’且M个可控输入构成的集合是M’个可控输入构成的集合的子集;但(fm,fn)可区分而(fm,fk)不可区分,因此矛盾,故命题不成立。
因此,将扫描单元索引号降序排列组成候选扫描单元集合,可以大量减少重复检测过程,降低检测的开销。
步骤S120,选定候选扫描单元集合中索引号最大的扫描单元fi作为候选对中的第一个元素;
步骤S130,选定所述扫描单元fi的直接后继扫描单元fi作为候选对中的第二个元素,构成待测候选对(fi,fj);
步骤S200,根据待测芯片的扫描链的固定型故障类型,为所述待测候选对建立相应的固定型故障诊断装置;
进一步地,所述步骤200包括下列步骤:
步骤S210,将待测芯片经过时序展开,得到待测芯片的两个电路副本;所述电路副本包括:输入端的待测芯片的扫描链,输出端的待测芯片的扫描链,待测芯片的组合逻辑电路;
步骤S220,用两个完全一样的所述电路副本,分别模拟在所述待测候选对的两个扫描单元发生固定型故障时待测芯片电路的逻辑状态;
所述的固定型故障可以是所述步骤S100’中确定的固定型故障。
所述模拟是指,若待测芯片的固定型故障为1,则使用一与门,将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该与门的相应输入端,并约束与门的输出必须为1;若待测芯片的固定型故障为0,则使用一或门,将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该或门的相应输入端,并约束或门的输出必须为0。
步骤S230,使用一异或门将两个所述电路副本中待测芯片的组合逻辑电路的输出对应异或;使用另一异或门将两个所述待测芯片的电路副本中输出端的待测芯片的扫描链的伪输出的公共部分对应异或;
所述伪输出的公共部分是指,无论实际故障发生在所述待测候选对中的哪个扫描单元上,响应总能够被正确观察到的待测芯片中扫描连的扫描单元的片段。
异或门,用来分别比较输入的逻辑值是否相同,当相同时输出为0;当不同时输出为1,并将其输入至或门。
步骤S240,使用一个或门将所述两个异或门的输出以及所述输出端的待测芯片的扫描链的伪输出的私有部分分别连在该或门的相应输入端,得到固定型故障诊断装置;
所述伪输出的私有部分,是指当所述待测候选对中的两个候选扫描单元其一存在故障时,逻辑状态不受故障影响的待测芯片上的扫描链的一段扫描单元片断。
将伪输出的私有部分根据所述固定型故障类型,取反或直接连到所述或门上;若所述固定型故障类型为1,则将伪输出的私有部分取反后连到所述或门上;若所述固定型故障类型为0,则直接连到所述或门上。
或门,在或门的所有输入中至少有一个为1的情况下即可导致或门的输出为1,从而可以保证待测候选对中的两个扫描单元可区分。
异或门和或门组合起来用于判定两个故障是否可以区分。
需要说明的是,本发明中的对待测候选对中的两个扫描单元进行区分的目的,是找到一个诊断向量可以判断故障是否发生在待测候选对中的某个扫描单元中上。进一步地,可以将诊断结果可靠的扩展为,故障是否发生在两个候选对中上游的扫描单元(即索引号较大的扫描单元)上,还是发生在另一个扫描单元(即索引号较小的扫描单元)上或者该索引号较小的扫描单元的下游扫描单元(即索引号更小的扫描单元)上。这样可以不断缩小发生实际故障的范围。
较佳地,所述固定型故障诊断装置,还包括输入部分,包括:原始输入部分,伪输入的公共部分以及伪输入的私有部分。
所述原始输入部分,是指对所述组合逻辑电路的输入;两个所述电路副本的原始输入的逻辑值一致。
所述伪输入的公共部分,是指无论实际的固定型故障发生在所述待测候选对中的哪个扫描单元上,向量总能够正确加载的所述待测芯片上的扫描链的扫描单元片段。
所述伪输入的私有部分,是指当所述待测候选对中的两个扫描单元其中之一无故障时,若使得除伪输入公共部分外的所述待测芯片上的一段扫描链的逻辑状态不受故障影响,则称该段扫描链为伪输入的私有部分。
下面通过一实例详细说明固定型故障诊断装置的构建方法:
设一个由8个扫描单元组成的扫描链上存在一个固定为1故障。固定型故障诊断装置如图3所示,假设待测候选对为(f4,f2),要生成一个诊断向量可以准确定位该固定为1故障发生在扫描单元4上或是扫描单元2上。
该装置由两个结构完全一致的待测芯片的电路的副本A(321)和待测芯片的电路的副本B(342),输入部分,输出部分和约束电路组成;
由于待测芯片的扫描链,由8个扫描单元组成,经时序展开后,所述待测芯片的电路的副本A(321)包括:
输入端的8个扫描单元;
输出端的8个扫描单元;
待测芯片的组合逻辑电路。
所述待测芯片的电路的副本B(342)与副本A完全相同。
所述约束电路由与门G1和G2(因为待测芯片的固定型故障为1),异或门G3和G4以及一或门G5组成;
该装置的输入部分由四部分组成:
第一部分是副本A和副本B的原始输入部分;
第二部分是伪输入的公共部分;
在本例中,无论实际的固定型故障发生在扫描单元4还是扫描单元2,向量总能够正确的加载到扫描单元5(303或327)、6(302或326)和7(301或325)上,这部分称为伪输入的公共部分,这部分的输入值应当一致。
第三部分是伪输入的私有部分;
在本例中,伪输入的私有部分为扫描段扫描单元4至扫描单元2。因为对于副本A而言,伪输入304、305、306的输入值受故障影响只能为1,对于副本B而言,伪输入328、329、330的输入值不受故障影响可以随意取值。
第四部分是伪输入的候选扫描单元下游;
在本例中,对于副本A而言,伪输入的候选扫描单元下游为扫描单元4至扫描单元0,伪输入304、305、306、307、308的输入值受故障影响只能为1;对于副本B而言,伪输入的候选扫描单元下游为扫描单元2至扫描单元0,伪输入330、331、332的输入值受故障影响只能为1。
与门G1(309)和G2(333)分别把对应副本A和B中候选对中扫描单元的下游扫描单元与在一起。例如,把伪输入304、305、306、307和308用与门G1(309)与在一起。把伪输入330、331、332用与门G2(333)与在一起。并约束该与门G1(309)和G2(333)的输出必须为1。因为对于副本A(321)来说伪输入304、305、306、307和308的逻辑状态必须为1,类似的,对于副本B(342)来说伪输入330、331、332的逻辑状态必须为1。
该装置的输出部分由三部分组成:
第一部分是副本A和副本B电路的原始输出,并将两个输出结果通过异或门G4对应异或;
第二部分是伪输出的公共部分;
在本例中,无论故障发生在扫描单元4还是扫描单元2,发生在扫描单元2、1和0的响应总能正确观察到。也就是说对于副本A(321)的伪输出316、317、318和副本B(342)的伪输出339、340、341在观测时不受故障影响。
第三部分是伪输出的私有部分。
在本例中,伪输出的私有部分为扫描单元4至扫描单元3。因为对于副本B而言,伪输出337和338的值只能为1,对于副本A而言,伪输出314和315的逻辑状态不受故障影响。因此只要在扫描单元4(314)或者扫描单元3(315)上观察到0值,那么可以立刻排除故障发生在扫描单元2上的可能,因此将扫描单元4(314)和扫描单元3(315)取反后连到或门G5上;将异或门G3和G4的输出结果也连接到或门G5上。
对于候选对(f4,f2)的固定故障为1的故障诊断装置就建成了,通过这个故障诊断装置生成的诊断向量可以准确定位固定故障为1的故障发生在扫描单元4还是扫描单元2上。
步骤S300,利用固定型故障诊断装置,为所述待测候选对生成诊断向量,并存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断;
所述固定型故障测试生成工具,目前有很多种,例如:synopsys公司的Tetramax,Cadence公司的Encounter Test和Mentor Graphic的TestKompress。
进一步地,所述步骤S300包括下列步骤:
步骤S310,利用通用的固定型故障测试生成工具,判断候选对是否可区分;若该待测候选对不可区分,则转至步骤S320;如果该待测候选对可区分,则转至步骤S330;
由于期望或门上的输出结果为1,本发明通过利用通用的固定型故障测试生成工具,测试或门输出上的发生固定为0故障来判断候选对(fi,fj)是否可区分。例如检测图3中的324和图4中的405或门输出上固定为0的故障。若输出为1,表示候选对(fi,fj)是可区分的;若输出不为1,表示候选对(fi,fj)是不可区分的,是等价故障对。
对于等价故障,将不能区分实际故障发生在哪一个扫描单元上。
步骤S320,若待测候选对不可区分,则将待测候选对(fi,fj)中的fj从候选扫描单元集合中删除,将扫描单元fj的直接后继扫描单元fk作为待测候选对中的第二个元素,构成新的待测候选对(fi,fk);并把(fi,fj)视为等价故障对,并返回步骤S220,根据新的待测候选对(fi,fk)重新构建相应的固定型故障诊断装置,并重新进行区分;
步骤S330,若该待测候选对可区分,那么把区分该待测候选对的向量存储下来,作为一个诊断向量,并将fi从候选扫描单元集合中删除;
本步骤中,因为诊断向量可以区分待测候选对(fi,fj),所以依据定律,该诊断向量也可以区分扫描单元fi与fj的下游的所有扫描单元;因此不必再去寻找诊断向量区分扫描单元fi与fj的下游的所有扫描单元,这样节省了大量的时间和资源;此时,所有候选扫描单元被分成可被区分部分和不可被区分部分。
步骤340,判断候选扫描单元集合是否为空,若为空,那么跳转至步骤S350;若不为空,那么跳转至步骤120,重新选择候选对。
步骤350,将所有生成的诊断向量存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断生成诊断向量流程结束;
步骤S400,将所述诊断向量集合中所有诊断向量逐一加载至待测芯片得到故障响应,并依据故障响应,对待测芯片进行扫描链故障诊断。
步骤S410,将所述诊断向量集合中的所有诊断向量逐一加载至待测芯片;
步骤S420,找到待测芯片的故障响应与固定型故障诊断装置的故障响应相同的诊断向量;
步骤S430,依据该诊断向量,确定实际故障的范围;
步骤S440,反复步骤S420~S430,不断精确实际故障的范围,确定实际故障的位置。
作为一种可实施方式,下面通过一可实例进一步详细说明本发明的扫描链故障诊断过程。
如图5所示。设一个待测扫描链由8个扫描单元组成(L=8)。设这个待测扫描链中存在固定为1故障,最初的候选扫描单元集合为F(f1,f5,f3,f6),为了简化说明,我们没有把待测扫描链中的所有的扫描单元加入候选扫描单元集合。在候选扫描单元集合F中,fi中的i代表候选扫描单元的索引号。在这个例子中,扫描单元3(f3)存在一个固定为1的故障。对固定F进行降序排列得F(f6,f5,f3,f1,)。那么第一个候选对为(f6,f5)。对该候选对建立扫描链故障诊断装置,并用通用的固定型故障测试生成工具求解发现候选对(f6,f5)不可区分,因此(f6,f5)是等价故障。随后,计算候选对(f6,f3)是否可区分,假设经过计算生成诊断向量可以区分候选对(f6,f3),因为(f6,f5)是等价故障,那么(f5,f3)也可以区分,这个诊断向量被保存下来。同理,如果(f6,f3)是可区分候选对,根据上面的定律可以知道,(f6,f1)和(f5,f1)也是可以区分的,因此,在下次迭代中只需要区分候选对(f3,f1),在这里我们假设生成诊断向量可以区分候选对(f3,f1)。当所有诊断向量都生成完成以后,把两个诊断向量逐一施加到待测扫描链。观察区分(f6,f3)的诊断向量的响应,发现故障不存在于扫描单元6,而是存在于扫描单元3或扫描单元1,即故障存在于扫描单元3的下游;(包括扫描单元2和扫描单元0,但在候选扫描单元集合中未列出。)因为即使真正的故障位置为f1,该向量依然可以被正确加载,在这个向量中扫描单元3至扫描单元0都被约束成1。而观察区分(f3,f1)的向量的响应,发现故障不存在于扫描单元1,(以及扫描单元1的下游,即扫描单元0,但在候选扫描单元集合中未列出。)因此故障扫描单元必然为扫描单元3。
本发明还提供一种扫描链故障诊断系统,利用构建的固定型故障诊断装置,模拟一向量输入实际发生扫描链故障的电路情况,来反求该向量,作为诊断向量,进行故障定位。如图6所示,其包括:
固定型故障的类型判断模块1,用于判断待测扫描链的固定型故障类型;
候选对获取模块2,用于从候选对集合中获取待测候选对;
候选对获取模块将待测扫描链的扫描单元,依据扫描单元索引号降序排列,构成候选扫描单元集合;并选择其中扫描单元索引号最大的扫描单元与其直接后继扫描单元,组成待测候选对。
构建故障诊断装置模块3,用于根据待测芯片的固定型故障的类型为待测候选对建立相应的固定型故障诊断装置;
所述固定型故障诊断装置31,如图7所示,由两个结构完全一致的待测芯片经过时序展开后的电路副本A和B,输入模块311,输出模块312和约束电路模块313组成。
所述电路副本A,用于模拟待测候选对中索引号大的扫描单元发生固定型故障时,待测芯片的输出结果;所述电路副本B,用于模拟待测候选对中索引号小的扫描单元发生固定型故障时,待测芯片的输出结果。
由于两个电路副本A和B的结构完全一致,下面只对电路副本A进行详细说明,电路副本B与之完全相同。
所述电路副本A,包括:
输入端的待测芯片的扫描链;
输出端的待测芯片的扫描链;
待测芯片的组合逻辑电路。
所述输入模块311,用于对所述故障诊断装置进行输入;
原始输入(Primary Input,简称PI)子模块3111,即对所述电路副本中组合逻辑电路的输入;
在扫描链诊断过程中,我们假设电路的原始输入是无故障的,因此两个电路副本的原始输入的逻辑值一致。
公共伪输入子模块3112,用于对伪输入的公共部分进行输入;
伪输入(Pseudo Primary Input,简称PPI,)的公共部分,是指无论实际的固定型故障发生在选定的候选对中的哪个扫描单元上,向量总能够正确加载的扫描单元片段(scan segment)。
私有伪输入子模块3113,用于对伪输入的私有部分进行输入;当选定的候选对中的两个扫描单元的其中之一无故障时,使得除伪输入公共部分外的某段扫描链的逻辑状态不受故障影响,我们称该段扫描链为伪输入的私有部分。
所述输出模块312,包括:原始输出子模块3121,公共伪输出子模块3122,以及私有伪输出子模块3123,其中:
原始输出(Primary Output,简称PO)子模块3121,并分别将两个原始输出结果通过异或门对应异或;
所述原始输出是指,所述电路副本中组合逻辑电路的输出。
公共伪输出子模块3122,用于输出伪输出的公共部分的数据;
伪输出的公共部分是指,无论实际故障发生在选定的候选对中的哪个扫描单元上,响应总能够被正确观察到的扫描单元的片段,并将这部分的输出通过所述异或门对应异或;
私有伪输出子模块3123,用于输出伪输出的私有部分的数据。
伪输出的私有部分是指,当选定的候选对中的两个扫描单元其一存在故障时,逻辑状态不受故障影响的一段扫描链。
所述约束电路模块313,包括:模拟故障模块,两个异或门,以及一个或门,其中:
将伪输出的私有部分根据固定故障类型,取反或直接连到所述或门上。若是固定故障为1,则取反后连到所述或门上;若是固定故障为0,则直接连到所述或门上。
模拟故障模块,若待测芯片的固定型故障为1,则使用一与门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该与门的相应输入端,并约束与门的输出必须为1;若待测芯片的固定型故障为0,则使用一或门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该或门的相应输入端,并约束或门的输出必须为0。
异或门,用来分别比较输入该异或门的逻辑值是否相同,当相同时输出为0;当不同时输出为1,并将其输入至或门。
或门,在或门的所有输入中至少有一个为1的情况下即可导致或门的输出为1,从而可以保证选定的候选对中的两个扫描单元可区分。
异或门和或门组合起来用于判定两个故障是否可以区分。
所述约束电路的两个异或门的输出结果也连接到所述或门上。
通过这个扫描链故障诊断装置生成的诊断向量,可以确定固定型故障是否发生在选定的候选对中上游的扫描单元,还是发生在另一个扫描单元上或者该扫描单元的下游扫描单元上。这样可以不断缩小发生实际故障的范围。
诊断向量获取模块4,用于利用固定型故障诊断装置获取并存储诊断向量,供所述故障诊断模块进行故障诊断。
所述诊断向量获取模块,利用固定型故障测试生成工具,为待测候选对生成所述或门输出上发生固定为0故障的测试向量,即为待测候选对生成诊断向量。因为我们期望或门上的输出为1,所以对或门上的输出进行固定为0故障的检测。
若诊断向量存在,那么对应的待测候选对则可以区分,符合所述定律的多个候选对也可被该诊断向量区分,因此不必再去生成向量区分这些候选对;生成的这个诊断向量就可以用于扫描链故障的诊断。否则这样的诊断向量不存在,说明这个待测候选对不可区分,是一对等价故障。
对于等价故障,将不能区分实际故障发生在哪一个扫描单元上。
故障诊断模块5,用于利用上述诊断向量,对待测芯片中的扫描链进行故障定位;
故障诊断模块利用生成的诊断向量集合,将所有的诊断向量逐一加载至待测芯片得到故障响应,依据故障响应,对待测的芯片进行扫描链故障诊断。
系统控制模块6,用于根据不同情况,调用系统中的各个模块协调工作。
若待测候选对不可区分,那么系统控制模块就把待测候选对中索引号较小的扫描单元从候选扫描对集合中删除,并将其直接后继扫描单元作为待测候选对中的第二个元素,构成新的待测候选对;并把原待测候选对列为等价故障对,并调用构建故障诊断装置模块,为新的待测候选对建立故障诊断装置;
若待测候选对可区分,那么系统控制模块,把区分该待测候选对的诊断向量存储下来,作为一个诊断向量;并将fi从候选对集合中删除。
系统控制模块监测候选对集合是否为空;若候选对集合为空,那么整个流程结束;若候选对集合不为空,那么调用候选对获取模块,重新选择候选对。
本发明的扫描链故障诊断系统,其工作过程与本发明的扫描链故障诊断方法相同,因此,在本发明中不再一一详细描述。
本发明的有益效果在于:
1、利用本发明提供的扫描链故障诊断方法及系统,可以有效的诊断扫描链中存在的固定型故障。
2、利用本发明提供的扫描链故障诊断方法及系统,不会给电路带来任何的硬件开销也不会改变现有的设计测试流程。
3、利用本发明提供的扫描链故障诊断方法及系统,任何通用的固定型故障测试生成工具都可以用作扫描链诊断向量的生成。
4、利用本发明提供的扫描链故障诊断方法及系统,可以减少不同候选对之间的比较次数,从而降低了向量的数目,减少了向量生成和测试时间。
通过结合附图对本发明具体实施例的描述,本发明的其它方面及特征对本领域的技术人员而言是显而易见的。
以上对本发明的具体实施例进行了描述和说明,这些实施例应被认为其只是示例性的,并不用于对本发明进行限制,本发明应根据所附的权利要求进行解释。
Claims (19)
1.一种扫描链故障诊断方法,其特征在于,包括步骤:
步骤A.将待测芯片的扫描链中的扫描单元组成候选扫描单元集合,并在候选扫描单元集合中选定待测候选对;
步骤B.根据扫描链的固定型故障类型,为所述待测候选对建立相应的固定型故障诊断装置;
步骤C.利用所述固定型故障诊断装置为所述待测候选对生成诊断向量,并存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断。
2.根据权利要求1所述的扫描链故障诊断方法,其特征在于,所述步骤A之前还包括步骤:
步骤A’,确定待测芯片的扫描链的固定型故障的类型。
3.根据权利要求1所述的扫描链故障诊断方法,其特征在于,所述步骤C之后还包括步骤:
步骤D.将所述诊断向量集合中所有的诊断向量逐一加载至待测芯片得到故障响应,并依据该故障响应,对待测芯片进行扫描链故障诊断。
4.根据权利要求1所述的扫描链故障诊断方法,其特征在于,所述步骤A还包括步骤:
步骤A1.将待测芯片的扫描链中的扫描单元,依照扫描单元索引号降序排列组成候选扫描单元集合;
步骤A2.选定所述候选扫描单元集合中索引号最大的扫描单元fi作为候选对中的第一个元素;
步骤A3.选定所述扫描单元fi的直接后继扫描单元fj作为候选对中的第二个元素,构成待测候选对(fi,fj)。
5.根据权利要求1所述的扫描链故障诊断方法,其特征在于,所述步骤B包括步骤:
步骤B1.将待测芯片经过时序展开,得到待测芯片的电路副本,该电路副本包括:输入端的待测芯片的扫描链,输出端的待测芯片的扫描链,以及待测芯片的组合逻辑电路;
步骤B2.用两个完全一样的所述待测芯片的电路副本,分别模拟在所述待测候选对的两个扫描单元发生固定型故障时待测芯片电路的逻辑状态;
步骤B3.使用一异或门将两个所述电路副本中待测芯片的组合逻辑电路的输出对应异或;使用另一异或门将两个所述电路副本中输出端的待测芯片的扫描链的伪输出的公共部分对应异或;
步骤B4.使用一或门将所述两个异或门的输出以及所述输出端的待测芯片的扫描链的伪输出的私有部分分别连在该或门的相应输入端,得到固定型故障诊断装置。
6.根据权利要求5所述的扫描链故障诊断方法,其特征在于,步骤B2中,所述模拟是指,若待测芯片的固定型故障为1,则使用一与门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该与门的相应输入端,并约束与门的输出必须为1;若待测芯片的固定型故障为0,则使用一或门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该或门的相应输入端,并约束或门的输出必须为0。
7.根据权利要求5所述的扫描链故障诊断方法,其特征在于,所述步骤B4还进一步包括:将伪输出的私有部分根据所述固定型故障类型,取反或直接连到所述或门上;若所述固定型故障类型为1,则将伪输出的私有部分取反后连到所述或门上;若所述固定型故障类型为0,则直接连到所述或门上。
8.根据权利要求7所述的扫描链故障诊断方法,其特征在于,所述步骤C包括步骤:
步骤C1.利用固定型故障测试生成工具,判断所述待测候选对是否可区分;若该待测候选对不可区分,则转至步骤C2;如果该待测候选对可区分,则转至步骤C3;
步骤C2.若所述待测候选对不可区分,则将所述待测候选对(fi,fj)中的fj从所述候选扫描单元集合中删除,将扫描单元fi的直接后继扫描单元fk作为候选对中的第二个元素,构成新的待测候选对(fi,fk);并把(fi,fj)视为等价故障对,并返回步骤B2;
步骤C3.若该待测候选对可区分,那么把区分该待测候选对的向量作为一诊断向量,存储在诊断向量集合中;并将fi从所述候选扫描单元集合中删除;
步骤C4.判断所述候选扫描单元集合是否为空,若为空,那么跳转至步骤C5;若不为空,那么跳转至步骤A2,重新选择待测候选对;
步骤C5.将所有生成的诊断向量存储于诊断向量集合,用于对待测芯片进行扫描链故障诊断。
9.根据权利要求8所述的扫描链故障诊断方法,其特征在于,所述区分的方法是:
对于所述待测候选对相应的固定型故障诊断装置,利用固定型故障测试生成工具生成所述或门输出上发生固定型故障为0的向量;
若向量存在,那么所述待测候选对可以区分;若向量不存在,所述待测候选对不可区分。
10.一种扫描链故障诊断系统,包括:固定型故障的类型判断模块,故障诊断模块,以及系统控制模块;其特征在于,还包括:候选对获取模块,构建故障诊断装置模块,以及诊断向量获取模块,其中:
所述候选对获取模块,用于从候选对集合中获取待测候选对;
所述构建故障诊断装置模块,用于根据待测芯片的固定型故障的类型为所述待测候选对建立相应的固定型故障诊断装置;
所述诊断向量获取模块,用于利用固定型故障诊断装置获取并存储诊断向量,供所述故障诊断模块进行故障诊断。
11.根据权利要求10所述的扫描链故障诊断系统,其特征在于,所述故障诊断装置,包括:两个完全一致的待测芯片的电路副本,输入模块,输出模块,以及约束电路模块,其中:
所述电路副本,用于模拟所述待测候选对中的扫描单元发生固定型故障时的待测芯片电路的逻辑状态;
所述输入模块,用于对所述故障诊断装置进行输入;
所述输出模块,用于对所述故障诊断装置进行输出;
所述约束电路模块,用于约束所述故障诊断装置中的电路。
12.根据权利要求11所述的扫描链故障诊断系统,其特征在于,所述输入模块包括:原始输入子模块,公共伪输入子模块,以及私有伪输入子模块,其中:
所述原始输入子模块,用于对所述电路副本中组合逻辑电路进行输入;
所述公共伪输入子模块,用于对伪输入的公共部分进行输入;
所述私有伪输入子模块,用于对伪输入的私有部分进行输入。
13.根据权利要求12所述的扫描链故障诊断系统,其特征在于,所述伪输入的公共部分,是指无论实际的固定型故障发生在所述待测候选对中的哪个扫描单元上,向量总能够正确加载的扫描单元片段。
14.根据权利要求12所述的扫描链故障诊断系统,其特征在于,所述伪输入的私有部分,是指当所述待测候选对中的两个扫描单元的其中之一无故障时,除所述伪输入公共部分外逻辑状态不受故障影响的扫描链片段。
15.根据权利要求11所述的扫描链故障诊断系统,其特征在于,所述输出模块,包括:原始输出子模块,公共伪输出子模块,以及私有伪输出子模块,其中:
所述原始输出子模块,用于输出所述电路副本中组合逻辑电路的数据;
所述公共伪输出子模块,用于输出伪输出的公共部分的数据;
所述私有伪输出子模块,用于输出伪输出的私有部分的数据。
16.根据权利要求15所述的扫描链故障诊断系统,其特征在于,所述伪输出的公共部分,是指无论实际故障发生在所述待测候选对中的哪个扫描单元上,响应总能够被正确观察到的待测芯片中扫描链的扫描单元的片段。
17.根据权利要求15所述的扫描链故障诊断方系统,其特征在于,所述伪输出的私有部分,是指当所述待测候选对中的两个候选扫描单元其一存在故障时,逻辑状态不受故障影响的待测芯片上的扫描链的一段扫描单元片断。
18.根据权利要求15所述的扫描链故障诊断系统,其特征在于,所述约束电路模块,包括:模拟故障模块,两个异或门,以及一个或门,其中:
所述模拟故障模块,根据固定型故障的类型,使用与门或者或门分别将两个所述电路副本中输入端的待测芯片的扫描链中候选扫描单元下游连在一起;
所述两个异或门,分别与所述原始输出子模块和所述公共伪输出相连接;
所述或门,与所述两个异或门和私有伪输出子模块相连接。
19.根据权利要求18所述的扫描链故障诊断方系统,其特征在于,所述模拟故障模块,若待测芯片的固定型故障为1,则使用一与门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该与门的相应输入端,并约束与门的输出必须为1;若待测芯片的固定型故障为0,则使用一或门将所述输入端的待测芯片的扫描链的候选扫描单元下游分别连在该或门的相应输入端,并约束或门的输出必须为0。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200810114827XA CN101315412A (zh) | 2008-06-12 | 2008-06-12 | 一种扫描链故障诊断方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200810114827XA CN101315412A (zh) | 2008-06-12 | 2008-06-12 | 一种扫描链故障诊断方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101315412A true CN101315412A (zh) | 2008-12-03 |
Family
ID=40106489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200810114827XA Pending CN101315412A (zh) | 2008-06-12 | 2008-06-12 | 一种扫描链故障诊断方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101315412A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101710359B (zh) * | 2009-11-03 | 2011-11-16 | 中国科学院计算技术研究所 | 一种集成电路故障诊断系统及方法 |
CN103154755A (zh) * | 2010-08-12 | 2013-06-12 | 爱德万测试(新加坡)私人有限公司 | 用于生成参考扫描链测试数据的测试装置和测试系统 |
CN103376405A (zh) * | 2012-04-27 | 2013-10-30 | 国际商业机器公司 | 用于扫描链诊断的方法和装置 |
CN112183005A (zh) * | 2020-09-29 | 2021-01-05 | 天津飞腾信息技术有限公司 | 集成电路测试模式下的dft电路构建方法及应用 |
CN114563692A (zh) * | 2022-04-28 | 2022-05-31 | 深圳比特微电子科技有限公司 | 基于锁存器的支持可测性设计的电路以及芯片测试方法 |
CN116106729A (zh) * | 2023-02-10 | 2023-05-12 | 无锡玖熠半导体科技有限公司 | 基于代价损失因子的扫描链及组合逻辑故障诊断方法 |
-
2008
- 2008-06-12 CN CNA200810114827XA patent/CN101315412A/zh active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101710359B (zh) * | 2009-11-03 | 2011-11-16 | 中国科学院计算技术研究所 | 一种集成电路故障诊断系统及方法 |
CN103154755A (zh) * | 2010-08-12 | 2013-06-12 | 爱德万测试(新加坡)私人有限公司 | 用于生成参考扫描链测试数据的测试装置和测试系统 |
CN103154755B (zh) * | 2010-08-12 | 2015-04-01 | 爱德万测试(新加坡)私人有限公司 | 用于生成参考扫描链测试数据的测试装置、测试系统和方法 |
CN103376405A (zh) * | 2012-04-27 | 2013-10-30 | 国际商业机器公司 | 用于扫描链诊断的方法和装置 |
CN103376405B (zh) * | 2012-04-27 | 2015-09-09 | 国际商业机器公司 | 用于扫描链诊断的方法和装置 |
US9383409B2 (en) | 2012-04-27 | 2016-07-05 | International Business Machines Corporation | Method of diagnosable scan chain |
US9562945B2 (en) | 2012-04-27 | 2017-02-07 | International Business Machines Corporation | Modifying a scan chain for improved fault diagnosis of integrated circuits |
CN112183005A (zh) * | 2020-09-29 | 2021-01-05 | 天津飞腾信息技术有限公司 | 集成电路测试模式下的dft电路构建方法及应用 |
CN112183005B (zh) * | 2020-09-29 | 2022-11-11 | 飞腾信息技术有限公司 | 集成电路测试模式下的dft电路构建方法及应用 |
CN114563692A (zh) * | 2022-04-28 | 2022-05-31 | 深圳比特微电子科技有限公司 | 基于锁存器的支持可测性设计的电路以及芯片测试方法 |
CN114563692B (zh) * | 2022-04-28 | 2022-08-02 | 深圳比特微电子科技有限公司 | 基于锁存器的支持可测性设计的电路以及芯片测试方法 |
CN116106729A (zh) * | 2023-02-10 | 2023-05-12 | 无锡玖熠半导体科技有限公司 | 基于代价损失因子的扫描链及组合逻辑故障诊断方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105631077B (zh) | 具有增大的故障覆盖率的集成电路 | |
US5640403A (en) | Fault diagnosis method for a sequential circuit | |
Aitken | Finding defects with fault models | |
Huang et al. | Statistical diagnosis for intermittent scan chain hold-time fault | |
Yang et al. | Quick scan chain diagnosis using signal profiling | |
CN101251580A (zh) | 一种可诊断扫描链故障的电路装置及其诊断方法 | |
US6694454B1 (en) | Stuck and transient fault diagnostic system | |
CN101315412A (zh) | 一种扫描链故障诊断方法及系统 | |
Li et al. | Diagnosis of resistive-open and stuck-open defects in digital CMOS ICs | |
CN101285871B (zh) | 一种扫描链诊断向量生成方法和装置及扫描链诊断方法 | |
US6883115B2 (en) | LSI diagnostic system and method of diagnosing LSI | |
Aitken et al. | Better models or better algorithms? Techniques to improve fault diagnosis | |
CN101320078A (zh) | 一种扫描链故障诊断系统、方法及诊断向量生成装置 | |
US8230283B2 (en) | Method to test hold path faults using functional clocking | |
Li | Diagnosis of multiple hold-time and setup-time faults in scan chains | |
Huang | Dynamic learning based scan chain diagnosis | |
Huang et al. | Intermittent scan chain fault diagnosis based on signal probability analysis | |
US6876934B2 (en) | Method for determining fault coverage from RTL description | |
US6105156A (en) | LSI tester for use in LSI fault analysis | |
Guo et al. | Detection and diagnosis of static scan cell internal defect | |
US11408938B2 (en) | Bidirectional scan cells for single-path reversible scan chains | |
Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
Pomeranz | Improving the diagnosability of scan chain faults under transparent-scan by observation points | |
JP3090929B2 (ja) | ディレイ故障検査方式 | |
Seshadri et al. | Dominance based analysis for large volume production fail diagnosis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081203 |