KR20010040210A - 반도체 집적회로의 고장검사방법 및 레이아웃방법 - Google Patents

반도체 집적회로의 고장검사방법 및 레이아웃방법 Download PDF

Info

Publication number
KR20010040210A
KR20010040210A KR1020000063599A KR20000063599A KR20010040210A KR 20010040210 A KR20010040210 A KR 20010040210A KR 1020000063599 A KR1020000063599 A KR 1020000063599A KR 20000063599 A KR20000063599 A KR 20000063599A KR 20010040210 A KR20010040210 A KR 20010040210A
Authority
KR
South Korea
Prior art keywords
failure
integrated circuit
semiconductor integrated
fault
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000063599A
Other languages
English (en)
Other versions
KR100740178B1 (ko
Inventor
요시다타카키
시모다레이수케
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010040210A publication Critical patent/KR20010040210A/ko
Application granted granted Critical
Publication of KR100740178B1 publication Critical patent/KR100740178B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Medical Informatics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 집적회로의 칩 내에 있어서의 마스크패턴의 물리적인 정보, 셀이나 기능블록의 실적을 고려하여, 실제 고장에 기초한 고정밀도 또한 고효율의 고장검사나 레이아웃을 행할 수 있게 하여, 초기불량 등의 고장의 저감에 기여할 수 있도록 한다.
칩 내에 있어서의 마스크패턴의 물리적인 정보, 또한 셀이나 기능블록의 실적을 고려하여, 고장나기 쉬운 순번부여(1303) 및 고장의 중요도부여를 행하고, 실제의 고장에 기초하여 고정밀도 또한 고효율의 고장검사(1306)나 레이아웃을 행한다.

Description

반도체 집적회로의 고장검사방법 및 레이아웃방법{DISORDER CHECKING METHOD AND LAYOUT METHOD OF SEMICONDUCTOR ASSEMBLY CIRCUIT}
본 발명은 반도체 집적회로의 고장검사방법 및 레이아웃방법에 관한 것으로, 특히 집적회로를 효과적 또한 고정밀도로 고장검사 및 레이아웃하는 것이 가능한, 반도체 집적회로의 고장검사방법 및 레이아웃에 관한 것이다.
도 48에 반도체 집적회로의 마스크패턴에 대한 종래의 레이아웃처리에 관해서 나타낸다.
즉, 논리검증을 완료한 회로네트리스트(101)에 기초하여, 레이아웃장치(102)에 의해, 집적회로의 마스크패턴의 물리적인 배치, 배선을 행한 마스크레이아웃도 (104)가 자동적으로 생성된다. 회로도에 있어서는 실제의 물리정보는 없기 때문에, 레이아웃처리에 있어서 처음에 마스크패턴의 물리적인 위치관계가 주어진다. 레이아웃에 있어서의 마스크패턴의 물리적인 위치관계는, 현상에 있어서는 집적회로의 논리동작의 타이밍정보(103)에 기초하여 고려되는 경우가 거의이다.
집적회로의 제조프로세스에 있어서, 예컨대 마스크에 미세한 이물이 부착하면, 그 부착부분에서 패턴브릿지 등의 불량이 생길 수 있다. 이와 같은 불량은, 일반적으로 집적회로의 검사공정에서 소정의 테스트패턴을 이용하여 입출력신호를 조사하므로써, 검출된다. 이와 같은 데스크패턴을 회로도 등의 정보에 기초하여 자동적으로 생성하는 자동테스트패턴생성장치(ATPG)도 잘 알려져 있다.
그러나, 고도의 집적회로에 있어서는, 비용에 맞는 검사시간의 제한때문에, 실행하는 데스크패턴의 수도 한정된다. 그래서, 어떻게 단시간에 효율적으로 집적회로의 불량(이하, 「고장」이라함)을 검출하는가가 중요하다. 그래서, 어느 테스트패턴으로 집적회로의 고장을 어느 정도의 확률로 검출할 수 있는가, 즉 고장검출율의 평가를 행할 필요가 있다. 이와 같은 고장검출율의 평가도, 본 발명에서는 「고장검사」라는 것으로 한다. 또한 본 발명에 있어서, 「고장검사」는, 고장을 검사하는 것이라는 본래의 의미에서 이용하는 것도 있다.
도 49에 종래의 고장검사의 흐름도를 나타낸다. 회로네트리스트(201) 또는, 고장리스트(203)와 테스트패턴(204)을 이용하여 고장검출율을 출력한다.
고장검사수단(ATPG)(202)에서는, 구체적으로는, 집적회로에 미리 인위적으로 고장상태를 만들어 두고, 이것을 검사기(또는 고장검출기)에 걸어서 그 고장이 정상으로 검출되는가 안되는가를 조사한다(고장시뮬레이션).
고장리스트는, 이름짓기뿐만 아니라, 검출결과로서 출력하는 경우도 있다. 고장검사수단(ATPG)(202)에 있어서는, 회로네트리스트 또는 고장리스트(203)를 이용하여 테스트패턴(204)을 자동적으로 생성하고, 아울러서 고장검출율(205)을 출력하는 경우도 있다.
최근, 집적회로의 대규모화에 따른, 높은 고장검출율을 확보하기 위하여, 팽대한 테스트패턴과, 이 테스트패턴을 고장시뮬레이션하는 처리시간이 필요로 되어오고 있다. ATPG에 의한 처리시간 및 ATPG에 의해서 자동생성되는 테스트패턴도 마찬가지로 팽대로 되어 오고 있다. 한편으로는, 집적회로의 신뢰성을 올리기 위하여, 구해지는 고장검출율은 점점 높게 되어 오고 있다.
한편, 종래로부터, 시장불량율과 고장검출율은 일반적으로 하기의 식(1)으로 표시되어 있다. 이 식에 있어서, U는 시장검출율, K는 고장검출율, Y는 수율을 표시한다.
(수 1)
...(1)
U : 시장불량율
K : 고장검출율
Y : 수율
여기서의 고장검출율은, 단일축퇴고장, 요컨대, 0축퇴고장과 1축퇴고장을 모델로서 다루어지고 있다. 0축퇴고장은, 대상으로 하는 신호선이 항상 0으로 고정하는 고장, 예컨대 대상의 신호선이 VSS(글랜드)전원의 마스크와 브릿지하고 있는 경우가 상정된다. 신호선과 전원의 마스크와의 브릿지 이외의 고장에 있어서도, 마찬가지의 모델로 표현할 수 있는 경우가 꽤 있고, 종래는, 대략 식(1)으로 표현할 수 있게 되어 있다.
칩 상의 물리적인 영역에 있어서, 고장의 발생원인으로 되는 현상, 예컨대 마스크로의 이물의 부착이 생겼을 때, 이것이 고장으로 결부되는 것은, 마스크패턴이 존재하는 부분에 이물이 부착되었을 때이다. 칩 상에는 마스크패턴이 존재하지 않는 부분이 있고, 이 부분에 이물이 부착되어도 고장으로 연결되지 않는다.
통상, 마스크패턴은 칩 상에 균일하게 존재하지 않으므로, 마스크패턴이 빽빽한 부분과 드문드문한 부분이 칩 상에 생겨 있다. 따라서, 고장의 발생원인으로 되는 현상이 칩 상에서 거의 균일하게 발생한다라고 하여도, 실제의 고장이 발생하는 확율은 칩 상에서 균일하지 않고, 마스크패턴이 빽빽한 부분은 드문드문한 부분에 비해서 고장발생율이 높게 된다.
도 50에서 나타내는 바와 같이 직사각형의 칩 상에 마스크패턴이 존재하는 부분과 존재하지 않는 부분이 분포하고 있는 경우를 가정한다. 도 50 중, 망에 걸린 「마스크 있는 부분」이 마스크패턴의 존재하는 부분이고, 백지의 「마스크 없는 부분」이 마스크패턴의 존재하지 않는 부분이다. 직사각형의 칩 전체를 상하좌우로 분할하여 4개의 블록(A, B, C, D)으로 하면, 각 블록에 있어서의 마스크패턴의 밀도, 즉, 전체면적에 마스크패턴이 차지하는 비율이 다르다. 도 50의 경우, 마스크패턴의 밀도는 블록(B)이 가장 놓고, D, A, C의 순으로 낮게 되어 있다. 도 중에서, X표는 고장발생원인부분을 나타내지만, 마스크패턴밀도가 낮은 부분은, 고장의 발생원인으로 되는 현상이 일어나더라도 고장발생율은 낮다. 이것에 대해서, 마스크패턴밀도가 높은 부부은, 동일 고장의 발생원인으로 되는 현상에 의한 고장발생율이 높게 된다. 예컨대, 도 50의 경우, 블록(B)은 블록(A)보다 마스크패턴밀도가 높으므로, 고장의 발생원인으로 되는 현상에 의한 고장발생율은 블록(B)의 쪽이 블록(A)보다 높게 된다.
한편, 집적회로에 있어서, 예컨대 통상의 신호선의 마스크가 전원선의 마스크와 근접하고 있으면, 전원으로부터의 노이즈 등의 영향을 받아서 오동작할 가능성도 높게 된다. 또한, 신호선이 근접하고 있는 경우도, 신호강도가 약한 신호가 강도가 강한 신호에 영향을 주어서 오동작할 가능성이 높게 된다.
이와 같이 실제 고장이 일어나는 확률은, 마스크의 상태, 요컨대 마스크의 배치, 배선의 레이아웃의 상태, 및 마스크의 종류에 의해서 바뀌고 있다.
게다가, 신규의 프로세스나 신규로 개발한 셀이나 신뢰성시험이 보증되어 있지 않은 셀이나 기능블록을 이용하는 경우는, 고장의 가능성이 높게 된다.
종래의 고장검사는, 도 48이나 도 49에서 나타내는 바와 같이 회로의 네트리스트와 테스트패턴만을 이용하여 처리하고 있고, 회로의 레이아웃의 상태, 및 셀이나 기능블록의 실적을 고려하고 있지 않다. 결국, 고장검사의 대상으로 되는 각각의 고장에 관해서 실제 고장이 일어나는 확률을 균일로 가정하여 고장시뮬레이션처리하기 때문에, 종래의 고장검출율은, 실제의 고장발생율의 지표로서의 정밀도를 보증할 수 없는 우려가 있다. 또한, 실제로 생기기 쉬운 고장을 미리 고장검사나 ATPG에 의한 처리의 대상으로한다라는 효과적인 처리를 행할 수 없다.
또한, 최근, 집적회로의 대규모화, 미세화에 따라서, 종래와 같은 단일축퇴고장모델에서는 표시하지 않는 고장이 나타날 수 있는 것이 예상된다. 결국, 시장불량율과 고장검출율의 관계는 상기 식(1)에서는 표현할 수 없게 되어 있을 가능성이 높다. 그래서, 실제의 고장의 발생을 고려한 새로운 고장검출율의 척도가 필요로 되고 있다.
게다가, 종래의 레이아웃방법은, 고장이 일어나기 쉬움을 고려한 것은 아니고, 고장이 일어나지 않기 위한 마스크레이아웃대책은 행해지지 않는다.
그래서 본 발명은, 반도체 집적회로의 칩 내에 있어서의 마스크패턴의 물리적인 정보, 또한, 셀이나 기능블록의 실적을 고려하여, 실제의 고장에 기초하여 고정밀도 또한 고효율의 고장검사나 레이아웃을 행할 수 있게 하여, 초기불량 등의 고장의 저감에 기여할 수 있도록 하는 것을 목적으로 한다.
본 발명의 고장검사방법은, 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 이용하여 상기 반도체 집적회로의 고장검사를 행하는 것이다. 또한 본 발명의 고장검사방법 및 레이아웃방법은, 칩 내에 있어서의 마스크패턴의 물리적인 정보나, 셀이나 기능블록의 실적을 고려하여, 고장이 일어나기 쉬움의 순번부여 및 고장의 중요도부여를 행하는 것이다.
따라서 본 발명에 의하면, 실제의 고장에 기초하는 고정밀도 또한 고효율의 고장검사나 레이아웃을 행할 수 있게 되고, 반도체 집적회로에 있어서의 초기불량 등의 고장의 저감에 기여할 수 있다.
도 1은, 본 발명의 제 1의 실시의 형태에 있어서의 고장리스트를 이름짓기 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 2는, 본 발명의 제 2의 실시의 형태에 있어서의 고장검사로부터 생성하는 고장리스트를 이름짓기 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 3은, 본 발명의 제 3의 실시의 형태에 있어서의 고장검사방법 및 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 4는, 본 발명의 제 4의 실시의 형태에 있어서의 고장검사방법 및 레이아웃방법을 설명하기 위한 논리회로도이다.
도 5는, 도 4의 논리회로도에 대응하는 고장리스트이다.
도 6은, 도 4의 논리회로도에 있어서의 고장을 일으키기 쉬움에 기초하여 순번부여한 고장리스트이다.
도 7은, 본 발명의 제 4의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 8은, 본 발명의 제 4의 실시의 형태에 있어서의 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 9는, 본 발명의 제 5의 실시의 형태에 있어서의, 도 4의 논리회로도를 마스크레이아웃도에 치환된 경우의 요부를 나타내는 도이다.
도 10은, 본 발명의 제 5의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 11은, 본 발명의 제 5의 실시의 형태에 있어서의 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 12는, 본 발명의 제 5의 실시의 형태에 있어서의 고장리스트의 순번부여를 설명하기 위한 논리회로도이다.
도 13은, 도 12의 논리회로도를 마스크레이아웃도에 치환된 경우의 요부를 나타내는 도이다.
도 14는, 본 발명의 제 6의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 15는, 본 발명의 제 6의 실시의 형태에 있어서의 마스크밀도의 일람을 예시하는 도이다.
도 16은, 본 발명의 제 6의 실시의 형태에 있어서의 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 17은, 본 발명의 제 7의 실시의 형태에 있어서의 셀, 기능블록의 실적데이터베이스를 예시하는 도이다.
도 18은, 본 발명의 제 7의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 19는, 본 발명의 제 7의 실시의 형태에 있어서의 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 20은, 본 발명의 제 8의 실시의 형태에 있어서의 고장의 중요도부여의 개념을 예시하는 도이다.
도 21은, 본 발명의 제 9의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 22는, 본 발명의 제 9의 실시의 형태에 있어서의 고장의 중요도부여의 구체예를 나타내는 도이다.
도 23은, 도 22의 고장의 중요도부여에 검출, 미검출의 판정을 추가한 구체예를 나타내는 도이다.
도 24는, 본 발명의 제 10의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 25는, 본 발명의 제 10의 실시의 형태에 있어서의 중요도부여된 고장리스트의 구체예를 나타내는 도이다.
도 26은, 본 발명의 제 11의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 27은, 본 발명의 제 12의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 28은, 본 발명의 제 13의 실시의 형태에 있어서의 고장검사방법의 처리순서를 나타내는 플로오챠트이다.
도 29는, 본 발명의 제 13의 실시의 형태에 있어서의 얻어내는 고장검출율을 포함하는 고장리스트를 예시하는 도이다.
도 30은, 본 발명의 제 13의 실시의 형태에 있어서의 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 31은, 본 발명의 제 14의 실시의 형태에 있어서의 고장검사방법 및 레이아웃방법의 처리순서를 나타내는 플로오챠트이다.
도 32는, 본 발명의 제 15의 실시의 형태에 있어서의 고장부분 짜넣기수단에서의 처리순서를 나타내는 플로오챠트이다.
도 33은, 본 발명의 제 15의 실시의 형태에 있어서의 고장나기 쉬운 부분를 출력하는 처리순서를 나타내는 플로오챠트이다.
도 34는, 본 발명에 기초하여 고장이 날 부분의 짜넣기방법의 제 1의 예에 있어서의 테스트패턴생성의 대상으로 되는 반도체 집적회로를 예시하는 논리회로도이다.
도 35는, 동 테스트패턴의 일예를 나타내는 도이다.
도 36은, 도 34의 회로에 대한 화일로그의 일예를 나타내는 도이다.
도 37은, 도 34의 회로에 대한 화일로그의 다른 예를 나타내는 도이다.
도 38은, 도 34의 회로에 대한 화일로그의 또 다른 예를 나타내는 도이다.
도 39는, 도 34의 회로에 있어서의 경계조건을 나타내는 도이다.
도 40은, 본 발명에 기초하여 고장이 날 부분의 짜넣기방법의 제 1의 예에 있어서의 화일로그가공의 처리순서를 나타내는 플로오챠트이다.
도 41은, 본 발명에 기초하여 고장이 날 부분의 짜넣기방법의 제 2의 예를 나타내는 플로오챠트이다.
도 42는, 본 발명에 기초하여 고장이 날 부분의 짜넣기방법의 제 2의 예에 있어서의 발생의 가능성이 높은 고장테이블의 예를 나타내는 도이다.
도 43은, 본 발명에 기초하여 고장이 날 부분의 짜넣기방법의 제 3의 예의 플로오챠트이다.
도 44는, 본 발명의 제 16의 실시의 형태에 기초하여 고장부분 짜넣기수단에 있어서의 처리순서를 나타내는 플로오챠트이다.
도 45는, 본 발명의 제 16의 실시의 형태에 기초하여 일반적인 고장해석의 처리순서를 나타내는 플로오챠트이다.
도 46는, 도 44의 처리순서의 변형예를 나타내는 도이다.
도 47은, 본 발명에 기초하여 고장부분 짜넣기수단에 있어서의 처리순서의 다른 예를 나타내는 플로오챠트이다.
도 48은, 종래의 마스크패턴의 레이아웃처리를 나타내는 도이다.
도 49는, 종래의 고장검사의 처리순서를 나타내는 플로오챠트이다.
도 50은, 집적회로의 마스크패턴의 분포예를 모식적으로 나타내는 도이다.
(도면의 주요부분에 대한 부호의 설명)
401 ㆍㆍㆍ 회로네트리스트
402 ㆍㆍㆍ 레이아웃수단
403 ㆍㆍㆍ 고장리스트
404 ㆍㆍㆍ 마스크레이아웃도
본 발명은, 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 이용하여, 상기 반도체 집적회로의 고장검사를 행하거나, 또는 상기 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것이다.
또한, 본 발명은, 반도체 집적회로의 고장을 검사하므로써, 이 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 작성하고, 이 고장리스트를 이용하여 상기 반도체 집적회로의 고장검사를 행하거나, 또는 상기 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것이다.
또한 본 발명은, 고장검사에 있어서 검출하기 어려운 고장을 사전에 고장리스트로부터 없애고, 나머지 고장리스트를 이용하여 반도체 집적회로의 고장검사를 행하거나, 또는 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것이다.
또한 본 발명은, 고장리스트에, 각 고장에 대한 고장을 일으키기 쉬움에 관한 데이터를 지니게하는 것이다.
또한 본 발명은, 각 고장이 일어나기 쉬움에 의해 순번부여된 고장리스트를 이용하여 반도체 집적회로의 고장검사를 행하거나, 또는 상기 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것이다.
또난, 본 발명은, 각 고장이 일어나기 쉬움에 의해 고장의 중요도부여를 행하여, 고장검사를 위한 고장검출율을 구하거나, 또는 반도체 집적회로의 마스크의 배치, 배선을 위한 고장검출율을 구하는 것이다.
또한, 본 발명은, 각 고장이 일어나기 쉬움에 의해 순번부여를 행하고, 이 순번부여에 따라서 고장의 중요도부여를 행하는 것이다.
또한, 본 발명은, 반도체 집적회로를 레이아웃하기 위한 레이아웃장치로부터 얻어지는 마스크정보에 기초하여 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것이다.
또한 본 발명은, 반도체 집적회로를 레이아웃하기 위한 레이아웃장치로부터 얻어지는 마스크정보에 기초하여 마스크패턴의 밀도를 계산하고, 이 마스크패턴의 밀도에 따라서 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것이다.
또한, 본 발명은, 반도체 집적회로의 셀이나 기능블록에 대한 과거의 사용실적에 기초한 신뢰성에 대한 데이터베이스에 기초하여 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것이다.
또한 본 발명은, 각 고장을 검출한 경우에 얻어지는 고장검출율을 산출하고, 지정한 고장검출율을 달성하기에 불필요한 고장을, 고장이 일어나기 어려운 순을 삭제하고, 나머지 고장에 대해서 고장검사의 처리를 행하는 것이다.
또한, 본 발명은, 순번부여에 따라서 각 고장검사의 처리를 행하면서, 고장검출율을 산출하고, 지정한 고장검출율을 달성한 시점에서 처리를 정지하는 것이다.
이하, 본 발명의 실시의 형태를 도면을 이용하여 설명한다.
도 1은, 본 발명의 제 1의 실시의 형태를 설명하는 것이다. 집적회로에서 발생하는 고장은, 마스크의 상태, 요컨대 마스크의 배치, 배선의 레이아웃의 상태와, 마스크의 종류에 의해서 바뀌어 진다. 또한, 사용하고 있는 셀 및 기능블록의 실적의 정도에 의해서도 바뀌어 진다. 게다가, 이와 같은 고장을 일으키기 쉬운 부분은, 마스크의 배치, 배선의 레이아웃에 있어서 대책하므로써, 거기서의 고장의 발생율을 내릴 수 있다. 예컨대, 통상의 신호선의 마스크가 전원선의 마스크와 근접하고 있으면 전원으로부터의 노이즈 등의 영향을 받아서 오동작하는 가능성도 높아지지만, 이 경우에, 전원선과 마스크의 간격을 넓히므로써, 고장이 일어날 가능성을 내릴 수 있다.
종래의 것에서는, 회로네트리스트(401)에 기초하여, 레이아웃수단(402)에 의해, 집적회로의 마스크패턴의 물리적인 배치, 배선을 행한 마스크 레이아웃도(404)가 자동적으로 생성하는 것뿐이지만, 본 발명의 제 1의 실시의 형태에서는, 고장의 발생하기 쉬운 부분의 정보 또는 고장을 저감하기 위하여 레이아웃수단(402)으로 대책해야할 정보인 고장리스트(403)를, 이 레이아웃수단(402)에 거둬들인다. 또한, 고장이 발생하기 쉬운 부분은, 레이아웃수단(402)으로부터 생성하는 경우도 있다. 고장리스트(403)로서는, 마스크 간이 가까운 것이나, 전원마스크에 근접하여 있는 것이나, 클럭을 공급하는 신호선의 마스크가 근접하여 있는 것이나, 컨택트의 겹침이 많은 것이나, 상하 서로 이웃하는 신호선이 교차하고 있는 것 등을 들 수 있다. 이 경우, 일단 마스크의 레이아웃을 행한 후에 고장리스트를 생성하고, 그다음, 레이아웃수단(402)에 있어서 고장을 저감하기 위한 대책을 행한다. 또한, 예컨대 고장검사를 충분히 행하지 않은 대상고장부분을 레이아웃수단(402)으로 대책하는 경우는, 이 대상부분이 고장리스트(403)에 포함된다.
도 2는, 본 발명의 제 2의 실시의 형태에 관해서 설명하는 것이다. 여기서는, 고장검사를 행하므로써, 고장리스트가 작성된다. 고장검사의 결과, 미검출이 있으면, 테스트패턴을 추가하여 둘 필요가 있다. 어느 정도 고장검출율이 높게 되어 오면, 다시 고장검출율을 높이기 위한 테스트패턴을 작성하기에 필요한 시간도, 그 테스트패턴의 스텝수도, 팽대로 되어진다. ATPG의 경우에도 아주 긴 테스트패턴이 생성되거나, 자동으로 생성할 수 없는 경우도 나타나진다. 결국 완전히 고장검출율100%로 하는 것은 곤란하고, 결과로서 미검출고장이 남는 경우가 거의이다. 이들 미검출고장은, 실제로 고장나 있어도, 이것을 검출하는 테스트패턴이 없고, 빠뜨려버리는 것으로 된다. 따라서, 가능한한 이러한 고장을 일으키지 않도록 대책할 필요가 있다.
그래서, 이 제 2의 실시의 형태에 있어서는, 고장검사수단(501)으로부터 출력되는 고장리스트(502)를 레이아웃수단(504)에 이름짓고, 이 레이아웃수단(504)에 있어서 고장을 저감하기 위한 대책을 행한다. 그 결과로서, 대책을 행한 마스크레이아웃도(505)를 생성한다. 이와 같이 고장검사에서 불충분한 곳을 마스크레이아웃에 있어서 대책하므로써, 불량을 억제하고, 또한 효율적인 고장검사를 행할 수 있게 된다.
고장검사수단(501)으로 생성하는 고장리스트(502)로서는, 미검출고장, 검출할 수 있는가 없는가가 이해되지 않는 고장, 처리하는데에 매우 시간이 많이 걸리기 때문에, 고장검사장치가 처리를 단념한 고장이 있고, 구체적으로는, 이들 고장의 발생에 대응한 레이아웃 상의 물리적 좌표데이터를 규정한다.
도 3은, 본 발명의 제 3의 실시의 형태를 설명하는 것이다. 고장검사에 있어서는, 처리시간이 장대화하는 원인의 하나로서, 검출하기 어려운, 또는 검출할 수 없는 고장의 취급이 고려된다.
고장검사에 있어서, 각각의 고장을 검출할 수 있는가 없는가의 검사시간은 일률적이지 않고, 고장검출이 이루어지기 쉬움이나 검사시에 발생하는 이벤트량에 의해서 크게 다르다. 검사시에 발생하는 이벤트의 발생률이 많아지면, 고장검출기의 하드웨어로의 부담으로부터 처리시단의 증대를 초래한다. 고장검사에 있어서는, 검출되는 가능성이 높은 테스트패턴 또는 검출되기 쉬운 고장을 우선 처리하고, 이벤트발생 등에 의해 처리시간이 걸리는 고장은, 후에 처리하지만, 처리하지 않고 별도의 대책을 행하는 쪽이 효과적이다.
이런 검출하기 어려운 고장은, 회로 상에서 어느 정도 알려져 있다. 예컨대 스캔설계에 있어서의 스캔라인 상의 플립플롭의 핀, 또는 시스템클럭, 세트, 리셋관련의 핀, 또는 신호부정상태를 발생하는 삼중상태셀의 컨트롤핀 등은, 거기서 설정한 고장이 회로의 넓은 범위에 영향을 미치고, 통상의 검사대상부분에 설정한 고장에 비해서, 검사시에 많은 이벤트를 발생할 가능성이 있다.
본 발명의 제 3의 실시의 형태는, 고장검사의 대상으로 되는 고장리스트로부터, 처리의 장대화로 이어지는 검출하기 어려운 고장을 미리 없애고, 나머지 고장에 대해서 고장검사를 행하며, 또한 생략한 고장에 대해서는 마스크레이아웃에 있어서 고장을 저감하는 대책을 행하는 것이고, 전체로서의 공정수를 삭감하고, 시장불량을 삭감하는 것이다.
구체적으로는, 검출하기 어려운 고장리스트 삭제수단(602)에 의해 고장검사의 대상으로 되는 고장리스트(601)로부터 검출하기 어려운 고장리스트(603)에 나타난 고장을 없애고, 남은 고장(606)에 대해서 효과적인 고장검사(607)를 행한다. 이 검출하기 어려운 고장리스트(603)에 해당하는 레이아웃 상의 셀인스턴트명, 마스크명 등을 지정한다. 통상의 고장검사에 있어서는 테스트패턴(608)은 고장검사수단 (607)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(608)이 생성된다. 검출하기 어려운 고장에 대해서는, 레이아웃수단(604)에 있어서 실제의 고장을 저감하는 마스크의 배치, 배선의 대책을 행하고, 마스크레이아웃도(605)를 생성한다.
도 4 내지 도 8은, 본 발명의 제 4의 실시의 형태를 설명하는 것이다. 도 4에서 나타내는 바와 같은 회로네트리스트가 있는 경우, 고장검사의 대상으로 되는 고장리스트는, 도 5와 같이 된다.
고장검사는, 실제로 발생하는 불량을 검출하기 위하여 행하는 처리이다. 현상의 고장검사는, 회로네트리스트를 기준으로 하고 있고, 대상으로 되는 고장에 대해서 실제의 고장이 나기 쉬움을 일률적으로 다루고 있다. 그런데, 현실적으로는 고장이 일어나기 쉬움은 일률적이지는 않고, 마스크의 물리적인 요인 등에 기초하여 바뀌어 진다. 따라서, 고장검사에 있어서 본래의 목적인 불량을 검출하여 산출하기 위해서는, 현실적으로 일어나기 쉬운 대상고장을 중점적으로 우선 처리할 필요가 있다. 또한, ATPG에 있어서도 실제로 고장나기 쉬운 대상고장을 검출하는 패턴을 효율적으로 자동생성할 필요가 있다.
그래서 본 발명의 제 4의 실시의 형태에 있어서는, 예컨대 도 4의 회로에 대해서는, 도 6에서 나타내는 바와 같은 고장이 일어나기 쉬움에 의해 순번부여된 고장리스트를 고장검사수단에 거둬들이고, 효율적인 고장검사 또는, ATPG에 의한 검사를 행한다. 구체적으로는 도 7에서 나타내는 바와 같이, 순번부여된 고장리스트 (1003)를 고장검사수단(1002)에 거둬들여서 효율적인 고장검사를 행하고, 고정밀도의 고장검출율(1005)을 출력한다. ATPG의 경우는, 회로네트리스트(1001)에 기초하여 순번부여된 고장리스트(1003)를 이용하여, 효율적인 테스트패턴(1004)을 생성하고, 아울러서 고정밀도의 고장검출율(1005)을 출력한다.
한편, 실제로 고장나기 쉬운 부분에 관해서는, 마스크의 배치, 배선의 레이아웃처리에 있어서 대책을 하므로써, 불량을 일으키기 어렵게 할 수 있다. 이 제 4의 실시의 형태에 있어서는, 도 8에서 나타내는 바와 같이, 고장검사수단뿐만 아니라, 레이아웃수단에 순번부여된 고장리스트를 거둬들이고, 불량을 일으키기 어렵게 한다. 구체적으로는, 레이아웃수단(1102)에 순번부여된 고장리스트(1103)를 거둬들이고, 불량을 일으키기 어렵게 하는 마스크의 배치, 배선을 행하고, 마스크레이아웃도(1104)를 생성한다. 1101은 회로네트리스트이다. 고장리스트에 관해서는, 미리 순번부여의 기준을 레이아웃수단(1102)에 거둬들이고, 이 기준에 기초하여, 이미 레이아웃되어 있는 마스크로부터 순번부여된 고장리스트(1103)를 생성하는 경우도 있다.
도 9 내지 도 13은, 본 발명의 제 5의 실시의 형태를 나타낸다. 도 9는, 도 4에서 나타내는 회로도를 마스크레이아웃도에 치환된 경우의 일부를 나타내고 있다라고 가정한다. 도 9에 있어서느, 사선은 전원으로 되는 마스크를 나타낸다. 또한, 도 4에 있어서의 H 및 O의 대상고장부분은, 도 9에 있어서의 각각 H, O의 마스크와 대응하고 있다. 이 경우, H는 전원마스크에 근접하고 있다. H는, O에 비해서, 예컨대 X와 같은 미세한 이물에 의한 배선단락이 발생하기 쉽다. 또한, 전원마스크로부터의 노이즈의 영향도 받기 쉽다. 결국 고장이 일어날 가능성은, H는 O에 비해서 높아진다. 이 고장의 발생의 가능성의 차이점은, 2개의 대상고장부분의 마스크의 배치, 배선의 레이아웃상태에 의해서 생긴다.
그래서 본 발명의 제 5의 실시의 형태에 있어서는, 레이아웃수단의 마스크정보로부터 고장리스트를 실제의 고장이 일어나기 쉬움에 의해 순번부여하고, 이 순번에 따라서, 고장검사를 행하거나, 또는 레이아웃수단에 의해서 실제의 고장을 일으키지 않는 대책을 행한다. 구체적으로는, 도 10에서 나타내는 바와 같이 한다. 즉, 우선 레이아웃수단(1301)으로 마스크의 배치, 배선의 레이아웃을 행한다. 이 때의 마스크정보(1302)에 기초하여, 대상고장리스트(1304)를 순번부여한다(1303). 이 순번부여된 고장리스트(1305)에 기초하여, 고장검사를 행하고(1306), 실제의 고장을 일으키기 쉬움에 따른 고정밀도의 고장검출율(1308)을 효율적으로 출력할 수 있게 된다. 통상의 고장검사에 있어서는, 테스트패턴(1307)은 고장검사수단(1306)에 입력된다. ATPG의 경우는 자동적으로 테스트패턴(1307)이 생성된다.
한편, 도 11에서는, 레이아웃수단(1401)에서의 마스크정보(1402)에 기초하여 고장리스트(1404)를 순번부여하고(1403), 이 순번부여된 고장리스트(1405)의 정보에 기초하여, 마스크의 배치, 배선의 레이아웃수단(1406)에 의해, 실제의 고장이 일어나기 쉬운 부분에 대해서 대책을 행하고, 최종적인 마스크레이아웃도(1407)를 생성한다.
구체적인 고장리스트의 순번부여의 방법에 관해서, 도 12의 회로도와 도 13의 마스크레이아웃도를 이용하여 설명한다. 마스크 상에서 배선이 가까우면 단락고장이나 교차토크에 의한 고장이 발생하기 쉽게 된다. 따라서 도 13에 나타내는 바와 같이 마스크레이아웃의 배치좌표의 정보로부터 배선의 거리(Y)를 계산하여, 배선이 보다 가까울수록 고장이 일어나기 쉽다라는 순번부여를 행한다. 예컨대 도 12에 있어서 5개의 부분에서 바란본 경우, 배선의 거리가 4〈2〈5〈1〈3이면, 이 순번으로 고장이 일어나기 쉽다라고 판단한다.
마스크 상에서 전원용 마스크가 통상 신호선의 가까이에 있는 경우, 그 신호선은 전원으로부터 영향을 받아서 노이즈가 발생하고, 불량으로 되는 경우가 있다. 도 13에 있어서, 사선은 전원선이다. 이 도 13에서 나타내는 바와 같이, 우선 마스크레이아웃의 배치좌표의 정보로부터 전원선을 특별히 정하여, 배치좌표의 정보로부터 전원선과 신호배선의 거리(X)를 계산하여, 배선이 보다 가까울수록 고장이 일어나기 쉽다라고하는 순번부여를 행한다. 예컨대 도 12에 있어서 5개의 부분에서 바라본 경우, 전원선(사선)과 신호배선의 거리가 4〈5〈2〈1〈3이면, 이 순번으로 고장이 일어나기 쉽다라고 판단한다.
클럭을 공급하는 신호선이 통상 신호선의 가까이에 있는 경우, 마찬가지로 그 신호선은 전원으로부터 영향을 받아서 노이즈가 발생하고, 불량으로 되는 경우가 있다. 이 경우, 클럭을 공급하는 신호선의 정보를 레이아웃장치에 주므로써, 마찬가지의 흐름으로 순번부여를 행한다.
마스크 상에서 컨택트를 사용한 신호선의 바꿔탐이 많으면, 컨택트불량에 의한 신호의 단선이 일어나기 쉽게 된다. 따라서 도 13에서 나타내는 바와 같이, 마스크레이아웃의 신호선의 정보로부터 동일 배선을 탐색하여, 컨택트수를 카운트하고, 컨택트수가 많을수록 고장이 일어나기 쉽다라는 순번부여를 행한다. 도 13에 있어서 배선(C)의 컨택트는 O, P, Q, R이고, 컨택트수는 4이다. 예컨대 도 12에 있어서 5개의 부분에서 바라본 경우, 컨택트수가 4〉1〉3〉2〉5라고하는 순번이면, 이 순번으로 고장이 일어나기 쉽다라고 판단한다.
마스크 상에서 신호가 교차하고 있으면 상호간에 배선단락이 일어나는 경우가 있다. 도 13에 있어서 배선(A)과 배선(C)는 S에 있어서 교차하고 있다. 또한, 배선(B)와 배선(C)은 T에서 교차하고 있다. 따라서, 도 13에 있어서 마스크레이아웃의 신호선의 교차상태(상하 서로 이웃하는 층) 및 교차수를 카운트하고, 상하 서로이웃하는 층에서의 신호선의 교차수가 많을수록 고장이 일어나기 쉽다라는 순번부여를 행한다. 예컨대 도 12에 있어서 5개의 부분에서 바라본 경우, 상하 서로 이웃하는 신호선의 교차수가 4〉1〉5〉2〉3이라는 순번이면, 이 순번으로 고장이 일어나기 쉽다라고 판단한다.
도 14 내지 도 16은, 본 발명의 제 6의 실시의 형태를 나타내는 것이다. 상기한 바와 같이, 도 50에 있어서는 마스크패턴의 밀도는 B〉D〉A〉C의 순번으로 높다. 고장이 일어나는 확율도 이 순번으로 높게 된다. 그래서, 이 제 6의 실시의 형태에 있어서는, 마스크패턴의 밀도에 의해서 고장리스트의 순번부여를 행한다. 마스크패턴의 밀도는, 다음의 식으로 계산한다.
MD=MS×100/BS(%)
이 식에 있어서, MD는 마스크패턴의 밀도, MS는 지정한 블록 내의 마스크패턴부분의 면적, BS는 지정한 블록의 면적이다.
구체적인 처리의 흐름을 도 14를 사용하여 설명한다. 우선 레이아웃수단 (1701)에 의해서 마스크정보(1702)를 생성한다. 다음에 마스크레이아웃도를 각각의 셀, 기능블록 또는 다른 지정블록에 분할하기 위한 블록분리정보(1704)에 기초하여, 그 마스크레이아웃도를 분할하여, 각각의 분할블록의 마스크밀도를 산출한다 (1703). 생성하는 각 블록의 마스크밀도 일람(1705)에 기초하여 고장리스트(1707)를 순번부여하고(1706), 순번부여된 고장리스트(1708)에 기초하여 고장검사를 행하고(1709), 실제의 고장이 일어나기 쉬움을 가미한 고정밀도의 고장검출율(1711)을 출력한다. 통상의 고장검사에 있어서는, 테스트패턴(1710)은 고장검사수단(1709)에 입력된다. ATPG의 경우도 자동적으로 테스트패턴(1710)이 생성된다. 도 15에 마스크밀도 일람(1705)의 예를 나타낸다. 이 예에서는, 블록(1)의 마스크패턴의 밀도는 90%이다. 순번부여는, 마스크패턴의 밀도가 높은 순으로 대상고장을 나열해 간다.
도 16의 처리에서는, 마스크패턴의 밀도에 기초한 고장리스트의 순번부여는 마찬가지이지만, 이 순번부여된 고장리스트의 정보에 기초하여, 마스크의 배치, 배선의 레이아웃수단에 의해, 실제의 고장이 일어나기 쉬운 부분에 대해서 대책을 행한다. 즉, 레이아웃수단(1901)에 의한 마스크정보(1902), 블록분리정보(1904)에 기초하여 마스크레이아웃도를 분할하고, 각각의 분할블록의 마스크밀도를 산출한다 (1903). 게다가 생성하는 각 블록의 마스크의 밀도일람(1905)에 기초하여 고장리스트(1907)를 순번부여하고(1906), 순번부여된 고장리스트(1908)에 기초하여, 마스크의 배치, 배선의 레이아웃수단(1909)에 의해, 실제의 고장이 일어나기 쉬운 부분에 대해서 대책을 행하고, 최종적인 마스크레이아웃도(1910)를 생성한다.
도 17 내지 도 19는, 본 발명의 제 7의 실시의 형태를 나타내는 것이다.
집적회로 중에, 신규의 프로세스나, 신규로 개발하였지만 실적이 적은 셀이나 신뢰성시험이 보증되어 있지 않은 셀이나 기능블록 등을 이용하는 경우, 고장의 가능성은 높게 된다. 그래서, 고장검사나 레이아웃에 있어서, 이렇게 한 과거의 사용실적을 고려할 필요가 있다. 이 제 7의 실시의 형태에 나타내는 방법에서는, 셀, 기능블록 등에 대한 과거의 실적을 데이터베이스로서 통합하고, 고장검사 및 마스크의 레이아웃에 있어서 고려하여, 실제의 고장이 일어나기 쉬움에 따른 고정밀도의 고장검출율을 얻거나, 실제의 고장이 일어나기 쉬운 부분에 대해서 대책을 행하는 것이다.
도 17에 데이터베이스의 구체예를 나타낸다. 이 데이터베이스는, 집적회로 내에서 사용하는 셀, 기능블록명, 각각의 과거의 품종에서의 사용실적회수, 과거에 불량을 발생한 경우의 횟수, 신뢰성시험의 상황, 집적회로의 내부에서 사용하고 있는 프로세스의 실적횟수로 이루어진다. 신회성시험의 상황에 있어서 예컨대 「◎」표는 소정의 기준을 만족하고 있는 경우를 나타내고, 「Ｏ」표는 신뢰성시험의 도중 등에서 만족할 수 없는 경우를 나타내고, 「△」표는 신뢰성시험에 있어서 문제가 있는 경우를 나타낸다.
도 18에 구체적인 처리의 흐름에 관해서 나타낸다. 고장리스트(2102)의 순번부여수단(2101)에 있어서, 셀, 기능블록의 실적데이터베이스(2103)의 정보를 거둬들이고, 대상고장의 순번부여를 행한다. 이 순번부여된 고장리스트(2104)에 기초하여 고장검사를 행하고(2105), 실제의 고장이 일어나기 쉬움에 따른 고정밀도의 고장검출율(2107)을 출력한다. 통상의 고장검사에 있어서는 테스트패턴(2106)은 고장검사수단(2105)에 입력되고, ATPG의 경우는 자동적으로 테스트패턴(2106)이 생성된다.
도 19에서는, 기능블록의 실적데이터베이스에 기초하는 고장리스트의 순번부여는 도 18의 경우와 마찬가지이지만, 여기서는, 이 순번부여된 고장리스트의 정보에 기초하여, 마스크의 배치, 배선의 레이아웃수단에 의해, 실제의 고장이 일어나기 쉬운 부분에 대해서 대책을 행한다. 구체적으로는, 셀, 기능블록의 실적데이터베이스(2203)의 정보에 의해 고장리스트(2202)를 순번부여하고(2201), 이 순번부여된 고장리스트(2204)에 기초하여, 마스크의 배치, 배선의 레이아웃수단(2205)에 의해, 실제의 고장이 일어나기 쉬운 부분에 대해서 대책을 행하고, 최종적인 마스크레이아웃도(2206)를 생성한다.
도 20은, 본 발명의 제 8의 실시의 형태를 나타내는 것이다.
고장검출율은, 사용하는 테스트패턴에 있어서 대상고장을 검출할 수 있는 척도를 나타내고 있고, 고장검사에 의해 산출된다. 본래, 이 대상고장은, 실제로 일어날 수 있는 고장이 아니라고 할 수 없다. 그런데, 실제로 일어나는 고장은 일어나기 쉽다라는 점에서 일률적이지는 않다. 일어나기 쉬은 것도 있고, 일어나기 어려운 것도 있다. 게다가, 종래의 고장검사수단에서는, 실제의 고장나기 쉬움을 고려하고 있지 않고, 결과로서 일률적으로 하여 다루고 있다. 결국, 일어나기 쉬운 고장도 일어나기 어려운 고장도 동일하게 다루어지고, 검출하면 고장검출율에 카운트하고, 검출할 수 없으면 미검출로서 다루어지고 있다.
이 경우, 가령 일어나기 어려운 고장을 검출하여 고자검출율을 높게 하여도, 일어나기 쉬운 고장, 요컨대, 조심하지 않으면 안되는 고장을 검출하고 있지 않으면, 실제의 고장이 일어날 가능성은 높아진다. 고장검출율의 본래의 목적은, 실제의 고장을 체크하는 것이다. 그 때문에 테스트패턴은 일어나기 쉬운 고장을 중점적으로 체크하는 것이어야 한다. 결국, 고장검출율에 있어서도, 고장이 일어나기 쉬운 것은 고장의 비중을 높이고, 일어나기 어려운 고장은, 비중을 낮게 하는 것이 필요하다.
도 20에 있어서, 대상고장이 A점의 1고장, A점의 0고장, B점의 1고장과 같이 몇 개가 있는 경우, 종래는, 각 대상고장에 대한 고장의 중요도부여는 동일하게 1이다. 그러나, 실제의 고장이 일어나기 쉬움을 고려하면, 고장의 중요도부여가 필요하고, 도에 있어서, 중요도의 평균치를 1.0으로하여, 예컨대 A점의 1고장, 0고장은, 일어나기 어렵게 0.2, B점의 1고장은 실제로 일어나기 쉽게 1.8과 같이 된다.
종래로부터 시장불량률과 고장검출율의 관계는, 상기의 식(1)에서 표시되어 있다. 이 식에서는, 고장을 단일축퇴고장으로서 다루고 있지만, 금후, 집적회로의 대규모화, 미세화에 따라서, 종래와 같은 단일축퇴고장모델에서는 표시하지 않는 고장이 나타나는 것이 예상된다. 결국, 시장불량률과 고장검출율의 관계는 식(1)에서는 표현할 수 없게 되어 있을 가능성이 높다. 그래서, 실제의 고장의 발생을 고려하여, 중요도부여를 행한 새로운 고장검출율의 척도는 중요하고, 이것을 행하므로써, 보다 올바르게 고장검출율과 시장불량률과의 관계를 도입하여, 최종적으로는 시장불량을 저감할 수 있게 된다.
도 21 내지 도 23은, 본 발명의 제 9의 실시의 형태를 나타내는 것이다. 여기서는, 상기 고장의 중요도부여에 대한 구체적인 방법을 나타낸다.
즉, 대상고장을 고장이 일어나기 쉬움에 의해 순번부여하고, 이 순번부여에 따라서, 고장의 중요도부여를 일정한 비율로 변화시킨다. 구체적인 처리순서를 도 21에 나타낸다. 고장리스트(2402)를 순번부여수단92401)에 의해서 순번부여하고, 생성한 순번부여된 고장리스트(2403)에 대해서 고장의 중요도부여수단(2404)에 의해서 중요도부여를 행한다. 생성한 중요도부여된 고장리스트(2405)에 대해서 고장검사를 행하고(2406), 중요도부여를 고려한 고정밀도의 고장검출율(2408)을 산출한다. 통상의 고장검사에 있어서는 테스트패턴(2407)은 고장검사수단(2406)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(2407)이 생성된다.
도 21에서는, 중요도부여한 고장리스트에 대해서 고장검사를 행하고 있지만, 중요도부여를 행하지 않는 통상의 고장검사를 실시한 후에 고장의 중요도부여를 행하고, 중요도부여를 이용한 고정밀도의 고장검출율을 재계산하여 바로잡는 일도 있을 수 있다.
도 22에 중요도부여의 구체적인 예를 나타낸다. 중요도부여의 변화의 비율은,
d=2/(n+1)
로 표시한다. 여기서, d는 중요도부여의 변화의 비율, n은 대상고장수이다. 도 22의 예에서는 대상고장수n은 39개이다. 중요도부여의 변화의 비율은,
2/(39+1)=0.05로 된다. 무엇보다도 중요도부여가 낮은 L점의 1고장은, 0.05로 된다. 그 다음에 중요가 낮은 K점의 0고장은, 이것에 0.05를 보태서 0.10으로 된다. 중요도부여의 한가운데의 고장은, T점의 0고장이고, 중요는 1.00으로 된다. 가장 중요가 높은 고장은 H점의 1고장이고, 중요는 1.95로 된다.
다음에 구체적인 고장검출율을 계산한다. 도 23에서 나타내는 바와 같이, 중요도부여를 행한 고장에 대해서 검출, 미검출의 판정을 가정한다. 종래의 고장검출율의 산출법으로는, 식(2)과 같이 단순히 전체고장수와 검출된 고장수로부터 고장검출율을 산출하고 있다.
(수 2)
그러나, 본 발명에 기초하는 중요도부여를 고려한 고장검출율은, 식(3)과 같이 산출한다.
(수 3)
즉, 전체중요도의 합계 또는 전체고장수에 대해서, 검출한 각 고장의 중요도를 1.95+1.90+1.80+...+1.00+......0.05와 같이 더하여 가고, 고장검출율을 산출한다.
도 24 내지 도 25는, 본 발명의 제 10의 실시의 형태를 나타낸다. 이 실시의 형태에 있어서도, 고장의 중요도부여의 구체적인 방법에 관해서 나타낸다. 여기서는, 레이아웃수단에 의해 얻어지는 마스크정보에 기초하여, 셀 또는 기능블록의 마스크밀도를 계산하고, 이 마스크밀도와 집적회로 전체의 마스크밀도인 평균 마스크밀도와의 비율로부터 고장의 중요도부여를 행한다.
구체적으로 도 24을 사용하여 처리의 흐름을 설명한다. 우선 레이아웃수단 (2701)에 의해서 마스크정보(2702)를 생성한다. 다음에, 마스크레이아웃도를 각각의 셀, 기능블록 또는 다른 지정블록에 분할하기 위한 블록분리정보 (2704)에 기초하여 마스크레이아웃도를 분할하고, 각각의 분할블록의 마스크밀도를 산출하고 (2703), 블록의 마스크밀도일람(2705)을 생성한다. 산출수단(2703)에 있어서는, 대상으로 되는 집적회로의 칩 전체의 마스크밀도(이하, 「평균마스크밀도」라고함)도 아울러서 생성한다. 이 평균마스크밀도와 생성하는 각 블록의 마스크 밀도의 비율로부터 고장리스트(2707)에 나타내는 각 대상고장의 중요도부여를 행한다 (2706). 여기서, 각 고장은, 그 고장에 직접영향을 미치는 셀 또는 기능블록의 마스크밀도에 따라서 중요도부여된다. 이 중요도부여된 고장리스트(2708)에 기초하여 고장검사를 행하고(2709), 중요도부여를 고려한 고정밀도의 고장검출율(2711)을 출력한다. 통상의 고장검사에 있어서는 테스트패턴(2710)은 고장검사수단(2709)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(2710)이 생성된다.
또한, 도 24에서는 중요도부여된 고장리스트에 대해서 고장검사를 행하고 있지만, 중요도부여를 행하지 않은 통상의 고장검사를 실시한 후에 고장의 중요도부여를 행하고, 중요도부여를 이용한 고정밀도의 고장검출율을 재계산하여 바로잡는 일도 있을 수있다.
도 25는 중요도부여된 고장리스트의 예를 나타낸다. 평균마스크밀도인 1칩의 마스크밀도는, 1.0이다. 셀이나 기능블록은, 평균마스크밀도와의 비율로부터 마스크밀도를 결정하고, 그 마스크밀도가 그대로 중요도부여으로 된다. 개개의 대상고장은, 그 고장부분에 직접영향을 미치는 셀 또는 기능블록의 마스크밀도에 따라서 중요도부여된다. 예컨대, A고장은, 블록A에 얽히는 고장이고 블록A의 중요도부여는 0.9이기 때문에, 이 고장의 중요도부여도 0.9로 된다.
도 26은, 본 발명의 제 11의 실시의 형태를 나타낸다. 이 실시의 형태에 있어서도, 고장의 중요도부여의 구체적인 방법을 나타낸다. 여기서는, 집적회로 중에 사용하고 있는 셀, 기능블록 등의 과거의 실적에 기초하여, 고장의 중요도부여를 행한다. 셀, 기능블록 등의 과거의 실적에 관해서는, 예컨대 상기 도 17에서 나타내는 데이터베이스를 이용한다. 도 17에 있어서, 사용실적이 낮을 수록, 또한 과거불량횟수가 많을 수록, 또한 신뢰성시험에서의 문제가 있을수록, 또한 프로세스실적의 횟수가 낮을수록, 고장이 중요도부여는 높게 된다. 도 17에 있어서는, 셀이나 기능블록에 대해서의 실적을 나타내고 있지만, 개개의 대상고장의 중요도부여는, 그 고장부분에 직접영향을 미치는 셀 또는 기능블록의 과거의 실적으로부터 얻어지는 중요도부여에 따라서 행해진다.
도 6의 순서에 따르면, 우선 셀이나 기능블록의 실적데이터베이스(2903)에 기초하여, 고장리스트(2902)를 중요도부여한다(2901). 이 중요도부여된 고장리스트 (2904)에 대해서 고장검사(2905)를 행하고, 중요도부여를 고려한 고정밀도의 고장검출율(2907)을 출력한다. 통상의 고장검사에 있어서는 테스트패턴(2906)은 고장검사수단(2905)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(2906)이 생성된다.
또한, 도 26에서는 중요도부여한 고장리스트에 대해서 고장검사를 행하고 있지만, 중요도부여를 행하지 않은 통상의 고장검사를 실시한 후에 고장의 중요도부여를 행하고, 중요도부여를 이용한 고정밀도의 고장검사율을 재계산하여 바로잡는 일도 있을 수 있다.
도 27은, 본 발명의 제 12의 실시의 형태를 나타낸다. 이 실시의 형태에 있어서도, 고장의 중요도부여의 구체적인 방법을 나타낸다. 여기서는, 레이아웃수단으로부터 얻어지는 마스크정보에 기초하여 고장의 중요도부여를 행한다. 구체적인 중요도부여의 방법은, 예컨대, 상기 도 12, 도 13의 마스크도에 의해서 설명한 고장리스트의 순번부여의 방법에 기초한다.
도 27은 구체적인 처리의 순서에 관해서 표시한다. 우선, 레이아웃수단 (3001)에 의해 생성하는 마스크정보(3002)에 기초하여, 고장리스트(3004)의 중요도부여를 행한다(3003). 이 중요도부여된 고장리스트(3005)에 대해서 고장검사(3006)을 행하고, 중요도부여를 고려한 고정밀도의 고장검출율(3008)을 출력한다. 통상의 고장검사에 있어서는 테스트패턴(3007)은 고장검사수단(3006)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(3007)이 생성된다. 또한, 도 27에서는 중요도부여한 고장리스트에 대해서 고장검사를 행하고 있지만, 중요도부여를 행하지 않은 통상의 고장검사를 실시한 후에 고장의 중요도부여를 행하고, 중요도부여를 이용한 고정밀도의 고장검출율을 재계산하여 바로잡는 일도 있을 수 있다.
도 28 내지 도 30은, 본 발명의 제 13의 실시의 형태를 나타낸다. 고장검사는 아주 시간이 많이 걸리기 때문에, 실제로 고장이 일어나는 가능성이 낮은 고장은 가능한한 처리하지 않는 것에서, 효과적으로 처리를 행하는 것이 요망된다. 이 때문에, 고장이 일어나기 쉬움에 의해서 순번부여하고, 또한 고장의 일어나기 쉬움에 의해서 고장을 중요도부여하면, 고장검사를 행할 필요가 있는 고장으로부터 우선적으로 처리할 수 있음과 아울러, 각각의 대상고장을 검출한 경우에 거둬들이는 고장검출율을 계산할 수 있다. 여기에 나타내는 방법으로는, 달성하고 싶은 고장검출율을 주므로써, 그 고장검출율을 얻기 위한 필요고장을 고장이 일어나기 쉬운 순으로 빠져나오고, 남은 대상고장에 관해서는, 불필요한 고장으로서 처리를 행하지 않으므로, 효과적으로 고장검사를 행한다.
도 28에 구체적인 처리의 수단을 나타낸다. 여기서는, 고장리스트의 순번부여수단(3101)에 의해서 고장리스트(3102)를 순번부여한다. 게다가, 생성한 고장리스트(3103)에 대해서 고장의 중요도부여수단(3104)에 의해서 중요도부여를 행하고, 다시 거둬들이는 고장검출율의 계산을 행하고(3105), 거둬들이는 고장검출율을 포함하는 고장리스트(3106)를 생성한다. 또한 달성하고 싶은 고장검출율을 지정하여 (3108), 고장리스트(3106)로부터 검사불필요고장을 삭제한다(3107). 그 중에서, 나머지 고장리스트(3109)에 대해서 고장검사를 행하고(3110), 중요도부여를 고려한 고정밀도의 고장검출율(3112)을 효과적으로 출력할 수 있다. 통상의 고장검사에 있어서는 테스트패턴(3111)은 고장검사수단(3110)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(3111)이 생성된다.
도 29는, 상기 도 22의 예에 관해서 거둬들이는 고장검출율을 포함하는 고장리스트(3106)의 예를 나타내고 있다. H점의 1고장만을 검출하면, 전체고장수는 39이기 때문에, 거둬들이는 고장검출율은 1.95×100/39=5.0%로 된다. 마찬가지로 I점의 1고장까지 검출하면 거둬들이는 고장검출율은 9.9%로 된다. 또한, 고장이 일어나기 어려운 K점의 0고장까지 검출하면 거둬들이는 고장검출율은 99.9%, 게다가 가장 고장나기 어려운 L점의 1고장까지 모두 검출하면 100%의 고장검출율을 거둬들이는 것으로 된다. 여기서, 목표고장검출율로서 15%를 지정하면, G점의 1고장까지를 대상으로 하면 좋은 것으로 된다.
도 30에서는, 도 28에 있어서의 검사불필요고장을 삭제하는 처리까지는 동일하지만, 여기서는, 나머지 고장리스트에 대해서, 마스크의 배치, 배선의 레이아웃수단에 의해, 실제의 고장이 일어나기 쉬운 부분에 대책을 행한다. 즉, 고장리스트 (3302)의 순번부여를 행하고(3301), 생성하는 고장리스트(3303)에 관해서 고장의 중요도부여를 행하고(3304), 아울러서 거둬들이는 고장검출율을 계산한다(3305). 생성한 고장리스트(3306)로부터 달성하고 싶은 고장검출율(3308)에 따라서 검사불필요고장을 없애고(3307), 나머지 고장리스트(3309)에 대해서 레이아웃수단(3310)에 의해 대책을 행하고, 최종적인 마스크레이아웃도(3311)를 생성한다.
도 31은, 본 발명의 제 14의 실시의 형태를 나타낸다. 상기 제 13의 실시의 형태에서는, 고장검사를 효과적으로 실시하기 위하여, 고장검사를 행하기 전에, 달성하고 싶은 고장검출율에 대해서 불필요한 고장을 없앴지만, 여기서는, 미리 불필요고장을 없애지는 않고, 고장검사의 처리 중에 목표의 고장검출율에 달성하고 있는가 없는가의 확인을 행하고, 목표에 달성한 시점에서 남은 고장에 대하여 고장검사를 행하지 않도록 한다.
도 31은 구체적인 처리의 순서에 관해서 나타낸다. 우선, 고장리스트의 순번부여수단(3401)에 의해서 고장리스트(3402)의 순번부여를 행한다. 다음에, 생성한 고장리스트(3403)에 대해서 고장의 중요도부여수단(3404)으로 중요도부여를 행하고, 중요도부여한 고장리스트(3405)를 생성한다. 이 고장리스트에 의해서 고장검사를 행한다(3406). 고장검사의 최초에, 목표의 고장검출율을 지정하여 둔다(3407). 고장검사(3406)에서는, 개개의 대상고장을 처리마다, 지정한 고장검출로 되었는가 아닌가의 확인(3408)을 행하고, 달성하고 있지 않으면 다음의 대상고장을 처리한다. 한편, 목표고장검출율에 달성한 경우는, 고장검사처리를 종료하고, 중요도부여를 고려한 최종고장검출율(3409)을 출력한다. 통상의 고장검사에 있어서는 테스트패턴(3410)은 고장검사수단(3406)에 입력되지만, ATPG의 경우는 자동적으로 테스트패턴(3410)이 생성된다.
또한, 고장검사수단으로부터 지정한 고장검출율에 달성한 시점에서의 고장리스트를 출력하고, 이 고장정보에 기초하여 레이아웃수단에 의해 대책을 행하고, 최종적인 마스크레이아웃도를 생성할 수 있다.
다음에, 본 발명에 기초하여 다른 고장검사방법에 관해서 설명한다.
반도체 집적회로의 고장검사에 있어서는, 테스터라고 불리우는 검사장치가 일반적으로 이용되지만, 반도체 집적회로가 이상동작하였을 때에 테스터가 출력하는 이상부분에 대한 시간과 신호상태와 신호검출단자정보를, 여기서는 「화일로그」라고 총칭한다. 게다가, 이하에 설명하는 바와 같이 본 발명은, 테스터에 있어서 측정조건을 변화시킨 경우의 화일로그를 가공하거나, 복수화일로그를 총합적으로 판단하거나, 또한 마스크의 배치, 배선의 물리적인 레이아웃정보를 가미하는 것이므로, 네트리스트 상의 고장이 날 부분의 추출을 비교적 단시간에 간단 또한 정밀도 좋게 하는 것이 주된 목표이다.
도 32 내지 도 33은, 본 발명의 제 15의 실시의 형태를 나타낸다. 상기 도 12 및 도 13에서 나타내는 바와 같이, 회로네트리스트 상에서는 언뜻 보기에 떨어져 있는 경우에도 마스크 레이아웃도 상에서 가까이에 배치되어 있는 경우가 있다. 즉, 도 12에 있어서의 2가 도 13에 있어서의 A에 상당하고, 도 12에 있어서의 4가 도 13에 있어서의 B에 상당하는 경우에는 도 12에 있어서의 2, 4는 비교적 벗어나고 있지만, 이것을 도 13의 A, B에서 보면 서로 이웃하는 배선인 것을 알았다. 가령 도 12의 2, 4의 X표가 고장이 날 부분인 것으로 한 경우, 도 12 상에서는 관련성이 없는 고장과 같이 고려되지만, 도 13에서 보면 마스크가 근접하여 있고, 예컨대 배선단락과 같은 관련성이 있는 고장을 추정할 수 있다. 이와 같이 회로네트리스트정도로는 관련성이 명확하지 않은 경우에도, 실제의 물리적인 마스크레이아웃도 상에서는 관련성이 명백한 경우가 나온다. 실제로 일어나는 고장은, 최종적으로는 실제의 마스크레이아웃 상의 물리적인 요소를 고려할 필요가 있다.
지금까지의 고장진단시스템에서는 회로네트리스트와 시뮬레이터의 중에서만의 짜넣었지만, 본 발명에 기초하는 고장검사방법에서는, 마스크의 배치, 배선의 물리적인 레이아웃정보를 가미한 처리를 행한다. 도 32에 본 발명에 기초하는 흐름도를 나타낸다. 데스타(801)로부터 출력되는 화일로그(901)와, 레이아웃장치(902)로부터 얻어지는 예컨대 VDD전원선이나 통상 신호선과 같은 배선의 종류, 배선좌표치 등의 마스크정보(903)를, 고장진단시스템(904)에 입력하고, 고장이 날 부분을 짜넣어서 출력한다(905). 고장진단시스템(904)에 있어서 고장이 날 부분을 짜넣어서 레이아웃장치(902)에 정보를 보내고, 필요한 배선의 종류, 배치좌표치를 뽑아내는 경우도 있다.
또한, 마찬가지의 고려방법은, 고장부분을 짜넣을뿐만 아니라, 도 33에 나타내는 바와 같이 레이아웃장치(902)로부터 얻어지는 배선의 종류, 배치좌표치 등의 마스크정보(903)를 입력으로 하여, 고장이 일어나기 쉬움의 판단을 행하므로써 (3300), 결과로서 일어나기 쉬운 고장의 종류 및 일어나기 쉬운 고장부분의 리스트 (3301)를 출력할 수도 있다.
다음에, 상기 고장진단시스템(904)에 의한 고장이 날 부분의 짜넣기에 관해서 상세하게 설명한다. 즉 본 발명에서는, 테스터에서의 평가조건에 의해 불량샘플의 화일로그가 변하하는 경우에, 이 화일로그의 변화를 고려하지 않으면, 어떠한 평가조건에서의 화일로그를 사용하는가에 의해서 고장이 날 부분의 증대를 초래하고, 고장부분의 짜넣기에 시간이 걸리는 것이 있다라는 결점을 배제한다. 또한, 짜넣은 고장이 날 부분의 레이아웃 상의 물리적인 위치관계를 고려하지 않으면, 짜넣은 결과의 고장원이 다수존재하는 경우에는, 실제의 물리적인 고장부분을 자동으로 특정하는 것은 곤란하고, 마스크레이아웃도의 관련하는 부분을 인간이 봐서 고장부분을 추측할 수 밖에 없다라는 결점을 배제한다.
도 34 내지 도 40은, 본 발명에 기초하는 고장이 날 부분의 짜넣는방법의 제 1의 예를 나타낸다. 여기서는, 도 34에서 나타내는 반도체 집적회로 중 단일축퇴고장이 있는지 없는지의 여부를 조사하기 위하여 도 35에 나타내는 테스트패턴을 사용하는 것으로 한다. 도 34에 있어서, P1 내지 P4는 외부입력신호선, P5, P6는 외부출력신호선이다. 도 35의 시각1 내지 5에 있어서, P1 내지 P4에 대해서 도시의 입력에 나타나는 테스트패턴을 입력하면, 회로에 고장이 없는 경우, P5, P6로부터 도시의 기대치에 나타내는 신호가 출력된다.
도 36 내지 도 38은, 도 34의 회로의 테스터평가에 있어서, 측정전압을 변화시켜서, 회로 중에 고장이 발생하는 경우의 출력결과(화일로그)를 나타내고 있다. H나 L에 동그라미표가 붙어 있는 것은, 도 35의 기대치와 결과가 다른 경우이다. 도 39는, 측정접압을 변화시켜서, 각각의 전압에서의 반도체 집적회로의 동작의 변화를 본것이다. 여기서, 「Pass」라는 것은, 고장이 존재하지 않는 기대하는 동작을 하고 있는 경우이고, 「Fail」은, 반도체집적회로 중에 고장부분이 존재하고, 기대하는 동작을 하고 있지 않은 경우이다. 도 9에 있어서 측정전압0V, 1V, 2V에서는, 출력결과로서는 도 35에 나타내는 바와 같이 반도체 집적회로가 올바르게 동작하고 있다. 그런데, 2.5V의 시점에서 도 34에 나타내는 A신호선의 신호가 1로 되는 고장이 발생한다. 이 경우, 출력화일로그의 결과는, 도 36에 나타내는 바와 같이 된다. 게다가 측정전압을 올려 3V로 되면, 도 34에 이어서 H점에서 신호가 1로 되는 고장이 발생하고, 출력화일로그의 결과는 도 37에 나타내는 바와 같이 된다. 게다가 3.5V로 되면 도 34에 있어서 새로이 D점이 1로 되는 고장이 발생하고, 출력화일로그의 결과는 도 38에 나타내는 바와 같이 된다.
이와 같이 측정전압을 변화시키면 고장부분이 변화하고, 증가하여, 출력결과(화일로그)도 변화한다. 이 경우, 전원전압이 3V나 3.5V에서의 화일로그는, 복수의 고장부분에 기인하는 화일로그로 되어 있고, 이 화일로그를 이용하여 지금까지의 시스템을 이용하는 경우는, 고장부분의 짜넣기에 시간이 걸리거나, 올바르게 짜넣기가 가능하지 않은 경우가 나타나게 된다. 한편, 도 39에 있어서 화일로그에 화일부분이 나타내는 경계조건인 2.5V에서는, 화일로그에는 도 2에서의 A점의 1고장만의 영향밖에 나타나지 않기 때문에, 지금까지의 스템에서의 고장부분의 짜넣기가 용이하게 된다. 처리의 흐름은, 도 40에서 나타내는 바와 같이 테스터 (801)에 있어서 측정조건을 변화시키고, 경계조건을 검출하고, 그 시점에서의 화일로그를 출력하는 화일로그가공수단(802)을 가지고, 화일부분기억수단(810)에 화일로그(803)를 건네 준다. 측정조건으로서는, 전압 이외에 온도, 주파수 등도 고려된다.
이와 같이 화일부분기억수단(801)에 의해 기억한 화일부분을 이용하여, 검사에서 사용한 테스트패턴을 주고, 테스터에서의 화일부분만에 기대치를 설정하고, 고장시뮬레이션을 행하여 고장이 날 부분의 짜넣기를 행하며, 많은 화일부분에 영향을 준 고장을 최종고장이 날 부분으로서 출력한다.
도 41 내지 도 42는, 상기 고장진단시스템(904)에 의한 고장이 날 부분의 짢기방법의 제2의 예를 나타낸다. 반도체 집적회로에서 발생하는 고장에는 여러가지 종류의 고장이 있고, 테스터측정에 의해 출력되는 화일로그에도 경향이 나타난다. 예컨대 주파수를 변화시켜서도 화일로그가 전혀 변화하지 않는 것이면, 주파수에 의존하지 않는 고장, 예컨대 축퇴고장이 일례로서 고려된다. 반대로 주파수를 변화시키면 화일로그가 변화하는 것이면, 주파수에 의존하는 고장, 예컨대 교차토크가 일례로서 고려된다. 한편, 측정조건에 의존하는 경우에도, 복수 파라메타가 영향을 미치는 경우도 있고, 이 경우, 그 복수 파라메타에 의존하는 고장이 고려된다. 예컨대, 미소한 전류누전에 의한 고장이 발생하는 경우는, 측전전압, 측정온도 중 어느 하나의 파라미타에도 영향을 주는 고장이고, 각각의 측정조건에 의한 화일로그를 확인하므로써, 미소한 누전의 가능성을 추정할 수 있다. 복수파라메타에서 아주 동일한 화일로그가 얻어지는 경우는, 특히 고장부분이 일치하고 있는 것도 추정할 수 있다.
도 41 내지 도 42를 이용하여 설명되는 방법에서는, 도 42에 나타내는 바와 같은, 발생가능성이 높은 고장테이블을 사용한다. 여기서 파라메타로서 주는 A나 B는, 예컨대 전압 등의 측정파라메타이다. 이 도 42에 있어서, 「A」는, 화일로그가 A의 파라메타에 의존하는 것을 나타낸다. 반대로 「!A」는, 화일로그가 A의 파라메타에 의존하지 않는 것을 나타낸다. 예컨대 A를 전압파라메타, B는 주파수파라메타로 하면, 「A＆!B」는, 전압에 의존하지만, 주파수에는 의존하지 않는 고장이라는 것으로 된다.
도 41은 그 처리의 흐름을 나타낸다. 여기서는, 파라메타A, 파라메타B와 같이 2개의 파라메타를 이용하는 테스터(801)에 있어서 측정조건을 변화시키고, 화일로그가공수단(4501)에서는 측정조건에 의존하는가 아닌가의 판정을 행하며, 그 판정결과와, 의존하는 경우는 경계조건에서의 화일로그, 또한, 의존하지 않는 경우는, 항상 변화하지 않는 화일로그를 출력한다. 파라메타A, 파라메타B에 대해서 화일로그가공수단(4501)에 의해서 출력된 파라메타A의 판정결과 및 화일로그(4502)와 파마메타B의 판정결과 및 화일로그(4503)를 입력으로 하여, 진단수단(4504)에 있어서, 판정결과와 화일로그를 비교검토하고, 데이타베이스로서 가지는 도 42의 형식의 고장테이블(4505)로부터 가능성이 높은 고장의 종류를 추정한다(4506). 화일로그가 완전히 일치하는 경우는, 그 일치정보를 아울러서 출력한다. 이와 같이 테스터에 있어서의 화일로그의 정보만으로부터, 고장의 종류, 고장부분의 일치를 추정할 수 있다.
도 43은, 고장진단시스템(904)에 의한 고장이 날 부분의 짜넣기방법의 제 3의 예를 나타낸다. 여기서도, 파라메타A, 파라메타B와 같이 2개의 파라메타를 이용하는 경우를 설명한다. 테스터(801)에 있어서 측정조건을 변화시키고, 화일로그가공수단(4501)으로 측정조건에 의존하는가 아닌가의 판정을 행하고, 그 판단결과와, 의존하는 경우는 경계조건에서의 화일로그, 또한, 의존하지 않는 경우는, 항상 변화하지 않는 화일로그를 출력한다. 파라메타A, 파라메타B에 대해서 화일로그가공수단(4501)에 의해서 출력된 파라메타A의 판정결과 및 화일로그(4502)와 파라메타B의 판정결과 및 화일로그(4503)를 입력으로 하고, 진단/화일로그가공수단(4601)에 의해, 판정결과와 화일로그를 비교검토하고, 데이터베이스로서 가지는 도 42의 형식의 고장테이블(4505)로부터, 가능성이 높은 고장의 종류를 추정한다(4603). 게다가 진단/화일로그가공수단(4601)에서는 4502, 4503의 화일로그를 총합적으로 판단하고, 화일로그의 중요도를 추출하고, 생성한 화일로그(4602)를 고장진단시스템의 화일부분기억수단(4101)에 건네주고, 고장이 날 부분의 짜넣기를 행한다. 이와 같이 화일로그의 단계에서 정보의 짜넣고, 고장의 종류, 고장부분의 추정을 행하며, 복수측정조건에 있어서의 화일로그를 총합적으로 판단하므로써, 이후의 고장진단시스템에서의 고장이 날 부분의 짜넣기의 효율화, 진단정밀도를 향상할 수 있게 된다.
도 44 내지 도 46은, 본 발명의 제 16의 실시의 형태를 나타낸다. 이 제 16의 실시의 형태는, 제 15의실시의 형태와 마찬가지로 화일로그를 이용하여 처리를 행하지만, 게다가 마스크의 배치, 배선의 물리적인 레이아웃장치로부터 얻어지는 마스크정보에 의해, 고장이 날 부분의 추정 및 순번부여를 행하고, 고장부분을 짜넣는 것이다. 도 44는, 그 처리의 순서에 관해서 나타내고 있다.
이 도 44에 있어서, 4101는 화일부분기억수단, 4102는 대응표생성수단, 4103은 대응표기억수단, 4104는 대응표검색수단, 4105는 초기고장이 날 부분기억수단, 4106은 고장부분 짜넣기수단, 4107은 최종고장이 날 부분표시수단이다.
우선, 대상으로 되는 반도체 집적회로를 테스터에서 검사한 결과, 회로의 출력신호가 고장이 존재하지 않을 때의 기대치와 일치하지 않은 테스터에서의 화일부분을, 화일부분기억수단(4101)에 의해 기억한다. 한편으로, 검사에서 사용한 테스트패턴을 이용하여 회로중의 대상으로 하는 고장을 검출할 수 있는가 없는가를 조사하는 고장시뮬레이션을 실행하고, 회로 중의 고장부분과 각각의 고장이 최초로 검출되는 시각 및 외부핀의 대응표를 대응표생성수단(4102)에 의해 생성하고, 작성한 대응표를 대응표기억수단(4203)에서 기억한다. 화일부분기억수단(4101)으로 기억한 개개의 화일부분과, 대응표기억수단(4103)에서 기억한 대응표의 내용을 검색수단(4104)에 의해 조합하고, 대응표 중의 해당하는 모든 고장을 초기고장이 날 부분으로서 추출하고, 초기고장이 날 부분기억수단(4105)에서 초기고장이 날 부분의 정보를 기억하여 둔다. 고장부분 짜넣기수단(4106)에서는, 이 초기고장이 날 부분을 대상으로 하여, 검사에서 사용한 테스트패턴을 주고, 테스터에서 화일부분만에 기대치를 측정하여, 고장시뮬레이션을 행하여 고장이 날 부분의 짜넣기를 행하며, 많은 화일부분에 영향을 준 고장을 최종고장이 날 부분으로서 출력한다. 고장부분짜넣기수단(4106)에 의한 진단결과인 최종고장이 날 부분을, 최종고장이 날 부분표시수단(4107)으로 표시한다.
게다가, 여기서는, 초기고장이 날 부분기억수단(4105)에 기억된 초기고장이 날 부분에 대해서 레이아웃수단(902)으로부터 얻어지는 마스크정보(903)를 기초로 고장이 날 부분의 고장이 일어나기 쉬움의 순번부여를 행한다(910). 순번부여의 방법은, 상기한 바와 같다. 이 순번부여에 따라서, 게다가 고장시뮬레이션에 의한 고장부분의 짜넣기를 행하고(4106), 고장이 날 부분을 짜넣는다. 고장시뮬레이션은 아주 시간이 많이 걸리는 처리이지만, 대응표검색수단(4104)에 의해 얻어지는 초기고장이 날 부분의 순번부여를 행하므로써, 가장 의심스러운 고장을 미리 처리하여 두기 때문에, 전체로서, 시간이 걸리는 쓸데없는 고장시뮬레이션을 행하지 않고, 실제의 고장부분을 빠르게 짜넣는 일이 가능하게 된다.
도 45에서 나타내는 바와 같이, 통상, 네트리스트의 단계에서의 고장진단시스템을 이용하여 고장이 날 부분의 짜넣기(1200)를 행한 후, 전자빔테스터(1201)나 주사형 전자현미경(1202)으로 물리적인 결함의 장소특정, 결함의 상태의 확인을 행하지만, 모두 아주 시간이 많이 걸리는 작업이다. 따라서 가장 의심스러운 고장이 날 부분으로부터 미리 작업을 행할 필요가 있다.
그래서, 본 발명의 방법을 이용하므로써 고장이 날 부분의 짜넣기가 행해지고, 임시로 고장이 날 부분이 복수 남은 것으로 하여도, 고장이 날 부분의 고장이 일어나기 쉬운 순번부여가 행해지고 있고, 이 순번에 따라서 가장 의심스러운 고장을 미리 처리하여 두기 때문에, 보다 효과적인 전자빔테스터나 주사형 전자현미경의 작업을 행할 수 있게 된다.
도 46은 도 44에 나타내는 것의 변형예를 나타낸다. 여기서는, 고장부분 짜넣기수단(4106)의 단계에서 레이아웃장치로부터 얻어지는 정보를 기초로 고장이 날 부분의 고장이 일어나기 쉬움의 순번부여를 행하여 두고, 이 경우도 마찬가지의 효과가 얻어진다. 또한, 상기 제 15의 실시의 형태의 경우와 마찬가지로, 레이아웃정보(902)를 이용하기 위하여, 고장이 날 부분으로서 짜넣은 고장이 어떠한 종류의 고장인가를 추정할 수 있게 된다.
도 47은, 테스터에 있어서 측정조건을 변화시키고, 복수의 각각의 측정조건에 있어서의 화일로그를 총합적으로 판단하고, 또한 마스크의 배치, 배선의 물리적인 레이아웃정보를 가미하여, 고장이 날 부분의 추정 및 고장이 일어나기 쉬움의 순번부여를 행하고, 고장부분을 짜넣는, 반도체 집적회로의 고장검사벙법을 설명하는 것이다. 여기서는, 테스터(801)에 있어서 측정조건을 변화시키고, 각각의 복수측정조건에 있어서의 화일로그를 총합적으로 판단하고(4501), 또한 레이아웃장치 (902)로부터 얻어지는 마스크의 배치, 배선의 물리적인 레이아웃정보(903)를 가미하고, 고장이 날 부분의 추정 및 고장이 일어나기 쉬움의 순번부여를 행하고(910), 고장부분을 짜넣는 것이다. 화일로그의 정보(4602)는, 화일부분기억수단(4101)에 기억된다. 고장이 날 부분의 순번부여수단(910)은, 초기고장이 날 부분기억수단 (4105)의 고장이 날 부분을 입력으로 하고, 고장이 날 부분의 순번부여를 행하며, 이 순번에 따라서 고장이 날 부분이 고장부분 짜넣기수단(106)에 건네준다. 이와 같이 테스터(801)에 있어서의 복수측정조건의 화일로그를 총합적으로 판단하고, 또한, 마스크의 배치, 배선의 물리적인 정보를 가미하므로써, 효율적으로 고장이 날 부분의 종류의 추정 및 고장부분의 짜넣기를 행할 수 있게 된다.
이와 같이 고장진단의 입력으로 되는 화일로그를 가공하고, 진단의 대상으로 되는 고장을 줄이므로써, 짜넣기의 시간을 단축할 수 있다. 또한, 화일로그의 정보를 활용하므로써, 고장의 종류를 추정할 수 있다. 또한, 마스크의 배치, 배선의 물리적인 정보를 가미하므로써, 효율좋게, 정밀도좋게 고장이 날 부분의 종류의 추정과 짜넣기를 행할 수 있게 된다.
이상과 같이 본 발명에 의하면, 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보인 고장리스트를 이용하여 상기 반도체 집적회로의 고장검사를 행하므로써, 또한 칩 내에 있어서의 마스크패턴의 물리적인 정보나, 셀이나 기능블록의 실적을 고려하여, 고장이 일어나기 쉬운 순번부여 및 고장이 중요도부여를 행하므로써, 실제의 고장에 기초하는 고정밀도 또한 고효율의 고장검사나 레이아웃을 행할 수 있고, 반도체 집적회로에 있어서의 초기불량 등의 고장의 저감에 기여할 수 있다.

Claims (24)

  1. 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 이용하여, 상기 반도체 집적회로의 고장검사를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  2. 반도체 집적회로의 고장을 검사하므로써, 이 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 작성하고, 이 고장리스트를 이용하여 상기 반도체 집적회로의 고장검사를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  3. 제 1항 또는 제 2항에 있어서, 고장검사에 있어서 검출하기 어려운 고장을 사전에 고장리스트로부터 없애고, 나머지 고장리스트를 이용하여 반도체 집적회로의 고장검사를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 고장리스트에, 각 고장에 대한 고장이 일어나기 쉬움에 관한 데이터를 지니게한 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  5. 제 4항에 있어서, 각 고장이 일어나기 쉬움에 의해 순번부여된 고장리스트를 이용하여 반도체 집적회로의 고장검사를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  6. 제 4항에 있어서, 각 고장이 일어나기 쉬움에 의해 고장의 중요도부여를 행하여, 고장검사를 위한 고장검출율을 구하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  7. 제 6항에 있어서, 각 고장이 일어나기 쉬움에 의해 순번부여를 행하고, 이 순번부여에 따라서, 고장의 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  8. 제 5항 내지 제 7항 중 어느 한 항에 있어서, 반도체 집적회로를 레이아웃하기 위한 레이아웃장치로부터 얻어지는 마스크정보에 기초하여 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  9. 제 5항 내지 제 7항 중 어느 한 항에 있어서, 반도체 집적회로를 레이아웃하기 위한 레이아웃장치로부터 얻어지는 마스크정보에 기초하여 마스크패턴의 밀도를 계산하여, 이 마스크패턴의 밀도에 따라서 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  10. 제 5항 내지 제 7항 중 어느 한 항에 있어서, 반도체 집적회로의 셀이나 기능블록에 대한 과거의 사용실적에 기초하는 신뢰성에 대한 데이터베이스에 기초하여 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  11. 제 7항에 있어서, 각 고장을 검출한 경우에 얻어지는 고장검출율을 산출하고, 지정한 고장검출율을 달성하는데에 불필요한 고장을, 고장이 일어나기 어려운 순으로 삭제하고, 나머지 고장에 대해서 고장검사의 처리를 행하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  12. 제 7항에 있어서, 순번부여에 따라서 각 고장검사의 처리를 행하면서, 고장검출율을 산출하여, 지정한 고장검출율을 달성한 시점에서 처리를 정지하는 것을 특징으로 하는 반도체 집적회로의 고장검사방법.
  13. 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 이용하여, 상기 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  14. 반도체 집적회로의 고장을 검사하므로써, 이 반도체 집적회로에 있어서의 고장이 발생하기 쉬운 부분에 관한 정보 또는 고장을 저감하기 위하여 대책해야할 정보인 고장리스트를 작성하고, 이 고장리스트를 이용하여, 상기 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  15. 고장검사에 있어서 검출하기 어려운 고장을 사전에 고장리스트로부터 없애고, 없앤 고장리스트에 대하여 상기 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  16. 제 13항 내지 제 15항 중 어느 한 항에 있어서, 고장리스트에, 각 고장에 대한 고장이 일어나기 쉬움에 관한 데이터를 지니게하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  17. 제 16항에 있어서, 각 고장이 일어나기 쉬움에 의해 순번부여된 고장리스트를 이용하여 반도체 집적회로를 위한 마스크의 배치, 배선을 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  18. 제 16항에 있어서, 각 고장이 일어나기 쉬움에 의해 고장의 중요도부여를 행하여, 반도체 집적회로의 마스크의 배치, 배선을 위한 고장검출율을 구하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  19. 제 18항에 있어서, 각 고장이 일어나기 쉬움에 의해 순번부여를 행하고, 이 순번부여에 따라서 고장의 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  20. 제 17항 내지 제 19항 중 어느 한 항에 있어서, 반도체 집적회로를 레이아웃하기 위한 레이아웃장치로부터 얻어지는 마스크정보에 기초하여 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  21. 제 17항 내지 제 19항 중 어느 한 항에 있어서, 반도체 집적회로를 레이아웃하기 위한 레이아웃장치로부터 얻어지는 마스크정보에 기초하여 마스크패턴의 밀도를 계산하여, 이 마스크패턴의 밀도에 따라서 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  22. 제 17항 내지 제 19항 중 어느 한 항에 있어서, 반도체 집적회로의 셀이나 기능블록에 대한 과거의 사용실적에 기초하는 신뢰성에 대한 데이터베이스에 기초하여 고장이 일어나기 쉬움에 의한 순번부여 또는 중요도부여를 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  23. 제 19항에 있어서, 각 고장을 검출한 경우에 얻어지는 고장검출율을 산출하고, 지정한 고장검출율을 달성하는데에 불필요한 고장을, 고장이 일어나기 어려운 순으로 삭제하고, 나머지 고장에 대해서 고장검사의 처리를 행하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
  24. 제 19항에 있어서, 순번부여에 따라 각 고장검사의 처리를 행하면서, 고장검출율을 산출하고, 지정한 고장검출율을 달성한 시점에서 처리를 정지하는 것을 특징으로 하는 반도체 집적회로의 레이아웃방법.
KR1020000063599A 1999-10-29 2000-10-27 반도체 집적회로의 고장검사방법 및 레이아웃방법 Expired - Fee Related KR100740178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-307872 1999-10-29
JP30787299A JP3734392B2 (ja) 1999-10-29 1999-10-29 半導体集積回路の故障検査方法及びレイアウト方法

Publications (2)

Publication Number Publication Date
KR20010040210A true KR20010040210A (ko) 2001-05-15
KR100740178B1 KR100740178B1 (ko) 2007-07-16

Family

ID=17974188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063599A Expired - Fee Related KR100740178B1 (ko) 1999-10-29 2000-10-27 반도체 집적회로의 고장검사방법 및 레이아웃방법

Country Status (3)

Country Link
US (3) US7065690B1 (ko)
JP (1) JP3734392B2 (ko)
KR (1) KR100740178B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734392B2 (ja) * 1999-10-29 2006-01-11 松下電器産業株式会社 半導体集積回路の故障検査方法及びレイアウト方法
JP4279782B2 (ja) * 2002-10-10 2009-06-17 富士通株式会社 レイアウト方法及び装置並びにそのプログラム及び記録媒体
JP4322509B2 (ja) 2003-01-16 2009-09-02 株式会社東芝 故障検出率算出装置及び故障検出率算出方法
JP4599064B2 (ja) * 2003-01-28 2010-12-15 パナソニック株式会社 遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法
JP2005308471A (ja) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd パスディレイテスト方法
JP4602004B2 (ja) * 2004-06-22 2010-12-22 株式会社東芝 テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
JP2008511086A (ja) * 2004-10-01 2008-04-10 メンター・グラフィクス・コーポレーション 特徴の故障の補正
FR2883998A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant un circuit de detection d'un evenement
JP4805604B2 (ja) * 2005-05-09 2011-11-02 ルネサスエレクトロニクス株式会社 故障診断方法、故障診断装置、及び故障診断プログラム
US7305325B2 (en) * 2006-01-12 2007-12-04 International Business Machines Corporation Method to improve requirements, design manufacturing, and transportation in mass manufacturing industries through analysis of defect data
JP5035663B2 (ja) * 2006-11-06 2012-09-26 独立行政法人科学技術振興機構 診断装置、診断方法、その診断方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体
US7836366B2 (en) * 2006-11-10 2010-11-16 Mentor Graphics Corporation Defect localization based on defective cell diagnosis
JP4881332B2 (ja) * 2008-02-15 2012-02-22 株式会社東芝 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法
JP5691575B2 (ja) * 2011-02-03 2015-04-01 富士通株式会社 故障解析プログラム，故障解析装置および故障解析方法
US9057764B2 (en) * 2011-10-27 2015-06-16 International Business Machines Corporation Detection of unchecked signals in circuit design verification
US10254343B2 (en) * 2012-07-30 2019-04-09 Synopsys, Inc. Layout-aware test pattern generation and fault detection
US9058459B1 (en) * 2013-12-30 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit layouts and methods to reduce leakage
CN104483620B (zh) * 2014-12-18 2017-08-11 电子科技大学 一种基于信息熵的集成电路故障诊断方法
JP6645993B2 (ja) * 2016-03-29 2020-02-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 処理装置、装置管理コントローラ、及びプログラム並びに半導体装置の製造方法
US20180145497A1 (en) * 2016-11-23 2018-05-24 Schneider Electric USA, Inc. Method to utilize multiple configuration software for df/cafi breakers
US11293970B2 (en) * 2020-01-12 2022-04-05 Kla Corporation Advanced in-line part average testing
KR20230039873A (ko) * 2021-09-14 2023-03-22 삼성전자주식회사 이상 감지 방법
US11966283B1 (en) * 2022-11-30 2024-04-23 Advanced Micro Devices, Inc. Devices, systems, and methods for detecting and mitigating silent data corruptions via adaptive voltage-frequency scaling

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
JPS61175737A (ja) 1985-01-31 1986-08-07 Toshiba Corp 並列故障シミユレ−シヨンシステム
US4769817A (en) 1986-01-31 1988-09-06 Zycad Corporation Concurrent fault simulation for logic designs
JPH01235872A (ja) 1988-03-17 1989-09-20 Toshiba Corp 集積回路の故障シミュレーション方法
US5257268A (en) * 1988-04-15 1993-10-26 At&T Bell Laboratories Cost-function directed search method for generating tests for sequential logic circuits
JPH0481616A (ja) * 1990-07-24 1992-03-16 Mitsubishi Electric Corp 故障診断装置
US5325309A (en) 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis
JPH04344540A (ja) * 1991-05-21 1992-12-01 Matsushita Electric Ind Co Ltd 検査系列生成方法
US5581930A (en) * 1993-07-13 1996-12-10 Langer; Alexander G. Remote activity sensing system
US5581475A (en) 1993-08-13 1996-12-03 Harris Corporation Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules
US5414716A (en) * 1993-09-22 1995-05-09 Mitsubishi Electronic Research Laboratories, Inc. Weighting system for testing of circuits utilizing determination of undetected faults
JP3184023B2 (ja) 1993-09-29 2001-07-09 株式会社リコー テストパターンの故障検出率算出方法および装置
US5544308A (en) * 1994-08-02 1996-08-06 Giordano Automation Corp. Method for automating the development and execution of diagnostic reasoning software in products and processes
DE19536203A1 (de) 1994-09-28 1996-04-11 Nec Corp Fehlerdiagnoseverfahren für eine sequentielle Schaltung
JPH08254572A (ja) 1995-03-16 1996-10-01 Advantest Corp Ｉｃ故障箇所追跡装置及びその追跡方法
JPH0980121A (ja) 1995-09-08 1997-03-28 Nec Corp 集積回路の故障診断装置及び方法
US5663967A (en) 1995-10-19 1997-09-02 Lsi Logic Corporation Defect isolation using scan-path testing and electron beam probing in multi-level high density asics
JPH09264938A (ja) 1996-03-29 1997-10-07 Toshiba Corp 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法
US5737340A (en) * 1996-07-01 1998-04-07 Mentor Graphics Corporation Multi-phase test point insertion for built-in self test of integrated circuits
US5691990A (en) * 1996-12-02 1997-11-25 International Business Machines Corporation Hybrid partial scan method
US6066179A (en) * 1997-06-13 2000-05-23 University Of Edinburgh Property estimation of an integrated circuit
JP3891456B2 (ja) * 1997-07-07 2007-03-14 松下電器産業株式会社 集積回路の故障検証方法
JPH1187519A (ja) 1997-09-04 1999-03-30 Toshiba Corp 半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路
JPH11119823A (ja) * 1997-10-21 1999-04-30 Yaskawa Electric Corp 故障診断装置
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
JPH11258313A (ja) * 1998-03-13 1999-09-24 Hitachi Ltd 論理回路検査点解析装置，解析方法
JPH11265980A (ja) * 1998-03-17 1999-09-28 Matsushita Electric Ind Co Ltd 集積回路の故障検証方法
US6044208A (en) 1998-04-30 2000-03-28 International Business Machines Corporation Incremental critical area computation for VLSI yield prediction
US6223316B1 (en) * 1998-05-27 2001-04-24 Nec Usa, Inc. Vector restoration using accelerated validation and refinement
US6618830B1 (en) * 1998-11-30 2003-09-09 Texas Instruments Incorporated System and method for pruning a bridging diagnostic list
JP3813757B2 (ja) * 1999-03-23 2006-08-23 株式会社東芝 重み付き故障検出率評価装置
JP3734392B2 (ja) * 1999-10-29 2006-01-11 松下電器産業株式会社 半導体集積回路の故障検査方法及びレイアウト方法

Also Published As

Publication number Publication date
JP3734392B2 (ja) 2006-01-11
US7065690B1 (en) 2006-06-20
KR100740178B1 (ko) 2007-07-16
JP2001127163A (ja) 2001-05-11
US20060236184A1 (en) 2006-10-19
US20060156095A1 (en) 2006-07-13
US7594206B2 (en) 2009-09-22
US7441168B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
KR100740178B1 (ko) 반도체 집적회로의 고장검사방법 및 레이아웃방법
US6553329B2 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
US6185707B1 (en) IC test software system for mapping logical functional test data of logic integrated circuits to physical representation
US7870519B2 (en) Method for determining features associated with fails of integrated circuits
US7406645B2 (en) Test pattern generating apparatus, method for automatically generating test patterns and computer program product for executing an application for a test pattern generating apparatus
Zivkovic et al. Requirements, for industrial analog faulf-simulator
JP2009188418A (ja) データ解析のための方法および装置
Mittal et al. Test chip design for optimal cell-aware diagnosability
Bartenstein Fault distinguishing pattern generation
Appello et al. Understanding yield losses in logic circuits
JP3204204B2 (ja) 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体
CN118013926A (zh) 验证设计版图检测模型功能的方法、验证模型及测试系统
JPH1019986A (ja) Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法
JP2005332389A (ja) 半導体集積回路の故障検査方法及びレイアウト方法
JP2715989B2 (ja) Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法
JP3139543B2 (ja) 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法
JPH0980121A (ja) 集積回路の故障診断装置及び方法
JPH0787207B2 (ja) 集積回路試験装置
JP3282235B2 (ja) 集積回路のテスト方法
JPH01244384A (ja) 論理集積回路の故障診断装置
JP2008527322A (ja) 回路配置並びにその検査および／または診断方法
CN120180991A (zh) 一种标准单元内部多缺陷故障建模方法及装置
US20050203716A1 (en) Method and system for delay defect location when testing digital semiconductor devices
JP3112263B2 (ja) 配線ショート箇所検出方法及びその検査装置
JP2000046917A (ja) 論理集積回路の故障診断方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001027

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050711

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001027

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061030

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070710

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
FPAY Annual fee payment

Payment date: 20100708

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20100708

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee