JPH1187519A - 半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路 - Google Patents
半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路Info
- Publication number
- JPH1187519A JPH1187519A JP9239629A JP23962997A JPH1187519A JP H1187519 A JPH1187519 A JP H1187519A JP 9239629 A JP9239629 A JP 9239629A JP 23962997 A JP23962997 A JP 23962997A JP H1187519 A JPH1187519 A JP H1187519A
- Authority
- JP
- Japan
- Prior art keywords
- information
- wiring
- integrated circuit
- routing
- automatic placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路の再設計時に故障解析結果を
反映し、再設計前の製造時の危険因子を低減することに
よって、再設計及び製造時の歩留りを向上させる。 【解決手段】 製造工程２６では、自動配置配線結果２
５として出力されるマスクパターンなどの情報に従い、
半導体集積回路２７を製造する。つぎに、製造試験工程
２８では、生産された半導体集積回路２７の良否を判別
し、故障解析工程２９により、故障履歴情報２３が出力
される。この故障履歴情報２３は、自動配置配線処理工
程２４に入力され、次回の再設計時に反映される。再設
計時においては、半導体集積回路の論理接続データ２１
は、自動配置配線用のライブラリ２２に加えて再設計前
の故障履歴情報２３と共に、自動配置配線処理工程２４
に送られる。自動配置配線工程２４では、送られてきた
各種情報に基づいて自動配置処理及び自動配線処理を実
行し、自動配置配線結果を出力する。
反映し、再設計前の製造時の危険因子を低減することに
よって、再設計及び製造時の歩留りを向上させる。 【解決手段】 製造工程２６では、自動配置配線結果２
５として出力されるマスクパターンなどの情報に従い、
半導体集積回路２７を製造する。つぎに、製造試験工程
２８では、生産された半導体集積回路２７の良否を判別
し、故障解析工程２９により、故障履歴情報２３が出力
される。この故障履歴情報２３は、自動配置配線処理工
程２４に入力され、次回の再設計時に反映される。再設
計時においては、半導体集積回路の論理接続データ２１
は、自動配置配線用のライブラリ２２に加えて再設計前
の故障履歴情報２３と共に、自動配置配線処理工程２４
に送られる。自動配置配線工程２４では、送られてきた
各種情報に基づいて自動配置処理及び自動配線処理を実
行し、自動配置配線結果を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造方法、半導体集積回路の自動配置配線方法及び半導
体集積回路に関する。
製造方法、半導体集積回路の自動配置配線方法及び半導
体集積回路に関する。
【０００２】
【従来の技術】図４は、従来における自動配置配線から
製造試験までの処理工程を示すブロック図を示す。
製造試験までの処理工程を示すブロック図を示す。
【０００３】半導体集積回路の論理接続データ１１は、
自動配置配線用のライブラリ１２と共に、自動配置配線
処理工程１３に送られる。自動配置配線処理工程１３で
は、送られてきた各種情報に基づいて自動配置処理及び
自動配線処理を実行し、自動配置配線結果１４を出力す
る。
自動配置配線用のライブラリ１２と共に、自動配置配線
処理工程１３に送られる。自動配置配線処理工程１３で
は、送られてきた各種情報に基づいて自動配置処理及び
自動配線処理を実行し、自動配置配線結果１４を出力す
る。
【０００４】つぎに、製造工程１５では、自動配置配線
結果１４として出力されたマスクパターンなどの情報に
従い、半導体集積回路１６を製造する。つぎに、製造試
験工程１７では、生産された半導体集積回路１６に対
し、電気信号などを印加して試験を行い、その結果によ
り半導体集積回路の良否を判別すると共に、場合により
故障解析工程１８などの手段を施し故障原因を調査す
る。
結果１４として出力されたマスクパターンなどの情報に
従い、半導体集積回路１６を製造する。つぎに、製造試
験工程１７では、生産された半導体集積回路１６に対
し、電気信号などを印加して試験を行い、その結果によ
り半導体集積回路の良否を判別すると共に、場合により
故障解析工程１８などの手段を施し故障原因を調査す
る。
【０００５】一般に、通常の半導体集積回路の故障原因
は多岐に渡っているが、特定信号線の短絡が原因の場
合、短絡部分に対して配線間幅を広げ、ある基準以下の
配線間幅の禁止等の制約を設けるなど、自動配置配線処
理で回避できるものもある。
は多岐に渡っているが、特定信号線の短絡が原因の場
合、短絡部分に対して配線間幅を広げ、ある基準以下の
配線間幅の禁止等の制約を設けるなど、自動配置配線処
理で回避できるものもある。
【０００６】
【発明が解決しようとする課題】一般に、以前不良品の
確認された半導体集積回路の再設計を行う際、再設計前
と比較して確認された故障の有無によって自動配置配線
処理上の制約が変化することはない。そのため、再設計
前に生じた故障の内、配置配線処理上の制約を設けるこ
とによって回避できる故障に関しても、人手によって設
計者が再設計時に反映させない限り、その故障原因を回
避することはできなかった。
確認された半導体集積回路の再設計を行う際、再設計前
と比較して確認された故障の有無によって自動配置配線
処理上の制約が変化することはない。そのため、再設計
前に生じた故障の内、配置配線処理上の制約を設けるこ
とによって回避できる故障に関しても、人手によって設
計者が再設計時に反映させない限り、その故障原因を回
避することはできなかった。
【０００７】本発明は、以上の点に鑑み、再設計前の故
障のうち配置配線処理で回避できるものを故障履歴情報
として保存し、再設計後に、再設計前の故障を低減させ
るように自動配置配線処理を行うことにより、故障可能
性を低減し、製造時の歩留りを向上させることを目的と
する。
障のうち配置配線処理で回避できるものを故障履歴情報
として保存し、再設計後に、再設計前の故障を低減させ
るように自動配置配線処理を行うことにより、故障可能
性を低減し、製造時の歩留りを向上させることを目的と
する。
【０００８】すなわち、本発明は、以前設計及び製造さ
れた半導体集積回路の故障解析の結果に基づいて再設計
時の故障を回避するような設計制約を作成することによ
り、次回以降の半導体集積回路の再設計時にその故障解
析結果を反映し、再設計前の製造時の危険因子を低減す
ることによって、再設計及び製造時の歩留りを向上させ
ることを目的とする。
れた半導体集積回路の故障解析の結果に基づいて再設計
時の故障を回避するような設計制約を作成することによ
り、次回以降の半導体集積回路の再設計時にその故障解
析結果を反映し、再設計前の製造時の危険因子を低減す
ることによって、再設計及び製造時の歩留りを向上させ
ることを目的とする。
【０００９】また、本発明は、再設計前の故障履歴情報
をもとに自動配置配線処理における制約を設けることに
より、再設計前の故障原因をできる限り根絶することを
目的とする。
をもとに自動配置配線処理における制約を設けることに
より、再設計前の故障原因をできる限り根絶することを
目的とする。
【００１０】
【課題を解決するための手段】本発明によると、製造さ
れた半導体集積回路を試験する製造試験工程と、前記製
造試験工程により判断された故障を解析し故障履歴情報
を求める故障解析工程と、前記故障解析工程により求め
られた前記故障履歴情報を既存の設計制約情報に加え
て、前記設計制約情報、ブロックの論理的な接続情報及
びブロック内配線情報に基づき、各素子の自動配置及び
自動配線を行うことにより自動配置配線結果を求める自
動配置配線処理工程と、前記自動配置配線処理工程によ
り求められた前記自動配置配線結果に従い各素子を再設
計することにより半導体集積回路を製造する製造工程と
を備えた半導体集積回路の製造方法を提供する。
れた半導体集積回路を試験する製造試験工程と、前記製
造試験工程により判断された故障を解析し故障履歴情報
を求める故障解析工程と、前記故障解析工程により求め
られた前記故障履歴情報を既存の設計制約情報に加え
て、前記設計制約情報、ブロックの論理的な接続情報及
びブロック内配線情報に基づき、各素子の自動配置及び
自動配線を行うことにより自動配置配線結果を求める自
動配置配線処理工程と、前記自動配置配線処理工程によ
り求められた前記自動配置配線結果に従い各素子を再設
計することにより半導体集積回路を製造する製造工程と
を備えた半導体集積回路の製造方法を提供する。
【００１１】また、本発明によると、製造された半導体
集積回路ついての故障解析により求められた故障履歴情
報を変換し、自動配置及び自動配線のための設計制約情
報に加える設計制約変換工程と、前記設計制約変換工程
により求められた前記設計制約情報に従い、前記設計制
約情報、ブロックの論理的な接続情報及びブロック内配
線情報に基づき、各素子の自動配置を行い再設計する自
動配置処理工程と、前記自動配置処理工程による処理結
果に基づいて、各素子間の自動配線を行い再設計するこ
とにより、半導体集積回路の物理的な接続情報である自
動配置配線結果を出力する自動配線処理工程とを備えた
半導体集積回路の自動配置配線方法を提供する。
集積回路ついての故障解析により求められた故障履歴情
報を変換し、自動配置及び自動配線のための設計制約情
報に加える設計制約変換工程と、前記設計制約変換工程
により求められた前記設計制約情報に従い、前記設計制
約情報、ブロックの論理的な接続情報及びブロック内配
線情報に基づき、各素子の自動配置を行い再設計する自
動配置処理工程と、前記自動配置処理工程による処理結
果に基づいて、各素子間の自動配線を行い再設計するこ
とにより、半導体集積回路の物理的な接続情報である自
動配置配線結果を出力する自動配線処理工程とを備えた
半導体集積回路の自動配置配線方法を提供する。
【００１２】さらに、本発明によると、製造された半導
体集積回路ついての故障解析により求められた故障履歴
情報を変換し、自動配置及び自動配線のための設計制約
情報に加える設計制約変換工程と、前記設計制約変換工
程により求められた前記設計制約情報に従い、前記設計
制約情報、ブロックの論理的な接続情報及びブロック内
配線情報に基づき、各素子の自動配置を行い再設計する
自動配置処理工程と、前記自動配置処理工程による処理
結果に基づいて、各素子間の自動配線を行い再設計する
ことにより、半導体集積回路の物理的な接続情報である
自動配置配線結果を出力する自動配線処理工程とを備え
た自動配置配線処理工程により製造され、前記自動配置
配線処理工程により求められた前記自動配置配線結果に
従い再設計されることにより製造された半導体集積回路
を提供する。
体集積回路ついての故障解析により求められた故障履歴
情報を変換し、自動配置及び自動配線のための設計制約
情報に加える設計制約変換工程と、前記設計制約変換工
程により求められた前記設計制約情報に従い、前記設計
制約情報、ブロックの論理的な接続情報及びブロック内
配線情報に基づき、各素子の自動配置を行い再設計する
自動配置処理工程と、前記自動配置処理工程による処理
結果に基づいて、各素子間の自動配線を行い再設計する
ことにより、半導体集積回路の物理的な接続情報である
自動配置配線結果を出力する自動配線処理工程とを備え
た自動配置配線処理工程により製造され、前記自動配置
配線処理工程により求められた前記自動配置配線結果に
従い再設計されることにより製造された半導体集積回路
を提供する。
【００１３】
【発明の実施の形態】本発明は、以前の設計で製造した
場合に、電気的不良が確認されて故障解析により故障原
因が判明した半導体集積回路において、半導体集積回路
を再設計して自動配置配線処理を行う際に、以前の設計
での半導体集積回路の故障解析結果を含む故障履歴情報
をもとに自動配置配線において設計制約を設け、以前の
故障原因を事前に予測・回避することにより、半導体集
積回路の製造時の歩留りを向上させるものである。
場合に、電気的不良が確認されて故障解析により故障原
因が判明した半導体集積回路において、半導体集積回路
を再設計して自動配置配線処理を行う際に、以前の設計
での半導体集積回路の故障解析結果を含む故障履歴情報
をもとに自動配置配線において設計制約を設け、以前の
故障原因を事前に予測・回避することにより、半導体集
積回路の製造時の歩留りを向上させるものである。
【００１４】本発明は、再設計の際の自動配置配線時
に、製造工程制約に起因する設計制約だけでなく、故障
解析結果から作成された設計制約を付加することによ
り、故障率の高い又は故障の可能性のある信号線間につ
いて、その配線間距離をも考慮するなどの処理を行い、
従来考慮されていなかった故障原因を考慮して、製造時
不良のより少ない半導体集積回路を製造するものであ
る。
に、製造工程制約に起因する設計制約だけでなく、故障
解析結果から作成された設計制約を付加することによ
り、故障率の高い又は故障の可能性のある信号線間につ
いて、その配線間距離をも考慮するなどの処理を行い、
従来考慮されていなかった故障原因を考慮して、製造時
不良のより少ない半導体集積回路を製造するものであ
る。
【００１５】すなわち、一般に、製造設備となるクリー
ンルームのダスト除去能力には限界があるため、配線幅
が小さい半導体集積回路においては、配線が込み合って
いるところでは、短絡故障等の故障が生じやすく、ま
た、クリーンルームで除去不可能な大きさのダスト等に
影響して故障が生じやすい。そのため、製造工程の改善
だけでは、歩留まりに限界が生じ、ひいては半導体集積
回路のコストが高くなってしまう場合がある。本発明に
おいては、特に、上述のように製造工程だけを改善して
も解消しにくい故障原因を対象とすることができる。
ンルームのダスト除去能力には限界があるため、配線幅
が小さい半導体集積回路においては、配線が込み合って
いるところでは、短絡故障等の故障が生じやすく、ま
た、クリーンルームで除去不可能な大きさのダスト等に
影響して故障が生じやすい。そのため、製造工程の改善
だけでは、歩留まりに限界が生じ、ひいては半導体集積
回路のコストが高くなってしまう場合がある。本発明に
おいては、特に、上述のように製造工程だけを改善して
も解消しにくい故障原因を対象とすることができる。
【００１６】図１に、半導体集積回路の設計工程及び生
産工程の概要を表す説明図を示す。
産工程の概要を表す説明図を示す。
【００１７】図示されたように、一般に、半導体集積回
路の設計工程は、システム設計１、論理設計２及び回路
設計３の各工程を備える。また、半導体集積回路の生産
工程では、製造４及びテスト５の各工程を備える。
路の設計工程は、システム設計１、論理設計２及び回路
設計３の各工程を備える。また、半導体集積回路の生産
工程では、製造４及びテスト５の各工程を備える。
【００１８】ここで、通常は、設計工程部門と生産工程
部門とは、別会社、別組織又は別部課等である場合が多
い。そのため、従来においては、テスト結果６は、同じ
生産工程内の各部所等において、製造４又はテスト５の
各工程に反映されることになる。一方、本発明において
は、テスト結果６が、生産工程とは異なる部所等の設計
工程の部所等において、例えば回路設計３に反映される
ようにしたものである。
部門とは、別会社、別組織又は別部課等である場合が多
い。そのため、従来においては、テスト結果６は、同じ
生産工程内の各部所等において、製造４又はテスト５の
各工程に反映されることになる。一方、本発明において
は、テスト結果６が、生産工程とは異なる部所等の設計
工程の部所等において、例えば回路設計３に反映される
ようにしたものである。
【００１９】図２に、本発明による半導体集積回路の自
動配置配線方法についてのブロック図を示す。
動配置配線方法についてのブロック図を示す。
【００２０】まず、本発明に係る自動配置配線方法にお
ける再設計前の処理動作を説明する。再設計前において
は、故障履歴情報２３は存在せず、自動配置配線の設計
工程は、従来フローと同様になる。すなわち、論理接続
データ２１としては、接続データと呼ばれる論理的なブ
ロックの接続情報が記憶される。また、自動配置配線用
のライブラリ２２には、ブロック内配線情報が記憶され
る。そして、半導体集積回路の論理接続データ２１は、
自動配置配線用のライブラリ２２と共に、自動配置配線
処理工程２４に送られる。送られる情報としては、例え
ば、接続情報、端子情報、素子情報、素子配置情報等が
ある。自動配置配線処理工程２４では、送られてきた各
種情報に基づいて自動配置処理及び自動配線処理を実行
し、自動配置配線結果２５を出力する。
ける再設計前の処理動作を説明する。再設計前において
は、故障履歴情報２３は存在せず、自動配置配線の設計
工程は、従来フローと同様になる。すなわち、論理接続
データ２１としては、接続データと呼ばれる論理的なブ
ロックの接続情報が記憶される。また、自動配置配線用
のライブラリ２２には、ブロック内配線情報が記憶され
る。そして、半導体集積回路の論理接続データ２１は、
自動配置配線用のライブラリ２２と共に、自動配置配線
処理工程２４に送られる。送られる情報としては、例え
ば、接続情報、端子情報、素子情報、素子配置情報等が
ある。自動配置配線処理工程２４では、送られてきた各
種情報に基づいて自動配置処理及び自動配線処理を実行
し、自動配置配線結果２５を出力する。
【００２１】つぎに、生産工程においては、まず、製造
工程２６では、自動配置配線結果２５として出力される
マスクパターンなどの情報に従い、半導体集積回路２７
を製造する。つぎに、製造試験工程２８では、生産され
た半導体集積回路２７に対し、電気信号などを印加して
試験を行い、その結果により半導体集積回路の良否を判
別すると共に、場合により故障解析工程２９などの手段
を施し故障原因を調査する。故障解析工程２９により、
故障履歴情報２３が出力される。この故障履歴情報２３
は、自動配置配線処理工程２４にフィードバックして入
力され、次回の再設計時に反映される。
工程２６では、自動配置配線結果２５として出力される
マスクパターンなどの情報に従い、半導体集積回路２７
を製造する。つぎに、製造試験工程２８では、生産され
た半導体集積回路２７に対し、電気信号などを印加して
試験を行い、その結果により半導体集積回路の良否を判
別すると共に、場合により故障解析工程２９などの手段
を施し故障原因を調査する。故障解析工程２９により、
故障履歴情報２３が出力される。この故障履歴情報２３
は、自動配置配線処理工程２４にフィードバックして入
力され、次回の再設計時に反映される。
【００２２】つぎに、本発明に係る自動配置配線方法に
おける再設計時の処理動作を説明する。まず、半導体集
積回路の論理接続データ２１、自動配置配線用のライブ
ラリ２２及び再設計前の故障履歴情報２３は、自動配置
配線処理工程２４に送られる。自動配置配線工程２４で
は、送られてきた各種情報に基づいて自動配置処理及び
自動配線処理を実行し、自動配置配線結果２５を出力す
る。
おける再設計時の処理動作を説明する。まず、半導体集
積回路の論理接続データ２１、自動配置配線用のライブ
ラリ２２及び再設計前の故障履歴情報２３は、自動配置
配線処理工程２４に送られる。自動配置配線工程２４で
は、送られてきた各種情報に基づいて自動配置処理及び
自動配線処理を実行し、自動配置配線結果２５を出力す
る。
【００２３】以下同様に、生産工程が実行され、必要に
応じて、再び故障解析工程２９などの手段を施し故障原
因を調査することもできる。その際、故障履歴情報２３
は、自動配置配線処理工程２４に再度入力され、次々回
の再設計時に反映されることもできる。
応じて、再び故障解析工程２９などの手段を施し故障原
因を調査することもできる。その際、故障履歴情報２３
は、自動配置配線処理工程２４に再度入力され、次々回
の再設計時に反映されることもできる。
【００２４】つぎに、図３に、本発明による半導体集積
回路における自動配置配線処理工程のブロック図を示
す。
回路における自動配置配線処理工程のブロック図を示
す。
【００２５】ここでは、再設計時について説明する。半
導体集積回路の論理接続データ２１は、自動配置配線用
のライブラリ２２、再設計前の故障履歴情報２３と共
に、自動配置配線処理工程２４に送られ、マスクパター
ンなどの自動配置配線結果２５を出力する。なお、再設
計前については、故障履歴情報２３が入力されない点が
異なるだけである。
導体集積回路の論理接続データ２１は、自動配置配線用
のライブラリ２２、再設計前の故障履歴情報２３と共
に、自動配置配線処理工程２４に送られ、マスクパター
ンなどの自動配置配線結果２５を出力する。なお、再設
計前については、故障履歴情報２３が入力されない点が
異なるだけである。
【００２６】ここで、自動配置配線処理工程２４におけ
る配置配線処理のメインフローは、主に、自動配置処理
２４１と自動配線処理２４２からなっている。本発明に
おいては、さらに、設計制約情報２４３として記述され
る制約に従って、これら各処理が行われる。設計制約情
報２４３は、ビア部周辺の配線禁止領域の定義に代表さ
れるような、通常プロセスの限界やカップリングの可能
性などを回避するために設計されるための制約である。
本発明では、それらの制約に加え、再設計前の故障履歴
情報２３から設計制約変換２４４によって変換された設
計制約、例えば何等かの影響で信号開放故障の確率が高
い部分の配線強化や、短絡故障の確率が高い部分の隔
離、などを追加条件として、自動配置処理及び自動配線
処理を行う。
る配置配線処理のメインフローは、主に、自動配置処理
２４１と自動配線処理２４２からなっている。本発明に
おいては、さらに、設計制約情報２４３として記述され
る制約に従って、これら各処理が行われる。設計制約情
報２４３は、ビア部周辺の配線禁止領域の定義に代表さ
れるような、通常プロセスの限界やカップリングの可能
性などを回避するために設計されるための制約である。
本発明では、それらの制約に加え、再設計前の故障履歴
情報２３から設計制約変換２４４によって変換された設
計制約、例えば何等かの影響で信号開放故障の確率が高
い部分の配線強化や、短絡故障の確率が高い部分の隔
離、などを追加条件として、自動配置処理及び自動配線
処理を行う。
【００２７】なお、設計制約情報には適宜優先順位をつ
けて、設計制約の内の所望の項目を選択又は優位に扱う
ことにより、最適な自動配置処理又は自動配線処理を実
行することもできる。
けて、設計制約の内の所望の項目を選択又は優位に扱う
ことにより、最適な自動配置処理又は自動配線処理を実
行することもできる。
【００２８】
【発明の効果】本発明によれば、再設計前の故障のうち
配置配線処理でも回避できるものを故障履歴情報として
保存し、再設計後に、再設計前の故障を低減させるよう
に自動配置配線処理を行うため、故障可能性が低減で
き、製造時の歩留りを向上させることができる。
配置配線処理でも回避できるものを故障履歴情報として
保存し、再設計後に、再設計前の故障を低減させるよう
に自動配置配線処理を行うため、故障可能性が低減で
き、製造時の歩留りを向上させることができる。
【００２９】すなわち、本発明によれば、以前設計及び
製造された半導体集積回路の故障解析の結果に基づいて
再設計時の故障を回避するような設計制約を作成するこ
とにより、次回以降の半導体集積回路の再設計時にその
故障解析結果を反映でき、再設計前の製造時の危険因子
を低減することによって、再設計及び製造時の歩留りを
向上させることができる。
製造された半導体集積回路の故障解析の結果に基づいて
再設計時の故障を回避するような設計制約を作成するこ
とにより、次回以降の半導体集積回路の再設計時にその
故障解析結果を反映でき、再設計前の製造時の危険因子
を低減することによって、再設計及び製造時の歩留りを
向上させることができる。
【００３０】また、本発明によれば、再設計前の故障履
歴情報をもとに自動配置配線処理における制約を設ける
ことにより、再設計前の故障原因をできる限り根絶する
ことができる。
歴情報をもとに自動配置配線処理における制約を設ける
ことにより、再設計前の故障原因をできる限り根絶する
ことができる。
【図１】半導体集積回路の設計工程及び生産工程の概要
を表す説明図。
を表す説明図。
【図２】本発明による半導体集積回路の自動配置配線方
法についてのブロック図。
法についてのブロック図。
【図３】本発明による半導体集積回路における自動配置
配線処理工程のブロック図。
配線処理工程のブロック図。
【図４】従来における自動配置配線から製造試験までの
処理工程を示すブロック図。
処理工程を示すブロック図。
１１，２１ 論理接続データ １２，２２ ライブラリ １３，２４ 自動配置配線処理工程 １４，２５ 自動配置配線結果 １５，２５ 製造工程 １６，２７ 半導体集積回路 １７，２８ 製造試験工程 １８，２９ 故障解析工程 ２３ 故障履歴情報 ２４１ 自動配置処理工程 ２４２ 自動配線処理工程 ２４３ 設計制約情報 ２４４ 設計制約変換工程
Claims (5)
- 【請求項１】製造された半導体集積回路を試験する製造
試験工程と、 前記製造試験工程により判断された故障を解析し故障履
歴情報を求める故障解析工程と、 前記故障解析工程により求められた前記故障履歴情報を
既存の設計制約情報に加えて、前記設計制約情報、ブロ
ックの論理的な接続情報及びブロック内配線情報に基づ
き、各素子の自動配置及び自動配線を行うことにより自
動配置配線結果を求める自動配置配線処理工程と、 前記自動配置配線処理工程により求められた前記自動配
置配線結果に従い各素子を再設計することにより半導体
集積回路を製造する製造工程とを備えた半導体集積回路
の製造方法。 - 【請求項２】前記設計制約情報は、 信号開放故障の確率が高い部分の配線強化を行うための
情報、又は、短絡故障の確率が高い部分の隔離を行うた
めの情報を含むことを特徴とする請求項１に記載の半導
体集積回路の製造方法。 - 【請求項３】前記自動配置配線工程は、 前記故障履歴情報を前記設計制約情報に変換して、既存
の設計制約情報に追加した後、新たな設計制約情報を使
用して自動配置処理および自動配線処理を行うことを特
徴とする請求項１又は２に記載の半導体集積回路の製造
方法。 - 【請求項４】製造された半導体集積回路ついての故障解
析により求められた故障履歴情報を変換し、自動配置及
び自動配線のための設計制約情報に加える設計制約変換
工程と、 前記設計制約変換工程により求められた前記設計制約情
報に従い、前記設計制約情報、ブロックの論理的な接続
情報及びブロック内配線情報に基づき、各素子の自動配
置を行い再設計する自動配置処理工程と、 前記自動配置処理工程による処理結果に基づいて、各素
子間の自動配線を行い再設計することにより、半導体集
積回路の物理的な接続情報である自動配置配線結果を出
力する自動配線処理工程とを備えた半導体集積回路の自
動配置配線方法。 - 【請求項５】製造された半導体集積回路ついての故障解
析により求められた故障履歴情報を変換し、自動配置及
び自動配線のための設計制約情報に加える設計制約変換
工程と、 前記設計制約変換工程により求められた前記設計制約情
報に従い、前記設計制約情報、ブロックの論理的な接続
情報及びブロック内配線情報に基づき、各素子の自動配
置を行い再設計する自動配置処理工程と、 前記自動配置処理工程による処理結果に基づいて、各素
子間の自動配線を行い再設計することにより、半導体集
積回路の物理的な接続情報である自動配置配線結果を出
力する自動配線処理工程とを備えた自動配置配線処理工
程により製造され、 前記自動配置配線処理工程により求められた前記自動配
置配線結果に従い再設計されることにより製造された半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9239629A JPH1187519A (ja) | 1997-09-04 | 1997-09-04 | 半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9239629A JPH1187519A (ja) | 1997-09-04 | 1997-09-04 | 半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187519A true JPH1187519A (ja) | 1999-03-30 |
Family
ID=17047567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9239629A Pending JPH1187519A (ja) | 1997-09-04 | 1997-09-04 | 半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034463A1 (ja) * | 2002-10-10 | 2004-04-22 | Fujitsu Limited | レイアウト方法及び装置並びにそのプログラム及び記録媒体 |
| US7441168B2 (en) | 1999-10-29 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Fault detecting method and layout method for semiconductor integrated circuit |
-
1997
- 1997-09-04 JP JP9239629A patent/JPH1187519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7441168B2 (en) | 1999-10-29 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Fault detecting method and layout method for semiconductor integrated circuit |
| US7594206B2 (en) | 1999-10-29 | 2009-09-22 | Panasonic Corporation | Fault detecting method and layout method for semiconductor integrated circuit |
| WO2004034463A1 (ja) * | 2002-10-10 | 2004-04-22 | Fujitsu Limited | レイアウト方法及び装置並びにそのプログラム及び記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231590A (en) | Technique for modifying an integrated circuit layout | |
| JPS60254626A (ja) | ウエハテスト方法 | |
| US5719881A (en) | Test pattern generating apparatus and method | |
| JPH1187519A (ja) | 半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路 | |
| US8136066B2 (en) | Apparatus and computer program product for semiconductor yield estimation | |
| JP2655105B2 (ja) | 順序回路の故障箇所推定方法 | |
| US6195787B1 (en) | Layout designing method for semiconductor integrated circuits | |
| US20010025365A1 (en) | Semiconductor integrated circuit and wiring method | |
| US6871308B1 (en) | Semiconductor inspection method | |
| US7243326B2 (en) | Client-specific circuit board with isolated redundant systems | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| Asami et al. | Advanced yield enhancement methodology for SoCs | |
| JPS6161439A (ja) | マスタ−スライス型半導体集積回路装置 | |
| US20020062474A1 (en) | Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| JPH11265980A (ja) | 集積回路の故障検証方法 | |
| JPH05322975A (ja) | 故障診断方法 | |
| JPH07167920A (ja) | Ｌｓｉ | |
| JPS59134864A (ja) | 半導体集積回路装置構成法およびその実施半導体集積回路装置 | |
| JP2002313915A (ja) | 半導体チップの製造方法 | |
| JPH065704A (ja) | Ｌｓｉ設計のレイアウト検証方法 | |
| JP2001015607A (ja) | Ｉｃテストシステムおよびｉｃテスト方法 | |
| JPH08213467A (ja) | 半導体集積回路の設計方式 | |
| JPH10197608A (ja) | 半導体回路 | |
| JPH043642A (ja) | ボタン電話装置 |