JPH01244384A - 論理集積回路の故障診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル集積回路のテストにおいて、故障
回路部分を検出及び指摘する次めの故障診断装置に関す
るものである。

〔従来の技術〕

ＩＣは微細化技術の進歩に伴い、ますます高密度高集積
化したＶＬＳＩへと進展してきており、ＶＬＳＩの機能
試験、ＤＣ，ＡＣ試験に汎用テスタが使われている。汎
用テスタでは、テストパタンやテスト条件等に問題がな
ければ、測定結果からＶＬＳＩ内に故障があることは検
出できる。しかし、例えば致方？−）規模のＶＬＳ　Ｉ
に対して２００端子程度の外部端子から、個々のｆ−）
の動作を検証するのは不可能に近いし、全ての状態をチ
エツクする機能テスト用のテストパタンを作成するには
莫大な工数がかかる次め、汎用テスタの測定結果から、
故障回路（ゲート）を指摘するのは困難であり、高集積
化に伴い一層困難となってきている。故障診断を行うた
めに故障辞書を用いて汎用テスタの測定結果から故障個
所を指摘する方法もあるが、ｆ−）規模が大きいと膨大
な計算時間を要する故障シミュレーシ冒ンを実施する必
要がある。ま念、故障候補が複数でてきて絞り込みが容
易にできない可能性がある等の欠点がある。故障箇所を
見つけるため光学顕微鏡や電子顕微鏡でチップ上の微細
なＶＬＳＩの／４タンに異常がないか観察する方法も使
われているが、チップ上の故障が想定される範囲をくま
なく人手でチエツクするのは容易ではないし、外見上か
らは異常が認められない場合もある。

これに対し、電子ビームをＶＬＳ　Ｉの表面に照射し、
反射した２次電子の電位からＶＬＳＩの表面の電位を求
める電子ビームテスタ（以下ｇＢテスタという）が使わ
れてきている。、ＥＢテスタを用いると、ＶＬＳＩの内
部配線電位が明確に把握できるので、故障箇所があらか
じめわかっている場合の故障箇所の検証は容易である。

しかし、ＥＢテスタでは観測ゾーンが４００〜５００１
１ｍ角程度に制限されているため、被疑範囲を複数の観
測ゾーンに分ける必要があること、及び画像データとし
てデータを収集する必要がある九め、データ収集に時間
を要し、現状では汎用テスタと比べ比較にならないほど
測定時間が長い。従って、ＥＢテスタでは故障箇所を見
つけだす之め、被疑範囲を観測ゾーン及びテストパタン
をかえながらテストを実施することが不可欠であるが、
そ°の工数は莫大となる。このため、ＣＡＤで設計され
次ＬＳＩについては、配線の電位、マスクツクタンデー
タ及び論理図との対応をＣＡＤでリンクをとり、故障箇
所指摘の自動化を図っ九システムも発聚されているが、
被疑範囲が狭い領域に限定された時に大きな威力を発揮
するが、被疑範囲が広いと故障箇所を指摘するのに要す
る工数が過大となる欠点がある。ＥＢテスタで測定する
以前に、汎用テスタでの測定を通して被疑範囲を充分絞
り込むことが必須であるが、この作業が設計者に頼シシ
ステマティックになっていない欠点がある。

さらに、例えば第１０図の論理ＬＳＩ回路内のＡＭ：）
Ｉ’−）７０入力端子９がＯ縮退故障の可能性が高いと
判断した場合、それを検証する念めには、ＡＮＤｆ−）
７の入力端子９に縮退故障値と反対の論理値である１が
セットされるようなテス）　／ＩＰタンを用いて外部入
力端子１，２．３から印加して、ＥＢテスタで入力端子
９に対応する配線の電位を確認することが必要である。

４，５．６は出力端子である。もし着目する端子が正常
であれば同一の手順を他の故障候補のｆ−トの入出力端
子に対して繰り返す必要がある。そのようなテスト・ク
タンがなければ、新たにデストノ９タンを作成すること
が不可欠である。しかも、？−）数の多い回路であると
、その内部のゲートの端子に所望の値をセットするテス
トパタンを新たに作成することは容易ではないし、この
工数が過大と々る。また、テストにおいて経路活性化テ
ストパタンを用いてはいるが、フェイルとなる経路上に
故障があること以上の解析はされておらず、故障診断に
有効に利用されていない。

〔発明が解決しようとする課題〕

本発明は、従来技術では論理集積回路の故障箇所の検出
、指摘に煩雑な手数及び長時間を要してい九点に鑑みて
なされたもので、短時間に論理集積回路の故障箇所を検
出、指摘し得る論理集積回路の故障診断装置を提供する
ことを目的とする。

〔課題を解決するための手段〕

本発明は上記目的を１成するために、ＸＹステージ上に
搭載された組合せ回路から構成された論理集積回路に電
子ビームを照射し反射された２次電子ビームを検出する
電子ビームテストシステムと、前記論理集積回路が所定
の位置になるように前記ＸＹステージの移動を制御しか
つ前記２次電子ビームを検出し比出力が加えられて処理
される電子計算機と、この電子計算機により制御され所
望のテストノやタンを前記論理集積回路に印加する汎用
テスタとを有する論理集積回路の故障診断装置において
、組合せ回路から構成された論理集積回路や論理集積回
路のスキャン／４’スで囲まれ念組合せ回路部分に汎用
テスタを用いて経路活性化テストバタンを外部端子ある
いはスキャンノ々スを利用して印加し、パスとなる経路
活性化テス）バタンとエラーとなる経路活性化テストパ
タンをもとにして、経路活性化時の各ｆ−）の端子の信
号値を記述し九活性化表から電子計算機により、エラー
の原因と考えられる複数の故障回路候補の抽出と、マス
クデータより電子ビームを照射すべき該故障回路候補に
対応した位置情報の抽出と、該故障回路候補が故障か否
か検証できるテストバタンの抽出とを行い、該テスト１
４タンを該回路部分に印加するとともに、該回路部分に
電子ビームを照射してＥＢテスタにて２次電子ビームの
電位を測定し、測定結果から故障位置を指摘することを
特徴とするものである。

〔作用〕

本発明は、汎用テスタとＥＢテスタの双方で同一のテス
トパタンでテストでき、ＥＢテスタで故障であることを
検証するのに必要な縮退故障値と反対の値をセットする
テス）　ノ４タンが経路活性化テストパタンに含まれて
いるため、新たに作成する必要がなくひとつのテストパ
タンで確実に故障箇所が指摘できる。また、汎用テスタ
の測定データから故障候補を抽出することマスクデータ
から故障候補の測定座標値を抽出することを電子計算機
を用いて行い、さらにこれらの情報をもとにＥＢテスタ
を制御し故障候補の電位情報から故障箇所の指摘を行う
もので、故障診断の自動化が図れ非常に効率的である。

〔実施例〕

以下図面を参照して本発明の実施例を詳細に説明する。

経路活性化テス）　ｉ４タンについてまず説明する。

経路活性化テストツクターンとけ、−個の入力端子のみ
にＯ→１あるいは１→Ｏとなる値を印加し、その他の端
子にはＯあるいは１の固定した値を印加すると、その端
子からある出力端子に到る経路を０→１あるいは１→Ｏ
となる信書が伝搬するテス）　Ａ？メタンある。本発明
の一実施例として論理ＬＳＩの故障診断について説明す
る。第１図は本発明による診断装置のフローチャート図
を示しており、これに基づいて説明する。ＶＬＳＩＩＣ
ｂいてはＣＡＤシステムを用いた設計を行なっておυ、
論理接続データ５１からレイアウト５２及びマスクデー
タ５４の作成を行なう。ま念出来上がっだ几ＳＩのテス
トに必要となる機能テスト用テストノ４タン、経路活性
化テス）　ノ’！／タンのテスト１４タン生成５３を論
理接続データ５１から行う。

本発明を第２図のような組合せ回路に適用し念場合の効
果について順次説明して行く。第２図中１１．１２，１
３，１４，１９，２０，２１，２２゜２７．２８は各ｒ
−トの入力端子、１７．１８゜２５．２６．３０は各ゲ
ートの出力端子、１５゜１６．２４はＮＯＲｒ−）、２
３はＡＮＤゲート、２９は０Ｒｆ−）である。

第２図の回路では入力端子１１．１２，１３゜１４から
出力端子３０への全ての経路は８本存在し、それらを第
３図に示す。各経路を活性化するテストパタンを一次元
経路活性化法、Ｄアルゴリズム、ＰＯＤＥＭ等の自動テ
ストバタン発生アルがリズムを用いて求め、各ゲートの
入出力端子の信号値を記述すると第４図のようになる。

この第４図を活性化狭と呼ぶ。ここでＤはＯ→１．Ｄは
１→Ｏへ変化する信号値であり、Ｄ、Ｄの書かれている
経路が活性化経路である。ここでＡＮＤ　？−）　２３
０入力端子２０がＯ縮退故障している場合を想定してみ
る。まず、汎用テスタによる測定５６によシ故障検出５
７が行なわれ、故障があれば経路活性化／母タンの測定
データ５８をディスクなどのメモリにストアさせておく
。この場合には第４図の中で２０の端子が０の場合のみ
／４’スするので、第４図の■、■の経路が・譬スでそ
の他の経路はフェイルとなる。その結果を第５図に示す
。この第５図をもとに次のステップの故障回路候補の限
定６０を行なう。具体的にはパスとなる経路活性化パタ
ンの中でＤあるいはＤとなる値を持つ端子は、Ｏと１の
両方の状態をとるので縮退故障しておらず、値がＯある
いは１の固定値で、しかも全てのパスする経路活性化／
４’タンにおいて同一の値を持つ端子は縮退故障の可能
性があるので故障の候補として選ぶ。この例では、第６
図で斜線で示した１３、ＩＦＪ、２０，２２，２５．２
７の各端子が縮退故障の候補と考えられる。それらはそ
れぞれ１縮退、０縮退、０縮退、ＯＮｉ退、０縮退、０
縮退故障である。従来の方法であるとフェイルする経路
全体に故障の候補が考えられ、故障の候補は８個となる
。このような単純な方法でも６個まで故障原因の候補が
減少する。さらに以下のような方法で故障原因の候補が
絞れる。ここでは単一縮退故障を仮定して議論を進めて
いる。単一縮退故障を仮定しているので、フェイルする
経路のうちで既に選ばれた故障の候補の縮退故障値と同
一の値を持つ端子につ込ては、その端子に故障があった
としてもノ！スするはずであるのに対しフェイルなのは
、その端子以外に故障の原因があるはずであるからその
ような故障の候補は除外する。第６図から端子２５がＯ
縮退故障だとしても、■と■の経路では端子２５が０の
信号値であればパスするはずである。従って端子２５は
故障ではない。

同様にして端子２７も故障ではない。従って、ｚ３．ｒ
ｌｌ、２０．２２のどれかに故障の原因が存在すること
になシ、その結果を第７図Ｋｆ＋線で示す。１ｇ、２０
．２２は同一ネットに接続されているので、これらを区
別して故障を指摘することはできないので同一の故障と
して扱う。このように、８個の故障の候補から１３の縮
退故障と１８．２０．２２の２個の故障の候補に汎用テ
スタの測定から限定することができた。汎用テスタで故
障の候補が絞れるのはここまでで、これから先の解析は
ＥＢテスタを利用することになる。

ＥＢテスタでは汎用テスタで用い九全テストパタンにて
全ノードをチエツクし穴のでは効率が悪いので、テスト
・臂タンの選定６２及び測定座標の抽出６Ｉのステップ
が必要となる。具体的には以下の手順で行なう。前ステ
ップで限定された故障候補が故障か否か判別するには、
考えられる縮退故障値と反対の値をセットするようなテ
ストパタンを入力してＥＢテスタで故障候補の電位を観
測する必要がある。本例では端子１３は１縮退故障、端
子１Ｂ、２０．２２は０縮退故障が故障のモードとして
考えられる。この条件を満足するテストパタンは第４図
から■、■、■の／ＩＰス番号のテストパタンであるこ
とがわかる。この中から■を選ぶこととする。また、Ｃ
ＡＤシステムでは論理回路図とマスクパタンデータ５５
との対応をとりているので、故障候補に対応するマスク
バタンデータの位置（Ｘ座標、Ｙ座標）がわかるので、
故障候補の座標をＥＢテストシステム６３に送信し自動
測定することができる。具体的には以下のようにして行
なう。例として第２図に対応するチップ座標図を第８図
に示す。選んだ■のテスト／４’タンを印加してＥＢテ
スタで入力端子１３に対応する配線８３、及び出力端子
１８と入力端子２０．２２に対応する配線８６の座標位
置が分っているので、そこに電子ビームが照射されるよ
う移動させ、電子ビーム照射後の２次電子の電位測定６
４を行い、期待値との比較６５により一致すれば他の故
障候補の座標値のデータ収集を実施し、不一致であれば
故障箇所指摘６６ができたことになる。本例では入力端
子２０が縮退故障している場合を考えているので、ＥＢ
テスタで観測すると入力端子１３に対応する配線８３は
論理値Ｏのレベルの電位で期待値と同一であり、１Ｂ、
２０．２２の端子に対応する配線８６は論理値１と期待
値と反対の値となるであろう。従ってＩｌｌ、２０．２
２の縮退故障であることがわかる。結局、仮定し友２０
のＯ縮退故障が検出及び指摘できたことになる。

第９図に本発明による故障診断装置の構成ブロック図を
示す。ここではノ９ツケージに封入されたＬＳＩの場合
の一実施例を示す。パッケージのキャップをはずし７ｊ
ＬＳＩ９５をＦＢテストシステム９１のＸＹステージ９
７上のＩＣソケット９６に搭載しておき、電子計算機９
９の制御によりＬＳＩの所望の回路座標が電子ビーム９
２の直下となるよう移動し、電子ビーム９２を照射する
。反射された２次電子ビーム９３を検出器９４で電位を
検出し、電子計算機９９に入力され、期待値と一致して
いるか否かチエツクされ、故障か否かが検出される。電
子計算機９９は汎用テスタ９８を制御１、ており、所望
のナストノ４タンを汎用テスタ９８のドライバからＩＣ
ソケット９６を通してＬＳＩ９５に印加する。磁気ディ
スク１００には、テストパタンデータ、汎用テスタ９８
による測定データ、マスクデータ等が収められ、電子計
算機９９によって全ての制御及び処理が行なわれる構成
である。

〔発明の効果〕

以上の説明から明らかなように、従来、テストで最も工
数のかかる故障診断において、経路活性化テストツヤタ
ンを汎用テスタ、ＦＩＢテスタで利用し、汎用テスタの
測定結果から被疑範囲を絞りこみ、経路活性化テストパ
タンが０→１．１→０に経路活性化上のゲートの入出力
端子を変化させるので、被疑範囲内のｆ−）でＯ→１．
１→０に変化しない？−）をＥＢデスタによって見つけ
だせば、それが故障回路（故障Ｃ−））となる。その際
、マスクバタンデータよシミ子ビームを照射すべき位置
、２次電子のデータを収集すべき位置、経路活性化ナス
トノ９タンから被疑回路に印加すべきテス）　ｚ’ｌ？
タンを電子計算機よシ求める。このような方法を採用す
れば、本発明の故障診断装置は自動的に故障箇所を指摘
し、従来のわずられしい工程は不要となり大幅な時間短
縮が得られる。

なお、本発明故障診断装置を用いることで、クリティカ
ルパスと予想される経路を活性化するテストパタンを汎
用テスタよシ与え、その波形観測をＥＢテスタで行い、
遅延の大きい箇所の特定も容易に実行できる。

【図面の簡単な説明】

第１図は本発明の一実施例の故障診断フローチャート、
第２図は本発明に係る組合せ回路例を示す回路図、第３
図は本発明に係る活性化経路の一例を示す説明図、第４
図は本発明に係る各経路に対する端子の信号値を記述し
た活性化表の一例を示す説明図、第５図は本発明に係る
汎用テスタでの測定例を示す説明図、第６図は第５図の
パスとなる経路活性化ノ９タンで信号値が固定である端
子を抽出し複数の故障回路候補を作成した例を示す説明
図、第７図は第６図のフェイルする経路活性化・パタン
で故障回路候補の縮退故障値と同一の信号値を持つ端子
を故障候補回路から削除し九個を示す説明図、第８図は
第２図に対応するチップの一例を示す座標図、第９図は
本発明の一実施例を示す構成ブロック図、第１０図は論
理ＬＳＩの一例を示す構成説明図である。 １．２．３・・・入力端子、４，５．６・・・出力端子
、９−ＡＮＤ　ｌ’　−）の入力端子、１１，１２，１
３゜１４．１９，２０，２１，２２，２７．２８・・・
各ｅ−）の入力端子、１７，１１３，２５，２６゜３０
・・・各／ｒ−）の出力端子、１５，１６．２４・・・
ＮＯＲゲート、２３−ＡＮＤ）ｆ　−）、２９・　ＯＲ
＋’　−ト、８１・・・入力端子１ノに対応する配線、
８２・・・入力端子１２に対応する配線、８３・・・入
力端子１３に対応する配線、８４・・・入力端子１４に
対応する配線、８６・・・出力端子１８と入力端子２０
．２２に対応する配線、８７・・・出力端子３０に対応
する配線、９１・−ｇ　Ｂテストシステム、９２・・・
電子ビーム、９３・・・２次電子ビーム、９４・・・検
出器、９５・・・ノ卆ツケージに封入されたＬＳＩ、９
６・・・ＩＣソケット、９７・・・ＸＹステージ、９８
・・・汎用テスタ、９９’−・・電子計算機、ｒｏｏ・
・・磁気ディスク。 出願人代理人　　弁狸士　鈴　江　武　彦第８図 第９図 第１０図

Claims (1)

【特許請求の範囲】
1. ＸＹステージ上に搭載された組合せ回路から構成された
   論理集積回路に電子ビームを照射し反射された２次電子
   ビームを検出する電子ビームテストシステムと、前記論
   理集積回路が所定の位置になるように前記ＸＹステージ
   の移動を制御しかつ前記２次電子ビームを検出した出力
   が加えられて処理される電子計算機と、この電子計算機
   により制御され所望のテストパタンを前記論理集積回路
   に印加する汎用テスタとを有する論理集積回路の故障診
   断装置において、組合せ回路から構成された論理集積回
   路や論理集積回路のスキャンパスで囲まれた組合せ回路
   部分に汎用テスタを用いて経路活性化テストパタンを外
   部端子あるいはスキャンパスを利用して印加し、パスと
   なる経路活性化テストパタンとエラーとなる経路活性化
   テストパタンをもとにして、経路活性化時の各ゲートの
   端子の信号値を記述した活性化表から電子計算機により
   、エラーの原因と考えられる複数の故障回路候補の抽出
   と、マスクデータより電子ビームを照射すべき該故障回
   路候補に対応した位置情報の抽出と、該故障回路候補が
   故障か否か検証できるテストパタンの抽出とを行い、該
   テストパタンを該回路部分に印加するとともに、該回路
   部分に電子ビームを照射してＥＢテスタにて２次電子ビ
   ームの電位を測定し、測定結果から故障位置を指摘する
   ことを特徴とする論理集積回路の故障診断装置。