JPH0259628B2 - - Google Patents
Info
- Publication number
- JPH0259628B2 JPH0259628B2 JP57175569A JP17556982A JPH0259628B2 JP H0259628 B2 JPH0259628 B2 JP H0259628B2 JP 57175569 A JP57175569 A JP 57175569A JP 17556982 A JP17556982 A JP 17556982A JP H0259628 B2 JPH0259628 B2 JP H0259628B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test pattern
- pattern data
- data
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 36
- 238000010894 electron beam technology Methods 0.000 claims description 13
- 238000011990 functional testing Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000004088 simulation Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000013024 troubleshooting Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
(a) 発明の技術分野
本発明は半導体集積回路（IC）の故障回路部
分を検出し、ICの信頼性又はICを含む電子回路
系の欠陥を検出するための故障解柝システムに関
する。 (b) 従来技術と問題点 ICは急速な発展に伴なつて、LSI、VLSIと
益々高密度・高集積化されてきた。これに従つ
て、ICの電気的特性試験は非常に重要で、且つ
複雑となり、高度なICテスタが使用されるよう
になつてきた。しかし、大容量化したLSIにおい
て、例えば論理回路構成のLSIでは１万ゲートに
対して端子数はわずか100ピン程度に過ぎないか
ら、個々のゲートの特性をすべて試験することは
不可能である。また、可能なかぎりの機能テスト
をおこなうことは多くの工数を要することにな
り、これもまた非常に困難なことである。したが
つて、LSIでは基本的な特性試験のみ行なつてい
るが、このようなLSIでは電子回路セツトの動作
中にLSIの故障が発見される場合もあり、その場
合には故障原因の解柝が必要で、故障解柝は信頼
度上極めて大切なことである。その故障解柝には
LSI容器を開封し、キヤツプ（蓋）を取り外し
て、微細なIC素子を顕微鏡で観察し、不良ゲー
ト又は不良配線を検出し、故障の究明がおこなわ
れる。 この究明のための観察検査は、通常の高倍率顕
微鏡又はSEM（電子顕微鏡）が利用されるが、微
細で大容量のLSI中の小さな故障回路を見い出す
ことは容易なことではない。したがつて、LSIの
設計に利用したCAD（Computer Added Design）
システムからえられる回路データとマスクデータ
とを参考にして、目視観察あるいは写真撮影など
により故障回路の検出がなされている。しかし、
外見上から異常が認められない故障があり、故障
解柝に工数がかゝるにも拘らず、精度の低い検出
が行われているのが現状である。 したがつて、最近新しい故障回路検出方法とし
て電子ビームプロービング（EBプロービング）
が提案されてきた（解説記事：日経エレクトロニ
クス３−15／’82P.172〜201）が、それは電子ビ
ームを照射して、LSIの表面から反射した二次電
子の電位分布を観測し、ICを診断するものであ
る。しかし、かようなEBプロービングは外観検
査とは違つて、故障検出の精度は極めて向上する
が、LSI素子全面を電子ビームで順次に照射して
探し出す方法であるから、その工数は上記した従
来の観察検査と同様、あるいはそれ以上に過大に
なる。 (c) 発明の目的 本発明は、このような欠点を解消して、短時間
に解明できる精度の良いICの故障解柝装置を提
案するものである。 (d) 発明の構成 その目的は半導体集積回路にテストパターンデ
ータを入力し、機能試験をおこなつてエラーとな
るテストパターンデータと該エラーが検出された
外部端子とを検知し、次いで故障解柝シユミレー
シヨンからえられる故障解柝データおよびマスク
データと、上記テストパターンデータおよび外部
端子とを照合して予想される故障回路部分を選出
し、該回路部分に上記テストパターンデータを与
え、且つ該回部部分に電子ビームを照射して二次
電子の電位を測定し、故障回路部分を検出する故
障解柝装置によつて達成することができ、以下実
施例によつて詳しく説明する。 (e) 発明の実施例 ICの故障解柝については、上記以外の種々の
工程又は時点でおこなわれており、ウエハー処理
工程後のプローブテストで発生した不良品の解
柝、パツケージに封入した後の一次テスト（直流
テスト）又は二次テスト（機能テスト）で発生し
た不良の解柝があり、更に品質管理上の抜取テス
ト又は寿命テストで発生した不良解柝、更には電
子回路に組み入れて動作中に発生したICの故障
品の解柝がある。プローブテスト後の不良品解柝
以外の解柝には、ICは既にパツケージに収納さ
れているため、キヤツプを取り外して開封し、
ICキヤツプの表面が観察できるようにしなけれ
ばならない。 今、一実施例として多種のLSIのうち、論理
LSIの故障解柝について説明する。第１図は本発
明にかゝる解析装置のフローチヤート図を示して
おり、これに基いて説明すると、既に良く知られ
ているようにCADシステムは、論理データ１を
入力して、合理的なレイアウト図を作成し、それ
によつてマスク作成２が電子計算機によつてなさ
れている。他方、テストパターンデータ３の入力
によつてテスタによる試験４がおこなわれて、こ
れは従来よりおこなわれているものである。本発
明ではCADシステムに予め上記論理データ１と
テストパターンデータ３とを入力して、CADシ
ステムを利用し故障解柝シユミレーシヨン５をお
こなつて故障辞書６を作成しておく。この故障辞
書６は例えばデイスクなどの外部メモリに内蔵さ
せておく。 本発明では先づ、テスタによる試験４がおこな
われて、その故障検知８がなされ、その故障とな
つた論理LSI７は例えばRIT型64ピンのICで、第
２図のIC裏面図に示すように64ピンのうち、PIの
入力ピン（端子）からテストパターンデータを入
力すると、POの出力ピンからエラーが出力され
る結果がえられたとする。そうすると、第３図ａ
の外形図に示しているキヤツプＫを取り外し、同
図ｂに示すICチツプＨを露出させる。 一方、故障検出８の結果、その入力したテスト
パターンデータと故障検出状態をCADシステム
に入力し、CADシステムにおいて故障辞書６と
照合して故障回路を抽出し、更にCADシステム
に収納されているマスクデータ９より故障回路の
回路座標データ１０を選び出す。このような故障
回路は１つの回路とは限定できずに、むしろ複数
回路が抽出され、複数の座標データが選出される
場合が多い。それは既に上記したようにテスタで
はすべてのゲートを直接試験することは不可能で
あり、与えられた外部の端子でしか検知できてい
ないからである。 このようにして選び出された回路座標をEBプ
ロービングシステムに入力１１し、ICにテスト
パターンデータを与えて、電子ビームでその回路
を照射する。そうすると、回路配線の二次電子の
電位が測定１２され、それは照射した電子ビーム
を受けて、配線から飛び出した２次電子である。
そして２次電子による測定電位が予想と違つてい
れば、故障回路であると検出される。故障回路が
発見されない場合は、更に他の選出された回路座
標を入力１１して、繰り返えし電位を測定１２す
る。 第４図は一例として選び出されたLSIチツプ内
の座標図を示しており、座標Xn、Yn点がEBプ
ロービングシステムに入力されると、図示のLSI
チツプ部分に電子ビームを照射する。このチツプ
部分の論理回路図を第５図に示す。第４図と第５
図によつて更に具体的説明を加えると、図中の
x1，x2，x3，x4は入力端子で、ｙが出力端子であ
る。この論理回路のテストデータは次表の通りと
する。
分を検出し、ICの信頼性又はICを含む電子回路
系の欠陥を検出するための故障解柝システムに関
する。 (b) 従来技術と問題点 ICは急速な発展に伴なつて、LSI、VLSIと
益々高密度・高集積化されてきた。これに従つ
て、ICの電気的特性試験は非常に重要で、且つ
複雑となり、高度なICテスタが使用されるよう
になつてきた。しかし、大容量化したLSIにおい
て、例えば論理回路構成のLSIでは１万ゲートに
対して端子数はわずか100ピン程度に過ぎないか
ら、個々のゲートの特性をすべて試験することは
不可能である。また、可能なかぎりの機能テスト
をおこなうことは多くの工数を要することにな
り、これもまた非常に困難なことである。したが
つて、LSIでは基本的な特性試験のみ行なつてい
るが、このようなLSIでは電子回路セツトの動作
中にLSIの故障が発見される場合もあり、その場
合には故障原因の解柝が必要で、故障解柝は信頼
度上極めて大切なことである。その故障解柝には
LSI容器を開封し、キヤツプ（蓋）を取り外し
て、微細なIC素子を顕微鏡で観察し、不良ゲー
ト又は不良配線を検出し、故障の究明がおこなわ
れる。 この究明のための観察検査は、通常の高倍率顕
微鏡又はSEM（電子顕微鏡）が利用されるが、微
細で大容量のLSI中の小さな故障回路を見い出す
ことは容易なことではない。したがつて、LSIの
設計に利用したCAD（Computer Added Design）
システムからえられる回路データとマスクデータ
とを参考にして、目視観察あるいは写真撮影など
により故障回路の検出がなされている。しかし、
外見上から異常が認められない故障があり、故障
解柝に工数がかゝるにも拘らず、精度の低い検出
が行われているのが現状である。 したがつて、最近新しい故障回路検出方法とし
て電子ビームプロービング（EBプロービング）
が提案されてきた（解説記事：日経エレクトロニ
クス３−15／’82P.172〜201）が、それは電子ビ
ームを照射して、LSIの表面から反射した二次電
子の電位分布を観測し、ICを診断するものであ
る。しかし、かようなEBプロービングは外観検
査とは違つて、故障検出の精度は極めて向上する
が、LSI素子全面を電子ビームで順次に照射して
探し出す方法であるから、その工数は上記した従
来の観察検査と同様、あるいはそれ以上に過大に
なる。 (c) 発明の目的 本発明は、このような欠点を解消して、短時間
に解明できる精度の良いICの故障解柝装置を提
案するものである。 (d) 発明の構成 その目的は半導体集積回路にテストパターンデ
ータを入力し、機能試験をおこなつてエラーとな
るテストパターンデータと該エラーが検出された
外部端子とを検知し、次いで故障解柝シユミレー
シヨンからえられる故障解柝データおよびマスク
データと、上記テストパターンデータおよび外部
端子とを照合して予想される故障回路部分を選出
し、該回路部分に上記テストパターンデータを与
え、且つ該回部部分に電子ビームを照射して二次
電子の電位を測定し、故障回路部分を検出する故
障解柝装置によつて達成することができ、以下実
施例によつて詳しく説明する。 (e) 発明の実施例 ICの故障解柝については、上記以外の種々の
工程又は時点でおこなわれており、ウエハー処理
工程後のプローブテストで発生した不良品の解
柝、パツケージに封入した後の一次テスト（直流
テスト）又は二次テスト（機能テスト）で発生し
た不良の解柝があり、更に品質管理上の抜取テス
ト又は寿命テストで発生した不良解柝、更には電
子回路に組み入れて動作中に発生したICの故障
品の解柝がある。プローブテスト後の不良品解柝
以外の解柝には、ICは既にパツケージに収納さ
れているため、キヤツプを取り外して開封し、
ICキヤツプの表面が観察できるようにしなけれ
ばならない。 今、一実施例として多種のLSIのうち、論理
LSIの故障解柝について説明する。第１図は本発
明にかゝる解析装置のフローチヤート図を示して
おり、これに基いて説明すると、既に良く知られ
ているようにCADシステムは、論理データ１を
入力して、合理的なレイアウト図を作成し、それ
によつてマスク作成２が電子計算機によつてなさ
れている。他方、テストパターンデータ３の入力
によつてテスタによる試験４がおこなわれて、こ
れは従来よりおこなわれているものである。本発
明ではCADシステムに予め上記論理データ１と
テストパターンデータ３とを入力して、CADシ
ステムを利用し故障解柝シユミレーシヨン５をお
こなつて故障辞書６を作成しておく。この故障辞
書６は例えばデイスクなどの外部メモリに内蔵さ
せておく。 本発明では先づ、テスタによる試験４がおこな
われて、その故障検知８がなされ、その故障とな
つた論理LSI７は例えばRIT型64ピンのICで、第
２図のIC裏面図に示すように64ピンのうち、PIの
入力ピン（端子）からテストパターンデータを入
力すると、POの出力ピンからエラーが出力され
る結果がえられたとする。そうすると、第３図ａ
の外形図に示しているキヤツプＫを取り外し、同
図ｂに示すICチツプＨを露出させる。 一方、故障検出８の結果、その入力したテスト
パターンデータと故障検出状態をCADシステム
に入力し、CADシステムにおいて故障辞書６と
照合して故障回路を抽出し、更にCADシステム
に収納されているマスクデータ９より故障回路の
回路座標データ１０を選び出す。このような故障
回路は１つの回路とは限定できずに、むしろ複数
回路が抽出され、複数の座標データが選出される
場合が多い。それは既に上記したようにテスタで
はすべてのゲートを直接試験することは不可能で
あり、与えられた外部の端子でしか検知できてい
ないからである。 このようにして選び出された回路座標をEBプ
ロービングシステムに入力１１し、ICにテスト
パターンデータを与えて、電子ビームでその回路
を照射する。そうすると、回路配線の二次電子の
電位が測定１２され、それは照射した電子ビーム
を受けて、配線から飛び出した２次電子である。
そして２次電子による測定電位が予想と違つてい
れば、故障回路であると検出される。故障回路が
発見されない場合は、更に他の選出された回路座
標を入力１１して、繰り返えし電位を測定１２す
る。 第４図は一例として選び出されたLSIチツプ内
の座標図を示しており、座標Xn、Yn点がEBプ
ロービングシステムに入力されると、図示のLSI
チツプ部分に電子ビームを照射する。このチツプ
部分の論理回路図を第５図に示す。第４図と第５
図によつて更に具体的説明を加えると、図中の
x1，x2，x3，x4は入力端子で、ｙが出力端子であ
る。この論理回路のテストデータは次表の通りと
する。
【表】
尚、表の出力端のＨは“１”信号、Ｌは“０”
信号の基待値である。 ところが、このような論理回路内において、例
えば、Ａ、Ｂ、Ｃ、Ｄの４つの故障を仮定し、そ
の故障は次のようなものとする。（第５図参照）
信号の基待値である。 ところが、このような論理回路内において、例
えば、Ａ、Ｂ、Ｃ、Ｄの４つの故障を仮定し、そ
の故障は次のようなものとする。（第５図参照）
【表】
この場合の作成される故障辞書は次表のように
なる。
なる。
【表】
こゝに、１はそのテストで故障が発見されるこ
とを示し、０は発見できない故障であることをあ
らわしている。例えば故障Ａはテストでのみ発
見され、他のテストでは発見できない。上記の故
障辞書はこの論理回路内の一部分の故障に対する
データであるが、この論理回路に限つて考えても
この回路は、２入力１出力のゲート５個及び５外
部ピンから構成される回路であるから約40個の故
障辞書データが必要で、LSI全部となれば非常に
膨大であり、電子計算機のメモにのみ収容できる
辞書である。 さて、CADシステムによつて第４図に示すチ
ツプ部分が選出されると、EBプロービングシス
テムに座標Xn、Ynを入力して、テストパターン
データを回路に入力し、電子ビームを照射する。
そうすると、その回路に断線があれば、予想の電
位がえられずにそれが故障回路として検出され
る。 第６図に本発明にかゝる故障解柝システムの構
成ブロツク図を示す。即ち開封したLSI３０を電
子ビーム照射装置３１内のXYステージ３２上に
おき、電子計算機４１の制御によつてステージを
動かして回路座標XnYnを電子ビーム３３の直下
に置いてビーム照射する。そして、反射的に飛び
出た２次電子３５から電位検出器３６で電位が検
出され、それが電子計算機４１に入力され、故障
か否かが検出される。この電子計算機４１は電子
ビーム照射装置３１とICテスタ５１との両方を
制御しており、ICテスタ５１のドライバーによ
つて測定ソケツト３７にテストパターンデータが
与えられる。外部メモリ４２にはテストパターン
データ、マスクデータ、故障辞書などが収められ
て、電子計算機４１に呼び込まれ、すべてが電子
計算機４１で制御される構成である。 (f) 発明の効果 以上の実施例による説明から明らかなように、
本発明によれば故障回路の検出が容易となり、且
つ検出精度が極めて高くなる。したがつて、高密
度・高集積化されたLSI、VLSIの品質向上に大
きく貢献するものである。
とを示し、０は発見できない故障であることをあ
らわしている。例えば故障Ａはテストでのみ発
見され、他のテストでは発見できない。上記の故
障辞書はこの論理回路内の一部分の故障に対する
データであるが、この論理回路に限つて考えても
この回路は、２入力１出力のゲート５個及び５外
部ピンから構成される回路であるから約40個の故
障辞書データが必要で、LSI全部となれば非常に
膨大であり、電子計算機のメモにのみ収容できる
辞書である。 さて、CADシステムによつて第４図に示すチ
ツプ部分が選出されると、EBプロービングシス
テムに座標Xn、Ynを入力して、テストパターン
データを回路に入力し、電子ビームを照射する。
そうすると、その回路に断線があれば、予想の電
位がえられずにそれが故障回路として検出され
る。 第６図に本発明にかゝる故障解柝システムの構
成ブロツク図を示す。即ち開封したLSI３０を電
子ビーム照射装置３１内のXYステージ３２上に
おき、電子計算機４１の制御によつてステージを
動かして回路座標XnYnを電子ビーム３３の直下
に置いてビーム照射する。そして、反射的に飛び
出た２次電子３５から電位検出器３６で電位が検
出され、それが電子計算機４１に入力され、故障
か否かが検出される。この電子計算機４１は電子
ビーム照射装置３１とICテスタ５１との両方を
制御しており、ICテスタ５１のドライバーによ
つて測定ソケツト３７にテストパターンデータが
与えられる。外部メモリ４２にはテストパターン
データ、マスクデータ、故障辞書などが収められ
て、電子計算機４１に呼び込まれ、すべてが電子
計算機４１で制御される構成である。 (f) 発明の効果 以上の実施例による説明から明らかなように、
本発明によれば故障回路の検出が容易となり、且
つ検出精度が極めて高くなる。したがつて、高密
度・高集積化されたLSI、VLSIの品質向上に大
きく貢献するものである。
第１図は本故障解柝装置のフローチヤート図、
第２は本発明にかゝる一実施例のLSI裏面図、第
３図ａはIC外形図、同図ｂはLSIチツプの表面
図、第４図は同チツプ内の回路座標図、第５図は
その論理回路図、第６図は本発明の構成ブロツク
図である。 図中、１は論理データ、２はCADシステムの
マスク作成、３はテストパターンデータ、４はテ
スタによる試験、５は故障解柝シユミレーシヨ
ン、６は故障辞書、７はLSI、８は故障検知、９
はマスクデータ、１０は回路座標データ、１１は
EBシステムへの回路座標入力、１２は電位検出、
１３は故障回路検出、x1〜x4は入力端子、ｙは出
力端子、３０はLSI、３１は電子ビーム照射装
置、４１は電子計算機、４２は外部メモリ、５１
はICテスタを示す。
第２は本発明にかゝる一実施例のLSI裏面図、第
３図ａはIC外形図、同図ｂはLSIチツプの表面
図、第４図は同チツプ内の回路座標図、第５図は
その論理回路図、第６図は本発明の構成ブロツク
図である。 図中、１は論理データ、２はCADシステムの
マスク作成、３はテストパターンデータ、４はテ
スタによる試験、５は故障解柝シユミレーシヨ
ン、６は故障辞書、７はLSI、８は故障検知、９
はマスクデータ、１０は回路座標データ、１１は
EBシステムへの回路座標入力、１２は電位検出、
１３は故障回路検出、x1〜x4は入力端子、ｙは出
力端子、３０はLSI、３１は電子ビーム照射装
置、４１は電子計算機、４２は外部メモリ、５１
はICテスタを示す。
Claims (1)
- １ 半導体集積回路にテストパターンデータを入
力し、機能試験をおこなつてエラーとなるテスト
パターンデータと該エラーが検出された外部端子
とを検知し、次いで故障解柝シユミレーシヨンか
らえられる故障解柝データおよびマスクデータ
と、上記テストパターンデータおよび外部端子と
を照合して予想される故障回路部分を選出し、該
回路部分に上記テストパターンデータを与え、且
つ該回路部分に電子ビームを照射して二次電子の
電位を測定し、故障回路部分を検出することを特
徴とする半導体集積回路の故障解柝装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175569A JPS5965441A (ja) | 1982-10-05 | 1982-10-05 | 半導体集積回路の故障解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175569A JPS5965441A (ja) | 1982-10-05 | 1982-10-05 | 半導体集積回路の故障解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5965441A JPS5965441A (ja) | 1984-04-13 |
| JPH0259628B2 true JPH0259628B2 (ja) | 1990-12-13 |
Family
ID=15998368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175569A Granted JPS5965441A (ja) | 1982-10-05 | 1982-10-05 | 半導体集積回路の故障解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965441A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706019A (en) * | 1985-11-15 | 1987-11-10 | Fairchild Camera And Instrument Corporation | Electron beam test probe system for analyzing integrated circuits |
| JPS62276845A (ja) * | 1986-05-26 | 1987-12-01 | Casio Comput Co Ltd | 半導体検査装置 |
| JP4488595B2 (ja) | 2000-06-08 | 2010-06-23 | 株式会社アドバンテスト | テストパターン生成方法 |
-
1982
- 1982-10-05 JP JP57175569A patent/JPS5965441A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5965441A (ja) | 1984-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007993B1 (ko) | 반도체검사장치 및 반도체검사방법 | |
| Wolfgang | Electron beam testing | |
| Waicukauski et al. | Failure diagnosis of structured VLSI | |
| US7441168B2 (en) | Fault detecting method and layout method for semiconductor integrated circuit | |
| US7870519B2 (en) | Method for determining features associated with fails of integrated circuits | |
| WO2000030119A1 (en) | Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
| CN110494965B (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 | |
| Tam et al. | Precise failure localization using automated layout analysis of diagnosis candidates | |
| Soden et al. | IC failure analysis: Magic, mystery, and science | |
| Maly et al. | Process monitoring oriented IC testing | |
| US6781151B2 (en) | Failure analysis vehicle | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| JPH0259628B2 (ja) | ||
| Appello et al. | Yield analysis of logic circuits | |
| Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
| JPH01244384A (ja) | 論理集積回路の故障診断装置 | |
| Millman et al. | Diagnosing CMOS bridging faults with stuck-at, IDDQ, and voting model fault dictionaries | |
| Goh et al. | Faster Localization of Logic Soft Failures Using a Combination of Scan Diagnosis at Reduced VDD and LADA | |
| Kinra et al. | Diagnostic techniques for the UltraSPARC/sup TM/microprocessors | |
| Hora et al. | Towards high accuracy fault diagnosis of digital circuits | |
| US11899065B2 (en) | System and method to weight defects with co-located modeled faults | |
| Balachandran et al. | Expediting ramp-to-volume production | |
| Manjula et al. | Survey of Electronic hardware Testing types ATE evolution & case studies | |
| JP3306176B2 (ja) | 故障診断装置 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 |