JP3282235B2 - 集積回路のテスト方法 - Google Patents
集積回路のテスト方法Info
- Publication number
- JP3282235B2 JP3282235B2 JP26598092A JP26598092A JP3282235B2 JP 3282235 B2 JP3282235 B2 JP 3282235B2 JP 26598092 A JP26598092 A JP 26598092A JP 26598092 A JP26598092 A JP 26598092A JP 3282235 B2 JP3282235 B2 JP 3282235B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- test pattern
- failure
- rate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ＩＣ・ＬＳＩ
等、集積回路の自動検査装置によるテスト方法に関する
ものである。
等、集積回路の自動検査装置によるテスト方法に関する
ものである。
【０００２】
【従来の技術】近年、ＩＣ・ＬＳＩシステムの大規模
化、微細化の進展に伴ない、デバイス検査のために色々
なテストを行なうことが必要となり、テストプログラム
作成工数の増大やテストパターンの長大化が顕著になっ
てきている。そこで、正確で、容易にかつ短時間に検査
できるテスト方法が望まれてきている。
化、微細化の進展に伴ない、デバイス検査のために色々
なテストを行なうことが必要となり、テストプログラム
作成工数の増大やテストパターンの長大化が顕著になっ
てきている。そこで、正確で、容易にかつ短時間に検査
できるテスト方法が望まれてきている。
【０００３】以下に従来の集積回路のテスト方法につい
て説明する。一般的に、デジタル集積回路のテスト方法
としては、入力・出力端子や電源端子の電流／電圧テス
ト及びリーク電流テスト等の電圧又は電流値レベルがＤ
Ｃ的、ＡＣ的に製品スペック内にあるかどうかを検査す
るパラメトリックテストと、デバイス内部の論理機能が
正常に動作することができるかを検査するファンクショ
ンテストがある。通常、デジタル集積回路のテストで
は、ファンクションテストとＤＣパラメトリックテスト
が、デバイステストの中心になっている。
て説明する。一般的に、デジタル集積回路のテスト方法
としては、入力・出力端子や電源端子の電流／電圧テス
ト及びリーク電流テスト等の電圧又は電流値レベルがＤ
Ｃ的、ＡＣ的に製品スペック内にあるかどうかを検査す
るパラメトリックテストと、デバイス内部の論理機能が
正常に動作することができるかを検査するファンクショ
ンテストがある。通常、デジタル集積回路のテストで
は、ファンクションテストとＤＣパラメトリックテスト
が、デバイステストの中心になっている。
【０００４】図３は、ファンクションテストの各ステッ
プを表わすテストフローを示すものである。１はコンピ
ュータや人手によるテストパターン生成、２はテストパ
ターン、３はテスト対象デバイスの回路情報、１３は故
障シミュレーションである。ここで述べる故障シミュレ
ーションは、広く一般で使われている０／１縮退故障で
単一故障を対象にしたものである。１のテストパターン
生成において、デバイスチップ内部の各機能ブロックま
たは全体回路が正しく動作するためのテストパターン
は、集積回路の大規模化、高集積化により、人手だけで
は、作成することが困難になってきている。現在では、
主にコンピュータによる自動生成のテストパターンや回
路設計時における回路シミュレーションパターンをテス
トパターンに変換して使用している。
プを表わすテストフローを示すものである。１はコンピ
ュータや人手によるテストパターン生成、２はテストパ
ターン、３はテスト対象デバイスの回路情報、１３は故
障シミュレーションである。ここで述べる故障シミュレ
ーションは、広く一般で使われている０／１縮退故障で
単一故障を対象にしたものである。１のテストパターン
生成において、デバイスチップ内部の各機能ブロックま
たは全体回路が正しく動作するためのテストパターン
は、集積回路の大規模化、高集積化により、人手だけで
は、作成することが困難になってきている。現在では、
主にコンピュータによる自動生成のテストパターンや回
路設計時における回路シミュレーションパターンをテス
トパターンに変換して使用している。
【０００５】そのテストパターンをそのままファンクシ
ョンテストに用いて良品・不良品の判定に使用しても良
いが、そのテストパターンがデバイスチップ内部の故障
をどれだけ検出できるものかをあらかじめ調べることで
高品質なファンクションテストを行なうことができる。
そこで判定ステップ１４での故障検出率の判定により、
テストパターン２での故障検出率が、あらかじめ決めて
ある基準値よりも低ければ、テストパターン生成ステッ
プ１に戻りテストパターンを修正したり、新たにテスト
パターンを追加する操作を行なう。そして再度、故障シ
ミュレーションを行ない基準値をクリアするまでこの一
連の操作を繰り返すことで、故障検出率の高いテストパ
ターンを得て、最終のファンクションテスト、ステップ
１７を行なうことができる。
ョンテストに用いて良品・不良品の判定に使用しても良
いが、そのテストパターンがデバイスチップ内部の故障
をどれだけ検出できるものかをあらかじめ調べることで
高品質なファンクションテストを行なうことができる。
そこで判定ステップ１４での故障検出率の判定により、
テストパターン２での故障検出率が、あらかじめ決めて
ある基準値よりも低ければ、テストパターン生成ステッ
プ１に戻りテストパターンを修正したり、新たにテスト
パターンを追加する操作を行なう。そして再度、故障シ
ミュレーションを行ない基準値をクリアするまでこの一
連の操作を繰り返すことで、故障検出率の高いテストパ
ターンを得て、最終のファンクションテスト、ステップ
１７を行なうことができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
テスト方法では、市場不良発生をおさえるために、故障
検出率Ｋの高いテストパターン生成が必要となる。故障
検出率Ｋは、対象となるデバイスチップ上に、独立した
欠陥が、等しい確率で発生するとした場合に、デバイス
チップの歩留Ｙと、市場不良率Ｕとの間に、
テスト方法では、市場不良発生をおさえるために、故障
検出率Ｋの高いテストパターン生成が必要となる。故障
検出率Ｋは、対象となるデバイスチップ上に、独立した
欠陥が、等しい確率で発生するとした場合に、デバイス
チップの歩留Ｙと、市場不良率Ｕとの間に、
【０００７】
【数１】
【０００８】の関係がある（参考文献：T.W.Williams &
N.C.Brown, "Defect Level as a Function of Fault C
overage", IEEE Trans.on Computers, Vol. C-30, pp98
7-988,Dec. 1981）。一般に（数１）は、故障検出率を
説明する時によく使われる。しかし、欠陥の独立性や欠
陥の起こる確率が全て等しいと仮定されているために、
実際の市場不良率に比べ高い数値になっている。そこ
で、経験的に欠陥率（１−Ｋ）の部分の割合を下げた
（１−Ｋ）2や（１−√Ｋ）などに変えて使われる。
N.C.Brown, "Defect Level as a Function of Fault C
overage", IEEE Trans.on Computers, Vol. C-30, pp98
7-988,Dec. 1981）。一般に（数１）は、故障検出率を
説明する時によく使われる。しかし、欠陥の独立性や欠
陥の起こる確率が全て等しいと仮定されているために、
実際の市場不良率に比べ高い数値になっている。そこ
で、経験的に欠陥率（１−Ｋ）の部分の割合を下げた
（１−Ｋ）2や（１−√Ｋ）などに変えて使われる。
【０００９】
【数２】
【００１０】また、欠陥の起こる確率を、ポアソン分布
で近似することにより、故障デバイスの平均故障Ｄｏを
加えることで市場不良率は、
で近似することにより、故障デバイスの平均故障Ｄｏを
加えることで市場不良率は、
【００１１】
【数３】
【００１２】で示される（参考文献：V.D.Agrawal, S.C
Seth, and P.Agrawal, "Fault coverage requirement
production Testing of LSI circuits", IEEE J.Solid-
StateCircuits, Vol. SC-17, pp57-67, Feb. 1982.）。
Seth, and P.Agrawal, "Fault coverage requirement
production Testing of LSI circuits", IEEE J.Solid-
StateCircuits, Vol. SC-17, pp57-67, Feb. 1982.）。
【００１３】（数１）と（数３）を比べると、故障検出
率Ｋが低い時には、（数３）の方が、Ｋが高い時は、
（数１）の方が実際の市場不良の実際値に近い結果を得
ている。図４は、故障検出率と市場不良率の関係につい
て、（数１）と（数３）について示したものである。図
４のグラフからもわかる様に、いずれにしても、市場不
良率を百万分の１（ＰＰＭ）オーダーにおさえるために
は、故障検出率Ｋを９０〜９５％以上の高い数値に上げ
なければならない。また、そのためには、論理値０／１
に縮退させる縮退故障による故障シミュレーションは、
回路上のあるノードを論理値“１”または、“０”に固
定し、その結果を発見できるかどうかを、回路の全ての
ノードについて検出していくものであるために、集積回
路の大規模化に伴なう、内部回路及びノードの増加によ
り、シミュレーション時間は、指数関数的に増大する傾
向にあるという欠点を有していた。
率Ｋが低い時には、（数３）の方が、Ｋが高い時は、
（数１）の方が実際の市場不良の実際値に近い結果を得
ている。図４は、故障検出率と市場不良率の関係につい
て、（数１）と（数３）について示したものである。図
４のグラフからもわかる様に、いずれにしても、市場不
良率を百万分の１（ＰＰＭ）オーダーにおさえるために
は、故障検出率Ｋを９０〜９５％以上の高い数値に上げ
なければならない。また、そのためには、論理値０／１
に縮退させる縮退故障による故障シミュレーションは、
回路上のあるノードを論理値“１”または、“０”に固
定し、その結果を発見できるかどうかを、回路の全ての
ノードについて検出していくものであるために、集積回
路の大規模化に伴なう、内部回路及びノードの増加によ
り、シミュレーション時間は、指数関数的に増大する傾
向にあるという欠点を有していた。
【００１４】さらに、従来のテスト方法では、故障シミ
ュレーションとして、実用レベルにある０／１縮退故障
を対象にした故障シミュレーションを基に、ファンクシ
ョンテストを行なっているが、現実の故障には、開放故
障や短絡故障等の発生もあるために、その種の故障がテ
スト対象デバイスチップに存在すると、デバイステスト
で不良にすることができない可能性を有していた。
ュレーションとして、実用レベルにある０／１縮退故障
を対象にした故障シミュレーションを基に、ファンクシ
ョンテストを行なっているが、現実の故障には、開放故
障や短絡故障等の発生もあるために、その種の故障がテ
スト対象デバイスチップに存在すると、デバイステスト
で不良にすることができない可能性を有していた。
【００１５】本発明は、上記従来の問題点を解決するも
ので、テストプログラム開発工数の短い、テストカバレ
ージの高い、市場不良発生を低くすることのできる、有
効なテスト方法を提供することを目的にしている。
ので、テストプログラム開発工数の短い、テストカバレ
ージの高い、市場不良発生を低くすることのできる、有
効なテスト方法を提供することを目的にしている。
【００１６】
【課題を解決するための手段】この目的を達成するため
に、第１の発明の集積回路のテスト方法は、集積回路の
内部ゲート又は、トランジスタの出力信号により、論理
値“０”と論理値“１”の２つの状態を示すノード数と
全ノード数との割合Ｔが既知であるテストパターンを用
いて、各テストパターンアドレスごとの静止電源電流の
測定を行ない、基準値との比較判定を行なうことを備え
ている。また、この目的を達成するために第２の発明の
集積回路のテスト方法は、前記の割合Ｔ（以降状態変化
率Ｔと示す）と少なくとも縮退故障検出率Ｋを用いて、
新たな故障検出尺度とすることを特徴とし、この故障検
出尺度が既知であるテストパターンを用い、各テストパ
ターンアドレスごとの静止電源電流の測定を行ない、基
準値との比較判定を行なうことを備えている。
に、第１の発明の集積回路のテスト方法は、集積回路の
内部ゲート又は、トランジスタの出力信号により、論理
値“０”と論理値“１”の２つの状態を示すノード数と
全ノード数との割合Ｔが既知であるテストパターンを用
いて、各テストパターンアドレスごとの静止電源電流の
測定を行ない、基準値との比較判定を行なうことを備え
ている。また、この目的を達成するために第２の発明の
集積回路のテスト方法は、前記の割合Ｔ（以降状態変化
率Ｔと示す）と少なくとも縮退故障検出率Ｋを用いて、
新たな故障検出尺度とすることを特徴とし、この故障検
出尺度が既知であるテストパターンを用い、各テストパ
ターンアドレスごとの静止電源電流の測定を行ない、基
準値との比較判定を行なうことを備えている。
【００１７】
【作用】この方法によって、テスト対象デバイスの内部
ノードがどんな割合で論理値“１”，“０”になってい
るかを知ることができる。そして最終的には、回路動作
に有効なほとんどすべてのノードを、“０”，“１”に
変化させるテストパターンを生成でき、各テストパター
ンアドレスごとに静止電源電流を測定することで、デバ
イス内部の微小な故障によるリーク電流や、開放故障や
短絡故障による電源電流増加を比較的短いテストパター
ンで測定することができる。
ノードがどんな割合で論理値“１”，“０”になってい
るかを知ることができる。そして最終的には、回路動作
に有効なほとんどすべてのノードを、“０”，“１”に
変化させるテストパターンを生成でき、各テストパター
ンアドレスごとに静止電源電流を測定することで、デバ
イス内部の微小な故障によるリーク電流や、開放故障や
短絡故障による電源電流増加を比較的短いテストパター
ンで測定することができる。
【００１８】また、内部ノードが論理値“０”または
“１”であるかの検査は、故障シミュレーションを行な
うよりは容易に求まる。
“１”であるかの検査は、故障シミュレーションを行な
うよりは容易に求まる。
【００１９】さらに、故障検出率と状態変化率より新た
な検出尺度によるテストパターンを用いて、静止電源電
流測定を行なうことで見かけの故障検出率が向上し、市
場不良の発生を低減することができる。
な検出尺度によるテストパターンを用いて、静止電源電
流測定を行なうことで見かけの故障検出率が向上し、市
場不良の発生を低減することができる。
【００２０】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は第１の発明における集積回
路のテスト方法における各ステップ（テストフロー）を
示すものである。
照しながら説明する。図１は第１の発明における集積回
路のテスト方法における各ステップ（テストフロー）を
示すものである。
【００２１】図１において、１はテストパターン生成、
２はテストパターン、３は、回路情報であり、それぞれ
の内容は従来例で説明したものと同様である。４は、本
発明における、状態変化率Ｔを検出する論理シミュレー
ション全体を示す。５は、テスト対象デバイスの回路情
報３と、テストパターン２とにより、回路に、テストパ
ターンを入力し、内部の各ノードについて、論理値
“０”になったことを検出する、ノード検出Ａの処理で
ある。６も、同様に、回路情報３をもとに、テストパタ
ーン２を入力し、回路内部の各ノードが、論理値“１”
になったことを検出する、ノード検出Ｂの処理である。
そして、演算処理７では、ノード検出Ａの処理５とノー
ド検出Ｂの処理６との結果のノード数の和を取り、回路
動作に有効な、全ノード数の２倍の比率である状態変化
率Ｔを求める。演算処理７で求めた状態変化率Ｔは、判
定処理８で、あらかじめ決められた状態変化率の基準値
に対して判定し、不十分であれば、処理を初めに戻りテ
ストパターン生成１に戻す。ここでは、ノード検出Ａ、
同Ｂの各処理５，６で求めた情報等により、論理値
“０”と“１”とがテストパターン２の状態をなしてい
ないノードを“０”，“１”に変化させるためのテスト
パターンの追加、修正を行ない、再度論理シミュレーシ
ョン処理４を行ない、状態変化率Ｔが、基準値に達する
まで同様な処理を繰り返す。そして、判定段階８で、状
態変化率Ｔが十分な値に達していれば、その時のテスト
パターンを用いて、テスト対象デバイスは、静止電源電
流測定９を行なう。ここでは、テストパターンの各アド
レスごとの電源電流を求める。１０では、静止電源電流
測定９で求めた、静止電源電流の測定結果が、あらかじ
め求めてある、良品の基準レベルを満足するかどうかの
判定を行ない、良品および不良品に分けるテスト段階１
１，１２が完了する。
２はテストパターン、３は、回路情報であり、それぞれ
の内容は従来例で説明したものと同様である。４は、本
発明における、状態変化率Ｔを検出する論理シミュレー
ション全体を示す。５は、テスト対象デバイスの回路情
報３と、テストパターン２とにより、回路に、テストパ
ターンを入力し、内部の各ノードについて、論理値
“０”になったことを検出する、ノード検出Ａの処理で
ある。６も、同様に、回路情報３をもとに、テストパタ
ーン２を入力し、回路内部の各ノードが、論理値“１”
になったことを検出する、ノード検出Ｂの処理である。
そして、演算処理７では、ノード検出Ａの処理５とノー
ド検出Ｂの処理６との結果のノード数の和を取り、回路
動作に有効な、全ノード数の２倍の比率である状態変化
率Ｔを求める。演算処理７で求めた状態変化率Ｔは、判
定処理８で、あらかじめ決められた状態変化率の基準値
に対して判定し、不十分であれば、処理を初めに戻りテ
ストパターン生成１に戻す。ここでは、ノード検出Ａ、
同Ｂの各処理５，６で求めた情報等により、論理値
“０”と“１”とがテストパターン２の状態をなしてい
ないノードを“０”，“１”に変化させるためのテスト
パターンの追加、修正を行ない、再度論理シミュレーシ
ョン処理４を行ない、状態変化率Ｔが、基準値に達する
まで同様な処理を繰り返す。そして、判定段階８で、状
態変化率Ｔが十分な値に達していれば、その時のテスト
パターンを用いて、テスト対象デバイスは、静止電源電
流測定９を行なう。ここでは、テストパターンの各アド
レスごとの電源電流を求める。１０では、静止電源電流
測定９で求めた、静止電源電流の測定結果が、あらかじ
め求めてある、良品の基準レベルを満足するかどうかの
判定を行ない、良品および不良品に分けるテスト段階１
１，１２が完了する。
【００２２】以上のように本実施例によれば、テスト対
象デバイスの静止電源電流測定に用いるためのテストパ
ターンの有効性が明確になり、一般的に使われる０／１
の縮退故障シミュレーション用に、各内部ノードに論理
値“０”または“１”を固定させ、出力結果で、故障判
定するシミュレーションに比べ、各ノードが論理値
“０”と“１”の２つの状態を示しているかを求め、簡
単な演算で状態変化率を算出するだけであり、テストパ
ターン生成工数が大幅に短縮できる。また、一般的デジ
タル論理回路を含む集積回路では、内部状態が“１”，
“０”の２値にする事ができるので、静止電源電流測定
による判定が容易にでき、０／１縮退故障ばかりではな
く、開放、短絡故障についても、検出することができ
る。
象デバイスの静止電源電流測定に用いるためのテストパ
ターンの有効性が明確になり、一般的に使われる０／１
の縮退故障シミュレーション用に、各内部ノードに論理
値“０”または“１”を固定させ、出力結果で、故障判
定するシミュレーションに比べ、各ノードが論理値
“０”と“１”の２つの状態を示しているかを求め、簡
単な演算で状態変化率を算出するだけであり、テストパ
ターン生成工数が大幅に短縮できる。また、一般的デジ
タル論理回路を含む集積回路では、内部状態が“１”，
“０”の２値にする事ができるので、静止電源電流測定
による判定が容易にでき、０／１縮退故障ばかりではな
く、開放、短絡故障についても、検出することができ
る。
【００２３】以下に本発明における第２の実施例につい
て図面を参考にしながら、説明する。
て図面を参考にしながら、説明する。
【００２４】図２は第２実施例のテストフロー図であ
る。図２において、１のテストパターン生成、２のテス
トパターン、３の回路情報、４の論理シミュレーショ
ン、５の論理値“０”ノード検出、６の論理値“１”ノ
ード検出、７の状態変化率Ｔの演算、及び８の状態変化
率Ｔが十分かどうかの判定については、前記第１の実施
例における、図１の説明と同様である。この第２の実施
例においては、第１の実施例における状態変化率Ｔ算出
のための論理演算と並行または、それ以前に、テストパ
ターン２と回路情報３とを基に、少なくとも、０／１縮
退故障の故障シミュレーション１３の過程を行ない、判
定段階１４で、その故障検出率Ｋが、あらかじめ決めて
ある、基準値に比べ、十分かどうかを判定し、もし、不
十分であれば、テストパターン生成１の処理に戻り、コ
ンピュータまたは人手により、テストパターンの追加、
修正を行ない、再度、故障シミュレーションを行なう一
連の作業を行なって、目標の故障検出率の基準値をクリ
アさせるまで、繰り返す。判定段階８および同１４の判
定で状態変化率Ｔと故障検出率Ｋの両方とも十分である
ことになると故障検出尺度設定段階１５で、新たな故障
検出尺度Ｆ（Ｋ，Ｔ）を求める。
る。図２において、１のテストパターン生成、２のテス
トパターン、３の回路情報、４の論理シミュレーショ
ン、５の論理値“０”ノード検出、６の論理値“１”ノ
ード検出、７の状態変化率Ｔの演算、及び８の状態変化
率Ｔが十分かどうかの判定については、前記第１の実施
例における、図１の説明と同様である。この第２の実施
例においては、第１の実施例における状態変化率Ｔ算出
のための論理演算と並行または、それ以前に、テストパ
ターン２と回路情報３とを基に、少なくとも、０／１縮
退故障の故障シミュレーション１３の過程を行ない、判
定段階１４で、その故障検出率Ｋが、あらかじめ決めて
ある、基準値に比べ、十分かどうかを判定し、もし、不
十分であれば、テストパターン生成１の処理に戻り、コ
ンピュータまたは人手により、テストパターンの追加、
修正を行ない、再度、故障シミュレーションを行なう一
連の作業を行なって、目標の故障検出率の基準値をクリ
アさせるまで、繰り返す。判定段階８および同１４の判
定で状態変化率Ｔと故障検出率Ｋの両方とも十分である
ことになると故障検出尺度設定段階１５で、新たな故障
検出尺度Ｆ（Ｋ，Ｔ）を求める。
【００２５】ここで、前述したアグローワル・アンド
セス（Ａｇｒａｗａｌ＆Ｓｅｔｈ）の（数３）に状態変
化率Ｔにより欠陥が追加検出されると仮定して、市場不
良率を導びくと、
セス（Ａｇｒａｗａｌ＆Ｓｅｔｈ）の（数３）に状態変
化率Ｔにより欠陥が追加検出されると仮定して、市場不
良率を導びくと、
【００２６】
【数４】
【００２７】となり、（数３）と（数４）を比較して、
【００２８】
【数５】
【００２９】だけ、静止電源電流測定によって故障検出
率は向上することになる。また、（数４）で、Ｆ＝１−
（１−Ｋ）（１−Ｔ）とおき、あらたな故障検出尺度と
定義すると
率は向上することになる。また、（数４）で、Ｆ＝１−
（１−Ｋ）（１−Ｔ）とおき、あらたな故障検出尺度と
定義すると
【００３０】
【数６】
【００３１】となり、状態変化率Ｔを上げていくと、見
かけ上の故障検出率を上げられることがわかる。故障検
出尺度設定段階１５で求めたＦ（Ｋ，Ｔ）の結果を、あ
らかじめ決めた、基準値を満足できなければ、テストパ
ターン生成１にもどり、Ｆ（Ｋ，Ｔ）の基準値をクリア
するまで、前述の一連の作業を行なう。最終的に、Ｆ
（Ｋ，Ｔ）の基準値レベルに対すると、静止電源電流測
定９を行ない、判定段階１０で判定し、良品１１、不良
品１２に分ける、第１の実施例で説明したと同様のフロ
ー９〜１２を行ないテストを完了する。
かけ上の故障検出率を上げられることがわかる。故障検
出尺度設定段階１５で求めたＦ（Ｋ，Ｔ）の結果を、あ
らかじめ決めた、基準値を満足できなければ、テストパ
ターン生成１にもどり、Ｆ（Ｋ，Ｔ）の基準値をクリア
するまで、前述の一連の作業を行なう。最終的に、Ｆ
（Ｋ，Ｔ）の基準値レベルに対すると、静止電源電流測
定９を行ない、判定段階１０で判定し、良品１１、不良
品１２に分ける、第１の実施例で説明したと同様のフロ
ー９〜１２を行ないテストを完了する。
【００３２】以上のように、故障シミュレーション結果
と、状態変化率Ｔにより、新たな故障検出尺度Ｆ（Ｋ，
Ｔ）を求め、故障検出レベルの基準とすることで、少な
くとも、単に０／１の縮退故障検出で求めた、テストパ
ターンを用いたファンクションテストにくらべ、高いテ
ストカバレージのテストを行なうことができる。また、
すでに、故障シミュレーションを行なうテスト環境があ
れば、容易に、状態変化率を算出することができ、たと
え、テスト対象デバイスの故障検出率Ｋがなかなか、高
くならなくとも、同じテストパターンを使って静止電源
電流テストを行なうことで、（数５）に示した、故障検
出の向上が容易に実現できる。
と、状態変化率Ｔにより、新たな故障検出尺度Ｆ（Ｋ，
Ｔ）を求め、故障検出レベルの基準とすることで、少な
くとも、単に０／１の縮退故障検出で求めた、テストパ
ターンを用いたファンクションテストにくらべ、高いテ
ストカバレージのテストを行なうことができる。また、
すでに、故障シミュレーションを行なうテスト環境があ
れば、容易に、状態変化率を算出することができ、たと
え、テスト対象デバイスの故障検出率Ｋがなかなか、高
くならなくとも、同じテストパターンを使って静止電源
電流テストを行なうことで、（数５）に示した、故障検
出の向上が容易に実現できる。
【００３３】なお、本実施例では、デジタル論理集積回
路について説明したが、テスト容易設計を行なうこと
で、静止時にリーク電流以外の電流が流れないようにで
きれば、アナログ回路を有するデジタル・アナログ混在
デバイスについても利用が可能である。また、本実施例
のステップ４における状態変化率を算出するために各ノ
ードの論理値“０”，“１”の２つの状態を検出するの
に、論理値“０”検出と、論理値“１”ノードの検出の
２つ検出に分けて説明しているが内部各ノードが論理値
“０”と“１”の２つの状態になっているかを検出でき
れば良いのであるから、他の方法や、何通りかに分け
て、検出してもかまわない。
路について説明したが、テスト容易設計を行なうこと
で、静止時にリーク電流以外の電流が流れないようにで
きれば、アナログ回路を有するデジタル・アナログ混在
デバイスについても利用が可能である。また、本実施例
のステップ４における状態変化率を算出するために各ノ
ードの論理値“０”，“１”の２つの状態を検出するの
に、論理値“０”検出と、論理値“１”ノードの検出の
２つ検出に分けて説明しているが内部各ノードが論理値
“０”と“１”の２つの状態になっているかを検出でき
れば良いのであるから、他の方法や、何通りかに分け
て、検出してもかまわない。
【００３４】
【発明の効果】以上のように本発明は、テスト対象デバ
イスのテストに用いる、テストパターンの状態変化率を
求めることにより、容易に静止電源電流測定に有効なテ
ストパターンにすることができ、また、故障検出率と、
状態変化率から新たな故障検出尺度を導くことで、見か
けの故障検出率を高め、市場不良を低減できる、有効な
テストプログラムを短時間に作成できる優れた、集積回
路のテスト方法を実現できるものである。
イスのテストに用いる、テストパターンの状態変化率を
求めることにより、容易に静止電源電流測定に有効なテ
ストパターンにすることができ、また、故障検出率と、
状態変化率から新たな故障検出尺度を導くことで、見か
けの故障検出率を高め、市場不良を低減できる、有効な
テストプログラムを短時間に作成できる優れた、集積回
路のテスト方法を実現できるものである。
【図１】第１の発明の実施例におけるテスト方法のフロ
ー図
ー図
【図２】第２の発明の実施例におけるテスト方法のフロ
ー図
ー図
【図３】従来のテスト方法のフロー図
【図４】故障検出率と市場不良率の関係のグラフ
１ テストパターン生成 ２ テストパターン ３ 回路情報 ４ 論理シミュレーションブロック ５ ノード検出処理Ａ ６ ノード検出処理Ｂ ７ 状態変化率Ｔの演算処理 ８ 状態変化率判定 ９ 静止電源電流測定 １０ 静止電源電流判定 １１ 良品 １２ 不良品 １３ 故障シミュレーション １４ 故障検出率判定 １５ 故障検出尺度の算出処理 １６ 故障検出尺度判定 １７ ファンクションテスト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G01R 31/319
Claims (1)
- 【請求項１】 静止電源電流測定を行う集積回路のテス
ト方法であって、論理値“０”と論理値“１”の２つの
状態を示すノード数と全ノード数との割合（Ｔ）を用い
ることにより作成済みのテストパターンの有効性を確認
し、有効でなければ再度テストパターンを作成し、有効
性が確認されたテストパターンを使って静止電源電流測
定を行い、かつ前記割合（Ｔ）と少なくとも縮退故障検
出率（Ｋ）を用いて新たな故障検出尺度とすることを特
徴とするテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26598092A JP3282235B2 (ja) | 1992-10-05 | 1992-10-05 | 集積回路のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26598092A JP3282235B2 (ja) | 1992-10-05 | 1992-10-05 | 集積回路のテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06118131A JPH06118131A (ja) | 1994-04-28 |
| JP3282235B2 true JP3282235B2 (ja) | 2002-05-13 |
Family
ID=17424698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26598092A Expired - Fee Related JP3282235B2 (ja) | 1992-10-05 | 1992-10-05 | 集積回路のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3282235B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3137030B2 (ja) | 1997-04-18 | 2001-02-19 | 日本電気株式会社 | 半導体装置 |
| US6058502A (en) * | 1997-09-03 | 2000-05-02 | Nec Corporation | Diagnostic system analyzing frequency spectrum of electric power for diagnosing integrated circuit, method and information storage medium storing computer program for the method |
-
1992
- 1992-10-05 JP JP26598092A patent/JP3282235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06118131A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7096140B2 (en) | Test system, test method and test program for an integrated circuit by IDDQ testing | |
| US7441168B2 (en) | Fault detecting method and layout method for semiconductor integrated circuit | |
| US6140832A (en) | Method of utilizing IDDQ tests to screen out defective parts | |
| US6724212B2 (en) | Method for testing a semiconductor integrated circuit | |
| Zivkovic et al. | Requirements, for Industrial Analog Faulf-Simulator | |
| US6128757A (en) | Low voltage screen for improving the fault coverage of integrated circuit production test programs | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| JP3282235B2 (ja) | 集積回路のテスト方法 | |
| CN219512353U (zh) | 一种射频芯片检测电路 | |
| JP3204204B2 (ja) | 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体 | |
| US11734409B2 (en) | Determining electronic component authenticity via electronic signal signature measurement | |
| JP2921476B2 (ja) | Ｌｓｉの電源電流テスト方法 | |
| JP2003107138A (ja) | テストパターン選別装置及びテストパターン選別方法 | |
| Lechner et al. | A design for testability study on a high performance automatic gain control circuit | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
| JPH10247208A (ja) | 集積回路の試験方法および試験装置 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPH09159727A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2004257815A (ja) | 半導体集積回路の検査方法および半導体集積回路装置 | |
| JP4055554B2 (ja) | 半導体装置の欠陥レベル推定方法 | |
| Chichkov et al. | Current testing procedure for deep submicron devices | |
| Richardson | A design for testability study on a high performance automatic gain control circuit | |
| Chichkov et al. | Current testing procedure for deep submicron devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |