JP2921476B2 - Ｌｓｉの電源電流テスト方法 - Google Patents
Ｌｓｉの電源電流テスト方法Info
- Publication number
- JP2921476B2 JP2921476B2 JP8074101A JP7410196A JP2921476B2 JP 2921476 B2 JP2921476 B2 JP 2921476B2 JP 8074101 A JP8074101 A JP 8074101A JP 7410196 A JP7410196 A JP 7410196A JP 2921476 B2 JP2921476 B2 JP 2921476B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- lsi
- value
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2252—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using fault dictionaries
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
- G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩの電源電流テ
スト方法に関し、特に大きな電流が流れる状態にあるテ
ストパタンにおいても電源電流テストが出来るようにテ
スト方法を改善したＬＳＩの電源電流テスト方法に関す
る。
スト方法に関し、特に大きな電流が流れる状態にあるテ
ストパタンにおいても電源電流テストが出来るようにテ
スト方法を改善したＬＳＩの電源電流テスト方法に関す
る。
【０００２】
【従来の技術】ＣＭＯＳ構造を有するＬＳＩにおいて、
このＬＳＩの内部回路の故障を検出する場合に、機能テ
ストでは出力端子から外部に出力される出力データ値を
観測するとき、出力端子まで故障の影響によるデータの
変化を伝搬させる必要があったが、電源電流を測定する
ことにより、この電流変化を検出して故障の原因を割り
出すことが出来るので、故障によるデータの変化を伝搬
する必要がなくなり、かつ電流を測定することにより、
通常の機能テストでは検出不可能な故障も検出可能にな
る電源電流テストが有効であるとされている。
このＬＳＩの内部回路の故障を検出する場合に、機能テ
ストでは出力端子から外部に出力される出力データ値を
観測するとき、出力端子まで故障の影響によるデータの
変化を伝搬させる必要があったが、電源電流を測定する
ことにより、この電流変化を検出して故障の原因を割り
出すことが出来るので、故障によるデータの変化を伝搬
する必要がなくなり、かつ電流を測定することにより、
通常の機能テストでは検出不可能な故障も検出可能にな
る電源電流テストが有効であるとされている。
【０００３】従来、この電源電流テストの電源電流測定
用テストパタン選択において、測定精度を簡便に保証す
るために、あらかじめ電源リーク電流以外に電流の流れ
るパタンを、その電流の大小にかかわらずテストパター
ンから除外し、残りのテストパタンを選択範囲としてテ
ストパタン選択を行ない、電源電流テストを行ってい
た。
用テストパタン選択において、測定精度を簡便に保証す
るために、あらかじめ電源リーク電流以外に電流の流れ
るパタンを、その電流の大小にかかわらずテストパター
ンから除外し、残りのテストパタンを選択範囲としてテ
ストパタン選択を行ない、電源電流テストを行ってい
た。
【０００４】従来の電源電流テスト方法のフローチャー
トの一例を示した図４を参照すると、この処理は、まず
電源電流テストを開始すると（ステップ４０１）、電源
リーク電流以外に電流の流れるパタンを、その電流の大
小にかかわらずテストパターンから除外する（ステップ
４０２）。除外した残りのテストパタンを選択範囲とし
てテストに必要なテストパタンを抽出するテストパタン
選択処理を行なう（ステップ４０３）。
トの一例を示した図４を参照すると、この処理は、まず
電源電流テストを開始すると（ステップ４０１）、電源
リーク電流以外に電流の流れるパタンを、その電流の大
小にかかわらずテストパターンから除外する（ステップ
４０２）。除外した残りのテストパタンを選択範囲とし
てテストに必要なテストパタンを抽出するテストパタン
選択処理を行なう（ステップ４０３）。
【０００５】次にテストパタン選択処理で選択したテス
トパタンに対して、ステップ４０３で求めた電源電流の
リミット値をもとに電源電流テスト処理を実行する（４
０４）ように構成されていた。
トパタンに対して、ステップ４０３で求めた電源電流の
リミット値をもとに電源電流テスト処理を実行する（４
０４）ように構成されていた。
【０００６】例えば、米国のクロスチェックテクノロジ
ー社のセレクティング・パターン・ウイズ・シーエムア
イ・テストマニュアルによれば、同社製品には上記手法
に基づいた一例が記載されている。
ー社のセレクティング・パターン・ウイズ・シーエムア
イ・テストマニュアルによれば、同社製品には上記手法
に基づいた一例が記載されている。
【０００７】また、その他の方法として、設計段階にお
いて電源リーク電流以外の電流をカット可能なように回
路を構成しておき、電源電流測定時には、その定常電流
カットのモードを使用して電源電流テストを行う例が、
ＩＥＥＥ，Ｄｅｓｉｇｎ ＆Ｔｅｓｔ ｏｆ Ｃｏｍｐ
ｕｔｅｒｓ，Ｓｕｍｍｅｒ １９９５，Ｐ５２〜Ｐ５
２、および特開昭６３−０３７２６８号公報に記載され
ている。
いて電源リーク電流以外の電流をカット可能なように回
路を構成しておき、電源電流測定時には、その定常電流
カットのモードを使用して電源電流テストを行う例が、
ＩＥＥＥ，Ｄｅｓｉｇｎ ＆Ｔｅｓｔ ｏｆ Ｃｏｍｐ
ｕｔｅｒｓ，Ｓｕｍｍｅｒ １９９５，Ｐ５２〜Ｐ５
２、および特開昭６３−０３７２６８号公報に記載され
ている。
【０００８】
【発明が解決しようとする課題】上述した電源電流テス
トにおける電源電流測定用テストパタン選択において、
測定用テストパタンをテスタから非測定ＬＳＩに供給し
てＬＳＩの電気的特性を測定するとき、このテストパタ
ンによるＬＳＩの内部回路の動作時には、適用するテス
トパタンからあらかじめ電源リーク電流以外に電流の流
れる動作を生ずるテストパタンを除外し、残りのテスト
パタンを選択範囲としてテストパタン選択を行なってい
る。
トにおける電源電流測定用テストパタン選択において、
測定用テストパタンをテスタから非測定ＬＳＩに供給し
てＬＳＩの電気的特性を測定するとき、このテストパタ
ンによるＬＳＩの内部回路の動作時には、適用するテス
トパタンからあらかじめ電源リーク電流以外に電流の流
れる動作を生ずるテストパタンを除外し、残りのテスト
パタンを選択範囲としてテストパタン選択を行なってい
る。
【０００９】したがってこの電源電流テストを行う方法
は、電流の流れるテストパタンを除いているのでパタン
選択範囲が限定され、電源電流テストによる故障検出率
が低下する可能性があるという問題点を有していた。
は、電流の流れるテストパタンを除いているのでパタン
選択範囲が限定され、電源電流テストによる故障検出率
が低下する可能性があるという問題点を有していた。
【００１０】また、ファンクションブロックあるいは回
路は、その設計段階においてあらかじめ電源リーク電流
以外の電流をカット可能なように回路を構成し、電源電
流測定時には、その定常電流カットのモードを使用し電
源電流テストを行っていたが、この方法では電源電流カ
ットのためにトランジスタ数や端子数において回路オー
バーヘッドが生ずるという問題を有していた。
路は、その設計段階においてあらかじめ電源リーク電流
以外の電流をカット可能なように回路を構成し、電源電
流測定時には、その定常電流カットのモードを使用し電
源電流テストを行っていたが、この方法では電源電流カ
ットのためにトランジスタ数や端子数において回路オー
バーヘッドが生ずるという問題を有していた。
【００１１】本発明の目的は、ＣＭＯＳのＬＳＩにおけ
る電源電流テストにおいて、電源リーク電流以外の電流
が流れる状態にあるテストパタンにおいても、電源電流
テストを可能にするテスト方法を提供することにある。
る電源電流テストにおいて、電源リーク電流以外の電流
が流れる状態にあるテストパタンにおいても、電源電流
テストを可能にするテスト方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明のＬＳＩの電源電
流テスト方法の特徴は、あらかじめ定める所定の機能を
もったファンクションブロックからなるゲートアレーま
たはスタンダードセルからなるセルベースタイプのＬＳ
Ｉの電源電流テスト方法において、前記ファンクション
ブロックのとりうる全ての動作状態に対し電源電位およ
び接地電位間に流れる電流の値を前記ファンクションブ
ロックの種類別に登録したデータベースを用いて、電源
電流テストを行うためのテストパタンの選択を行なうテ
ストパタン選択処理ステップと、ＬＳＩテスタの測定マ
ージン等を考慮しながら被測定用の前記ＬＳＩの測定結
果に対して良不良の判定を行なうための電流値としての
限界値を前記ＬＳＩテスタの電流測定のリミット値とし
て決定するための電源電流測定リミット値決定処理ステ
ップとにより前記リミット値を前記ＬＳＩテスタに設定
して電源電流テストを行うことにある。
流テスト方法の特徴は、あらかじめ定める所定の機能を
もったファンクションブロックからなるゲートアレーま
たはスタンダードセルからなるセルベースタイプのＬＳ
Ｉの電源電流テスト方法において、前記ファンクション
ブロックのとりうる全ての動作状態に対し電源電位およ
び接地電位間に流れる電流の値を前記ファンクションブ
ロックの種類別に登録したデータベースを用いて、電源
電流テストを行うためのテストパタンの選択を行なうテ
ストパタン選択処理ステップと、ＬＳＩテスタの測定マ
ージン等を考慮しながら被測定用の前記ＬＳＩの測定結
果に対して良不良の判定を行なうための電流値としての
限界値を前記ＬＳＩテスタの電流測定のリミット値とし
て決定するための電源電流測定リミット値決定処理ステ
ップとにより前記リミット値を前記ＬＳＩテスタに設定
して電源電流テストを行うことにある。
【００１３】また、前記電源電流測定リミット値決定処
理ステップは、前記テストパタン選択処理によって選択
されたテストパタンに対し論理シミュレーションにより
前記ＬＳＩの内部回路の動作状態の論理値を求める処理
ステップと、前記内部回路の動作状態の論理値に対しあ
らかじめ作成された前記データベースを参照して前記各
ファンクションブロックに流れる電流の値を算出し、か
つこの電流値を前記ＬＳＩに含まれるファンクションブ
ロックの全てにわたりその総和を求める処理ステップ
と、この電流の総和値に前記ＬＳＩテスタの測定マージ
ンを加えて前記電流測定のリミット値として決定する電
流リミット値決定処理ステップとからなる。
理ステップは、前記テストパタン選択処理によって選択
されたテストパタンに対し論理シミュレーションにより
前記ＬＳＩの内部回路の動作状態の論理値を求める処理
ステップと、前記内部回路の動作状態の論理値に対しあ
らかじめ作成された前記データベースを参照して前記各
ファンクションブロックに流れる電流の値を算出し、か
つこの電流値を前記ＬＳＩに含まれるファンクションブ
ロックの全てにわたりその総和を求める処理ステップ
と、この電流の総和値に前記ＬＳＩテスタの測定マージ
ンを加えて前記電流測定のリミット値として決定する電
流リミット値決定処理ステップとからなる。
【００１４】さらに、前記電源電流測定リミット値決定
処理ステップは、前記テストパタン選択処理によって選
択されたテストパタンに対し電源電流の前記リミット値
の決定処理の対象を、前記ＬＳＩの入力バッファおよび
出力バッファからなるインタフェースブロックに限定
し、前記テストパタンから直接求められる外部端子に与
えられた論理値の状態から、前記インタフェースブロッ
クに流れる電流の値を求める処理ステップと、前記ＬＳ
Ｉの内部回路の動作状態に対し、前記データベースのう
ちあらかじめ作成されている各インタフェースブロック
の各状態に対する電流値が登録されたデータベースを参
照し、各インタフェースブロックに流れる電流の値を前
記ＬＳＩ全体に亘って総和する処理ステップと、前記各
インタフェースブロックに流れる電流の総和値に前記Ｌ
ＳＩテスタの測定マージンを加えて前記電流リミット値
を決定する処理ステップとからなる。
処理ステップは、前記テストパタン選択処理によって選
択されたテストパタンに対し電源電流の前記リミット値
の決定処理の対象を、前記ＬＳＩの入力バッファおよび
出力バッファからなるインタフェースブロックに限定
し、前記テストパタンから直接求められる外部端子に与
えられた論理値の状態から、前記インタフェースブロッ
クに流れる電流の値を求める処理ステップと、前記ＬＳ
Ｉの内部回路の動作状態に対し、前記データベースのう
ちあらかじめ作成されている各インタフェースブロック
の各状態に対する電流値が登録されたデータベースを参
照し、各インタフェースブロックに流れる電流の値を前
記ＬＳＩ全体に亘って総和する処理ステップと、前記各
インタフェースブロックに流れる電流の総和値に前記Ｌ
ＳＩテスタの測定マージンを加えて前記電流リミット値
を決定する処理ステップとからなる。
【００１５】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照しながら説明する。
参照しながら説明する。
【００１６】図１は本発明の第１の実施の形態における
電源電流測定処理のフローチャートである。図１を参照
すると、この処理は、まず電源電流テストを開始すると
（ステップ１０１）、テストに必要なテストパタンを抽
出するテストパタン選択処理を行なう（ステップ１０
２）。
電源電流測定処理のフローチャートである。図１を参照
すると、この処理は、まず電源電流テストを開始すると
（ステップ１０１）、テストに必要なテストパタンを抽
出するテストパタン選択処理を行なう（ステップ１０
２）。
【００１７】次にテストパタン選択処理で選択したテス
トパタンに対して、電源電流のリミット値を計算する電
源電流リミット値決定処理を行なう（ステップ１０
８）。この電源電流リミット値決定処理ステップはシミ
ュレーションにより内部状態を求める処理と電流値計算
処理とテスタ電流リミット値決定処理との３処理からな
る。
トパタンに対して、電源電流のリミット値を計算する電
源電流リミット値決定処理を行なう（ステップ１０
８）。この電源電流リミット値決定処理ステップはシミ
ュレーションにより内部状態を求める処理と電流値計算
処理とテスタ電流リミット値決定処理との３処理からな
る。
【００１８】まず、テストパタン処理により選択したテ
ストパタンに対してシミュレーションにより測定するＬ
ＳＩの内部の動作状態を求める処理を実行する（ステッ
プ１０３）。
ストパタンに対してシミュレーションにより測定するＬ
ＳＩの内部の動作状態を求める処理を実行する（ステッ
プ１０３）。
【００１９】ステップ１０３で求めた内部状態に対し、
あらかじめ作成された各ファンクションブロックのテス
トパタンにもとずく所定の動作状態に対する電流値が登
録されたデータベースを参照し、各ファンクションブロ
ックに流れる電流を算出するとともに、その電流値をＬ
ＳＩ全体に亘って総和する処理を実行する（ステップ１
０４）。
あらかじめ作成された各ファンクションブロックのテス
トパタンにもとずく所定の動作状態に対する電流値が登
録されたデータベースを参照し、各ファンクションブロ
ックに流れる電流を算出するとともに、その電流値をＬ
ＳＩ全体に亘って総和する処理を実行する（ステップ１
０４）。
【００２０】次にステップ１０４で求めた全体の電流値
を用いてテスタの測定マージン等を考慮しながら、テス
タの電流リミット、つまり被測定ＬＳＩの測定結果に対
して良不良の判定を行なう限界値を考慮した値を決定す
る処理を実行する（ステップ１０５） 次にステップ１０５で求めた電源電流のリミット値をも
とに電源電流テスト処理を実行する（１０６）ように構
成されている。
を用いてテスタの測定マージン等を考慮しながら、テス
タの電流リミット、つまり被測定ＬＳＩの測定結果に対
して良不良の判定を行なう限界値を考慮した値を決定す
る処理を実行する（ステップ１０５） 次にステップ１０５で求めた電源電流のリミット値をも
とに電源電流テスト処理を実行する（１０６）ように構
成されている。
【００２１】上述した処理方法は、ＬＳＩ外部とのイン
タフェースブロックを除くＬＳＩの内部回路にも、電源
リーク電流以外の電流が流れるファンクションブロック
が存在する場合もあるため、このような回路を含む場合
にステップ１０３においてシミュレーションを実行する
ことにより、その状態を求めることが可能であるためＬ
ＳＩの詳細な電源電流の解析を可能とする方法である。
タフェースブロックを除くＬＳＩの内部回路にも、電源
リーク電流以外の電流が流れるファンクションブロック
が存在する場合もあるため、このような回路を含む場合
にステップ１０３においてシミュレーションを実行する
ことにより、その状態を求めることが可能であるためＬ
ＳＩの詳細な電源電流の解析を可能とする方法である。
【００２２】本発明の第２の実施の形態における電源電
流測定処理のフローチャートを参照すると、この第２の
実施の形態の処理は、まず電源電流テストを開始すると
（ステップ２０１）、テストに必要なテストパタンを抽
出するテストパタン選択処理を行なう（ステップ２０
２）。ここまでは第１の実施の形態と同様である。
流測定処理のフローチャートを参照すると、この第２の
実施の形態の処理は、まず電源電流テストを開始すると
（ステップ２０１）、テストに必要なテストパタンを抽
出するテストパタン選択処理を行なう（ステップ２０
２）。ここまでは第１の実施の形態と同様である。
【００２３】次にテストパタン選択処理で選択したテス
トパタンに対して、電源電流のリミット値を計算する電
源電流リミット値決定処理を行なう（ステップ２０８）
が、この処理内容が第１の実施例と異なっている。
トパタンに対して、電源電流のリミット値を計算する電
源電流リミット値決定処理を行なう（ステップ２０８）
が、この処理内容が第１の実施例と異なっている。
【００２４】この電源電流リミット値決定処理ステップ
２０８は、外部端子の値からインタフェースブロックの
内部状態を求める処理と電流値決定処理とテスタの電流
リミット決定処理とからなる。
２０８は、外部端子の値からインタフェースブロックの
内部状態を求める処理と電流値決定処理とテスタの電流
リミット決定処理とからなる。
【００２５】まず、テストパタン処理２０２により選択
したテストパタンに対して、外部端子に与えられたデー
タ値によりインタフェースブロックの内部状態を求める
処理を実行する（ステップ２０３）。
したテストパタンに対して、外部端子に与えられたデー
タ値によりインタフェースブロックの内部状態を求める
処理を実行する（ステップ２０３）。
【００２６】次に、ステップ２０３で求めた被測定ＬＳ
Ｉの内部動作状態に対し、あらかじめ作成されている各
インタフェースブロックの各状態に対する電流値が登録
されたデータベースを参照し、各インタフェースブロッ
クに流れる電流をＬＳＩ全体に亘って総和する処理を実
行する（ステップ２０４）。
Ｉの内部動作状態に対し、あらかじめ作成されている各
インタフェースブロックの各状態に対する電流値が登録
されたデータベースを参照し、各インタフェースブロッ
クに流れる電流をＬＳＩ全体に亘って総和する処理を実
行する（ステップ２０４）。
【００２７】次にステップ２０４で求めた全体の電流値
を用いてテスタの測定マージン等を考慮しながら、被測
定ＬＳＩの測定結果に対して良不良の判定を行なう限界
値を考慮した値、すなわち電流リミット値を決定する処
理を実行する（ステップ２０５）。
を用いてテスタの測定マージン等を考慮しながら、被測
定ＬＳＩの測定結果に対して良不良の判定を行なう限界
値を考慮した値、すなわち電流リミット値を決定する処
理を実行する（ステップ２０５）。
【００２８】次にステップ２０５で求めた電源電流のリ
ミット値をもとに電源電流テスト処理を実行する（２０
６）ように構成されている。
ミット値をもとに電源電流テスト処理を実行する（２０
６）ように構成されている。
【００２９】この第２の実施の形態の処理フローは、ス
テップ２０５における電流リミット値決定処理におい
て、第１の実施の形態におけるようなシミュレーション
を必要とせず、与えられたテストパタンのみから直接に
電流値を決定するという利点を有している。
テップ２０５における電流リミット値決定処理におい
て、第１の実施の形態におけるようなシミュレーション
を必要とせず、与えられたテストパタンのみから直接に
電流値を決定するという利点を有している。
【００３０】一般に、電源リーク電流以外の電流が流れ
るファンクションブロックは、大部分がＬＳＩ外部との
インタフェースブロックであり、例えばプルアップ抵
抗、ありはプルダウン抵抗等を備えており、ハイレベル
またはロウレベルの信号に対して常に電流が流れる状態
にあるため、この第２の実施の形態の方法が大部分の場
合有効となる。
るファンクションブロックは、大部分がＬＳＩ外部との
インタフェースブロックであり、例えばプルアップ抵
抗、ありはプルダウン抵抗等を備えており、ハイレベル
またはロウレベルの信号に対して常に電流が流れる状態
にあるため、この第２の実施の形態の方法が大部分の場
合有効となる。
【００３１】各インタフェースブロックの各動作状態に
対する電流値が登録されたデータベースの一例を示した
表１を参照すると、ここでは、Ｙ方向にはインタフェー
スブロックの種類を示すＴＹＰＥの欄を設け、例えば入
力バッファＩＮＮ、ＩＮＵおよびＩＮＤ、出力バッファ
０ＴＵ、０３Ｄ、０ＴＮがそれぞれ示してある。Ｘ方向
の欄には、入力状態（Ｉｎ ｍｏｄｅ）、出力状態（Ｏ
ｕｔ ｍｏｄｅ）、ハイインピーダンスの出力状態（Ｈ
ｉ−Ｚ）と、これらＩｎ ｍｏｄｅおよびＯｕｔ ｍｏ
ｄｅに論理値が与えられたときの外部端子の状態値
“１”“０”を示し、それぞれに対応する外部端子の値
になった場合に対し流れる電流値を示してある。
対する電流値が登録されたデータベースの一例を示した
表１を参照すると、ここでは、Ｙ方向にはインタフェー
スブロックの種類を示すＴＹＰＥの欄を設け、例えば入
力バッファＩＮＮ、ＩＮＵおよびＩＮＤ、出力バッファ
０ＴＵ、０３Ｄ、０ＴＮがそれぞれ示してある。Ｘ方向
の欄には、入力状態（Ｉｎ ｍｏｄｅ）、出力状態（Ｏ
ｕｔ ｍｏｄｅ）、ハイインピーダンスの出力状態（Ｈ
ｉ−Ｚ）と、これらＩｎ ｍｏｄｅおよびＯｕｔ ｍｏ
ｄｅに論理値が与えられたときの外部端子の状態値
“１”“０”を示し、それぞれに対応する外部端子の値
になった場合に対し流れる電流値を示してある。
【００３２】
【表１】
【００３３】一方、被測定ＬＳＩの内部構成図の概略を
示した図３を参照すると、内部回路３０１と入力端子３
０２〜３０５間にそれぞれインタフエースブロックの入
力バッファ３１０〜３１３、内部回路３０１と出力端子
３０６〜３０９間にそれぞれインタフエースブロックの
出力バッファ３１４〜３１７とが接続されている。
示した図３を参照すると、内部回路３０１と入力端子３
０２〜３０５間にそれぞれインタフエースブロックの入
力バッファ３１０〜３１３、内部回路３０１と出力端子
３０６〜３０９間にそれぞれインタフエースブロックの
出力バッファ３１４〜３１７とが接続されている。
【００３４】入力端子３０２には論理レベルのハイレベ
ル“１”、入力端子３０３にはロウレベル“０”、入力
端子３０４には“１”、入力端子３０５には“１”が与
えられ、出力端子３０６には“０”、３０７はハイイン
ピーダンス状態“Ｚ”、出力端子３０８には“０”、３
０９には“１”が出力されている例である。
ル“１”、入力端子３０３にはロウレベル“０”、入力
端子３０４には“１”、入力端子３０５には“１”が与
えられ、出力端子３０６には“０”、３０７はハイイン
ピーダンス状態“Ｚ”、出力端子３０８には“０”、３
０９には“１”が出力されている例である。
【００３５】この実施の形態例で参照するデータベース
は表１の内容とし、このとき被測定ＬＳＩをテストする
テスタでの電流リミット値は図２のフローに基き次のよ
うに決定される。
は表１の内容とし、このとき被測定ＬＳＩをテストする
テスタでの電流リミット値は図２のフローに基き次のよ
うに決定される。
【００３６】まず、テストパタン処理２０２により選択
したテストパタンに対して、処理２０３では、外部端子
に与えられたデータ値は入力端子３０２が“１”、入力
端子３０３が“０”、入力端子３０４が“１”、入力端
子３０５が“１”を与えられ、出力端子３０６が
“０”、出力端子３０７が“Ｚ”、出力端子３０８が
“０”、出力端子３０９が“１”であるから、これらの
データ値によりインタフェースブロックの内部状態を求
める処理を実行する。
したテストパタンに対して、処理２０３では、外部端子
に与えられたデータ値は入力端子３０２が“１”、入力
端子３０３が“０”、入力端子３０４が“１”、入力端
子３０５が“１”を与えられ、出力端子３０６が
“０”、出力端子３０７が“Ｚ”、出力端子３０８が
“０”、出力端子３０９が“１”であるから、これらの
データ値によりインタフェースブロックの内部状態を求
める処理を実行する。
【００３７】次に、処理２０４では、求めた内部状態に
対しあらかじめ登録された表１のデータベースを参照
し、各ファンクションブロックに流れる電流値を計算す
る。これは表１のデータベースによれば、入力バッファ
３１０に対し０．０１ｕＡ、入力バッファ３１１に対し
０．０１ｕＡ、入力バッファ３１２に対し０．０１ｕ
Ａ、入力バッファ３１３に対し１０．０ｕＡ、出力バッ
ファ３１４に対し１０．０ｕＡ、出力バッファ３１５に
対し０．０２ｕＡ、出力バッファ３１６に対し０．０２
ｕＡ、出力バッファ３１７に対し０．０２ｕＡであるか
ら、これらの総和を求めると２０．０９ｕＡとなる。
対しあらかじめ登録された表１のデータベースを参照
し、各ファンクションブロックに流れる電流値を計算す
る。これは表１のデータベースによれば、入力バッファ
３１０に対し０．０１ｕＡ、入力バッファ３１１に対し
０．０１ｕＡ、入力バッファ３１２に対し０．０１ｕ
Ａ、入力バッファ３１３に対し１０．０ｕＡ、出力バッ
ファ３１４に対し１０．０ｕＡ、出力バッファ３１５に
対し０．０２ｕＡ、出力バッファ３１６に対し０．０２
ｕＡ、出力バッファ３１７に対し０．０２ｕＡであるか
ら、これらの総和を求めると２０．０９ｕＡとなる。
【００３８】次に処理２０５では、この電流値の総和に
対してテスターの測定マージン等を考慮した値を加算
し、テスターでの電流リミット値を決定する。
対してテスターの測定マージン等を考慮した値を加算
し、テスターでの電流リミット値を決定する。
【００３９】このテスターでの電流リミット値を基に処
理２０６の電源電流テストを実行する。
理２０６の電源電流テストを実行する。
【００４０】
【発明の効果】上述したように本発明の電源電流テスト
方法は、ファンクションブロックのとりうる全状態に対
し、電源電位から接地電位に流れる電流値をファンクシ
ョンブロックの種類別に登録したデータベースを用い
て、テストパタン選択処理により選択されたテストパタ
ンに対して、シミュレーションにより内部回路の状態を
求め、その状態値から各ファンクションブロックに流れ
る電流値を求め、この電流値をＬＳＩに含まれる全ファ
ンクションブロックにわたり総和し、この総和値により
テスタの電流測定のリミット値を決定する電流リミット
値決定処理、あるいは被測定ＬＳＩのインタフェースブ
ロックである入力バッファおよび出力バッファに限定し
てシミュレーションを行う代わりに、テストパタンから
直接求められる外部端子のデータ値の状態から、インタ
フェースブロックに流れる電流値を求め、その電流値の
総和により電源電流のリミット値を決定する電流リミッ
ト値決定処理を有するので、テストパタン選択範囲を限
定することなく、また内部回路上のオーバヘッドを伴う
ことなく故障検出率の高い電源電流テストを行なうこと
が出来、信頼性の高いＬＳＩを提供することが出来る。
方法は、ファンクションブロックのとりうる全状態に対
し、電源電位から接地電位に流れる電流値をファンクシ
ョンブロックの種類別に登録したデータベースを用い
て、テストパタン選択処理により選択されたテストパタ
ンに対して、シミュレーションにより内部回路の状態を
求め、その状態値から各ファンクションブロックに流れ
る電流値を求め、この電流値をＬＳＩに含まれる全ファ
ンクションブロックにわたり総和し、この総和値により
テスタの電流測定のリミット値を決定する電流リミット
値決定処理、あるいは被測定ＬＳＩのインタフェースブ
ロックである入力バッファおよび出力バッファに限定し
てシミュレーションを行う代わりに、テストパタンから
直接求められる外部端子のデータ値の状態から、インタ
フェースブロックに流れる電流値を求め、その電流値の
総和により電源電流のリミット値を決定する電流リミッ
ト値決定処理を有するので、テストパタン選択範囲を限
定することなく、また内部回路上のオーバヘッドを伴う
ことなく故障検出率の高い電源電流テストを行なうこと
が出来、信頼性の高いＬＳＩを提供することが出来る。
【図１】本発明の処理フローである。
【図２】本発明の処理フローである。
【図３】本発明を適用する場合の回路図である。
【図４】従来の電源電流テストのフローチャートであ
る。
る。
１０１ 処理の開始 １０２ テストパタン選択処理 １０３ シミュレーションにより内部状態を求める処
理 １０４ 電流値決定処理 １０５ テスターの電流リミット設定処理 １０６ 電源電流テスト １０７ 処理の終了 １０８ 電源電流リミット値決定処理 ２０１ 処理の開始 ２０２ テストパタン選択処理 ２０３ 外部端子の値からインターフェースブロック
の内部状態を求める処理 ２０４ 電流値決定処理 ２０５ テスターの電流リミット設定処理 ２０６ 電源電流テスト処理 ２０７ 処理の終了 ２０８ 電源電流リミット値決定処理 ４０１ 内部回路 ３０２〜３０５ 入力端子 ３０６〜３０９ 出力端子 ３１０〜３１３ 入力バッファ ３１４〜３１７ 出力バッファ ３１８，３２０ プルアップ抵抗 ３１９，３２１ プルダウン抵抗 ４０１ 従来例の処理フローのリーク電流以外の電流
が流れるパタンの除外処理 ４０２ 従来例の処理フローのテストパタン選択処理 ４０３ 従来例の処理フローの電源電流テスト処理
理 １０４ 電流値決定処理 １０５ テスターの電流リミット設定処理 １０６ 電源電流テスト １０７ 処理の終了 １０８ 電源電流リミット値決定処理 ２０１ 処理の開始 ２０２ テストパタン選択処理 ２０３ 外部端子の値からインターフェースブロック
の内部状態を求める処理 ２０４ 電流値決定処理 ２０５ テスターの電流リミット設定処理 ２０６ 電源電流テスト処理 ２０７ 処理の終了 ２０８ 電源電流リミット値決定処理 ４０１ 内部回路 ３０２〜３０５ 入力端子 ３０６〜３０９ 出力端子 ３１０〜３１３ 入力バッファ ３１４〜３１７ 出力バッファ ３１８，３２０ プルアップ抵抗 ３１９，３２１ プルダウン抵抗 ４０１ 従来例の処理フローのリーク電流以外の電流
が流れるパタンの除外処理 ４０２ 従来例の処理フローのテストパタン選択処理 ４０３ 従来例の処理フローの電源電流テスト処理
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 H01L 21/82 G06F 15/60
Claims (3)
- 【請求項１】 あらかじめ定める所定の機能をもったフ
ァンクションブロックからなるゲートアレーまたはスタ
ンダードセルからなるセルベースタイプのＬＳＩの電源
電流テスト方法において、前記ファンクションブロック
のとりうる全ての動作状態に対し電源電位および接地電
位間に流れる電流の値を前記ファンクションブロックの
種類別に登録したデータベースを用いて、電源電流テス
トを行うためのテストパタンの選択を行なうテストパタ
ン選択処理ステップと、ＬＳＩテスタの測定マージン等
を考慮しながら被測定用の前記ＬＳＩの測定結果に対し
て良不良の判定を行なうための電流値としての限界値を
前記ＬＳＩテスタの電流測定のリミット値として決定す
るための電源電流測定リミット値決定処理ステップとに
より前記リミット値を前記ＬＳＩテスタに設定して電源
電流テストを行うことを特徴とするＬＳＩの電源電流テ
スト方法。 - 【請求項２】 前記電源電流測定リミット値決定処理ス
テップは、前記テストパタン選択処理によって選択され
たテストパタンに対し論理シミュレーションにより前記
ＬＳＩの内部回路の動作状態の論理値を求める処理ステ
ップと、前記内部回路の動作状態の論理値に対しあらか
じめ作成された前記データベースを参照して前記各ファ
ンクションブロックに流れる電流の値を算出し、かつこ
の電流値を前記ＬＳＩに含まれるファンクションブロッ
クの全てにわたりその総和を求める処理ステップと、こ
の電流の総和値に前記ＬＳＩテスタの測定マージンを加
えて前記電流測定のリミット値として決定する電流リミ
ット値決定処理ステップとからなる請求項１記載のＬＳ
Ｉの電源電流テスト方法。 - 【請求項３】 前記電源電流測定リミット値決定処理ス
テップは、前記テストパタン選択処理によって選択され
たテストパタンに対し電源電流の前記リミット値の決定
処理の対象を、前記ＬＳＩの入力バッファおよび出力バ
ッファからなるインタフェースブロックに限定し、前記
テストパタンから直接求められる外部端子に与えられた
論理値の状態から、前記インタフェースブロックに流れ
る電流の値を求める処理ステップと、前記ＬＳＩの内部
回路の動作状態に対し、前記データベースのうちあらか
じめ作成されている各インタフェースブロックの各状態
に対する電流値が登録されたデータベースを参照し、各
インタフェースブロックに流れる電流の値を前記ＬＳＩ
全体に亘って総和する処理ステップと、前記各インタフ
ェースブロックに流れる電流の総和値に前記ＬＳＩテス
タの測定マージンを加えて前記電流リミット値を決定す
る処理ステップとからなる請求項１記載のＬＳＩの電源
電流テスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8074101A JP2921476B2 (ja) | 1996-03-28 | 1996-03-28 | Ｌｓｉの電源電流テスト方法 |
| US08/741,424 US5939894A (en) | 1996-03-28 | 1996-10-24 | CMOS integrated circuit testing method and apparatus using quiescent power supply currents database |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8074101A JP2921476B2 (ja) | 1996-03-28 | 1996-03-28 | Ｌｓｉの電源電流テスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09264921A JPH09264921A (ja) | 1997-10-07 |
| JP2921476B2 true JP2921476B2 (ja) | 1999-07-19 |
Family
ID=13537468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8074101A Expired - Fee Related JP2921476B2 (ja) | 1996-03-28 | 1996-03-28 | Ｌｓｉの電源電流テスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5939894A (ja) |
| JP (1) | JP2921476B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19836361C1 (de) * | 1998-08-11 | 2000-03-30 | Siemens Ag | Verfahren zur Leckstromprüfung einer Kontaktierungsstelle einer integrierten Schaltung |
| EP1085333B1 (en) * | 1999-09-14 | 2005-07-13 | STMicroelectronics S.r.l. | Method for determining iddq |
| US6714032B1 (en) | 2000-04-25 | 2004-03-30 | Agere System Inc. | Integrated circuit early life failure detection by monitoring changes in current signatures |
| DE60202443T2 (de) * | 2002-05-08 | 2006-01-12 | Infineon Technologies Ag | Methode zum Testen eines elektronischen Bauteils |
| US8159255B2 (en) * | 2008-02-15 | 2012-04-17 | Qualcomm, Incorporated | Methodologies and tool set for IDDQ verification, debugging and failure diagnosis |
| US20110270548A1 (en) * | 2010-04-29 | 2011-11-03 | Qualcomm Incorporated | Automated verification and estimation of quiescent power supply current |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392293A (en) * | 1993-02-26 | 1995-02-21 | At&T Corp. | Built-in current sensor for IDDQ testing |
| US5731700A (en) * | 1994-03-14 | 1998-03-24 | Lsi Logic Corporation | Quiescent power supply current test method and apparatus for integrated circuits |
-
1996
- 1996-03-28 JP JP8074101A patent/JP2921476B2/ja not_active Expired - Fee Related
- 1996-10-24 US US08/741,424 patent/US5939894A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09264921A (ja) | 1997-10-07 |
| US5939894A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140832A (en) | Method of utilizing IDDQ tests to screen out defective parts | |
| US6366108B2 (en) | System and method for detecting defects within an electrical circuit by analyzing quiescent current | |
| US5844909A (en) | Test pattern selection method for testing of integrated circuit | |
| JP3018996B2 (ja) | 故障個所特定化方法 | |
| JP3813757B2 (ja) | 重み付き故障検出率評価装置 | |
| JP2001127163A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
| JP2921476B2 (ja) | Ｌｓｉの電源電流テスト方法 | |
| JP2715956B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| JPH11142482A (ja) | タイミング故障診断方法及び装置 | |
| US5914615A (en) | Method of improving the quality and efficiency of Iddq testing | |
| KR20060022287A (ko) | 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체 | |
| JP2003107138A (ja) | テストパターン選別装置及びテストパターン選別方法 | |
| US6871308B1 (en) | Semiconductor inspection method | |
| JPS645461B2 (ja) | ||
| JP3282235B2 (ja) | 集積回路のテスト方法 | |
| JP3012015B2 (ja) | 半導体集積回路の消費電流測定装置 | |
| Peters et al. | Realistic defect coverages of voltage and current tests | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| Vargas et al. | Quiescent current estimation based on quality requirements | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| Thibeault | Diagnosis Method Using ΔIDDQ Probabilistic Signatures: Theory and Results | |
| JPH1194908A (ja) | 静止電流値算出方法、静止電流値算出装置、及び、記録媒体 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| JPH09159727A (ja) | Ｃｍｏｓ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |