JP3012015B2 - 半導体集積回路の消費電流測定装置 - Google Patents
半導体集積回路の消費電流測定装置Info
- Publication number
- JP3012015B2 JP3012015B2 JP3052826A JP5282691A JP3012015B2 JP 3012015 B2 JP3012015 B2 JP 3012015B2 JP 3052826 A JP3052826 A JP 3052826A JP 5282691 A JP5282691 A JP 5282691A JP 3012015 B2 JP3012015 B2 JP 3012015B2
- Authority
- JP
- Japan
- Prior art keywords
- current consumption
- logic circuit
- data
- circuit block
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の消費電
流測定装置に係り、詳しくはレイアウト後の回路データ
と信号データに基づいて、シミュレーションを行いその
信号データに基づいて消費電流を算出する消費電流測定
装置に関するものである。近年、ＬＳＩの高度化、開発
の省力化に伴ってＬＳＩ設計の自動化が進められてい
る。その一つとしてレイアウト後のシミュレーションに
おける消費電流の算出も自動化し高速かつ正確に行うこ
とが要求されている。
流測定装置に係り、詳しくはレイアウト後の回路データ
と信号データに基づいて、シミュレーションを行いその
信号データに基づいて消費電流を算出する消費電流測定
装置に関するものである。近年、ＬＳＩの高度化、開発
の省力化に伴ってＬＳＩ設計の自動化が進められてい
る。その一つとしてレイアウト後のシミュレーションに
おける消費電流の算出も自動化し高速かつ正確に行うこ
とが要求されている。
【０００２】
【従来の技術】従来、半導体集積回路のテスターによる
検査の一つとして消費電流の検査がある。その検査に使
われる消費電流の目安となる基準値は一般に設計段階に
おいて求められた回路データと予め用意された信号デー
タとに基づいてシミュレーション装置においてシミュレ
ーションを行いその動作結果に基づいて行う。つまり、
そのシミュレーションによって得たその動作パターンの
中から特徴的な測定時刻を選び、その測定時刻における
半導体集積回路中の各論理回路ブロックの状態を知り手
計算によって消費電流の算出を行っていた。
検査の一つとして消費電流の検査がある。その検査に使
われる消費電流の目安となる基準値は一般に設計段階に
おいて求められた回路データと予め用意された信号デー
タとに基づいてシミュレーション装置においてシミュレ
ーションを行いその動作結果に基づいて行う。つまり、
そのシミュレーションによって得たその動作パターンの
中から特徴的な測定時刻を選び、その測定時刻における
半導体集積回路中の各論理回路ブロックの状態を知り手
計算によって消費電流の算出を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ようにこのテスター装置にて使用する検査基準となる消
費電流値の値は手計算によって行なっていたので、多大
な時間がかかっていた。又、手計算なため人為的なミス
も発生し易いことから、計算作業はさらに慎重に行い多
大な時間を要していた。従って、ＬＳＩの開発期間の短
縮化を図る上で、大きな障害となっていた。
ようにこのテスター装置にて使用する検査基準となる消
費電流値の値は手計算によって行なっていたので、多大
な時間がかかっていた。又、手計算なため人為的なミス
も発生し易いことから、計算作業はさらに慎重に行い多
大な時間を要していた。従って、ＬＳＩの開発期間の短
縮化を図る上で、大きな障害となっていた。
【０００４】本発明は上記問題点を解消するためになさ
れたものであって、その目的は検査基準となる消費電流
の算出を自動化し、高速かつ正確に消費電流を算出する
ことができ、ＬＳＩ開発の省力化及び開発期間の短縮を
図ることができる半導体集積回路の消費電流測定装置を
提供することにある。
れたものであって、その目的は検査基準となる消費電流
の算出を自動化し、高速かつ正確に消費電流を算出する
ことができ、ＬＳＩ開発の省力化及び開発期間の短縮を
図ることができる半導体集積回路の消費電流測定装置を
提供することにある。
【０００５】
【課題を解決するための手段】図１は本発明の原理を説
明する原理説明図である。割出し手段１はシミュレーシ
ョンデータ２と回路消費電流データ３を入力する。前記
シミュレーションデータ２は多数の論理回路ブロックを
有しそのレイアウト後の設計段階で得られた回路データ
と前記各論理回路ブロックがどのように動作するかを測
定するために用意された各種信号パターンよりなる信号
データとに基づいてシミュレーションを行い、その測定
の時々に得られた各論理回路ブロックの動作結果を示す
データである。また、回路消費電流データ３は前記各論
理回路ブロック毎に、その入出力端子の各状態に対して
予め用意された当該論理回路ブロックの回路消費電流値
のデータである。
明する原理説明図である。割出し手段１はシミュレーシ
ョンデータ２と回路消費電流データ３を入力する。前記
シミュレーションデータ２は多数の論理回路ブロックを
有しそのレイアウト後の設計段階で得られた回路データ
と前記各論理回路ブロックがどのように動作するかを測
定するために用意された各種信号パターンよりなる信号
データとに基づいてシミュレーションを行い、その測定
の時々に得られた各論理回路ブロックの動作結果を示す
データである。また、回路消費電流データ３は前記各論
理回路ブロック毎に、その入出力端子の各状態に対して
予め用意された当該論理回路ブロックの回路消費電流値
のデータである。
【０００６】そして、割出し手段１はこのシミュレーシ
ョンデータ２にてその測定の時々の動作結果における各
論理回路ブロックの入出力端子の状態をそれぞれ求め、
その求めた状態に対する各論理回路ブロックの消費電流
を回路消費電流データ３から割り出す。算出手段４は前
記割出し手段１にて割り出した各論理回路ブロックの消
費電流を入力し、その各消費電流を加算して回路全体の
消費電流を算出する。次に、抽出手段５はその算出手段
４が算出したシミュレーションデータに基づくその測定
の時々の回路全体の消費電流中から最大及び最小となる
消費電流をその測定時刻とともに抽出する。
ョンデータ２にてその測定の時々の動作結果における各
論理回路ブロックの入出力端子の状態をそれぞれ求め、
その求めた状態に対する各論理回路ブロックの消費電流
を回路消費電流データ３から割り出す。算出手段４は前
記割出し手段１にて割り出した各論理回路ブロックの消
費電流を入力し、その各消費電流を加算して回路全体の
消費電流を算出する。次に、抽出手段５はその算出手段
４が算出したシミュレーションデータに基づくその測定
の時々の回路全体の消費電流中から最大及び最小となる
消費電流をその測定時刻とともに抽出する。
【０００７】
【作用】割出し手段１によってその測定の時々の動作結
果における各論理回路ブロックの入出力端子の状態をそ
れぞれ求める。そして、前記各論理回路ブロックに対
し、それぞれの論理回路ブロックにおける入出力端子の
各状態に対して予め求めた当該論理回路ブロックの回路
消費電流値のデータが回路消費電流データ３として用意
されているので、割出し手段１は各論理回路ブロックの
消費電流をその回路消費電流データ３から割り出す。各
論理回路ブロックの消費電流が割り出されると、算出手
段４によってその各消費電流を加算して回路全体の消費
電流を算出する。続いて、抽出手段５によって、その算
出手段４が算出したその測定の時々の回路全体の消費電
流を比較して最大及び最小となる消費電流とその測定時
刻を抽出する。
果における各論理回路ブロックの入出力端子の状態をそ
れぞれ求める。そして、前記各論理回路ブロックに対
し、それぞれの論理回路ブロックにおける入出力端子の
各状態に対して予め求めた当該論理回路ブロックの回路
消費電流値のデータが回路消費電流データ３として用意
されているので、割出し手段１は各論理回路ブロックの
消費電流をその回路消費電流データ３から割り出す。各
論理回路ブロックの消費電流が割り出されると、算出手
段４によってその各消費電流を加算して回路全体の消費
電流を算出する。続いて、抽出手段５によって、その算
出手段４が算出したその測定の時々の回路全体の消費電
流を比較して最大及び最小となる消費電流とその測定時
刻を抽出する。
【０００８】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図２においてシミュレーション装置
１１は、回路データ１２と信号データ１３を入力し、回
路データ１２に基づく回路についての動作シミュレーシ
ョンを行うようになっている。回路データ１２は設計段
階におけるレイアウト後のＴＴＬ、ＥＣＬ等の電流駆動
型素子を用いたゲート、バッファ等の各種論理回路ブロ
ックを備えたＬＳＩの回路データであって、回路の結線
情報、配線抵抗及び配線容量等まで考慮されたデータで
ある。前記信号データ１３は前記電流駆動型素子を用い
たＬＳＩの働きを調べるための、予め定められた各種の
信号パターンデータから構成されている。そして、シミ
ュレーション装置１１はこの回路データ１２に基づく回
路を信号データ１３に基づく信号パターンに基づいてシ
ミュレーション動作させ、その測定の時々に得られたＬ
ＳＩ中の各論理回路ブロックの動作結果のデータを同シ
ミュレーション装置１１に備えた記憶装置１４に連続的
に記憶させる。
に従って説明する。図２においてシミュレーション装置
１１は、回路データ１２と信号データ１３を入力し、回
路データ１２に基づく回路についての動作シミュレーシ
ョンを行うようになっている。回路データ１２は設計段
階におけるレイアウト後のＴＴＬ、ＥＣＬ等の電流駆動
型素子を用いたゲート、バッファ等の各種論理回路ブロ
ックを備えたＬＳＩの回路データであって、回路の結線
情報、配線抵抗及び配線容量等まで考慮されたデータで
ある。前記信号データ１３は前記電流駆動型素子を用い
たＬＳＩの働きを調べるための、予め定められた各種の
信号パターンデータから構成されている。そして、シミ
ュレーション装置１１はこの回路データ１２に基づく回
路を信号データ１３に基づく信号パターンに基づいてシ
ミュレーション動作させ、その測定の時々に得られたＬ
ＳＩ中の各論理回路ブロックの動作結果のデータを同シ
ミュレーション装置１１に備えた記憶装置１４に連続的
に記憶させる。
【０００９】消費電流測定装置１５は回路消費電流デー
タ１６と前記シミュレーション装置１１が得たその測定
の時々に得られたＬＳＩ中の各論理ブロックの動作結果
のデータを記憶装置１４から入力する。前記回路消費電
流データ１６は前記ＬＳＩを構成する各種の論理回路ブ
ロック毎に設定されその入出力端子の各状態毎の電流値
のデータであって、予め各種の論理回路ブロック毎に理
論的または試験によって求めた値である。
タ１６と前記シミュレーション装置１１が得たその測定
の時々に得られたＬＳＩ中の各論理ブロックの動作結果
のデータを記憶装置１４から入力する。前記回路消費電
流データ１６は前記ＬＳＩを構成する各種の論理回路ブ
ロック毎に設定されその入出力端子の各状態毎の電流値
のデータであって、予め各種の論理回路ブロック毎に理
論的または試験によって求めた値である。
【００１０】例えば、図３に示す論理回路ブロックＡに
ついて説明すると、論理回路ブロックＡは２つの入力端
子ａi1，ａi2と１つの出力端子ａo を備え、ＶＣＣ電源
とＶＤＤ電源との間に接続されている。まず、入力端子
ａi1の各状態（この場合、他の入出力端子ａi2，ａo の
状態は無関係）においてＶＣＣ電源から論理回路ブロッ
クＡに流れ込む電流値Ｉａi1H ，Ｉａi1L を求める。即
ち、入力端子ａi1のレベルが高電位（Ｈレベル）のと
き、ＶＣＣ電源から論理回路ブロックＡに流れ込む電流
値Ｉａi1H を求める。同様に、入力端子ａi1のレベルが
低電位（Ｌレベル）のとき、ＶＣＣ電源から論理回路ブ
ロックＡに流れ込む電流値Ｉａi1L を求める。
ついて説明すると、論理回路ブロックＡは２つの入力端
子ａi1，ａi2と１つの出力端子ａo を備え、ＶＣＣ電源
とＶＤＤ電源との間に接続されている。まず、入力端子
ａi1の各状態（この場合、他の入出力端子ａi2，ａo の
状態は無関係）においてＶＣＣ電源から論理回路ブロッ
クＡに流れ込む電流値Ｉａi1H ，Ｉａi1L を求める。即
ち、入力端子ａi1のレベルが高電位（Ｈレベル）のと
き、ＶＣＣ電源から論理回路ブロックＡに流れ込む電流
値Ｉａi1H を求める。同様に、入力端子ａi1のレベルが
低電位（Ｌレベル）のとき、ＶＣＣ電源から論理回路ブ
ロックＡに流れ込む電流値Ｉａi1L を求める。
【００１１】次に、入力端子ａi2の各状態（この場合、
他の入出力端子ａi1，ａo の状態は無関係）においてＶ
ＣＣ電源から論理回路ブロックＡに流れ込む電流値Ｉａ
i2H，Ｉａi2L を求める。即ち、入力端子ａi2のレベル
がＨレベルのとき、ＶＣＣ電源から論理回路ブロックＡ
に流れ込む電流値Ｉａi2H を求める。同様に、入力端子
ａi2のレベルがＬレベルのとき、ＶＣＣ電源から論理回
路ブロックＡに流れ込む電流値Ｉａi2L を求める。さら
に、出力端子ａo の各状態（この場合、入力端子ａi1，
ａi2の状態は無関係）においてＶＣＣ電源から論理回路
ブロックＡに流れ込む電流値Ｉa0H , Ｉa0L を求める。
即ち、出力端子ａo のレベルがＨレベルのとき、ＶＣＣ
電源から論理回路ブロックＡに流れ込む電流値ＩａoHを
求める。同様に、出力端子ａo のレベルがＬレベルのと
き、ＶＣＣ電源から論理回路ブロックＡに流れ込む電流
値ＩａoLを求める。
他の入出力端子ａi1，ａo の状態は無関係）においてＶ
ＣＣ電源から論理回路ブロックＡに流れ込む電流値Ｉａ
i2H，Ｉａi2L を求める。即ち、入力端子ａi2のレベル
がＨレベルのとき、ＶＣＣ電源から論理回路ブロックＡ
に流れ込む電流値Ｉａi2H を求める。同様に、入力端子
ａi2のレベルがＬレベルのとき、ＶＣＣ電源から論理回
路ブロックＡに流れ込む電流値Ｉａi2L を求める。さら
に、出力端子ａo の各状態（この場合、入力端子ａi1，
ａi2の状態は無関係）においてＶＣＣ電源から論理回路
ブロックＡに流れ込む電流値Ｉa0H , Ｉa0L を求める。
即ち、出力端子ａo のレベルがＨレベルのとき、ＶＣＣ
電源から論理回路ブロックＡに流れ込む電流値ＩａoHを
求める。同様に、出力端子ａo のレベルがＬレベルのと
き、ＶＣＣ電源から論理回路ブロックＡに流れ込む電流
値ＩａoLを求める。
【００１２】ちなみに、２つの入力端子ｂi1，ｂi2と１
つの出力端子ｂo を備え、ＶＣＣ電源とＶＤＤ電源との
間に接続された論理回路ブロックＢについても、同様に
入力端子ｂi1に対して電流値Ｉｂi1H ，Ｉｂi1L が、入
力端子ｂi2に対して電流値Ｉｂi2H ，Ｉｂi2L が、出力
端子ｂo に対して電流値ＩｂoH，ＩｂoLの電流値データ
がそれぞれ求められ予め用意されている。また、１つの
入力端子ｃi と１つの出力端子ｃo を備え、ＶＣＣ電源
とＶＤＤ電源との間に接続された論理回路ブロックＣに
ついても、同様に入力端子Ci に対して電流値ＩciH ，
ＩCiL が、出力端子ｃo に対して電流値ＩｃoH，ＩｃoL
の電流値データがそれぞれ予め用意されている。
つの出力端子ｂo を備え、ＶＣＣ電源とＶＤＤ電源との
間に接続された論理回路ブロックＢについても、同様に
入力端子ｂi1に対して電流値Ｉｂi1H ，Ｉｂi1L が、入
力端子ｂi2に対して電流値Ｉｂi2H ，Ｉｂi2L が、出力
端子ｂo に対して電流値ＩｂoH，ＩｂoLの電流値データ
がそれぞれ求められ予め用意されている。また、１つの
入力端子ｃi と１つの出力端子ｃo を備え、ＶＣＣ電源
とＶＤＤ電源との間に接続された論理回路ブロックＣに
ついても、同様に入力端子Ci に対して電流値ＩciH ，
ＩCiL が、出力端子ｃo に対して電流値ＩｃoH，ＩｃoL
の電流値データがそれぞれ予め用意されている。
【００１３】そして、消費電流測定装置１５はこの回路
消費電流データ１６と前記シミュレーション装置１１に
てその測定の時々に得られたＬＳＩ中の各論理回路ブロ
ックＡ，Ｂ，Ｃの動作結果のデータとに基づいてその時
々の各論理回路ブロックＡ，Ｂ，Ｃの消費電流ＩA ，Ｉ
B ，ＩC 並びにＬＳＩ全体の消費電流Ｉを測定するよう
になっている。
消費電流データ１６と前記シミュレーション装置１１に
てその測定の時々に得られたＬＳＩ中の各論理回路ブロ
ックＡ，Ｂ，Ｃの動作結果のデータとに基づいてその時
々の各論理回路ブロックＡ，Ｂ，Ｃの消費電流ＩA ，Ｉ
B ，ＩC 並びにＬＳＩ全体の消費電流Ｉを測定するよう
になっている。
【００１４】即ち、動作結果のデータによってある測定
時刻において、図４に示すように論理回路ブロックＡの
入力端子ａi1がＨレベル、入力端子ａi2がＬレベル、出
力端子ａo がＬレベルの状態になっている時、消費電流
測定装置１５は回路消費電流データ１６から入力端子ａ
i1がＨレベルであるから電流値Ｉａi1H を、入力端子ａ
i2がＬレベルであることから電流値Ｉａi2L を、出力端
子ａo がＬレベルであることから電流値ＩａoLを読み出
す。そして、消費電流測定装置１５はこれら電流値の和
を求めてこの測定時刻における論理回路ブロックＡの消
費電流ＩA としている。
時刻において、図４に示すように論理回路ブロックＡの
入力端子ａi1がＨレベル、入力端子ａi2がＬレベル、出
力端子ａo がＬレベルの状態になっている時、消費電流
測定装置１５は回路消費電流データ１６から入力端子ａ
i1がＨレベルであるから電流値Ｉａi1H を、入力端子ａ
i2がＬレベルであることから電流値Ｉａi2L を、出力端
子ａo がＬレベルであることから電流値ＩａoLを読み出
す。そして、消費電流測定装置１５はこれら電流値の和
を求めてこの測定時刻における論理回路ブロックＡの消
費電流ＩA としている。
【００１５】 ＩA ＝Ｉａi1H ＋Ｉａi2L ＋ＩａoL 一方、論理回路ブロックＢにおいては、その入力端子ｂ
i1がＬレベル、入力端子ｂi2がＨレベル、出力端子ｂo
がＨレベルの状態になっている。従って、消費電流測定
装置１５は回路消費電流データ１６から入力端子ｂi1が
Ｌレベルであるから電流値Ｉｂi1L を、入力端子ｂi2が
Ｈレベルであるから電流値Ｉｂi2H を、出力端子ｂo が
Ｈレベルであることから電流値ＩｂoHを読み出す。そし
て、消費電流測定装置１５はこれら電流値の和を求めて
この時刻における論理回路ブロックＢの消費電流ＩB と
している。
i1がＬレベル、入力端子ｂi2がＨレベル、出力端子ｂo
がＨレベルの状態になっている。従って、消費電流測定
装置１５は回路消費電流データ１６から入力端子ｂi1が
Ｌレベルであるから電流値Ｉｂi1L を、入力端子ｂi2が
Ｈレベルであるから電流値Ｉｂi2H を、出力端子ｂo が
Ｈレベルであることから電流値ＩｂoHを読み出す。そし
て、消費電流測定装置１５はこれら電流値の和を求めて
この時刻における論理回路ブロックＢの消費電流ＩB と
している。
【００１６】ＩB ＝Ｉｂi1L ＋Ｉｂi2H ＋ＩｂoH さらに、論理回路ブロックＣにおいては、その入力端子
ｃi がＬレベル、出力端子ｃo がＨレベルの状態になっ
ている。従って、消費電流測定装置１５は消費電流デー
タ１６から入力端子ｃi がＬレベルであるから電流値Ｉ
ｃiLを、出力端子ｃo がＨレベルであることから電流値
ＩｃoHを読み出す。そして、消費電流測定装置１５はこ
れら電流値の和を求めてこの時刻における論理回路ブロ
ックＣの消費電流ＩC としている。
ｃi がＬレベル、出力端子ｃo がＨレベルの状態になっ
ている。従って、消費電流測定装置１５は消費電流デー
タ１６から入力端子ｃi がＬレベルであるから電流値Ｉ
ｃiLを、出力端子ｃo がＨレベルであることから電流値
ＩｃoHを読み出す。そして、消費電流測定装置１５はこ
れら電流値の和を求めてこの時刻における論理回路ブロ
ックＣの消費電流ＩC としている。
【００１７】ＩC ＝ＩｃiL＋ＩｃoH 各論理回路ブロックＡ，Ｂ，Ｃの消費電流ＩA ，ＩB ，
ＩC が求まると、消費電流測定装置１５はこれら消費電
流の和を求めてこの時刻における論理回路ブロックＡ，
Ｂ，ＣからなるＬＳＩ全体の消費電流Ｉとしている。 Ｉ＝ＩA ＋ＩB ＋ＩC また、ある測定時刻において、図５に示すように論理回
路ブロックＣの入力端子ｃi がＨレベルでもＬレベルで
もない不確定レベルＸの場合には、Ｈレベルの場合の電
流値ＩciH とＬレベルの場合の電流値ＩCiL の平均値を
採用している。同様に、出力端子ｃo 及び論理回路ブロ
ックＢの入力端子ｂi2についても平均値が採用される。
従って、消費電流測定装置１５はこの時刻における消費
電流Ｉを近似値として算出するようになっている。
ＩC が求まると、消費電流測定装置１５はこれら消費電
流の和を求めてこの時刻における論理回路ブロックＡ，
Ｂ，ＣからなるＬＳＩ全体の消費電流Ｉとしている。 Ｉ＝ＩA ＋ＩB ＋ＩC また、ある測定時刻において、図５に示すように論理回
路ブロックＣの入力端子ｃi がＨレベルでもＬレベルで
もない不確定レベルＸの場合には、Ｈレベルの場合の電
流値ＩciH とＬレベルの場合の電流値ＩCiL の平均値を
採用している。同様に、出力端子ｃo 及び論理回路ブロ
ックＢの入力端子ｂi2についても平均値が採用される。
従って、消費電流測定装置１５はこの時刻における消費
電流Ｉを近似値として算出するようになっている。
【００１８】また、消費電流Ｉを算出する際、その電流
値Ｉの測定時刻を合わせてカウントしている。この時刻
のカウントは消費電流測定装置１５に備えたカウンタに
て行われ、順次測定時刻の消費電流Ｉの算出毎にカウン
トされる。そして、消費電流測定装置１５はその時々の
消費電流Ｉを求めるとともに、その消費電流Ｉの最大値
ＩMAX 及び最小値ＩMIN を求め、その求めた結果を記憶
装置１７に記憶する。そして、消費電流測定装置１５に
よって求められた消費電流Ｉ及び最大消費電流ＩMAX 並
びに最小消費電流ＩMIN はテスター装置で該ＬＳＩ製品
をテストする際の検査基準値として使用されるようにな
っている。
値Ｉの測定時刻を合わせてカウントしている。この時刻
のカウントは消費電流測定装置１５に備えたカウンタに
て行われ、順次測定時刻の消費電流Ｉの算出毎にカウン
トされる。そして、消費電流測定装置１５はその時々の
消費電流Ｉを求めるとともに、その消費電流Ｉの最大値
ＩMAX 及び最小値ＩMIN を求め、その求めた結果を記憶
装置１７に記憶する。そして、消費電流測定装置１５に
よって求められた消費電流Ｉ及び最大消費電流ＩMAX 並
びに最小消費電流ＩMIN はテスター装置で該ＬＳＩ製品
をテストする際の検査基準値として使用されるようにな
っている。
【００１９】以下、次に上記のように構成された消費電
流測定装置１５の作用について図６に示すフローチャー
トに従って説明する。なお、説明の便宜上回路データに
基づくＬＳＩが図３に示す３つの前記論理回路ブロック
Ａ，Ｂ，Ｃから構成されている場合について説明する。
消費電流測定装置１５はシミュレーション装置１１が求
めた信号データ１３の信号パターンに基づくその時々に
得られたＬＳＩ中の各論理回路ブロックＡ，Ｂ，Ｃの動
作結果を順次読み出す。そして、まずステップ１におい
て読み出したその時刻における各論理回路ブロックＡ，
Ｂ，Ｃの各入出力端子の状態から回路消費電流データ１
６に基づいての消費電流ＩA ，ＩB ，ＩC を求めるとと
もに、ＬＳＩ全体の消費電流Ｉ（＝ＩA ＋ＩB ＋ＩC ）
を求める。この時、測定時刻がカウンタによってカウン
トされる。この測定時刻におけるＬＳＩ全体の消費電流
Ｉが求まると、ステップ２において、その消費電流Ｉと
先の各測定時刻において求められた消費電流Ｉの中で最
も大きかった最大消費電流ＩMAX と比較する。そして、
今回の消費電流Ｉが今までの最大消費電流ＩMAX より大
きい場合にはステップ３にて今回の消費電流Ｉを新たな
最大消費電流ＩMAX として記憶装置１７に記憶し、ステ
ップ６に移る。この時、カウンタにてカウントされた測
定時刻が合わせて記憶される。
流測定装置１５の作用について図６に示すフローチャー
トに従って説明する。なお、説明の便宜上回路データに
基づくＬＳＩが図３に示す３つの前記論理回路ブロック
Ａ，Ｂ，Ｃから構成されている場合について説明する。
消費電流測定装置１５はシミュレーション装置１１が求
めた信号データ１３の信号パターンに基づくその時々に
得られたＬＳＩ中の各論理回路ブロックＡ，Ｂ，Ｃの動
作結果を順次読み出す。そして、まずステップ１におい
て読み出したその時刻における各論理回路ブロックＡ，
Ｂ，Ｃの各入出力端子の状態から回路消費電流データ１
６に基づいての消費電流ＩA ，ＩB ，ＩC を求めるとと
もに、ＬＳＩ全体の消費電流Ｉ（＝ＩA ＋ＩB ＋ＩC ）
を求める。この時、測定時刻がカウンタによってカウン
トされる。この測定時刻におけるＬＳＩ全体の消費電流
Ｉが求まると、ステップ２において、その消費電流Ｉと
先の各測定時刻において求められた消費電流Ｉの中で最
も大きかった最大消費電流ＩMAX と比較する。そして、
今回の消費電流Ｉが今までの最大消費電流ＩMAX より大
きい場合にはステップ３にて今回の消費電流Ｉを新たな
最大消費電流ＩMAX として記憶装置１７に記憶し、ステ
ップ６に移る。この時、カウンタにてカウントされた測
定時刻が合わせて記憶される。
【００２０】反対に、今回の消費電流Ｉが今までの最大
消費電流ＩMAX 以下の場合は、ステップ４に移り、今回
の消費電流Ｉと先の各測定時刻において求められた消費
電流Ｉの中で最も小さかった最小消費電流ＩMIN と比較
する。今回の消費電流Ｉが最小消費電流ＩMIN より小さ
い場合には、ステップ５にて今回の消費電流Ｉを新たな
最小消費電流ＩMIN としてその測定時刻とともに記憶装
置１７に記憶した後にステップ６に移る。なお、今回の
消費電流Ｉが最小消費電流ＩMIN 以上の場合、即ち最大
消費電流ＩMAX でもなく最小消費電流ＩMIN でもない場
合は、直ちにステップ６に移る。
消費電流ＩMAX 以下の場合は、ステップ４に移り、今回
の消費電流Ｉと先の各測定時刻において求められた消費
電流Ｉの中で最も小さかった最小消費電流ＩMIN と比較
する。今回の消費電流Ｉが最小消費電流ＩMIN より小さ
い場合には、ステップ５にて今回の消費電流Ｉを新たな
最小消費電流ＩMIN としてその測定時刻とともに記憶装
置１７に記憶した後にステップ６に移る。なお、今回の
消費電流Ｉが最小消費電流ＩMIN 以上の場合、即ち最大
消費電流ＩMAX でもなく最小消費電流ＩMIN でもない場
合は、直ちにステップ６に移る。
【００２１】ステップ６に移ると、シミュレーション装
置１１で求めた全測定時刻の動作結果のデータに基づく
消費電流Ｉの算出が終了したかどうかを判断する。そし
て、今だ終了していない場合には、ステップ７にて次の
測定時刻の動作結果のデータを読み出し前記と同様な演
算処理を行い最大消費電流ＩMAX 又は最小消費電流ＩMI
N を求める。そして、全測定時刻の動作結果のデータに
基づく消費電流Ｉの算出が終了した場合、ステップ８に
て前記記憶装置１７に記憶した最大消費電流ＩMAX 又は
最小消費電流ＩMINをその出力した測定時刻とともにプ
リンタ、表示装置又はその他記憶装置に出力して消費電
流測定を終了する。
置１１で求めた全測定時刻の動作結果のデータに基づく
消費電流Ｉの算出が終了したかどうかを判断する。そし
て、今だ終了していない場合には、ステップ７にて次の
測定時刻の動作結果のデータを読み出し前記と同様な演
算処理を行い最大消費電流ＩMAX 又は最小消費電流ＩMI
N を求める。そして、全測定時刻の動作結果のデータに
基づく消費電流Ｉの算出が終了した場合、ステップ８に
て前記記憶装置１７に記憶した最大消費電流ＩMAX 又は
最小消費電流ＩMINをその出力した測定時刻とともにプ
リンタ、表示装置又はその他記憶装置に出力して消費電
流測定を終了する。
【００２２】以上詳述したように、本実施例において
は、その時々の入出力端子の状態に基づいて予め用意さ
れた回路消費電流データ１６に基づいて各論理回路ブロ
ックＡ，Ｂ，Ｃの消費電流ＩA ，ＩB ，ＩC を求めるよ
うにしたので、常時電流が何らかの形で流れている例え
ばＥＣＬ回路やＴＴＬ回路で構成される半導体集積回路
においては正確にその時々の消費電流Ｉを算出すること
ができる。しかも、本実施例では最大、最小値ＩMAX ，
ＩMIN を求めることができるので、従来のように手計算
で行う必要がなくなり計算ミス等もなくなる。従って、
消費電流の算出が非常に短くなり、かつ自動化されるこ
とからＬＳＩの設計開発の省力化及び設計時間の短縮、
ひいては短期納入を可能にすることができる。しかも、
テスタ装置において使用された場合、この最大消費電流
ＩMAX 及び最小消費電流ＩMIN は検査基準値として精度
が高いので、製品を正確に検査することができる。
は、その時々の入出力端子の状態に基づいて予め用意さ
れた回路消費電流データ１６に基づいて各論理回路ブロ
ックＡ，Ｂ，Ｃの消費電流ＩA ，ＩB ，ＩC を求めるよ
うにしたので、常時電流が何らかの形で流れている例え
ばＥＣＬ回路やＴＴＬ回路で構成される半導体集積回路
においては正確にその時々の消費電流Ｉを算出すること
ができる。しかも、本実施例では最大、最小値ＩMAX ，
ＩMIN を求めることができるので、従来のように手計算
で行う必要がなくなり計算ミス等もなくなる。従って、
消費電流の算出が非常に短くなり、かつ自動化されるこ
とからＬＳＩの設計開発の省力化及び設計時間の短縮、
ひいては短期納入を可能にすることができる。しかも、
テスタ装置において使用された場合、この最大消費電流
ＩMAX 及び最小消費電流ＩMIN は検査基準値として精度
が高いので、製品を正確に検査することができる。
【００２３】なお、本発明は前記実施例に限定するもの
ではなく、前記実施例の回路消費電流データ１６は前記
ＬＳＩを構成する各種の論理回路ブロック毎に設定され
その入出力端子の各状態毎の入出力端子における電流値
Ｉai1H，Ｉai2L等のデータであって、それを個々に選択
し加算してその論理回路ブロックの消費電流ＩA ，ＩB
等を求めるものであったが、これを論理回路ブロックに
おける各入出力端子の状態に対する論理回路ブロックの
消費電流ＩA ，ＩB 等を回路消費電流データとしてもよ
い。この場合、いちいち各入出力端子における電流値を
加算する処理がないので処理速度が速くなる。
ではなく、前記実施例の回路消費電流データ１６は前記
ＬＳＩを構成する各種の論理回路ブロック毎に設定され
その入出力端子の各状態毎の入出力端子における電流値
Ｉai1H，Ｉai2L等のデータであって、それを個々に選択
し加算してその論理回路ブロックの消費電流ＩA ，ＩB
等を求めるものであったが、これを論理回路ブロックに
おける各入出力端子の状態に対する論理回路ブロックの
消費電流ＩA ，ＩB 等を回路消費電流データとしてもよ
い。この場合、いちいち各入出力端子における電流値を
加算する処理がないので処理速度が速くなる。
【００２４】また、前記実施例では最大消費電流ＩMAX
，最小消費電流ＩMIN のみ求めたが、その時々の消費
電流Ｉを記憶しファイルとして保存するようにしてもよ
い。
，最小消費電流ＩMIN のみ求めたが、その時々の消費
電流Ｉを記憶しファイルとして保存するようにしてもよ
い。
【００２５】
【発明の効果】以上詳述したように、本発明によれば検
査基準となる消費電流の算出を自動化し、高速かつ正確
に消費電流を算出することができ、ＬＳＩ開発の省力化
及び開発期間の短縮を図ることができる優れた効果を有
する。
査基準となる消費電流の算出を自動化し、高速かつ正確
に消費電流を算出することができ、ＬＳＩ開発の省力化
及び開発期間の短縮を図ることができる優れた効果を有
する。
【図１】本発明の原理説明図である。
【図２】消費電流測定を行うためのシステム図である。
【図３】各論理回路ブロックを説明するためのブロック
回路図である。
回路図である。
【図４】各論理回路ブロックの入出力端子の状態を説明
するためのブロック回路図である。
するためのブロック回路図である。
【図５】各論理回路ブロックの入出力端子の不確定状態
を説明するためのブロック回路図である。
を説明するためのブロック回路図である。
【図６】消費電流測定装置の作用を説明するためのフロ
ーチャート図である。
ーチャート図である。
１ 割出し手段 ２ シミュレーションデータ ３ 回路消費電流データ ４ 算出手段 ５ 抽出手段
フロントページの続き (56)参考文献 特開 平２−136755（ＪＰ，Ａ) 特開 平３−127180（ＪＰ，Ａ) 特開 平３−9550（ＪＰ，Ａ) 特開 平２−171861（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 G01R 31/28 H01L 21/82
Claims (2)
- 【請求項１】 多数の論理回路ブロックを有する回路デ
ータと信号データとに基づいてシミュレーションを行
い、その測定の時々に得られた各論理回路ブロックの動
作結果を示すシミュレーションデータ（２）と、前記各
論理回路ブロック毎に、その入出力端子の各状態に対し
て予め用意された論理回路ブロックの回路消費電流デー
タ（３）と、前記シミュレーションデータ（２）と回路
消費電流データ（３）を入力し、シミュレーションデー
タ（２）にてその測定の時々の動作結果における各論理
回路ブロックの入出力端子の状態をそれぞれ求め、その
求めた状態に対する各論理回路ブロックの消費電流を回
路消費電流データ（３）から割り出す割出し手段（１）
と、前記割出し手段（１）にて割り出した各論理回路ブ
ロックの消費電流を加算して回路全体の消費電流を算出
する算出手段（４）とからなる半導体集積回路の消費電
流測定装置。 - 【請求項２】 多数の論理回路ブロックを有する回路デ
ータと信号データとに基づいてシミュレーションを行
い、その測定の時々に得られた各論理回路ブロックの動
作結果を示すシミュレーションデータ（２）と、前記各
論理回路ブロック毎に、その入出力端子の各状態に対し
て予め用意された論理回路ブロックの回路消費電流デー
タ（３）と、前記シミュレーションデータ（２）と回路
消費電流データ（３）を入力し、該シミュレーションデ
ータ（２）にてその測定の時々の動作結果における各論
理回路ブロックの入出力端子の状態をそれぞれ求め、そ
の求めた状態に対する各論理回路ブロックの消費電流を
回路消費電流データ（３）から割り出す割出し手段
（１）と、前記割出し手段（１）にて割り出した各論理
回路ブロックの消費電流を加算して回路全体の消費電流
を算出する算出手段（４）と、前記算出手段が算出した
シミュレーションデータ（２）に基づくその測定の時々
の回路全体の消費電流中から最大及び最小となる消費電
流をその測定時刻とともに抽出する抽出手段（５）とか
らなる半導体集積回路の消費電流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052826A JP3012015B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体集積回路の消費電流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052826A JP3012015B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体集積回路の消費電流測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04289469A JPH04289469A (ja) | 1992-10-14 |
| JP3012015B2 true JP3012015B2 (ja) | 2000-02-21 |
Family
ID=12925657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052826A Expired - Fee Related JP3012015B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体集積回路の消費電流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012015B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5239970B2 (ja) * | 2009-03-17 | 2013-07-17 | 富士通株式会社 | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 |
-
1991
- 1991-03-18 JP JP3052826A patent/JP3012015B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04289469A (ja) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292765B1 (en) | Method for automatically searching for functional defects in a description of a circuit | |
| JP2982741B2 (ja) | 集積回路の故障診断装置及びその記録媒体 | |
| US6449755B1 (en) | Instruction signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker | |
| EP0663092B1 (en) | Robust delay fault built-in self-testing method and apparatus | |
| JP3262281B2 (ja) | 電子回路の試験方法と試験装置 | |
| US6308292B1 (en) | File driven mask insertion for automatic test equipment test pattern generation | |
| US6285975B1 (en) | System and method for detecting floating nodes within a simulated integrated circuit | |
| JP2715956B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| US20030115526A1 (en) | Method of optimizing test development for digital circuits | |
| JP3012015B2 (ja) | 半導体集積回路の消費電流測定装置 | |
| JP2921476B2 (ja) | Ｌｓｉの電源電流テスト方法 | |
| US6098187A (en) | Method for selecting operation cycles of a semiconductor IC for performing an IDDQ test by using a logical simulation and a fault simulation | |
| US20070113136A1 (en) | Detection rate calculation method of test pattern, recording medium, and detection rate calculation apparatus of test pattern | |
| Konuk et al. | Charge-based fault simulation for CMOS network breaks | |
| JPS645461B2 (ja) | ||
| US5442301A (en) | LSI test circuit | |
| US6093212A (en) | Method for selecting operation cycles of a semiconductor IC for performing an IDDQ test by using a simulation | |
| US5930149A (en) | Test-vector editing system and method | |
| JP2905566B2 (ja) | Ｍｏｓｌｓｉの電源電流測定時期検出方法 | |
| JP3282235B2 (ja) | 集積回路のテスト方法 | |
| Konuk et al. | Accurate and efficient fault simulation of realistic CMOS network breaks | |
| Knight et al. | An IDDQ sensor for concurrent timing error detection | |
| JP2957016B2 (ja) | ディレー故障シミュレーション方式 | |
| JPH09305649A (ja) | 論理シミュレーション装置 | |
| JPH09159727A (ja) | Ｃｍｏｓ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |