JP4599064B2 - 遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法 - Google Patents
遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法 Download PDFInfo
- Publication number
- JP4599064B2 JP4599064B2 JP2004018603A JP2004018603A JP4599064B2 JP 4599064 B2 JP4599064 B2 JP 4599064B2 JP 2004018603 A JP2004018603 A JP 2004018603A JP 2004018603 A JP2004018603 A JP 2004018603A JP 4599064 B2 JP4599064 B2 JP 4599064B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- delay fault
- fault
- signal path
- inspection sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
(3/6)×100[%]=50%
となる。他方、遅延故障を生じる可能性が小さい信号経路b4〜b6上の故障を検出した場合も、その故障検出率は、
(3/6)×100[%]=50%
となる。両者は、遅延故障を生じる可能性が異なるのに、故障検出率は互いに等しくなってしまう。
信号経路の設計上の遅延値×(物理的な配線面積+素子面積)=重み
とする。
本参考例は、遅延故障を検出する上で価値の小さい故障を遅延故障検査系列の品質の対象から除外することによって、遅延故障検査系列の品質評価の精度を向上させる具体的な実施方法についてのものである。
図1は本発明の参考例の遅延故障検査系列生成方法を示すフローチャートである。1は検査対象である論理回路データ、2は論理回路中に定義する遅延故障定義情報、3は遅延故障検査系列生成操作、4は論理回路の遅延故障を検査するための遅延故障検査系列、5は遅延故障検査系列生成操作の結果得られた故障検出率を示す。
(2/5)×100=40%
と算出される。そして、故障検出率5のデータと生成された遅延故障検査系列4のデータが出力される。
次に、遅延故障シミュレーション処理における、与えられた遅延故障検査系列に対する品質評価方法の実施例を説明する。
(2/5)×100=40%
と算出される。最後に故障検出率5のデータが出力される。
次に、本発明と従来技術との比較を行う。
(3/6)×100=50%
と算出される。
本実施の形態は、遅延故障を定義した信号経路上の設計上の遅延値を用いて、遅延故障検査系列の品質評価を行うことによって、遅延故障検査系列の品質評価の精度を向上させる具体的な実施方法についてのものである。
重みの具体例として、各‘遅延故障が定義された信号経路のタイミング設計上の要求値’に対する‘遅延故障が定義された信号経路の設計上の遅延値’の相対的な値を用いた場合の説明を行う。‘遅延故障が定義された信号経路のタイミング設計上の要求値’とは、ある時間内に遅延故障が定義された信号経路を信号伝搬が終了しなければならない、というような時間的制約の値であり、例えば遅延故障が定義された信号経路に対するクロックレート値や、遅延故障が定義された信号経路がマルチサイクルパスである場合に、その信号経路に対するクロックレートとマルチサイクル数の積で表される値などを示す。ここでは、‘遅延故障が定義された信号経路のタイミング設計上の要求値’としてクロックレートを用いて説明を行う。
(9+8+9+5+7+2)=40
であり、検査系列生成操作33で検出された遅延故障a4〜a6の重みの総和は、
(5+7+2)=14
である。したがって、故障検出率は式(15)から、
(14/40)×100=35%
と算出される。
次に、重みの別の具体例を説明する。これは、各‘遅延故障が定義された信号経路の設計上の遅延値’と、その信号経路上に欠陥が生じる確率を考慮するものである。この場合、以下の式(16)で表される重みを使用する。
9×1000=9000
として計算される。したがって、操作37で計算される全定義故障の重みの総和は、
(9×1000+8×600+9×800+5×500+7×600+2×100)=27900
であり、検査系列生成操作33で検出された遅延故障a4〜a6の重みの総和は、
(5×500+7×600+2×100)=6900
である。したがって、故障検出率は式(18)から、
6900/27900×100=24.7%
と算出される。
次に、重みのさらに別の具体例を説明する。これは、式(17)における(配線面積+ゲート面積)の代りに、もっと単純な値である総配線長を用いるものである。この場合、以下の式(19)で表される重みを使用する。
9×8000=72000
として計算される。したがって、操作37で計算される全定義故障の重みの総和は、
(9×8000+8×5000+9×6000+5×3000+7×5000+2×2000)=220000
であり、検査系列生成操作33で検出された遅延故障a4〜a6の重みの総和は、
(5×3000+7×5000+2×2000)=54000
である。したがって、故障検出率は式(20)から、
54000/220000×100=24.5%
と算出される。
次に、重みのさらに別の具体例を説明する。ここでは、半導体集積回路が複数のクロックレートやマルチサイクルパスをもつ場合を取り上げて、‘遅延故障が定義された信号経路のタイミング設計上の要求値’として、遅延故障が定義された信号経路に対するクロックレート値や、信号経路に対するクロックレートとマルチサイクル数の積で表される場合を用いて説明する。また、各‘遅延故障が定義された信号経路のタイミング設計上の要求値’に対する‘遅延故障が定義された信号経路の設計上の遅延値’の相対的な値として、各‘遅延故障が定義された信号経路のタイミング設計上の要求値’(具体的にはクロックレート値、クロックレートとマルチサイクル数の積)に対する‘遅延故障が定義された信号経路の設計上の遅延値’の比で表される値を用いて説明を行う。
(0.9+0.8+0.9+0.5+0.875+0.8)=4.775
である。また、検査系列生成操作33で検出した遅延故障a4〜a6の重みの総和は、
(5+0.875+0.8)=2.175
である。したがって、式(15)から、
(2.175/4.775)=45.5%
と算出される。
(0.9+0.8+0.9+0.5+0.933+0.8)=4.833
である。また、検査系列生成操作33で検出したa4〜a6の重みの総和は、
(0.5+0.933+0.8)=2.233
である。したがって、式(15)から、
(2.233/4.833)=46.2%
と算出される。
図12は本発明の第3の実施の形態の故障検査方法を示すフローチャートである。図中の3〜6の操作は図1および図2の一致する符号と同じものを示し、101は遅延故障検出率が検査の要求を満たす値かどうかの判定、102は故障検査を示す。
32 全定義故障のうち所定の遅延値Dminよりも遅延値が小さい故障を処理対象から除外する操作
35 操作32で処理済みの対象故障に対して故障検出率を計算する操作
37 各定義故障について重みを加えて故障検出率を計算する操作
Claims (9)
- 定義された遅延故障のそれぞれについて重み付けを行い、その遅延故障の重みの総和に対する遅延故障検査系列が検出できた遅延故障の重みの総和の比を故障検出率として、遅延故障検査系列の品質を評価するように構成され、
前記重みとして、前記遅延故障が定義された信号経路のゲート段数を用いるように構成された遅延故障検査系列の品質評価方法。 - 定義された遅延故障のそれぞれについて重み付けを行い、その遅延故障の重みの総和に対する遅延故障検査系列が検出できた遅延故障の重みの総和の比を故障検出率として、遅延故障検査系列の品質を評価するように構成され、
前記重みとして、前記‘遅延故障が定義された信号経路の設計上の遅延値’と前記‘遅延故障が定義された信号経路の物理的な経路長’との積を用いるように構成された遅延故障検査系列の品質評価方法。 - 定義された遅延故障のそれぞれについて重み付けを行い、その遅延故障の重みの総和に対する遅延故障検査系列が検出できた遅延故障の重みの総和の比を故障検出率として、遅延故障検査系列の品質を評価するように構成され、
前記重みとして、前記‘遅延故障が定義された信号経路の設計上の遅延値’と前記‘遅延故障が定義された信号経路の経路上の物理的な配線面積’との積を用いるように構成された遅延故障検査系列の品質評価方法。 - 前記重みとして、さらに欠陥密度を乗ずるように構成された請求項1から請求項3までのいずれかに記載の遅延故障検査系列の品質評価方法。
- 定義された遅延故障のそれぞれについて重み付けを行い、その遅延故障の重みの総和に対する遅延故障検査系列が検出できた遅延故障の重みの総和の比を故障検出率として、遅延故障検査系列の品質を評価するように構成され、
前記重みとして、‘遅延故障が定義された信号経路のタイミング設計上の要求値’に対する、前記‘遅延故障が定義された信号経路の設計上の遅延値’の比を用いるように構成された遅延故障検査系列の品質評価方法。 - 前記‘遅延故障が定義された信号経路のタイミング設計上の要求値’は、前記遅延故障が定義された信号経路に対するクロックレートを用いるように構成された請求項5に記載の遅延故障検査系列の品質評価方法。
- 前記‘遅延故障が定義された信号経路のタイミング設計上の要求値’は、前記遅延故障が定義された信号経路がマルチサイクルパスである場合には、前記遅延故障が定義された信号経路に対するクロックレートとマルチサイクル数の積を用いるように構成された請求項5に記載の遅延故障検査系列の品質評価方法。
- 生成した遅延故障検査系列に対して、請求項1〜3,5のいずれかに記載の遅延故障検査系列の品質評価方法を用いて故障検出率の算出を行うように構成された遅延故障検査系列生成方法。
- 与えられた遅延故障検査系列に対して、請求項1〜3,5のいずれかに記載の遅延故障検査系列の品質評価方法を用いて、故障検出率の算出を行うように構成された遅延故障シミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018603A JP4599064B2 (ja) | 2003-01-28 | 2004-01-27 | 遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003018428 | 2003-01-28 | ||
JP2004018603A JP4599064B2 (ja) | 2003-01-28 | 2004-01-27 | 遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004251895A JP2004251895A (ja) | 2004-09-09 |
JP4599064B2 true JP4599064B2 (ja) | 2010-12-15 |
Family
ID=33032115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018603A Expired - Fee Related JP4599064B2 (ja) | 2003-01-28 | 2004-01-27 | 遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599064B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4805792B2 (ja) * | 2006-11-21 | 2011-11-02 | 株式会社東芝 | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02239373A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体集積回路の遅延解析装置 |
JPH04293165A (ja) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | ディレー故障シミュレーション方式 |
JPH08297686A (ja) * | 1995-04-27 | 1996-11-12 | Nec Ic Microcomput Syst Ltd | 論理検証装置およびその方法 |
JPH09223168A (ja) * | 1996-02-19 | 1997-08-26 | Hitachi Ltd | 論理シミュレーションモデル方法 |
JPH09264938A (ja) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法 |
JPH11110431A (ja) * | 1997-10-03 | 1999-04-23 | Hitachi Ltd | 論理回路の信号伝播遅延時間計算方法 |
JP2000090138A (ja) * | 1998-09-11 | 2000-03-31 | Nec Corp | 論理回路の故障シミュレーション方法および故障シミュレータ |
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2001051027A (ja) * | 1999-08-16 | 2001-02-23 | Hitachi Ltd | 論理回路の遅延故障検出方法 |
JP2001127163A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路の故障検査方法及びレイアウト方法 |
JP2002124553A (ja) * | 2000-10-12 | 2002-04-26 | Advantest Corp | 試験装置 |
-
2004
- 2004-01-27 JP JP2004018603A patent/JP4599064B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02239373A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体集積回路の遅延解析装置 |
JPH04293165A (ja) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | ディレー故障シミュレーション方式 |
JPH08297686A (ja) * | 1995-04-27 | 1996-11-12 | Nec Ic Microcomput Syst Ltd | 論理検証装置およびその方法 |
JPH09223168A (ja) * | 1996-02-19 | 1997-08-26 | Hitachi Ltd | 論理シミュレーションモデル方法 |
JPH09264938A (ja) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法 |
JPH11110431A (ja) * | 1997-10-03 | 1999-04-23 | Hitachi Ltd | 論理回路の信号伝播遅延時間計算方法 |
JP2000090138A (ja) * | 1998-09-11 | 2000-03-31 | Nec Corp | 論理回路の故障シミュレーション方法および故障シミュレータ |
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2001051027A (ja) * | 1999-08-16 | 2001-02-23 | Hitachi Ltd | 論理回路の遅延故障検出方法 |
JP2001127163A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路の故障検査方法及びレイアウト方法 |
JP2002124553A (ja) * | 2000-10-12 | 2002-04-26 | Advantest Corp | 試験装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2004251895A (ja) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
US20050182587A1 (en) | Circuit quality evaluation method and apparatus, circuit quality evaluation program, and medium having the program recorded thereon | |
US7162674B2 (en) | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns | |
Keim et al. | A rapid yield learning flow based on production integrated layout-aware diagnosis | |
US7600203B2 (en) | Circuit design system and circuit design program | |
US8185863B2 (en) | Delay fault test quality calculation apparatus, delay fault test quality calculation method, and delay fault test pattern generation apparatus | |
US8082534B2 (en) | Apparatus and method for calculating fault coverage, and fault detection method | |
US6795951B2 (en) | Method and system for fault-tolerant static timing analysis | |
JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
US6567946B1 (en) | Evaluation device of weighted fault coverage and evaluation method of the same | |
CN109446708B (zh) | 一种检查时钟路径的方法 | |
Pradhan et al. | Predicting ${X} $-Sensitivity of circuit-inputs on test-coverage: a machine-learning approach | |
US8448110B2 (en) | Method to reduce delay variation by sensitivity cancellation | |
US7647573B2 (en) | Method and device for testing delay paths of an integrated circuit | |
Sivaraman et al. | Path delay fault diagnosis and coverage-a metric and an estimation technique | |
JP4599064B2 (ja) | 遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法および遅延故障シミュレーション方法 | |
JP2008268062A (ja) | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 | |
CN113779910B (zh) | 产品性能分布预测方法及装置、电子设备及存储介质 | |
JP6070337B2 (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
US20130283223A1 (en) | Enabling statistical testing using deterministic multi-corner timing analysis | |
US7302658B2 (en) | Methods for evaluating quality of test sequences for delay faults and related technology | |
Jang et al. | Delay defect diagnosis methodology using path delay measurements | |
He et al. | Fast path selection for testing of small delay defects considering path correlations | |
Natarajan et al. | Path delay fault simulation on large industrial designs | |
US20050187751A1 (en) | Evaluation system, evaluation method and evaluation program using device simulation and circuit simulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |