CN113779910B - 产品性能分布预测方法及装置、电子设备及存储介质 - Google Patents

产品性能分布预测方法及装置、电子设备及存储介质 Download PDF

Info

Publication number
CN113779910B
CN113779910B CN202111323156.XA CN202111323156A CN113779910B CN 113779910 B CN113779910 B CN 113779910B CN 202111323156 A CN202111323156 A CN 202111323156A CN 113779910 B CN113779910 B CN 113779910B
Authority
CN
China
Prior art keywords
parameter
distribution
neural network
integrated circuit
training
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111323156.XA
Other languages
English (en)
Other versions
CN113779910A (zh
Inventor
薛小帝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202111323156.XA priority Critical patent/CN113779910B/zh
Publication of CN113779910A publication Critical patent/CN113779910A/zh
Application granted granted Critical
Publication of CN113779910B publication Critical patent/CN113779910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Geometry (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Medical Informatics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种用于集成电路的产品性能分布预测方法及装置、电子设备及存储介质。该方法包括：根据目标电流值，利用第一预测模型得到第一参数，第一参数反映集成电路的电路级性能；根据第一参数，利用拟合函数得到第二参数和漏电参数，第二参数反映集成电路的产品级性能；根据第二参数和漏电参数，利用分布模型得到目标分布，目标分布为所预测的集成电路的产品性能分布。该方法可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测，能够在硅后产品所处的各个阶段进行预测，可以处理大量数据，具有较强的复用性，适用范围广。

Description

产品性能分布预测方法及装置、电子设备及存储介质
技术领域
本公开的实施例涉及一种用于集成电路的产品性能分布预测方法及装置、电子设备及存储介质。
背景技术
在集成电路（例如芯片）设计及生产领域，通常划分为硅前阶段和硅后阶段。硅前阶段是指生产之前的阶段，在硅前阶段，设计人员可以对芯片参数进行设计、仿真、优化、验证等。之后，基于确定的参数生产芯片。硅后阶段是指生产之后的阶段，在硅后阶段，芯片已经生产完成，设计人员可以对芯片的实际参数、性能指标、良率等进行测试、统计、验证等。随着芯片设计的复杂度不断提高，在硅后阶段针对芯片的测试、统计、验证等操作的重要性也日益凸显。
发明内容
本公开至少一个实施例提供一种用于集成电路的产品性能分布预测方法，包括：根据目标电流值，利用第一预测模型得到第一参数，其中，所述第一参数反映所述集成电路的电路级性能；根据所述第一参数，利用拟合函数得到第二参数和漏电参数，其中，所述第二参数反映所述集成电路的产品级性能；根据所述第二参数和所述漏电参数，利用分布模型得到目标分布，其中，所述目标分布为所预测的所述集成电路的产品性能分布。
例如，在本公开一实施例提供的方法中，所述第一预测模型包括神经网络模型，根据所述目标电流值，利用所述第一预测模型得到所述第一参数，包括：将所述目标电流值作为所述神经网络模型的输入，利用所述神经网络模型输出所述第一参数。
例如，在本公开一实施例提供的方法中，所述集成电路包括互补金属氧化物半导体晶体管，所述目标电流值至少包括N型金属氧化物半导体驱动电流和P型金属氧化物半导体驱动电流。
例如，本公开一实施例提供的方法还包括：采用神经网络，利用训练样本集对所述神经网络进行训练，并利用测试样本集对所述神经网络进行测试，将由所述神经网络训练得到的神经网络模型作为所述第一预测模型。
例如，在本公开一实施例提供的方法中，利用所述训练样本集对所述神经网络进行训练，包括：利用所述训练样本集，采用梯度下降算法训练所述神经网络。
例如，在本公开一实施例提供的方法中，利用所述测试样本集对所述神经网络进行测试，包括：将所述测试样本集作为输入，将所述神经网络的输出结果与对照数据进行比较；响应于所述输出结果与所述对照数据之间的差值小于预设误差，结束训练；响应于所述输出结果与所述对照数据之间的差值大于或等于所述预设误差，修正所述神经网络的结构并继续训练。
例如，在本公开一实施例提供的方法中，修正所述神经网络的结构并继续训练，包括：响应于所述输出结果与所述对照数据之间的当前差值与前一次差值之间的差大于预设阈值，增加所述神经网络的隐藏层节点数，并继续训练；响应于所述输出结果与所述对照数据之间的当前差值与前一次差值之间的差小于或等于所述预设阈值，增加所述神经网络的隐藏层数量，并继续训练。
例如，本公开一实施例提供的方法还包括：对多组测试数据进行拟合，建立所述拟合函数；其中，所述拟合函数反映所述第一参数、所述第二参数、所述漏电参数之间的对应关系。
例如，在本公开一实施例提供的方法中，所述分布模型包括二元分布，根据所述第二参数和所述漏电参数，利用所述分布模型得到所述目标分布，包括：将所述第二参数和所述漏电参数分别作为所述二元分布中每个分布的中位数，得到所述目标分布。
例如，本公开一实施例提供的方法还包括：利用多组测试数据，分别构建针对所述第二参数的分布和针对所述漏电参数的分布，并且利用三角函数进行联合表征，从而得到二元分布以作为所述分布模型。
例如，在本公开一实施例提供的方法中，所述二元分布包括二元正态分
布，所述二元正态分布表示为：
Figure 38113DEST_PATH_IMAGE001
，其中，X表示所述
第二参数，Y表示所述漏电参数，A、B、θ表示所述二元正态分布中的变化参量。
例如，本公开一实施例提供的方法还包括：基于所述目标分布，根据分类规则，对所述集成电路进行分类。
例如，在本公开一实施例提供的方法中，所述分类规则包括多个预设区间范围；基于所述目标分布，根据所述分类规则，对所述集成电路进行分类，包括：基于所述多个预设区间范围，根据所述目标分布中每个点位对应的第二参数和漏电参数，将所述点位对应的集成电路划分到与所述多个预设区间范围之一对应的类别。
例如，在本公开一实施例提供的方法中，所述集成电路还包括环形振荡器，所述第一参数至少包括所述环形振荡器的频率，所述第二参数至少包括基于所述环形振荡器的频率得到的电路延时。
例如，在本公开一实施例提供的方法中，所述多组测试数据基于晶圆可接受度测试和/或晶圆筛选测试得到。
本公开至少一个实施例还提供一种用于集成电路的产品性能分布预测装置，包括：第一计算单元，配置为根据目标电流值，利用第一预测模型得到第一参数，其中，所述第一参数反映所述集成电路的电路级性能；第二计算单元，配置为根据所述第一参数，利用拟合函数得到第二参数和漏电参数，其中，所述第二参数反映所述集成电路的产品级性能；分布计算单元，配置为根据所述第二参数和所述漏电参数，利用分布模型得到目标分布，其中，所述目标分布为所预测的所述集成电路的产品性能分布。
本公开至少一个实施例还提供一种电子设备，包括本公开任一实施例提供的用于集成电路的产品性能分布预测装置。
本公开至少一个实施例还提供一种电子设备，包括：处理器；存储器，包括一个或多个计算机程序模块；其中，所述一个或多个计算机程序模块被存储在所述存储器中并被配置为由所述处理器执行，所述一个或多个计算机程序模块包括用于实现本公开任一实施例提供的用于集成电路的产品性能分布预测方法。
本公开至少一个实施例还提供一种存储介质，用于存储非暂时性计算机可读指令，当所述非暂时性计算机可读指令由计算机执行时可以实现本公开任一实施例提供的用于集成电路的产品性能分布预测方法。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种集成电路硅后性能预估示意图；
图2为本公开一些实施例提供的一种用于集成电路的产品性能分布预测方法的流程示意图；
图3为本公开一些实施例提供的另一种用于集成电路的产品性能分布预测方法的流程示意图；
图4为本公开一些实施例提供的目标电流值与第一参数的相关性示意图；
图5为本公开一些实施例提供的方法中第一预测模型的示意图；
图6为本公开一些实施例提供的方法中利用测试样本集对神经网络进行测试的流程示意图；
图7为本公开一些实施例提供的方法中修正神经网络的结构并继续训练的流程示意图；
图8为本公开一些实施例提供的产品性能分布预测方法中的拟合函数示意图；
图9A为本公开一些实施例提供的产品性能分布预测方法中第二参数的分布示意图；
图9B为本公开一些实施例提供的产品性能分布预测方法中漏电参数的分布示意图；
图9C为本公开一些实施例提供的产品性能分布预测方法中第二参数与漏电参数的分布示意图；
图10A为利用本公开实施例提供的产品性能分布预测方法得到的预测数据与实测数据的对比表；
图10B为利用本公开实施例提供的产品性能分布预测方法得到的预测数据与实测数据的对比图；
图11为本公开一些实施例提供的一种用于集成电路的产品性能分布预测方法的工作流程图；
图12为本公开一些实施例提供的一种用于集成电路的产品性能分布预测装置的示意框图；
图13为本公开一些实施例提供的一种电子设备的示意框图；
图14为本公开一些实施例提供的另一种电子设备的示意框图；
图15为本公开一些实施例提供的另一种电子设备的示意框图；
图16为本公开一些实施例提供的一种存储介质的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在集成电路（例如芯片）的生产过程中，器件驱动电流目标值是设计人员与晶圆厂沟通进行生产的重要锚定目标。在实际生产时，由于良率窗口的要求或者市场需求变化的要求，可能会对产品性能提出不同的分布需求，从而需要对器件目标值进行调整。然而，由于晶圆可接受度测试（Wafer Acceptance Test，WAT）数据的完整性不足以及不同晶圆厂生产条件差异等因素，难以对新的器件目标值下硅后的性能分布进行较为准确的预估。因此，基于WAT测试数据及晶圆筛选测试（Wafer Sort，WS）数据进行芯片硅后性能预估具有重要意义。
图1为一种集成电路硅后性能预估示意图。如图1所示，通常的硅后性能预估采用单点预测的方式，也即，分别将WAT测试得到的驱动电流参数与WS测试得到的产品级性能参数及漏电参数作相关性拟合。在这种方式下，将新的器件驱动电流目标值代入相关性拟合的曲线函数中，可以分别得到单点的WS测试下产品级性能参数和漏电参数，以此表征芯片硅后性能情况。
然而，在这种单点预测的方式下，利用WAT测试得到的驱动电流参数，通过直接相关性拟合对性能进行预估，使得相关性较弱，预估精度较差。而且，产品级性能参数、漏电参数分别通过单点预测得到，不能提供芯片硅后性能分布信息，无法满足分析需求。
本公开至少一个实施例提供一种用于集成电路的产品性能分布预测方法及装置、电子设备及存储介质。该方法可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测，能够在硅后产品所处的各个阶段进行预测，可以处理大量数据，具有较强的复用性，适用范围广。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一个实施例提供一种用于集成电路的产品性能分布预测方法。该方法包括：根据目标电流值，利用第一预测模型得到第一参数，第一参数反映集成电路的电路级性能；根据第一参数，利用拟合函数得到第二参数和漏电参数，第二参数反映集成电路的产品级性能；根据第二参数和漏电参数，利用分布模型得到目标分布，目标分布为所预测的集成电路的产品性能分布。
图2为本公开一些实施例提供的一种用于集成电路的产品性能分布预测方法的流程示意图。在一些实施例中，如图2所示，该方法包括如下操作。
步骤S10：根据目标电流值，利用第一预测模型得到第一参数，第一参数反映集成电路的电路级性能；
步骤S20：根据第一参数，利用拟合函数得到第二参数和漏电参数，第二参数反映集成电路的产品级性能；
步骤S30：根据第二参数和漏电参数，利用分布模型得到目标分布，目标分布为所预测的集成电路的产品性能分布。
例如，该方法用于对集成电路（例如芯片）进行硅后产品性能分布预测，可以预测得到集成电路的产品性能分布，以用于后续的产品评估和分类，例如用于将产品划分为不同规格及封装类型。
例如，在步骤S10中，目标电流值为所预期的电流值。当集成电路包括互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）晶体管时，目标电流值至少包括N型金属氧化物半导体（Negative channel-Metal-Oxide-Semiconductor，NMOS）驱动电流和P型金属氧化物半导体（Positive channel-Metal-Oxide-Semiconductor，PMOS）驱动电流。也即，目标电流值包括所预期的NMOS驱动电流和所预期的PMOS驱动电流。当然，本公开的实施例不限于此，目标电流值还可以包括其他WAT测试参数。
例如，第一预测模型可以为神经网络模型，该神经网络模型是预先训练得到的。该神经网络模型的输入为目标电流值（例如NMOS驱动电流和PMOS驱动电流），该神经网络模型的输出则为第一参数。例如，集成电路可以包括环形振荡器，第一参数至少包括环形振荡器的频率，因此，第一参数可以反映集成电路的电路级性能。当然，本公开的实施例不限于此，第一参数还可以包括其他类型的参数，例如可以为设计人员所选择或定义的其他物理参数，只要能够反映集成电路的电路级性能即可，这可以根据实际需求而定，本公开的实施例对此不作限制。
例如，在第一预测模型为神经网络模型的情形下，步骤S10可以包括：将目标电流值作为神经网络模型的输入，利用神经网络模型输出第一参数。关于该神经网络模型，将在后文详细说明，此处不再赘述。需要说明的是，本公开的实施例中，第一预测模型不限于神经网络模型，也可以为其他类型的模型，只要该模型可以基于目标电流值得到第一参数即可，这可以根据实际需求而定。
例如，在步骤S20中，在得到第一参数之后，利用拟合函数可以得到第二参数和漏电参数。例如，拟合函数可以是预先通过一定的数据拟合得到的。该拟合函数反映了第一参数、第二参数、漏电参数之间的对应关系，也即是，根据一个已知的第一参数，可以利用拟合函数计算得到对应的第二参数和漏电参数。在集成电路包括环形振荡器的情形下，第二参数至少包括基于环形振荡器的频率得到的电路延时，因此，第二参数可以反映集成电路的产品级性能。当然，本公开的实施例不限于此，第二参数还可以为其他类型的参数，例如可以为设计人员所选择或定义的其他物理参数，只要能够反映集成电路的产品级性能即可，这可以根据实际需求而定，本公开的实施例对此不作限制。例如，在一些示例中，第二参数可以为基于集成电路中多条路径各自的环形振荡器的频率综合计算得到的参数，以用于反映产品级性能。漏电参数可以为集成电路中的CMOS晶体管的漏电参数，也可以为集成电路中其他器件的漏电参数，本公开的实施例对此不作限制。与第二参数的作用类似，漏电参数也可以反映集成电路的产品级性能。
例如，在步骤S30中，在得到第二参数和漏电参数之后，利用分布模型得到目标分布。例如，分布模型可以是预先通过一定的数据计算建立的。该分布模型可以为任意类型的分布模型，例如正态分布、均匀分布、瑞利分布、指数分布、贝塔分布、伽马分布等，本公开的实施例对此不作限制。将第二参数和漏电参数代入分布模型，从而可以得到目标分布，该目标分布即为所预测的集成电路的产品性能分布。
由此，通过上述步骤，可以实现集成电路（例如芯片）的硅后产品性能分布预测，所得到的产品性能分布能够反映在目标电流值下硅后产品的性能的分布，例如在同一目标电流值下所得到的多个集成电路产品各自的第二参数和漏电参数的分布，从而可以用于后续的产品评估和分类。而且，上述各个步骤形成自动化流程，设计人员只需提供目标电流值，即可以得到最终的目标分布。
图3为本公开一些实施例提供的另一种用于集成电路的产品性能分布预测方法的流程示意图。在一些实施例中，如图3所示，该方法包括如下操作。
步骤S40：采用神经网络，利用训练样本集对神经网络进行训练，并利用测试样本集对神经网络进行测试，将由神经网络训练得到的神经网络模型作为第一预测模型；
步骤S10：根据目标电流值，利用第一预测模型得到第一参数，第一参数反映集成电路的电路级性能；
步骤S50：对多组测试数据进行拟合，建立拟合函数；
步骤S20：根据第一参数，利用拟合函数得到第二参数和漏电参数，第二参数反映集成电路的产品级性能；
步骤S60：利用多组测试数据，分别构建针对第二参数的分布和针对漏电参数的分布，并且利用三角函数进行联合表征，从而得到二元分布以作为分布模型；
步骤S30：根据第二参数和漏电参数，利用分布模型得到目标分布，目标分布为所预测的集成电路的产品性能分布；
步骤S70：基于目标分布，根据分类规则，对集成电路进行分类。
上述步骤S10-S30与图2所示的方法中的步骤S10-S30基本相同，此处不再赘述。
例如，在步骤S40中，采用神经网络，利用训练样本集对神经网络进行训练，并利用测试样本集对神经网络进行测试。通过反复训练和测试，当神经网络的性能满足要求时，将由神经网络训练得到的神经网络模型作为第一预测模型。
例如，训练样本集和测试样本集均来自测试数据。测试数据包括WAT测试得到的NMOS驱动电流和PMOS驱动电流，以及还可以包括WS测试得到的第一参数。例如，在一些示例中，测试数据如图4所示，此时目标电流值包括NMOS驱动电流和PMOS驱动电流，一个NMOS驱动电流和一个PMOS驱动电流对应于一个第一参数（也即图4中所示的电路级性能参数）。例如，可以针对试量产的产品进行测试以得到测试数据，然后将测试数据的一部分作为训练样本集，将测试数据的另一部分作为测试样本集。例如，进行测试时，WAT测试包括器件驱动电流，例如NMOS驱动电流、PMOS驱动电流、其他电路级性能参数等；WS测试包括第一参数（也即产品级性能参数）及漏电参数等。
例如，在一些示例中，第一预测模型的结构如图5所示，第一预测模型可以为神经网络模型。该神经网络模型包括3层隐藏层，分别为隐藏层1、隐藏层2、隐藏层3，隐藏层1作为输入层，隐藏层3作为输出层，每个隐藏层包括多个神经元节点。NMOS驱动电流和PMOS驱动电流作为神经网络模型的输入，第一参数（也即电路级性能参数）作为神经网络模型的输出。由此，利用该神经网络模型，在提供NMOS驱动电流和PMOS驱动电流时，可以预测得到对应的第一参数（也即电路级性能参数）。
需要说明的是，神经网络模型的结构不限于图5所示的结构，可以采用任意适用的结构，并且，隐藏层的数量不限于3层，这可以根据实际需求而定。神经网络模型可以采用前馈神经网络、反馈网络（或称为回归网络）、自组织神经网络等任意类型的神经网络，本公开的实施例对此不作限制。
例如，利用训练样本集对神经网络进行训练，可以包括：利用训练样本集，采用梯度下降算法训练神经网络。关于梯度下降算法的说明可以参考常规设计，此处不再赘述。训练神经网络所采用的算法还可以为其他任意适用的算法，对神经网络的具体训练方式也可以参考常规设计，此处不再赘述。
图6为本公开一些实施例提供的方法中利用测试样本集对神经网络进行测试的流程示意图。如图6所示，在一些示例中，利用测试样本集对神经网络进行测试可以包括如下操作。
步骤S41：将测试样本集作为输入，将神经网络的输出结果与对照数据进行比较；
步骤S42：响应于输出结果与对照数据之间的差值小于预设误差，结束训练；
步骤S43：响应于输出结果与对照数据之间的差值大于或等于预设误差，修正神经网络的结构并继续训练。
例如，在步骤S41中，对照数据可以是实际测试得到的数据，也可以是设计数据或经验数据，这可以根据实际需求而定。在步骤S42中，当输出结果与对照数据之间的差值小于预设误差，则表示神经网络的精度满足要求，因此结束训练，此时得到的神经网络模型作为第一预测模型。例如，预设误差的数值可以根据经验或根据实际需求而定。在步骤S43中，当输出结果与对照数据之间的差值大于或等于预设误差，则表示神经网络的精度不满足要求，因此需要修正神经网络的结构并继续训练。通过反复训练，优化调整神经网络的参数以降低误差，从而可以得到第一预测模型，该第一预测模型是针对电路级性能参数的预测模型。
图7为本公开一些实施例提供的方法中修正神经网络的结构并继续训练的流程示意图。如图7所示，修正神经网络的结构并继续训练可以包括如下操作。
步骤S431：响应于输出结果与对照数据之间的当前差值与前一次差值之间的差大于预设阈值，增加神经网络的隐藏层节点数，并继续训练；
步骤S432：响应于输出结果与对照数据之间的当前差值与前一次差值之间的差小于或等于预设阈值，增加神经网络的隐藏层数量，并继续训练。
例如，在步骤S431中，计算输出结果与对照数据之间的差值，如果当前差值与前一次差值之间的差大于预设阈值，则增加神经网络的隐藏层节点数，以修正神经网络的结构，然后针对修正后的神经网络继续训练。
例如，在步骤S432中，计算输出结果与对照数据之间的差值，如果当前差值与前一次差值之间的差小于或等于预设阈值，则增加神经网络的隐藏层数量，以修正神经网络的结构，然后针对修正后的神经网络继续训练。
由此，根据当前差值与前一次差值之间的差和预设阈值的大小关系，对神经网络的结构采用不同的方式进行修正，从而可以加快训练速度，尽快得到满足要求的神经网络模型。需要说明的是，预设阈值的数值可以根据实际需求而定，本公开的实施例对此不作限制。
在一些示例中，训练流程如下。首先，逐次增加神经网络各隐藏层节点数量，采用训练样本集对神经网络进行训练，得到神经网络的网络参数。然后，采用测试样本集验证精度。当利用测试样本集预测的电路级性能参数（也即第一参数）相比WAT测量的电路级性能参数的误差低于预设误差时，神经网络参数优化结束，此时得到的神经网络模型作为第一预测模型。当利用测试样本集预测的电路级性能参数相比WAT测量的电路级性能参数的误差高于或等于预设误差时，如果本次误差与上次误差之间的差值高于预设阈值则继续增加隐藏层节点数并再次训练和验证精度，如果本次误差与上次误差之间的差值不高于预设阈值则增加隐藏层数。直到当测试样本集预测的电路级性能参数相比WAT测量的电路级性能参数的误差低于预设误差时，神经网络参数优化结束，此时得到的神经网络模型作为第一预测模型。
返回至图3，在步骤S50中，对多组测试数据进行拟合，建立拟合函数，以便于在后续步骤中使用拟合函数进行计算。例如，拟合函数反映第一参数、第二参数、漏电参数之间的对应关系。多组测试数据基于晶圆可接受度测试（WAT测试）和/或晶圆筛选测试（WS测试）得到。例如，可以针对试量产的产品进行测试以得到多组测试数据，每组测试数据均包括第一参数、第二参数和漏电参数。例如，可以采用多项式拟合、最小二乘曲线拟合、特定类型函数拟合等任意的拟合方法，本公开的实施例对此不作限制。
例如，拟合函数可以包括多个子函数。在一些示例中，如图8所示，第一参数（也即电路级性能参数）、第二参数（也即产品级性能参数）和漏电参数具有较强的相关性，可以通过拟合得到两个子函数。一个子函数表示第一参数与第二参数之间的对应关系，另一个子函数表示第一参数与漏电参数之间的对应关系。由此，在后续步骤中，根据第一参数，可以利用拟合函数计算得到第二参数和漏电参数。
返回至图3，在步骤S60中，利用多组测试数据，分别构建针对第二参数的分布和针对漏电参数的分布，并且利用三角函数进行联合表征，从而得到二元分布以作为分布模型。例如，多组测试数据基于WAT测试和/或WS测试得到。例如，可以针对试量产的产品进行测试以得到多组测试数据，每组测试数据均包括第二参数和漏电参数。
例如，如图9A-9C所示，在WS测试下，第二参数（也即产品级性能参数）、漏电参数都服从正态分布，同时存在一定的相关性。因此，可以构建两个独立的正态分布A、B，通过三角函数sinθ、cosθ进行联合表征，从而得到相关性二元正态分布X、Y，以此表征实际的产品级性能参数和漏电参数的分布。
例如，二元正态分布表示为：
Figure 955253DEST_PATH_IMAGE002
。该公式中，X表
示第二参数，Y表示漏电参数，A、B、θ表示二元正态分布中的变化参量。例如通过WS实测数据，计算得到产品级性能参数和漏电参数的均值、标准差及相关系数，代入模型，通过枚举法计算得到θ、A和B的均值、标准差，从而完成模型构建。关于二元正态分布计算方式的详细说明可参考常规设计，此处不再赘述。由此，通过利用三角函数对第二参数的分布和漏电参数的分布进行联合表征，可以得到二元正态分布，以作为分布模型。
在得到分布模型（该分布模型例如为二元分布）之后，步骤S30可以包括：将第二参数和漏电参数分别作为二元分布中每个分布的中位数（也称为middle值），得到目标分布。也即是，将通过步骤S20得到的第二参数和漏电参数代入二元分布中，将第二参数作为二元分布中一个分布的中位数，将漏电参数作为二元分布中另一个分布的中位数，从而可以得到目标分布。该目标分布为所预测的集成电路的产品性能分布。
返回图3，在步骤S70中，基于目标分布，根据分类规则，对集成电路进行分类。例如，分类规则包括多个预设区间范围，这些预设区间范围表示集成电路的参数的范围，例如第二参数和漏电参数的范围。因此，步骤S70可以包括：基于多个预设区间范围，根据目标分布中每个点位对应的第二参数和漏电参数，将点位对应的集成电路划分到与多个预设区间范围之一对应的类别。例如，每个点位表示一个集成电路产品，各个点位对应的集成电路产品的第二参数和漏电参数彼此不同或者不完全相同。因此，根据第二参数和漏电参数对集成电路进行类别划分，可以将参数相同或相近的集成电路产品划分为同一类别，而参数相差较远的集成电路产品划分为不同类别，以实现分类。分类之后，可以将集成电路产品划分为不同规格及封装类型。
图10A为利用本公开实施例提供的产品性能分布预测方法得到的预测数据与实测数据的对比表，图10B为利用本公开实施例提供的产品性能分布预测方法得到的预测数据与实测数据的对比图。如图10A和图10B所示，在一些示例中，设置10个预设区间范围（也即图10A表格中的分类规则1~10），并将落入各个预设区间范围的集成电路产品划分到相应的类别，计算得到各个类别的集成电路产品的数量比例。图10A表格中的预测结果是指基于目标分布计算得到的各个类别的数量比例，实测数据是指实际测量得到的各个类别的数量比例。可知，预测结果与实测数据的差异较小，差异均小于10%，由此说明本公开实施例提供的产品性能分布预测方法得到的目标分布的精度高，准确性高。
需要说明的是，在实施本公开实施例提供的方法时，可以执行步骤S10-S60，从而既建立第一预测模型、拟合函数、分布模型，又利用这些模型和函数进行计算；此外，也可以仅执行步骤S10-S30，而不执行步骤S40-S60，从而直接使用各个模型和函数进行计算，此时需要预先建立好各个模型和函数。各个步骤是否具体执行，可以根据实际需求而定，本公开的实施例对此不作限制。
图11为本公开一些实施例提供的一种用于集成电路的产品性能分布预测方法的工作流程图。下面结合图11对该方法的工作流程进行简要说明。
首先键入所需器件驱动电流目标值，也即，输入目标电流值。目标电流值被代入电路级性能预测模型（也即第一预测模型），得到预测的电路级性能参数（也即第一参数）。然后，将预测的电路级性能参数代入WAT电路级性能参数与WS产品级性能参数/漏电参数拟合函数，得到产品级性能参数（也即第二参数）和漏电参数。接着，将预测的产品级性能参数/漏电参数代入产品级性能参数/漏电参数分布模型，获得最终的产品性能分布。最后，按照一定的分类规则进行分类，实现硅后产品的性能分布预测以及分类。
在本公开实施例提供的方法中，通过采用多种模型组合实现硅后性能分布预测，可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测。该方法能够在硅后产品所处的各个阶段进行预测，能够处理大量的数据，数据处理能力强。并且，该方法具有较强的适用性和复用性，可以针对不同晶圆厂的不同产品以及产品的不同阶段进行预测，适用范围广。本公开实施例提供的方法可以解决传统芯片硅后性能预测过程中的精度较差且不能提供分布信息等问题，只需提供目标电流值，即可预估相对准确的硅后性能分布状况。
本公开至少一个实施例还提供一种用于集成电路的产品性能分布预测装置。该装置包括：第一计算单元，配置为根据目标电流值，利用第一预测模型得到第一参数，第一参数反映集成电路的电路级性能；第二计算单元，配置为根据第一参数，利用拟合函数得到第二参数和漏电参数，第二参数反映集成电路的产品级性能；分布计算单元，配置为根据第二参数和漏电参数，利用分布模型得到目标分布，目标分布为所预测的集成电路的产品性能分布。
该装置可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测，能够在硅后产品所处的各个阶段进行预测，可以处理大量数据，具有较强的复用性，适用范围广。
图12为本公开一些实施例提供的一种用于集成电路的产品性能分布预测装置的示意框图。如图12所示，该产品性能分布预测装置100包括第一计算单元110、第二计算单元120和分布计算单元130。该产品性能分布预测装置100用于对集成电路（例如芯片）进行硅后产品性能分布预测，可以预测得到集成电路的产品性能分布，以用于后续的产品评估和分类，例如用于将产品划分为不同规格及封装类型。
第一计算单元110配置为根据目标电流值，利用第一预测模型得到第一参数。第一参数反映集成电路的电路级性能。例如，第一计算单元110可以执行如图2所示的方法的步骤S10。第二计算单元120配置为根据第一参数，利用拟合函数得到第二参数和漏电参数。第二参数反映集成电路的产品级性能。例如，第二计算单元120可以执行如图2所示的方法的步骤S20。分布计算单元130配置为根据第二参数和漏电参数，利用分布模型得到目标分布。目标分布为所预测的集成电路的产品性能分布。例如，分布计算单元130可以执行如图2所示的方法的步骤S30。
例如，第一计算单元110、第二计算单元120和分布计算单元130可以为硬件、软件、固件以及它们的任意可行的组合。例如，第一计算单元110、第二计算单元120和分布计算单元130可以为专用或通用的电路、芯片或装置等，也可以为处理器和存储器的结合。关于第一计算单元110、第二计算单元120和分布计算单元130的具体实现形式，本公开的实施例对此不作限制。
需要说明的是，本公开的实施例中，产品性能分布预测装置100的各个单元与前述的产品性能分布预测方法的各个步骤对应，关于该产品性能分布预测装置100的具体功能可以参考上文中产品性能分布预测方法的相关描述，此处不再赘述。图12所示的产品性能分布预测装置100的组件和结构只是示例性的，而非限制性的，根据需要，该产品性能分布预测装置100还可以包括其他组件和结构。
例如，第一预测模型包括神经网络模型。第一计算单元110包括第一计算子单元，第一计算子单元配置为将目标电流值作为神经网络模型的输入，利用神经网络模型输出第一参数。
例如，产品性能分布预测装置100还可以包括训练单元、拟合单元、分布模型构建单元、分类单元。
训练单元配置为采用神经网络，利用训练样本集对神经网络进行训练，并利用测试样本集对神经网络进行测试，将由神经网络训练得到的神经网络模型作为第一预测模型。
训练单元可以包括训练子单元和测试子单元。训练子单元配置为利用训练样本集，采用梯度下降算法训练神经网络。测试子单元配置为：将测试样本集作为输入，将神经网络的输出结果与对照数据进行比较；响应于输出结果与对照数据之间的差值小于预设误差，结束训练；响应于输出结果与对照数据之间的差值大于或等于预设误差，修正神经网络的结构并继续训练。
例如，测试子单元包括第一修正单元和第二修正单元。第一修正单元配置为响应于输出结果与对照数据之间的当前差值与前一次差值之间的差大于预设阈值，增加神经网络的隐藏层节点数，并继续训练。第二修正单元配置为响应于输出结果与对照数据之间的当前差值与前一次差值之间的差小于或等于预设阈值，增加神经网络的隐藏层数量，并继续训练。
拟合单元配置为对多组测试数据进行拟合，建立拟合函数。例如，拟合函数反映第一参数、第二参数、漏电参数之间的对应关系。
分布模型构建单元配置为利用多组测试数据，分别构建针对第二参数的分布和针对漏电参数的分布，并且利用三角函数进行联合表征，从而得到二元分布以作为分布模型。例如，二元分布包括二元正态分布，二元正态分布
表示为：
Figure 734990DEST_PATH_IMAGE003
，其中，X表示第二参数，Y表示漏电参数，
A、B、θ表示二元正态分布中的变化参量。
分类单元配置为基于目标分布，根据分类规则，对集成电路进行分类。例如，分类规则包括多个预设区间范围。分类单元包括分类子单元，分类子单元配置为基于多个预设区间范围，根据目标分布中每个点位对应的第二参数和漏电参数，将点位对应的集成电路划分到与多个预设区间范围之一对应的类别。
例如，集成电路包括互补金属氧化物半导体晶体管，目标电流值至少包括N型金属氧化物半导体驱动电流和P型金属氧化物半导体驱动电流。集成电路还包括环形振荡器，第一参数至少包括环形振荡器的频率，第二参数至少包括基于环形振荡器的频率得到的电路延时。例如，多组测试数据基于晶圆可接受度测试和/或晶圆筛选测试得到。
本公开至少一个实施例还提供一种电子设备。该电子设备可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测，能够在硅后产品所处的各个阶段进行预测，可以处理大量数据，具有较强的复用性，适用范围广。
图13为本公开一些实施例提供的一种电子设备的示意框图。如图13所示，该电子设备200包括产品性能分布预测装置210。例如，产品性能分布预测装置210可以为图12所示的产品性能分布预测装置100。关于该电子设备200的相关说明可参考上文中关于产品性能分布预测装置100的描述，此处不再赘述。
本公开至少一个实施例还提供一种电子设备，该电子设备包括处理器和存储器，一个或多个计算机程序模块被存储在该存储器中并被配置为由该处理器执行，一个或多个计算机程序模块包括用于实现本公开任一实施例提供的产品性能分布预测方法。该电子设备可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测，能够在硅后产品所处的各个阶段进行预测，可以处理大量数据，具有较强的复用性，适用范围广。
图14为本公开一些实施例提供的另一种电子设备的示意框图。如图14所示，该电子设备300包括处理器310和存储器320。存储器320用于存储非暂时性计算机可读指令（例如一个或多个计算机程序模块）。处理器310用于运行非暂时性计算机可读指令，非暂时性计算机可读指令被处理器310运行时可以执行上文所述的产品性能分布预测方法中的一个或多个步骤。存储器320和处理器310可以通过总线系统和/或其它形式的连接机构（未示出）互连。
例如，处理器310可以是中央处理单元（CPU）、图形处理单元（GPU）、数字信号处理器（DSP）或者具有数据处理能力和/或程序执行能力的其它形式的处理单元，例如现场可编程门阵列（FPGA）等；例如，中央处理单元（CPU）可以为X86或ARM架构等。处理器310可以为通用处理器或专用处理器，可以控制电子设备300中的其它组件以执行期望的功能。
例如，存储器320可以包括一个或多个计算机程序产品的任意组合，计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器（RAM）和/或高速缓冲存储器（cache）等。非易失性存储器例如可以包括只读存储器（ROM）、硬盘、可擦除可编程只读存储器（EPROM）、便携式紧致盘只读存储器（CD-ROM）、USB存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块，处理器310可以运行一个或多个计算机程序模块，以实现电子设备300的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。
需要说明的是，本公开的实施例中，电子设备300的具体功能和技术效果可以参考上文中关于产品性能分布预测方法的描述，此处不再赘述。
图15为本公开一些实施例提供的另一种电子设备的示意框图。如图15所示，该电子设备400例如适于用来实施本公开实施例提供的产品性能分布预测方法。电子设备400可以是终端设备或服务器等。需要注意的是，图15示出的电子设备400仅仅是一个示例，其不会对本公开实施例的功能和使用范围带来任何限制。
如图15所示，电子设备400可以包括处理装置（例如中央处理器、图形处理器等）41，其可以根据存储在只读存储器（ROM）42中的程序或者从存储装置48加载到随机访问存储器（RAM）43中的程序而执行各种适当的动作和处理。在RAM 43中，还存储有电子设备400操作所需的各种程序和数据。处理装置41、ROM 42以及RAM 43通过总线44彼此相连。输入/输出（I/O）接口45也连接至总线44。
通常，以下装置可以连接至I/O接口45：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置46；包括例如液晶显示器（LCD）、扬声器、振动器等的输出装置47；包括例如磁带、硬盘等的存储装置48；以及通信装置49。通信装置49可以允许电子设备400与其他电子设备进行无线或有线通信以交换数据。虽然图15示出了具有各种装置的电子设备400，但应理解的是，并不要求实施或具备所有示出的装置，电子设备400可以替代地实施或具备更多或更少的装置。
例如，根据本公开的实施例，图2所示的产品性能分布预测方法可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包括用于执行上述产品性能分布预测方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置49从网络上被下载和安装，或者从存储装置48安装，或者从ROM 42安装。在该计算机程序被处理装置41执行时，可以实现本公开实施例提供的产品性能分布预测方法中限定的功能。
本公开至少一个实施例还提供一种存储介质，用于存储非暂时性计算机可读指令，当该非暂时性计算机可读指令由计算机执行时可以实现本公开任一实施例提供的产品性能分布预测方法。利用该存储介质，可以实现自动化流程，可以快速精准地完成硅后产品性能分布预测，能够在硅后产品所处的各个阶段进行预测，可以处理大量数据，具有较强的复用性，适用范围广。
图16为本公开一些实施例提供的一种存储介质的示意图。如图16所示，存储介质500用于存储非暂时性计算机可读指令510。例如，当非暂时性计算机可读指令510由计算机执行时可以执行根据上文所述的产品性能分布预测方法中的一个或多个步骤。
例如，该存储介质500可以应用于上述电子设备中。例如，存储介质500可以为图14所示的电子设备300中的存储器320。例如，关于存储介质500的相关说明可以参考图14所示的电子设备300中的存储器320的相应描述，此处不再赘述。
有以下几点需要说明：
（1）本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
（2）在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种用于集成电路的产品性能分布预测方法，包括：
根据目标电流值，利用第一预测模型得到第一参数，其中，所述第一参数反映所述集成电路的电路级性能；
根据所述第一参数，利用拟合函数得到第二参数和漏电参数，其中，所述第二参数反映所述集成电路的产品级性能；
根据所述第二参数和所述漏电参数，利用分布模型得到目标分布，其中，所述目标分布为所预测的所述集成电路的产品性能分布。
2.根据权利要求1所述的方法，其中，所述第一预测模型包括神经网络模型，
根据所述目标电流值，利用所述第一预测模型得到所述第一参数，包括：
将所述目标电流值作为所述神经网络模型的输入，利用所述神经网络模型输出所述第一参数。
3.根据权利要求1所述的方法，其中，所述集成电路包括互补金属氧化物半导体晶体管，所述目标电流值至少包括N型金属氧化物半导体驱动电流和P型金属氧化物半导体驱动电流。
4.根据权利要求1所述的方法，还包括：
采用神经网络，利用训练样本集对所述神经网络进行训练，并利用测试样本集对所述神经网络进行测试，将由所述神经网络训练得到的神经网络模型作为所述第一预测模型。
5.根据权利要求4所述的方法，其中，利用所述训练样本集对所述神经网络进行训练，包括：
利用所述训练样本集，采用梯度下降算法训练所述神经网络。
6.根据权利要求4所述的方法，其中，利用所述测试样本集对所述神经网络进行测试，包括：
将所述测试样本集作为输入，将所述神经网络的输出结果与对照数据进行比较；
响应于所述输出结果与所述对照数据之间的差值小于预设误差，结束训练；
响应于所述输出结果与所述对照数据之间的差值大于或等于所述预设误差，修正所述神经网络的结构并继续训练。
7.根据权利要求6所述的方法，其中，修正所述神经网络的结构并继续训练，包括：
响应于所述输出结果与所述对照数据之间的当前差值与前一次差值之间的差大于预设阈值，增加所述神经网络的隐藏层节点数，并继续训练；
响应于所述输出结果与所述对照数据之间的当前差值与前一次差值之间的差小于或等于所述预设阈值，增加所述神经网络的隐藏层数量，并继续训练。
8.根据权利要求1所述的方法，还包括：
对多组测试数据进行拟合，建立所述拟合函数；
其中，所述拟合函数反映所述第一参数、所述第二参数、所述漏电参数之间的对应关系。
9.根据权利要求1所述的方法，其中，所述分布模型包括二元分布，
根据所述第二参数和所述漏电参数，利用所述分布模型得到所述目标分布，包括：
将所述第二参数和所述漏电参数分别作为所述二元分布中每个分布的中位数，得到所述目标分布。
10.根据权利要求1所述的方法，还包括：
利用多组测试数据，分别构建针对所述第二参数的分布和针对所述漏电参数的分布，并且利用三角函数进行联合表征，从而得到二元分布以作为所述分布模型。
11.根据权利要求10所述的方法，其中，所述二元分布包括二元正态分布，所述二元正态分布表示为：
Figure 570019DEST_PATH_IMAGE001
，
其中，X表示所述第二参数，Y表示所述漏电参数，A、B、θ表示所述二元正态分布中的变化参量。
12.根据权利要求1所述的方法，还包括：
基于所述目标分布，根据分类规则，对所述集成电路进行分类。
13.根据权利要求12所述的方法，其中，所述分类规则包括多个预设区间范围；
基于所述目标分布，根据所述分类规则，对所述集成电路进行分类，包括：
基于所述多个预设区间范围，根据所述目标分布中每个点位对应的第二参数和漏电参数，将所述点位对应的集成电路划分到与所述多个预设区间范围之一对应的类别。
14.根据权利要求1-13任一所述的方法，其中，所述集成电路还包括环形振荡器，所述第一参数至少包括所述环形振荡器的频率，所述第二参数至少包括基于所述环形振荡器的频率得到的电路延时。
15.根据权利要求8或10所述的方法，其中，所述多组测试数据基于晶圆可接受度测试和/或晶圆筛选测试得到。
16.一种用于集成电路的产品性能分布预测装置，包括：
第一计算单元，配置为根据目标电流值，利用第一预测模型得到第一参数，其中，所述第一参数反映所述集成电路的电路级性能；
第二计算单元，配置为根据所述第一参数，利用拟合函数得到第二参数和漏电参数，其中，所述第二参数反映所述集成电路的产品级性能；
分布计算单元，配置为根据所述第二参数和所述漏电参数，利用分布模型得到目标分布，其中，所述目标分布为所预测的所述集成电路的产品性能分布。
17.一种电子设备，包括根据权利要求16所述的用于集成电路的产品性能分布预测装置。
18.一种电子设备，包括：
处理器；
存储器，包括一个或多个计算机程序模块；
其中，所述一个或多个计算机程序模块被存储在所述存储器中并被配置为由所述处理器执行，所述一个或多个计算机程序模块包括用于实现权利要求1-15任一所述的用于集成电路的产品性能分布预测方法。
19.一种存储介质，用于存储非暂时性计算机可读指令，当所述非暂时性计算机可读指令由计算机执行时可以实现权利要求1-15任一所述的用于集成电路的产品性能分布预测方法。
CN202111323156.XA 2021-11-10 2021-11-10 产品性能分布预测方法及装置、电子设备及存储介质 Active CN113779910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111323156.XA CN113779910B (zh) 2021-11-10 2021-11-10 产品性能分布预测方法及装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111323156.XA CN113779910B (zh) 2021-11-10 2021-11-10 产品性能分布预测方法及装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN113779910A CN113779910A (zh) 2021-12-10
CN113779910B true CN113779910B (zh) 2022-02-22

Family

ID=78956935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111323156.XA Active CN113779910B (zh) 2021-11-10 2021-11-10 产品性能分布预测方法及装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN113779910B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114253135B (zh) * 2021-12-13 2024-03-26 深圳智现未来工业软件有限公司 基于机器学习的芯片性能参数测试方法和装置
CN116646281A (zh) * 2023-06-05 2023-08-25 海光集成电路设计(北京)有限公司 异常测试结构获取方法、验证方法及相关装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807323A (zh) * 2017-09-27 2018-03-16 中国电子产品可靠性与环境试验研究所 电路板健康状况监测方法，检测装置以及检测系统
CN111222204A (zh) * 2019-11-12 2020-06-02 中国航天标准化研究所 一种航天机电产品性能与可靠性联合仿真设计方法
CN112346920A (zh) * 2020-11-24 2021-02-09 安测半导体技术(江苏)有限公司 一种集成电路测试数据分析方法及系统
CN112588617A (zh) * 2020-11-25 2021-04-02 海光信息技术股份有限公司 一种分等级筛选芯片的方法、装置及电子设备
CN112868016A (zh) * 2018-06-19 2021-05-28 普罗泰克斯公司 高效集成电路模拟与测试
CN113114235A (zh) * 2021-04-14 2021-07-13 重庆百瑞互联电子技术有限公司 电阻式环形振荡器的频率校准方法、装置、介质及设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826738B2 (en) * 2002-05-10 2004-11-30 Pdf Solutions, Inc. Optimization of die placement on wafers
CN109255160B (zh) * 2018-08-17 2020-10-16 东南大学 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
US12034747B2 (en) * 2019-03-08 2024-07-09 International Business Machines Corporation Unsupervised learning to simplify distributed systems management
CN112257341B (zh) * 2020-10-20 2022-04-26 浙江大学 一种基于异源数据差补融合的定制产品性能预测方法
CN112414997B (zh) * 2020-10-27 2022-06-14 北京工商大学 基于rbf神经网络的icp-aes重叠谱线分离方法
CN112651210B (zh) * 2020-12-29 2023-04-25 海光信息技术股份有限公司 芯片老化性能建模方法、装置、设备及存储介质
CN112765787B (zh) * 2020-12-31 2022-07-26 北京航空航天大学 动态环境下考虑性能指标聚类的退化建模与寿命预测方法
CN113610174B (zh) * 2021-08-13 2024-10-15 中南大学 基于Phik特征选择的电网主机负载预测方法、设备及介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807323A (zh) * 2017-09-27 2018-03-16 中国电子产品可靠性与环境试验研究所 电路板健康状况监测方法，检测装置以及检测系统
CN112868016A (zh) * 2018-06-19 2021-05-28 普罗泰克斯公司 高效集成电路模拟与测试
CN111222204A (zh) * 2019-11-12 2020-06-02 中国航天标准化研究所 一种航天机电产品性能与可靠性联合仿真设计方法
CN112346920A (zh) * 2020-11-24 2021-02-09 安测半导体技术(江苏)有限公司 一种集成电路测试数据分析方法及系统
CN112588617A (zh) * 2020-11-25 2021-04-02 海光信息技术股份有限公司 一种分等级筛选芯片的方法、装置及电子设备
CN113114235A (zh) * 2021-04-14 2021-07-13 重庆百瑞互联电子技术有限公司 电阻式环形振荡器的频率校准方法、装置、介质及设备

Also Published As

Publication number Publication date
CN113779910A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
CN113779910B (zh) 产品性能分布预测方法及装置、电子设备及存储介质
CN113343630B (zh) 建模方法及建模装置、电子设备及存储介质
TW201917613A (zh) 半導體裝置製程
US11763052B2 (en) Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing
US8275584B2 (en) Unified model for process variations in integrated circuits
US11984334B2 (en) Anomaly detection method and system for manufacturing processes
US8468483B2 (en) Method, system and program storage device for performing a parameterized statistical static timing analysis (SSTA) of an integrated circuit taking into account setup and hold margin interdependence
US20150253373A1 (en) Dynamic yield prediction
US11416664B2 (en) AI-driven self adapting microelectronic circuits
US8230382B2 (en) Model based simulation of electronic discharge and optimization methodology for design checking
US9740807B2 (en) Method to measure edge-rate timing penalty of digital integrated circuits
US10013516B2 (en) Selection of corners and/or margins using statistical static timing analysis of an integrated circuit
US8479126B1 (en) Parametric yield improvement flow incorporating sigma to target distance
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
US20070180411A1 (en) Method and apparatus for comparing semiconductor-related technical systems characterized by statistical data
US8819605B1 (en) Deriving effective corners for complex correlations
US7844932B2 (en) Method to identify timing violations outside of manufacturing specification limits
US8448110B2 (en) Method to reduce delay variation by sensitivity cancellation
US7647573B2 (en) Method and device for testing delay paths of an integrated circuit
WO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
CN106528905B (zh) 评估集成电路的系统及方法
JP2011118492A (ja) テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム
Yeh et al. Multiple retest systems for screening high-quality chips
US10055532B2 (en) Collapsing terms in statistical static timing analysis
JP2008204350A (ja) 電力消費見積もりシステムおよび電力消費見積もり方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant