CN106528905B - 评估集成电路的系统及方法 - Google Patents

评估集成电路的系统及方法 Download PDF

Info

Publication number
CN106528905B
CN106528905B CN201610697856.8A CN201610697856A CN106528905B CN 106528905 B CN106528905 B CN 106528905B CN 201610697856 A CN201610697856 A CN 201610697856A CN 106528905 B CN106528905 B CN 106528905B
Authority
CN
China
Prior art keywords
data
architecture
standard cell
application
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610697856.8A
Other languages
English (en)
Other versions
CN106528905A (zh
Inventor
桑迪·库马·戈埃尔
黄智强
李云汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106528905A publication Critical patent/CN106528905A/zh
Application granted granted Critical
Publication of CN106528905B publication Critical patent/CN106528905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的实施例提供了一种方法，方法包括：建立智力成果(IP)库、应用库和技术库；基于应用数据，从IP库中选择有效的配置以用于对应的IP和至少一个子系统，以响应于用户定义的需求，通过模型生成器生成有效的配置的性能、功率、面积和成本(PPAC)模型；基于PPAC模型，创建至少一种架构，该至少一种架构包括至少一个对应的IP和用于该至少一个对应的IP的至少一个有效的配置；以及，通过PPAC探测器访问技术库，基于技术数据，通过模拟可用的制造工艺技术，评估对于至少一种架构的制造的性能值、功率值、面积值和成本值中的至少一个。本发明的实施例还提供了一种评估集成电路的系统。

Description

评估集成电路的系统及方法
技术领域
本发明的实施例涉及半导体领域，更具体地涉及评估集成电路的系统及方法。
背景技术
随着IC技术的进步，芯片的复杂程度增加并且需要更高的性能。随着工业向着芯片上系统(SoC)前进，例如，需要处理和解决包括模拟块的集成和接口需求的不确定因素。
随着芯片复杂程度增加，风险等级也增加。开发周期随着IC的复杂程度而增加。因此，推迟了产品制造周期。
发明内容
本发明的实施例提供了一种评估集成电路的系统，包括：储存器件，配置为储存智力成果数据、应用数据和技术数据；处理器，与所述储存器件电耦合并且被编程以：从所述储存器件获得所述智力成果数据和所述应用数据；基于所述应用数据，从智力成果数据中选择有效的配置以用于对应的智力成果和至少一个子系统，从而生成所述有效的配置的性能、功率、面积和成本模型；基于所述性能、功率、面积和成本模型，生成与至少一种架构对应的数据，所述至少一种架构包括所述对应的智力成果中的至少一个和用于所述对应的智力成果中的所述至少一个的所述有效的配置中的至少一个；从所述储存器件获得所述技术数据；以及基于所述技术数据，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，评估与性能值、功率值、面积值和成本值中的至少一个相关联的生成的数据。
本发明的实施例还提供了一种评估集成电路的系统，所述系统包括：模型生成模块，配置为基于所述应用数据，从智力成果数据中选择有效的配置以用于对应的智力成果和至少一个子系统，从而生成所述有效的配置的性能、功率、面积和成本模型；架构创建模块，配置为基于所述性能、功率、面积和成本模型，创建至少一种架构，所述至少一种架构包括所述对应的智力成果中的至少一个和用于所述对应的智力成果中的所述至少一个的所述有效的配置中的至少一个；以及评估模块，配置为基于技术数据，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，评估性能值、功率值、面积值和成本值中的至少一个。
本发明的实施例还提供了一种评估集成电路的方法，包括：建立智力成果库、应用库和技术库；基于所述应用库，从所述智力成果库中选择有效的配置以用于对应的智力成果和至少一个子系统，从而响应于用户定义的需求，通过模型生成器生成所述有效的配置的性能、功率、面积和成本模型；基于所述性能、功率、面积和成本模型，创建至少一种架构，所述至少一种架构包括所述对应的智力成果中的至少一个和用于所述对应的智力成果中的所述至少一个的所述有效的配置中的至少一个；以及基于所述技术库，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，通过性能、功率、面积和成本探测器访问所述技术库来评估性能值、功率值、面积值和成本值中的至少一个。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的各个实施例的集成平台的原理图；
图2是根据本发明的各个实施例的实施图1中的集成平台的系统的原理图；以及
图3和图4示出了根据本发明的各个实施例的通过图2的系统200执行的方法300的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
本说明书中使用的术语通常具有其在本领域中以及在使用每一个术语的具体的内容中的普通含义。本说明书中使用的实例，包括本文所讨论的任何术语的实例，仅是示例性的，并且绝不是限制本发明的或任何示例性术语的范围和意义。同样，本发明不限于本说明书中给出的各个实施例。
图1是根据本发明的各个实施例的集成平台100的原理图。在一些实施例中，例如，集成平台100包括虚拟平台、虚拟机(VM)，等等。为了说明，集成平台100接收用户定义的需求105并且输出结果数据140。在一些实施例中，用户定义的需求105对应于命令、指令、信号等。在一些实施例中，通过系统、计算机、处理单元等来实施集成平台100。
在一些实施例中，用户定义的需求105包括应用需求和/或系统需求。例如，应用需求包括产品的应用的集合。例如，产品为多媒体器件，并且多媒体器件的应用的集合包括音频回放、视频回放等。例如，系统需求包括产品的性能、功率、面积和成本(PPAC)优先级。例如，产品为多媒体器件，并且其功率需求表示总需求能量低于用户定义的阈值(例如，包括90mJ等)。
在一些实施例中，前述产品包括集成电路并且提供一个集成电路(IC)中的全部系统，这被称作芯片上系统(SOC)或集成电路上系统(SOIC)器件。例如，SOC器件包括单个集成电路中的配置为实施手机、个人数据助理(PDA)、数字VCR、数字摄影机、数字照相机、MP3播放器等的所有电路系统。
为了促进用于制造集成电路(IC)的掩模组的发展，芯片设计者通常使用来自单元库的标准单元。在一些实施例中，这些标准单元被称为“智力成果(IP)”。为了说明，单元包含几何对象，例如，几何对象包括多边形(边界)、路径等。为了简化说明，在以下讨论中使用术语“IP”。用于表示标准单元的各种术语都在本发明的预期范围内。
为了说明，复杂并且混合的IC需要各种模拟和/或数字IP组件。通常情况下，所有所需要的IP来自不同的源。例如，利用所需要的IP，IC制造者、制造厂和代工厂在包括高性能、低功率、小面积和低成本的一些考虑因素下开发了工艺技术以满足用户需求。在一些实施例中，集成平台100配置为评估性能、功率、面积和成本(PPAC)，以用于工艺和/或器件的改善。下文将示出通过集成平台100执行的PPAC的评估。
为了图1中的说明，在集成平台100上实施或者集成平台100中包括IP库110、应用库112、技术库116、模型生成器120、PPAC探测器130。
在一些实施例中，通过配置在图2中所标注的储存器件204中的硬件来实施IP库110，以用于储存与IP和IP的配置相关联的数据。为了说明，IP库110储存图2中所标注的IP数据218。图2中的IP数据218包括与IP和IP的配置相关联的数据。在一些实施例中，IP表示各种集成电路和/或器件或者与各种集成电路和/或器件相关联，例如，各种集成电路和/或器件包括模拟电路、逻辑电路、混合信号电路、射频(RF)器件、存储器件、图像传感器和处理器件。举例来说，例如，处理器件包括ARM A7-C1：单核(L1:64KB，L2：512KB)、ARM A7-C2：双核(L1:64KB，L2:512KB)、ARM A7-C4：四核(L1:64KB，L2：512KB)、ARM M3、GPU Mali等。又举例来说，例如，存储器件包括低功率DDR(LPDDR)、LPDDR2、LPDDR3、SRAM等。直接存储器访问(DMA)是计算机系统的允许特定硬件子系统访问独立于中央处理单元(CPU)的主系统存储器(RAM)的特点。
为了说明的目的给出IP库110和IP的前述实施方式。IP库110和IP的各种实施方式都在本发明的预期范围内。例如，在各个实施例中，通过软件来实施IP库110，和/或IP库110表示与IP和其配置相关联的信息。
在一些实施例中，通过配置在图2中的储存器件204中的硬件来实施应用库112。为了说明，应用库112储存图2中所标注的应用数据220。在一些实施例中，图2中的应用数据220包括表示产品的应用和IP的用法之间的关系的数据。为了说明，产品是多媒体器件。例如，多媒体器件的应用包括MP3回放。如以上所讨论的，IP的用法表示处理器件ARM M3和存储器件LPDDR3执行与MP3回放对应的功能，其中，处理器件ARM M3直接访问来自存储器件LPDDR3的MP3数据。可选地，为了说明，多媒体器件的应用包括MP3回放，并且IP的另一用法表示处理器件ARM M3、存储器件SRAM和LPDDR3以及直接存储器访问(DMA)操作一起执行与MP3回放对应的功能。在一些实施例中，DMA将来自存储器件LPDDR3的MP3数据复制至SRAM，并且处理器件ARM M3从存储器件SRAM访问MP3数据。在一些实施例中，DMA是指计算机系统的允许一些硬件子系统访问独立于中央处理单元(CPU)的主系统存储器的特点。
为了说明的目的给出应用库112的前述实施方式。应用库112的各种实施方式都在本发明的预期范围内。例如，在各个实施例中，通过软件来实施应用库112，和/或应用库112表示产品的应用与IP的用法之间的关系。
在一些实施例中，通过配置在图2中所标注的储存器件204中的硬件来实施技术库116。为了说明，技术库116储存图2中所标注的技术数据222。图2中的技术数据222包括与工艺技术和IP的制造的相关参数相关联的数据。为了说明，IP的制造涉及各种工艺技术，例如，包括0.25μm、0.18μm、0.15μm、0.13μm、0.11μm、90nm、65nm、40nm、28nm等的制造工艺。为了说明，28nm工艺技术包括28nm高性能紧凑的移动计算(28-nm high performancecompact mobile computing，28HPC)等。在一些实施例中，28HPC技术用于主流智能手机、DTV、储存器和SoC应用。与一些方法相比，28HPC技术使得电路设计采用更小的管芯尺寸、更少的余裕设计(over-design)和超凡的功率降低。
在一些实施例中，IP涉及各种设计，例如，包括互补金属氧化物半导体场效应晶体管(CMOSFET)、应变CMOSFET、鳍结构FET(FinFET)、高压晶体管等。对应于前述设计，例如，相关半导体设计参数包括阈值电压、击穿电压、电流消耗、开关速度等。
为了说明的目的给出技术库116的前述实施方式。技术库116的各种实施方式都在本发明的预期范围内。例如，在各个实施例中，通过软件来实施技术库116，和/或技术库116表示与工艺技术和IP的相关参数相关联的信息。
如以上所讨论的，例如，工艺技术表示制造与IP对应的半导体器件的工艺。在一些实施例中，例如，工艺技术与沉积、去除、图案化和电特性的修改(如，掺杂)相关联。在一些实施例中，沉积是将材料生长、涂覆和/或转移至晶圆上的工艺。例如，沉积工艺包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)等。在一些实施例中，去除是从晶圆去除材料的工艺，例如，包括蚀刻工艺。例如，去除工艺包括用于平坦化半导体结构的表面的化学机械平坦化(CMP)。在一些实施例中，图案化(也称为光刻)是使沉积的材料成型的工艺。例如，图案化工艺包括：使用光刻胶材料以选择性地掩蔽半导体结构的一部分；将半导体结构暴露于特定波长的光；以及然后利用显影剂溶液清洗未暴露的区域。在一些实施例中，电特性的修改包括通过扩散和/或离子注入来掺杂所选择的区域。为了说明，掺杂工艺之后是退火工艺，例如，退火工艺包括熔炉退火或快速热退火(RTA)，从而激活注入的掺杂剂。
为了图1中的说明，响应于所接收的用户定义的需求105，模型生成器120至少基于IP库110生成PPAC模型224(如图2中所标注的)。在一些实施例中，PPAC模型224包括代表给定的IP和/或给定的子系统的分等级的(hierarchical)PPAC。在一些实施例中，给定的IP与至少一个集成电路相关联。在一些实施例中，子系统包括至少一个处理器件，例如，处理器件包括中央处理单元(CPU)、数字信号处理器(DSP)等。
在一些实施例中，PPAC模型224与子系统等级(level)、IP等级和块(block)等级相关联。子系统等级限定每一个子系统都包括以上讨论的IP。IP等级限定每一个IP都包括块(未示出)。块等级限定每一个块的参数。在一些实施例中，块中的每一个块都包括技术参数、实施方式参数、通用参数、成本参数等。为了说明，例如，CPU中的一个块包括技术参数、实施方式参数、通用参数、成本参数等。
在一些实施例中，例如，以上讨论的技术参数包括与金属层、金属方案、金属宽度、金属高度、轨迹、栅极长度、温度范围、核心电压、输入/输出(I/O)电压、通用比例因子、RC角变化、成熟度等相关联的参数。
在一些实施例中，例如，以上讨论的实施方式参数包括与阈值电压、操作频率、功率状态、栅极数、面积缩放、典型负载、最大过渡时间、节点切换、晶体管开关、RC角、正向偏压、反向偏压、速度扩展、时序路径等相关联的参数。
在一些实施例中，例如，以上讨论的通用参数包括与电压、温度、长度、宽度、高度、频率、功率、面积等相关联的参数。
在一些实施例中，例如，以上讨论的成本参数包括与管芯成本、制造测试、参数调整、封装、热管理等相关联的参数。
为了说明的目的给出以上示例性讨论的参数。各种参数都在本发明的预期范围内。
在各个实施例中，响应于用户定义的需求105，模型生成器120基于IP库110和应用库112生成如图2所示的PPAC模型224。为了图1中的说明，模型生成器120配置为分析用户定义的需求105的应用需求并且基于应用需求来从应用库112收集一个或多个匹配的应用。在一些实施例中，应用需求包括用户期望的功能，例如，包括MP3回放。为了说明，例如，MP3回放具有以下特点，包括128K比特率、4MB文件大小、4分钟长度以及储存在以上讨论的存储器件LPDDR3中的数据。一种用户期望的功能和多种用户期望的功能中的各种特点都在本发明的预期范围内。
根据来自应用库112的匹配的应用，模型生成器120配置为收集一个或多个IP和子系统的列表。根据列表，模型生成器120配置为从IP库110选择所收集的IP的有效的配置。基于所选择的有效的配置，模型生成器120配置为生成PPAC模型224。在一些实施例中，IP的配置表示IP的规格。例如，如以上所讨论的，具有各种配置的处理器件包括ARM A7-C1：单核(L1:64KB，L2：512KB)、ARM A7-C2：双核(L1:64KB，L2:512KB)、ARM A7-C4：四核(L1:64KB，L2：512KB)、ARM M3、GPU Mali等。
为了图1中的进一步说明，PPAC探测器130从模型生成器120接收图2中所示的PPAC模型224。在一些实施例中，基于图2中所示的PPAC模型224，PPAC探测器130访问技术库116以模拟用于至少一种架构的一个或多个对应的制造工艺。在一些实施例中，架构表示产品的集成电路的配置和/或电特性。
在一些实施例中，PPAC探测器130包括PPAC评估器135。对于以上所讨论的架构，基于PPAC模型224，PPAC评估器135配置为评估性能值、功率值、面积值、成本值或它们的组合。基于所评估的值中的至少一个，PPAC评估器135去除不满足用户定义的需求105的至少一个有缺陷的架构。
在PPAC探测器130去除有缺陷的架构之后，集成平台100输出结果数据140以用于分析和/或评价。在一些实施例中，结果数据140包括与PPAC、PPAC评估等对应的架构-技术配置排序。在各个实施例中，结果数据140用于设计和/或制造产品之前的早期评估。
图2是根据本发明的一些实施例的实施图1的集成平台100的系统200的原理图。图2中示例性地示出了用于系统200的不同组件的标号。在一些实施例中，在实施图1的集成平台100的计算机中或通过该计算机来实施系统200。实施系统200的各种器件都在本发明的预期范围内。
为了说明，系统200包括处理器202和储存计算机程序代码206的永久计算机可读储存器件204。处理器202配置为执行储存在计算机可读储存器件204中的计算机程序代码206，从而用于执行诸如图3和图4中示出的操作。
在一些实施例中，计算机可读储存器件204储存计算机程序代码206，以用于执行包括图3和图4中的操作的操作。在各个实施例中，计算机可读储存器件204还储存除了计算机程序代码206之外的各种数据，以用于执行包括诸如图3和图4中的操作的操作。
在可选实施例中，在执行包括诸如图3和图4中的操作的操作期间，计算机可读储存器件204还储存生成的和/或需要的数据。为了说明，如下文所示出的，在执行图3和图4中的操作期间，生成的和/或需要的数据包括IP数据218、应用数据220、技术数据222、PPAC模型224和/或可执行指令的集合。
为了图2中的说明，参考图1，响应于用户定义的需求105，处理器202配置为执行计算机程序代码206，从而执行如图1所示的模型生成器120、PPAC探测器130和/或PPAC评估器135的操作和/或功能。
为了说明，根据图1中的用户定义的需求105，处理器202执行计算机程序代码206，以使用IP数据218和应用数据220的至少一部分来生成PPAC模型224。在一些实施例中，PPAC模型224包括具有应用规格、技术规格和设计规格的数据库(未示出)。
在一些实施例中，基于PPAC模型224，处理器202执行计算机程序代码206以创建至少一种架构(未示出)。如以上所讨论的，在一些实施例中，架构表示产品的集成电路的配置和/或电特性。在一些实施例中，架构包括以上所讨论的一些IP。
在一些实施例中，对于所创建的架构，处理器202还执行计算机程序代码206以评估性能值、功率值、面积值、成本值或它们的组合。在一些实施例中，基于技术数据222，通过模拟至少一个对应的制造工艺来评估性能值、功率值、面积值、成本值或它们的组合。在一些实施例中，技术数据222包括与工艺技术和IP的制造的相关参数相关的数据。为了说明，模拟与IP和对应于用户定义的数据105的应用相关联的制造工艺。利用模拟结果，评估性能值、功率值、面积值、成本值或它们的组合。基于所评估的值，能够识别和/或去除不满足用户定义的需求105的至少一种有缺陷的架构。
在一些实施例中，例如，通过中央处理单元(CPU)、多处理器、分布式处理系统、专用集成电路(ASIC)、合适的处理单元等来实施处理器202。为了说明的目的给出实施处理器202的前述电路或单元。实施处理器202的各种电路或单元都在本发明的预期范围内。
在一些实施例中，例如，通过电子器件、磁性器件、光学器件、电磁器件、红外器件、半导体器件(或装置)等来实施计算机可读储存器件204。例如，计算机可读储存器件204包括半导体或存储器、磁带、移动计算机软盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和/或光盘等。为了包括光盘的计算机可读储存器件204的说明，计算机可读储存器件204包括只读光盘存储器(CD-ROM)、光盘读/写(CD-R/W)、数字视频光盘(DVD)等。
在一些实施例中，计算机可读储存器件204还储存用于与外部机器和/或设备交互的指令207。在一些实施例中，基于结果数据140，处理器202执行指令207以生成被制造设备读取的命令和/或指令，以用于制造半导体器件。
在一些实施例中，处理器202通过总线208电耦合至计算机可读储存器件204。处理器202能够通过总线208与计算机可读储存器件204通信。
此外，在一些实施例中，处理器202还通过总线208与各个外围装置和/或外部设备通信。为了图2中的说明，处理器202通过总线208电耦合至I/O接口210。I/O接口210电耦合至外围装置，例如，包括显示器(未示出)。例如，通过阴极射线管(CRT)、液晶显示器(LCD)等来实施显示器。因此，处理器202能够通过I/O接口210与显示器通信。通过I/O接口210，处理器202还与包括诸如键盘、小型键盘、鼠标、跟踪球、触控板、触摸屏、光标方向键等的其他外围装置进行信息和/或命令通信。为了说明的目的给出前述外围装置。各种外围装置都在本发明的预期范围内。
在一些实施例中，处理器202还通过总线208电耦合至网络接口212，以通过网络接口212访问网络214。通过网络214，处理器202和计算机可读储存器件204能够与外部设备和/或连接至网络214的设备通信。在一些实施例中，通过网络214，网络接口212接收如图1所示的用户定义的需求105。在一些其他的实施例中，I/O接口210接收用户定义的需求105。
在一些实施例中，通过无线网络接口和/或有线网络接口来实施网络接口212。例如，无线网络接口包括BLUETOOTH、WIFI、WIMAX、GPRS、WCDMA等。例如，有线网络接口包括ETHERNET、USB、IEEE-1394等。
为了说明的目的给出了图2中的系统200的配置。系统200的各种配置都在本发明的预期范围内。例如，在各个实施例中，通过永久计算机可读储存介质来实施计算机可读储存器件204，其中，利用前述用于进行诸如图3和图4中将示出的操作的可执行的指令和/或计算机程序代码来编码该永久计算机可读储存介质。
图3和图4示出了根据本发明的各个实施例的通过图2的系统200执行的方法300的流程图。鉴于示例性的目的，通过图2中的系统200，利用图1中的集成平台100来执行方法300。用于执行方法300的各种平台和系统都在本发明的预期范围内。为了易于理解，下文将参考图1和图2来讨论方法300。
为了图3中的说明，在操作305中，响应于图1中的用户定义的需求，模型生成器120分析应用的集合。相应地，在图2中，处理器202执行计算机程序代码206以分析与应用的集合对应的应用数据220，从而确定匹配的应用数据。在各个实施例中，处理器202还执行计算机程序代码206以从分析的应用数据220中识别匹配的应用数据。
此外，在操作305中，模型生成器120还从应用库112中收集匹配的应用。相应地，在图2中，处理器202执行计算机程序代码206以从应用数据220中收集匹配的应用数据。
在操作310中，基于匹配的应用，模型生成器120收集IP和包括以上讨论的至少一个处理器件的至少一个子系统，这对应于匹配的应用。相应地，在图2中，基于来自应用数据220的匹配的应用数据，处理器202执行计算机程序代码206以收集与IP和至少一个子系统对应的数据。具有IP的子系统配置为执行匹配的应用。在一些实施例中，IP包括在子系统中，或在可选的实施例中，IP在子系统的外部并且电耦合至子系统。
在操作315中，如以上所讨论的，基于IP，模型生成器120从IP库110中选择IP的有效的配置。相应地，在图2中，根据与IP和子系统对应的数据，处理器202执行计算机程序代码206以从IP数据218中选择与有效配置对应的数据。
在操作320中，模型生成器120生成具有有效的配置的PPAC模型。相应地，在图2中，基于与有效的配置对应的数据，处理器202执行计算机程序代码206以生成PPAC模型224。在一些实施例中，如以上所讨论的，PPAC模型224是与子系统等级、IP等级和块等级相关联的分等级的模型。
为了图4中的说明，在操作325中，图1中的PPAC探测器130创建基于由模型生成器120生成的PPAC模型的架构。相应地，在图2中，处理器202执行计算机程序代码206生成与基于PPAC模型224的架构对应的数据。
在一些实施例中，所创建的架构为初始架构。在进一步的实施例中，初始架构具有最小数量的IP，并且该IP具有有效的配置的对应的有效的配置。为了说明，例如，当应用需求表示MP3回放具有128K比特率、4MB文件大小、4分钟长度和存储器件LPDDR3中的储存数据时，初始架构限定处理器件ARM M3访问来自存储器件LPDDR3的数据。为了说明的目的给出以上讨论的应用需求和初始架构。各种应用需求和初始架构都在本发明的预期范围内。
在操作330中，对于所创建的架构的制造，PPAC评估器135评估性能值、功率值、面积值和成本值中的至少一个。相应地，在图2中，处理器202执行计算机程序代码206，以基于技术数据222，通过模拟以上所讨论的可用的制造工艺技术，评估与对于所创建的架构的性能值、功率值、面积值和成本值中的至少一个相关联的生成的数据。在一些实施例中，PPAC评估器135评估以下参数的值，例如，包括泄漏功率(PL)、内部晶体管功率、节点切换功率、利用不同电压阈值分布的相同技术的性能等。
在操作335中，根据操作330中生成的评估结果，PPAC探测器130确定所创建的架构是否满足基于用户定义的需求105的系统需求。相应地，在图2中，处理器202执行计算机程序代码206以确定与所创建的架构对应的生成的数据是否和与系统需求对应的数据匹配。在一些实施例中，当所创建的架构满足系统需求时，PPAC探测器130将所创建的架构限定为有效的架构。当所创建的架构不满足系统需求时，PPAC探测器130将所创建的架构限定为有缺陷的架构。
为了说明，在操作340中，当所创建的架构满足系统需求时，将与所创建的架构(即，有效的架构)对应的结果数据140储存在计算机可读储存器件204中。
当所创建的架构不满足系统需求时，执行操作345。在操作345中，PPAC探测器130确定所有有效的配置是否都被分析。相应地，在图2中，处理器202执行计算机程序代码206以确定与有效的配置对应的所有数据是否都被分析。
当不分析所有有效的配置时，执行操作350。在操作350中，PPAC探测器130利用另一有效的配置来替换前述有效的配置中的一个，从而创建替代架构。相应地，在图2中，处理器202执行计算机程序代码206以利用与另一有效的配置对应的数据来替换与一个有效的配置对应的数据。因此，创建替代架构。为了说明，例如，当应用需求表示MP3回放具有128K比特率、4MB文件大小、4分钟长度和存储器件LPDDR3中的储存数据时，替代架构限定直接存储器访问(DMA)用于将来自存储器件LPDDR3的数据复制至存储器件SRAM，并且然后，处理器件ARM M3访问来自存储器件SRAM的数据。或者说，与以上讨论的初始架构相比较，替代架构限定了包括具有不同操作的不同数量的IP的不同的机制。
为了说明的目的给出以上讨论的应用需求和架构。各种应用需求和架构都在本发明的预期范围内。
在操作350之后，再次执行操作330，其中，对于替代架构，PPAC评估器135评估性能值、功率值、面积值和成本值中的至少一个。以交替方式执行操作330、335、345和350，直到所有有效的配置都被分析或架构满足系统需求。
当所有有效的配置都被分析时，执行操作355。在操作355中，为了说明，通过系统200获得和/或访问结果数据140。在一些实施例中，通过图2中的I/O接口210来获得和/或显示结果数据140。在一些实施例中，通过图2中的网络接口212和网络来获得和/或访问结果数据140。
在各个实施例中，在操作340之后，还执行操作345以检查所有有效的配置是否都被分析。在可选实施例中，在操作340之后，还执行操作355以获得和/或访问结果数据140。
在相关的方法中，需要首先执行描述芯片上数字电路的表现的寄存器传输级(RTL)设计。之后，执行需要RTL设计和可用的逻辑门的库的物理设计以创建芯片设计。因此，相关方法中需要完整的RTL-物理实施方式。然而，完整的RTL-物理实施方式耗时且昂贵。
与相关方法相比，本发明中的方法300和/或集成平台100用于评估性能、功率、面积和成本(PPAC)，从而探测结合各种技术的各种系统配置。因为方法300和/或集成平台100能够用于替代RTL-物理实施方式，所以不需要完整的RTL-物理实施方式，从而快速并且精确地评估性能、功率、面积和成本(PPAC)。结果，减少了时间和成本。
以上图3和图4中所示包括示例性操作，但是没有必要以所示出的顺序执行该操作。根据本发明的各个实施例的精神和范围，可以视情况添加、替换、重排和/或消除操作。例如，在附加的实施例中，根据结果数据140，对满足用户定义的需求105的所有有效的架构进行排序以用于识别和/或分析。相应地，在图2中，处理器202执行计算机程序代码206以生成与所有有效的架构对应的排序数据。
在一些实施例中，公开了一种包括储存器件和处理器的系统。储存器件配置为储存智力成果(IP)数据、应用数据和技术数据。处理器与储存器件电耦合并且被编程以：从储存器件获得IP数据和应用数据；基于应用数据，从IP数据中选择有效的配置以用于对应的IP和至少一个子系统，从而生成有效的配置的性能、功率、面积和成本(PPAC)模型；基于PPAC模型，生成与至少一种架构对应的数据，该至少一种架构包括至少一个对应的IP和用于该至少一个对应的IP的至少一个有效的配置；从储存器件获得技术数据；以及，基于技术数据，通过模拟可用的制造工艺技术，评估与对于至少一种架构的制造的性能值、功率值、面积值和成本值中的至少一个相关联的生成的数据。
还公开了一种包括计算机可执行指令的永久计算机可读介质，当由处理器执行该计算机可执行指令时，使得处理器进行一种方法，该方法包括以下中的至少一个：基于应用数据，从IP数据中选择有效的配置以用于对应的IP和至少一个子系统，从而生成有效的配置的性能、功率、面积和成本(PPAC)模型；基于PPAC模型，创建至少一种架构，该至少一种架构包括至少一个对应的IP和用于该至少一个对应的IP的至少一个有效的配置；以及，基于技术数据，通过模拟可用的制造工艺技术，评估对于至少一种架构的制造的性能值、功率值、面积值和成本值中的至少一个。
还公开了一种方法，所公开的方法包括：建立智力成果(IP)库、应用库和技术库；基于应用库，从IP库中选择有效的配置以用于对应的IP和至少一个子系统，从而响应于用户定义的需求，通过模型生成器生成有效的配置的性能、功率、面积和成本(PPAC)模型；基于PPAC模型，创建至少一种架构，该至少一种架构包括至少一个对应的IP和用于该至少一个对应的IP的至少一个有效的配置；以及，通过PPAC探测器访问技术库，基于技术数据，通过模拟可用的制造工艺技术，评估对于至少一种架构的制造的性能值、功率值、面积值和成本值中的至少一个。
本发明的实施例提供了一种评估集成电路的系统，包括：储存器件，配置为储存智力成果数据、应用数据和技术数据；处理器，与所述储存器件电耦合并且被编程以：从所述储存器件获得所述智力成果数据和所述应用数据；基于所述应用数据，从智力成果数据中选择有效的配置以用于对应的智力成果和至少一个子系统，从而生成所述有效的配置的性能、功率、面积和成本模型；基于所述性能、功率、面积和成本模型，生成与至少一种架构对应的数据，所述至少一种架构包括所述对应的智力成果中的至少一个和用于所述对应的智力成果中的所述至少一个的所述有效的配置中的至少一个；从所述储存器件获得所述技术数据；以及基于所述技术数据，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，评估与性能值、功率值、面积值和成本值中的至少一个相关联的生成的数据。
根据本发明的一个实施例，其中，所述智力成果数据包括与智力成果和所述智力成果的配置相关联的数据，所述应用数据包括与产品的应用和所述智力成果的用法之间的关系相关联的数据，以及所述技术数据包括与工艺技术和所述智力成果的制造的相关参数相关联的数据。
根据本发明的一个实施例，其中，所述处理器被进一步编程以：分析与应用的集合对应的所述应用数据，并且从所述应用数据中收集匹配的应用数据；基于所述匹配的应用数据，收集与所述对应的智力成果和所述至少一个子系统对应的数据；以及从所述智力成果数据中选择与所述有效的配置对应的数据。
根据本发明的一个实施例，其中，所述至少一种架构具有最小数量的智力成果和用于所述智力成果的所述有效的配置中的一个。
根据本发明的一个实施例，其中，所述性能、功率、面积和成本模型与子系统等级、智力成果等级和块等级相关联，其中，所述子系统等级限定每一个子系统都包括智力成果，所述智力成果等级限定每一个智力成果都包括块，以及所述块等级限定每一个块的参数。
根据本发明的一个实施例，其中，所述处理器被进一步编程以：确定与所述至少一种架构对应的生成的数据和与系统需求对应的数据是否匹配。
根据本发明的一个实施例，其中，所述处理器被进一步编程以：当与所述至少一种架构对应的所述生成的数据和与所述系统需求对应的数据匹配时，将所述生成的数据限定为与有效的架构对应的数据。
根据本发明的一个实施例，其中，当所述至少一种架构不满足所述系统需求时，所述处理器替换与所述智力成果相关联的所述有效的配置中的一个，以创建另一架构。
本发明的实施例还提供了一种评估集成电路的系统，所述系统包括：模型生成模块，配置为基于所述应用数据，从智力成果数据中选择有效的配置以用于对应的智力成果和至少一个子系统，从而生成所述有效的配置的性能、功率、面积和成本模型；架构创建模块，配置为基于所述性能、功率、面积和成本模型，创建至少一种架构，所述至少一种架构包括所述对应的智力成果中的至少一个和用于所述对应的智力成果中的所述至少一个的所述有效的配置中的至少一个；以及评估模块，配置为基于技术数据，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，评估性能值、功率值、面积值和成本值中的至少一个。
根据本发明的一个实施例，其中，所述智力成果与各种集成电路相关联。
根据本发明的一个实施例，其中，所述系统还包括：分析模块，配置为分析应用需求并且从所述应用中收集至少一个匹配的应用；以及收集模块，配置为基于所述至少一个匹配的应用，收集所述对应的智力成果和所述至少一个子系统。
根据本发明的一个实施例，其中，所述至少一种架构具有最小数量的智力成果和用于所述智力成果的所述有效的配置中的一个。
根据本发明的一个实施例，其中，所述性能、功率、面积和成本模型与子系统等级、智力成果等级和块等级相关联，其中，所述子系统等级限定每一个子系统都包括智力成果，所述智力成果等级限定每一个智力成果都包括块，以及所述块等级限定每一个块的参数。
根据本发明的一个实施例，其中，所述系统还包括：判断模块，配置为根据所述性能值、所述功率值、所述面积值和所述成本值中的至少一个，确定所述至少一种架构是否满足系统需求。
根据本发明的一个实施例，其中，所述判断模块还配置为：当所述至少一种架构满足所述系统需求时，将所述至少一种架构限定为有效的架构。
根据本发明的一个实施例，其中，所述判断模块还配置为：当所述至少一种架构不满足所述系统需求时，替换与所述智力成果相关联的有效的配置中的一个，以创建另一架构。
本发明的实施例还提供了一种评估集成电路的方法，包括：建立智力成果库、应用库和技术库；基于所述应用库，从所述智力成果库中选择有效的配置以用于对应的智力成果和至少一个子系统，从而响应于用户定义的需求，通过模型生成器生成所述有效的配置的性能、功率、面积和成本模型；基于所述性能、功率、面积和成本模型，创建至少一种架构，所述至少一种架构包括所述对应的智力成果中的至少一个和用于所述对应的智力成果中的所述至少一个的所述有效的配置中的至少一个；以及基于所述技术库，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，通过性能、功率、面积和成本探测器访问所述技术库来评估性能值、功率值、面积值和成本值中的至少一个。
根据本发明的一个实施例，其中，所述智力成果库配置为储存与智力成果和所述智力成果的配置相关联的数据，所述应用库配置为储存与所述智力成果的应用相关联的数据，以及所述技术库配置为储存与工艺技术和所述智力成果的相关参数相关联的数据。
根据本发明的一个实施例，方法还包括：基于至少一个匹配的应用，从所述应用库中收集所述对应的智力成果和所述至少一个子系统。
根据本发明的一个实施例，方法还包括：根据所述性能值、所述功率值、所述面积值和所述成本值中的至少一个，确定所述至少一种架构是否满足系统需求。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种评估集成电路的系统，所述系统用于接收用户定义的需求，所述系统包括：
储存器件，配置为储存标准单元数据、应用数据和技术数据，其中，所述应用数据包括表示所述集成电路的应用和标准单元的用法之间的关系的数据；
处理器，与所述储存器件电耦合并且被编程以：
从所述储存器件获得所述标准单元数据和所述应用数据；
响应于所接收的所述用户定义的需求，基于所述应用数据，从标准单元数据中选择有效的配置以用于对应的标准单元和至少一个子系统，从而生成所述有效的配置的性能、功率、面积和成本模型；
基于所述性能、功率、面积和成本模型，生成与至少一种架构对应的数据，所述架构表示配置和电特征中的至少一个，所述至少一种架构包括所述对应的标准单元中的至少一个和用于所述对应的标准单元中的所述至少一个的所述有效的配置中的至少一个；
从所述储存器件获得所述技术数据，其中，所述技术数据包括与工艺技术和所述标准单元的制造的相关参数相关联的数据；以及
基于所述技术数据，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，评估与性能值、功率值、面积值和成本值中的至少一个相关联的生成的数据。
2.根据权利要求1所述的系统，其中，所述标准单元数据包括与标准单元和所述标准单元的配置相关联的数据，所述应用数据包括与产品的应用和所述标准单元的用法之间的关系相关联的数据，以及所述技术数据包括与工艺技术和所述标准单元的制造的相关参数相关联的数据。
3.根据权利要求1所述的系统，其中，所述处理器被进一步编程以：
分析与应用的集合对应的所述应用数据，并且从所述应用数据中收集匹配的应用数据；
基于所述匹配的应用数据，收集与所述对应的标准单元和所述至少一个子系统对应的数据；以及
从所述标准单元数据中选择与所述有效的配置对应的数据。
4.根据权利要求3所述的系统，其中，所述至少一种架构具有最小数量的标准单元和用于所述标准单元的所述有效的配置中的一个。
5.根据权利要求1所述的系统，其中，所述性能、功率、面积和成本模型与子系统等级、标准单元等级和块等级相关联，其中，所述子系统等级限定每一个子系统都包括标准单元，所述标准单元等级限定每一个标准单元都包括块，以及所述块等级限定每一个块的参数。
6.根据权利要求1所述的系统，其中，所述处理器被进一步编程以：
确定与所述至少一种架构对应的生成的数据和与系统需求对应的数据是否匹配，其中，所述系统需求包括性能、功率、面积和成本优先级。
7.根据权利要求6所述的系统，其中，所述处理器被进一步编程以：
当与所述至少一种架构对应的所述生成的数据和与所述系统需求对应的数据匹配时，将所述生成的数据限定为与有效的架构对应的数据。
8.根据权利要求6所述的系统，其中，当所述至少一种架构不满足所述系统需求时，所述处理器替换与所述标准单元相关联的所述有效的配置中的一个，以创建另一架构。
9.一种永久计算机可读介质，包括计算机可执行指令，当由处理器执行所述计算机可执行指令时，使得所述处理器进行一种方法，所述方法包括以下中的至少一个：
接收的用户定义的需求，
响应于所接收的所述用户定义的需求，基于应用数据，从标准单元数据中选择有效的配置以用于对应的标准单元和至少一个子系统，从而生成所述有效的配置的性能、功率、面积和成本模型，其中，所述应用数据包括表示集成电路的应用和标准单元的用法之间的关系的数据；
基于所述性能、功率、面积和成本模型，创建至少一种架构，所述架构表示配置和电特征中的至少一个，所述至少一种架构包括所述对应的标准单元中的至少一个和用于所述对应的标准单元中的所述至少一个的所述有效的配置中的至少一个；以及
基于技术数据，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，评估性能值、功率值、面积值和成本值中的至少一个，其中，所述技术数据包括与工艺技术和所述标准单元的制造的相关参数相关联的数据。
10.根据权利要求9所述的永久计算机可读介质，其中，所述标准单元与各种集成电路相关联。
11.根据权利要求9所述的永久计算机可读介质，其中，所述方法还包括：
分析应用需求并且从所述应用中收集至少一个匹配的应用；以及
基于所述至少一个匹配的应用，收集所述对应的标准单元和所述至少一个子系统。
12.根据权利要求11所述的永久计算机可读介质，其中，所述至少一种架构具有最小数量的标准单元和用于所述标准单元的所述有效的配置中的一个。
13.根据权利要求9所述的永久计算机可读介质，其中，所述性能、功率、面积和成本模型与子系统等级、标准单元等级和块等级相关联，其中，所述子系统等级限定每一个子系统都包括标准单元，所述标准单元等级限定每一个标准单元都包括块，以及所述块等级限定每一个块的参数。
14.根据权利要求9所述的永久计算机可读介质，其中，所述方法还包括：
根据所述性能值、所述功率值、所述面积值和所述成本值中的至少一个，确定所述至少一种架构是否满足系统需求，其中，所述系统需求包括性能、功率、面积和成本优先级。
15.根据权利要求14所述的永久计算机可读介质，其中，所述方法还包括：
当所述至少一种架构满足所述系统需求时，将所述至少一种架构限定为有效的架构。
16.根据权利要求14所述的永久计算机可读介质，其中，所述方法还包括：
当所述至少一种架构不满足所述系统需求时，替换与所述标准单元相关联的有效的配置中的一个，以创建另一架构。
17.一种评估集成电路的方法，包括：
接收的用户定义的需求；
建立标准单元库、应用库和技术库；
响应于所接收的所述用户定义的需求，基于所述应用库，从所述标准单元库中选择有效的配置以用于对应的标准单元和至少一个子系统，从而响应于用户定义的需求，通过模型生成器生成所述有效的配置的性能、功率、面积和成本模型；
基于所述性能、功率、面积和成本模型，创建至少一种架构，所述架构表示配置和电特征中的至少一个，所述至少一种架构包括所述对应的标准单元中的至少一个和用于所述对应的标准单元中的所述至少一个的所述有效的配置中的至少一个；以及
基于所述技术库，通过模拟可用的制造工艺技术，对于所述至少一种架构的制造，通过性能、功率、面积和成本探测器访问所述技术库来评估性能值、功率值、面积值和成本值中的至少一个。
18.根据权利要求17所述的方法，其中，所述标准单元库配置为储存与标准单元和所述标准单元的配置相关联的数据，所述应用库配置为储存与所述标准单元的应用相关联的数据，以及所述技术库配置为储存与工艺技术和所述标准单元的相关参数相关联的数据。
19.根据权利要求17所述的方法，还包括：
基于至少一个匹配的应用，从所述应用库中收集所述对应的标准单元和所述至少一个子系统。
20.根据权利要求19所述的方法，还包括：
根据所述性能值、所述功率值、所述面积值和所述成本值中的至少一个，确定所述至少一种架构是否满足系统需求，其中，所述系统需求包括性能、功率、面积和成本优先级。
CN201610697856.8A 2015-09-15 2016-08-22 评估集成电路的系统及方法 Active CN106528905B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562218904P 2015-09-15 2015-09-15
US62/218,904 2015-09-15
US15/201,328 US9830413B2 (en) 2015-09-15 2016-07-01 System and method for estimating performance, power, area and cost (PPAC)
US15/201,328 2016-07-01

Publications (2)

Publication Number Publication Date
CN106528905A CN106528905A (zh) 2017-03-22
CN106528905B true CN106528905B (zh) 2021-12-14

Family

ID=58257427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610697856.8A Active CN106528905B (zh) 2015-09-15 2016-08-22 评估集成电路的系统及方法

Country Status (3)

Country Link
US (1) US9830413B2 (zh)
CN (1) CN106528905B (zh)
TW (1) TWI706319B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755090B (zh) * 2019-10-28 2022-02-11 仁寶電腦工業股份有限公司 基於人工智慧的功率配置方法和功率配置裝置
US11126769B2 (en) * 2020-02-04 2021-09-21 Applied Materials, Inc. Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing
US11347920B2 (en) * 2020-10-21 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit synthesis optimization for implements on integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200400536A (en) * 2002-04-30 2004-01-01 Canon Kk Management system, management method and apparatus, and management apparatus control method
CN101079129A (zh) * 2006-05-25 2007-11-28 台湾积体电路制造股份有限公司 商业评估系统及方法及相关成本利益预测方法
CN103049616A (zh) * 2012-12-28 2013-04-17 成都泰格微电子研究所有限责任公司 表面贴装微波器件仿真设计方法
CN104408252A (zh) * 2014-11-25 2015-03-11 深圳市国微电子有限公司 一种电路器件的可靠性评估方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728942B2 (en) * 2001-06-12 2004-04-27 Conexant Systems, Inc. Method and system for predictive MOSFET layout generation with reduced design cycle
US7228515B2 (en) * 2004-05-13 2007-06-05 Intel Corporation Methods and apparatuses for validating AC I/O loopback tests using delay modeling in RTL simulation
JP2007213269A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 応力解析方法、配線構造設計方法、プログラム及び半導体装置の製造方法
US8595660B2 (en) * 2011-04-17 2013-11-26 Jesse Conrad Newcomb Method and system of automatically identifying level shifter circuits
US8943455B2 (en) * 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US10719648B2 (en) * 2015-09-11 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for system-level parameter estimation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200400536A (en) * 2002-04-30 2004-01-01 Canon Kk Management system, management method and apparatus, and management apparatus control method
CN101079129A (zh) * 2006-05-25 2007-11-28 台湾积体电路制造股份有限公司 商业评估系统及方法及相关成本利益预测方法
CN103049616A (zh) * 2012-12-28 2013-04-17 成都泰格微电子研究所有限责任公司 表面贴装微波器件仿真设计方法
CN104408252A (zh) * 2014-11-25 2015-03-11 深圳市国微电子有限公司 一种电路器件的可靠性评估方法及装置

Also Published As

Publication number Publication date
TWI706319B (zh) 2020-10-01
US9830413B2 (en) 2017-11-28
CN106528905A (zh) 2017-03-22
TW201710935A (zh) 2017-03-16
US20170076028A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
TW202018548A (zh) 製造積體電路的方法以及用於設計積體電路的計算系統
TWI776323B (zh) 用於半導體設計與製造的統一材料至系統模擬、設計與驗證
CN106528905B (zh) 评估集成电路的系统及方法
US20220147678A1 (en) Systems and methods for capacitance extraction
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
US10223485B2 (en) Reliability verification based on combining voltage propagation with simulation
Tang et al. GenFin: Genetic algorithm-based multiobjective statistical logic circuit optimization using incremental statistical analysis
US10878155B2 (en) System and method for estimating leakage power of circuit design at early stage
US9378314B2 (en) Analytical model for predicting current mismatch in metal oxide semiconductor arrays
US9390219B2 (en) System for and method of semiconductor fault detection
JP7466665B2 (ja) リーク電流に統計的ばらつきをもつダイナミックランダムアクセスメモリパストランジスタの設計
US9785736B2 (en) Connectivity-aware layout data reduction for design verification
US10719648B2 (en) System and method for system-level parameter estimation
US9651621B2 (en) System for and method of semiconductor fault detection
US20180052951A1 (en) Acceleration Of Voltage Propagation Based On Device Chain Reduction
US11727186B2 (en) Automatic identification of hierarchical cells based on selected properties for layout verification
US20220414305A1 (en) Modeling effects of process variations on superconductor and semiconductor devices using measurements of physical devices
KR20230144396A (ko) 셀 라이브러리, 로컬 레이아웃 효과를 고려한 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 집적 회로 설계 방법
Acar et al. Examination of process parameter variations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant