TWI776323B - 用於半導體設計與製造的統一材料至系統模擬、設計與驗證 - Google Patents

用於半導體設計與製造的統一材料至系統模擬、設計與驗證 Download PDF

Info

Publication number
TWI776323B
TWI776323B TW109145211A TW109145211A TWI776323B TW I776323 B TWI776323 B TW I776323B TW 109145211 A TW109145211 A TW 109145211A TW 109145211 A TW109145211 A TW 109145211A TW I776323 B TWI776323 B TW I776323B
Authority
TW
Taiwan
Prior art keywords
computing systems
design
generating
original circuit
circuit structures
Prior art date
Application number
TW109145211A
Other languages
English (en)
Other versions
TW202143080A (zh
Inventor
布瓦內斯瓦里 阿亞葛瑞
安加德班葛羅里 沙奇德
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202143080A publication Critical patent/TW202143080A/zh
Application granted granted Critical
Publication of TWI776323B publication Critical patent/TWI776323B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種用於半導體設計與製造的完整的、統一的材料至系統模擬、設計與驗證的方法可包括以下步驟：評估半導體材料或處理變化對軟體演算法的影響。方法可包括以下步驟：將材料或處理變化轉換成特徵資料庫；使用特徵資料庫生成原始電路結構；對原始電路結構執行電性特徵化；將電性特徵化的輸出提供給腳本以生成緊湊模型；生成精簡版的標準單元；基於精簡版的標準單元生成數位系統；評估軟體演算法在數位系統上的效能，以決定材料或處理變化對半導體製造處理的影響。

Description

用於半導體設計與製造的統一材料至系統模擬、設計與驗證
本申請案總體上描述了用於將積體電路設計與製造處理的各個階段連接在一起的軟體和硬體工具的處理。具體來說，本申請案描述了用於將材料或處理變化的影響傳播至數位系統上的軟體演算法的執行中的工具。
在過去的幾十年中，電路架構已使用微縮技術來滿足不斷增加的工作負載的需求。微縮傳統上減少了積體電路元件的特徵尺寸（例如，從10nm減少到7nm、減少到5nm，等等）。然而，由於達到了矽結構的物理極限，近年來矽結構的物理極限已極大地減緩了微縮技術可能帶來的增益。此外，隨著最近人工智慧和機器學習演算法（AI / ML）的出現，要處理的資料量和不同工作負載類型的多樣性開始超過微縮技術所帶來的增益。硬體計算需求呈指數增長，且可能需要新的電路製造技術來保持這一步伐。因此，來自AI / ML技術不斷增長的處理需求，再加上藉由傳統電路微縮所實施的效能增益下降，可能需要其他技術來提高效能。
在一些實施例中，一種用於半導體設計與製造的完整的、統一的材料至系統模擬、設計與驗證的方法可包括以下步驟：評估半導體材料或處理變化對軟體演算法的影響。方法可包括以下步驟：將材料或處理變化轉換成特徵資料庫；使用特徵資料庫生成原始電路結構；對原始電路結構執行電性特徵化；將電性特徵化的輸出提供給腳本以生成緊湊模型；生成精簡版的標準單元；基於精簡版的標準單元生成數位系統；評估軟體演算法在數位系統上的效能，以決定材料或處理變化對半導體製造處理的影響。
在一些實施例中，系統可包括一個或多個處理器和一個或多個記憶體裝置。一個或多個記憶體裝置可包括指令，當由一個或多個處理器執行此等指令時，此等指令使一個或多個處理器執行以下操作，此等以下操作包括：接收用於半導體製造處理的材料或處理變化；將材料或處理變化轉換為特徵資料庫；使用特徵資料庫生成原始電路結構；對原始電路結構執行電性特徵化；將電性特徵化的輸出提供給腳本以生成緊湊模型；生成精簡版的標準單元；基於精簡版的標準單元生成數位系統；評估軟體演算法在數位系統上的效能，以決定材料或處理變化對半導體製造處理的影響。
在一些實施例中，一種非暫態電腦可讀取媒體可包括指令，當由一個或多個處理器執行此等指令時，此等指令使一個或多個處理器執行以下操作，此等以下操作包括：接收用於半導體製造處理的材料或處理變化；將材料或處理變化轉換為特徵資料庫；使用特徵資料庫生成原始電路結構；對原始電路結構執行電性特徵化；將電性特徵化的輸出提供給腳本以生成緊湊模型；生成精簡版的標準單元；基於精簡版的標準單元生成數位系統；評估軟體演算法在數位系統上的效能，以決定材料或處理變化對半導體製造處理的影響。
在任何實施例中，可用任何組合且不受限制地實施以下特徵中的任何特徵。原始電路結構可包括電晶體。對原始電路結構執行電性特徵化可包括：生成電晶體的電流特徵和電壓特徵。方法/操作亦可包括：執行原始電路結構的TCAD模擬；使用特徵資料庫和TCAD模擬生成原始電路結構的電路模型；對電路模型執行電路模擬，及/或根據電路模型的電路模擬結果來決定半導體製造處理的材料或處理變化是可接受的。方法/操作亦可包括：接收用於半導體製造處理的複數個材料或處理變化；將複數個材料或處理變化轉換為特徵資料庫；使用特徵資料庫為複數個材料或處理變化中的每一者生成附加的原始電路結構；模擬附加的原始電路結構，及基於模擬原始電路結構的結果來識別複數個材料或處理變化中可接受的材料或處理變化。原始電路結構可包括記憶體膜堆疊。精簡版的標準單元可包括記憶體陣列。緊湊模型可包括環形振盪器。方法/操作亦可包括：測試環形振盪器的效能以決定PPAC特徵；及在生成精簡版的標準單元之前來決定環形振盪器的效能是可接受的。精簡版的標準單元可省略數位系統不需要的功能。軟體演算法可包括AI / ML演算法。方法/操作亦可包括：使用精簡版的標準單元生成精簡版的處理設計套件（PDK）。PDK中的單元可使用自特徵資料庫提取的抽象值。精簡版的PDK可僅包括受用於半導體製造處理的材料或處理變化影響的單元。數位系統可以是處理器。方法/操作亦可包括：在生成數位系統以測試原始電路結構的PPAC特徵和精簡版的標準單元之前，進行至少兩次短迴路最佳化測試。
在過去的幾十年中，電路架構已使用微縮技術來滿足不斷增加的工作負載的需求。微縮傳統上減少了積體電路元件的特徵尺寸（例如，從10nm減少到7nm、減少到5nm等等）。然而，近年來，矽結構的物理極限極大地減緩了微縮技術可帶來的增益。此外，隨著人工智慧和機器學習演算法（AI / ML）的出現，要處理的資料量和不同工作負載類型的多樣性開始超過微縮技術所帶來的增益。硬體計算需求呈指數增長，且可能需要新的電路製造技術來保持這一步伐。因此，來自AI / ML技術不斷增長的處理需求，再加上藉由傳統電路微縮所實施的效能下降，可能需要其他技術來提高效能。一種提高效能的替代技術是設備製造商的材料/處理創新。
材料創新包括(例如)對半導體裝置的各種物理態樣的任何改變，該等各種物理態樣如源極/汲極觸點的尺寸、電晶體之間的隔離類型、閘極氧化物材料、功函數金屬、源極/汲極區域摻雜、接觸材料、接觸材料中的襯墊及/或半導體裝置的任何其他參數。在半導體設計週期的初期，這些變化類型對採用不同軟體演算法的大型處理器及/或系統單晶片（SoC）的影響可能尚不清楚。例如，材料工程創新的功率-效能-面積-成本（PPAC）改善似乎很小，但在SoC級別上卻可能成倍增加，反之亦然。
儘管材料創新可能會帶來令人鼓舞的收益，但現有工具、處理和系統的困難和內在局限性使材料創新很難在沒有廣泛的、多年的設計驗證處理的情況下在實務中實施。由於設計、測試、實施和生產複雜的基於電路的系統固有的複雜性，因此傳統上將設計處理劃分為半導體生態系統中的不同實體。例如，設備製造商將使用半導體級別的材料或處理變化。隨後，將在半導體製造廠或晶圓代工廠以緊湊模型在簡單裝置結構中實施材料變化。處理設計套件（PDK）、標準單元庫和用於流程設計套件（PDK）的嵌入式記憶體是由提供電子設計自動化（EDA）軟體的積體電路設計實體開發。「無廠（fabless）」裝置設計實體或整合裝置製造商（IDM）使用PDK中的標準單元/記憶體來生成模塊級別設計、完整的SoC和系統級別裝置。最後，軟體設計者將使用所製造的IC裝置來運行複雜的軟體設計和演算法。IC設計與製造流水線的每個不同階段均由不同實體執行，每個實體使用不同的軟體/硬體工具來執行其處理的一部分。
當前，此處理中不同階段之間的連接很少。例如，由晶圓代工廠設計的簡單裝置及/或緊湊模型針對其自身內部基準進行測試，以決定相應的簡單電路裝置滿足其技術要求。接著將簡單的裝置及/或緊湊模型傳遞至積體電路（IC）設計實體，此積體電路設計實體將使用緊湊模型為EDA軟體來設計完整的PDK、標準單元和存儲單元。同樣，IC設計實體將針對其自身的內部技術要求測試標準單元。最後，標準單元將用於設計完整的IC系統，並將再次針對其自身的軟體基準對此IC系統進行測試。由於不同實體與軟體/硬體工具中的每一者之間缺乏連通性，因此無法得知設備供應商對處理或材料所做的改變的全部後果(因這些變化藉由半導體生態系統傳播到了完整的AI / ML系統)。
注意到，IC設計與製造處理的各個部分之間缺乏連通性是技術問題(而不是業務需求)的結果。現有的軟體/硬體工具不支持將這些不同的處理整合到可由單個電腦系統實施的單個工作流中的整合。本文所述的實施例藉由在現有IC設計與製造處理的各個階段之間提供連接軟體工具來幫助解決此問題和其他技術問題。本文所述的實施例亦改變了現有的設計工具流，使得此等現有的設計工具流可快速實施和測試材料或處理的微小改變，而無需標準單元和記憶體陣列的完整庫的設計。最後，本文所述的實施例藉由將處理的每個階段（從材料到完整系統）聚合到單個軟體工作流程中，大大減少了評估材料/處理變化所需的時間。這些實施例提供的優勢的此組合將先前用於評估設備製造商處的材料/處理變化的多年處理最多減少至幾天或幾週。
圖1示出了根據一些實施例的可執行以評估材料或處理的改變如何影響整個電子電路系統的不同操作的處理流。參與處理的第一實體可包括半導體設備製造商（「設備製造商」）102，其設計用於在半導體晶圓上製造電子電路的設備。設備製造商102的一個示例可包括應用材料公司®。通常，設備製造商102可進行材料/處理改變以改變設備製造商如何製造半導體裝置。這些改變可包括對半導體裝置的各種物理態樣的任何改變，該等各種物理態樣如源極/汲極觸點的尺寸、電晶體之間的隔離類型、閘極氧化物材料、功函數金屬、源極/汲極區域摻雜、接觸材料、接觸材料中的襯墊及/或半導體裝置的任何其他參數。注意，在圖1的處理流程中，設備製造商102可發起材料/處理改變110，但設備製造商102通常將不理解那些材料/處理改變110的下游影響，直到其他實體和軟體/硬體工具如下所述執行其相應操作為止。雖然設備製造商102可測試材料/處理的改變，但設備製造商102只能在非常小的比例級別上針對單個功能或小型裝置驗證改變的後果。特別是對於運行AI / ML軟體的晶片系統而言，設備製造商102沒有軟體/硬體工具來評估系統級別的材料/處理變化110的後果。
接下來，從設備製造商102購買設備的裝置製造商104（即，晶圓代工廠）將設計簡單的裝置結構112，此等簡單的裝置結構112將用在半導體製造設備上以設計整個半導體系統。這些簡單的裝置結構112可包括用於電晶體、二極體、電容器和其他半導體裝置的電路設計和佈局。裝置製造商104接著將測試這些各個裝置的電性特徵。例如，設備製造商102通常測試特徵參數，如通孔的電阻、電晶體的導通電流及針對各個半導體裝置的其他較小規模的測量。通常，這些測試可包括硬體測試和電腦輔助設計技術（TCAD）軟體測試兩者，此等測試可對半導體製造和半導體裝置操作進行自動化和建模。 TCAD工具可基於半導體佈局的基本物理原理，對處理步驟和電氣裝置的行為進行建模。裝置製造商102亦可創建半導體裝置的緊湊模型116（如SPICE電晶體模型），此緊湊模型116捕獲簡單裝置結構的行為，以用於設計使用半導體裝置的較大電路。
在生成緊湊模型116之後，可使用緊湊模型116來構建用於標準單元的電路。此步驟可由裝置製造商104及/或積體電路設計實體106執行。這兩個實體可一起工作或可單獨處理不同部分之圖1中分配給IC設計實體106的步驟。例如，當將單個電晶體的緊湊模型組合在一起時，電路效能的其他態樣可能會基於這些電晶體之間的連接而受到影響。電容和介電質在緊湊型電晶體之間形成，因此等電容和介電質經組合在一起成為一個更大的、多電晶體的電路。在此級別處，可在EDA軟體中設計標準電路118，並在電路級別處而不是在電晶體級別處進行測試。例如，標準電路118可針對功耗、頻率及/或其他簡單的電性特徵來進行基準測試。如上所述，材料/處理改變110可影響標準電路118的操作，但直到在模擬和使用EDA軟體及SPICE模擬等的期間，材料/處理改變110已向下傳播到IC設計實體106時才發現這些影響。
處理中最耗時的態樣中之一者是生成完整的PDK庫和標準單元/記憶體。PDK庫可包括符號、裝置參數、參數單元、設計規則、電路佈局驗證規則、電氣規則及層等。當設備製造商102進行材料/處理變化110時，通常由裝置製造商104及/或IC設計實體106重新設計包括標準電路元件和單元的PDK庫120。這是一個耗時的處理，因PDK保證在EDA軟體中創建的設計可由裝置製造商104以預定的產率製造。
最後，系統設計實體108可使用PDK來設計和運行大型電路系統。系統設計實體108可包括無晶圓廠設計公司，其設計基於電路的系統以在製造實體處進行製造。另外，整合裝置製造商（IDM）可包括設計、製造和銷售積體電路產品的半導體公司。藉由這些系統設計實體108中的任何一者可使用各種設計工具來設計模塊級別設計122，其包括處理器、記憶體區塊、乘法累加器（MAC）、數位信號處理器（DSP）和其他設計區塊。可對這些設計模區塊進行測試，以決定是否已滿足效能、功率、面積及/或成本要求（PPAC）。系統設計實體108亦可設計將多個設計模塊整合到單個片上系統中的完整的SoC設計124。亦可測試完整的SoC設計124以滿足PPAC要求。在某些情況下，當在所製造的晶片上運行軟體演算法126時，也可測試完整的SoC設計124。接著可使用軟體演算法126的速度和效率來做出關於材料/處理改變110是否有效的最終決定。
因為如上所述之圖1中處理可能需要花費多年時間來全面評估材料/處理變化110，本文描述的實施例描述了單工作流系統使得設備製造商102可在約幾天或約幾週(而不是約幾年)評估材料/處理變化110對完整的SoC 124及/或演算法126的影響。可使用一些現有的軟體工具，但已設計了其他腳本來將這些工具鏈接在一起，且新處理減少了需要設計用於執行此評估的PDK組件和標準單元的數量。
圖2示出了根據一些實施例之可在單個工作流中執行以評估材料或處理的改變如何影響整個系統的統一的操作的處理流200。此處理流200類似於如上所述之圖1中示出的處理流100。然而，處理流200由單個工作流執行，此單個工作流由單個實體執行。取代在不同位置處、不同電腦系統、及藉由不同實體操作的不同軟體工具之間傳遞設計；這些實施例將每個操作作為單個工作流的一部分執行，使得整個處理可由單個實體及/或單個電腦系統執行。這減少了對材料/處理變化110執行完整的材料至系統評估所需的時間(從數年減少到數週或數天)。
處理流程200亦包括附加方框230、232、234，該等附加方框向方法添加新處理，該等新處理使各種工具/處理能作為由設備製造商102執行的單個工作流的一部分來操作。在已實施材料/處理變化110後，則可執行方框230中的新處理。首先，方法可讀取和轉換(202)材料/處理變化110以生成包括處理庫204及/或材料庫206的資料庫。例如，一些實施例可在表中存儲材料/處理資訊。系統可讀取並轉換(202)表格，且從目前設計迭代期間已做出的試算表或表格中提取處理變化。讀取和轉換(202)可藉由提取其所有相關屬性(如來自與處理相關的變化的那些屬性和來自與材質相關的變化的那些屬性)來表徵材料。處理資訊可包括與特定技術節點、特定裝置、電晶體類型、電晶體參數、材料厚度、特徵長度、通道及/或諸如此類相關的資訊。材料資訊可包括裝置中使用的材料、襯墊類型/材料、材料電阻率，材料特徵及/或其他特徵。資訊可存儲在處理庫204及/或材料庫206中。可在處理開始時預先構建處理庫204及/或材料庫206，且可在整個處理的其餘部分中使用處理庫204及/或材料庫206。可將處理庫204及/或材料庫206存儲在資料庫中，此資料庫作為查找功能以供處理中的後續步驟使用。
處理的各個階段稍後可引用資料庫中的資訊，以填入用於構建模型的缺失參數。當構建簡單的裝置結構112時，系統可使用許多具有缺失參數之預先構建的、預先定義的結構。處理接著可查詢包括處理庫204的資料庫，且材料庫206可作為查找表以提取相關參數，此等相關參數接著可將經插入至簡單的裝置結構中。簡單裝置結構可包括用於構建上述簡單裝置結構的線、通孔及簡單電晶體等。簡單的裝置結構亦可稱為「原始」裝置結構或原始電路結構。注意到一些實施例使用邏輯裝置，而其他實施例可使用記憶體裝置。對於記憶體實施例，簡單的裝置結構可包括記憶體膜堆疊。
在構造簡單裝置且可提取電性特徵114之後。如以下參照圖4所述，可根據從資料庫提取的特徵來生成TCAD模型及/或SPICE模型，且可對這些模型進行模擬以生成用於簡單裝置結構的電性特徵114。在此階段處，可做出關於材料/處理改變110如何影響電性特徵114的第一評估。若影響已是負面的，則可替代地使用不同的材料/處理改變，且處理可使用這些不同的材料/處理變化來重新開始。
第二新處理方框232可包括用於將簡單的裝置結構轉換成緊湊模型的新處理，此等緊湊模型可用於構建標準單元電路118。例如，若具體指定由特定材料製成的特定類型的7nm電晶體，則可將這些參數作為輸入提供給資料庫，以查找要插入到裝置模型中的相關參數。另外，可將電性特徵114饋送到此處理中以生成緊湊模型。提供的值可以是近似的緊湊模型提取。因此，讀取和轉換(208)可從資料庫中的材料庫206及/或電性特徵114中提取資訊，並將此資訊轉換為構建用於相應裝置類型的緊湊模型所需的值。這可包括將來自資料庫的屬性轉換為緊湊模型所需的近似值。對於用於生成緊湊模型的每個特定工具，可不同地設計轉換處理，且轉換處理可包括將資料庫中的資料和電性特徵114轉換為特定工具可讀取的值和格式。此時，可自動提取緊湊模型(210)以用於構建標準單元電路118。如上所述，標準單元電路118可包括NAND閘、反相器及/或任何其他簡單電路構造。
在自動化處理的此階段處，系統可構建標準單元電路118並評估標準單元電路118的效能。至此，整個處理可自動化，從而使材料/處理變化110完全地傳播直達到標準單元電路118。接著可對標準單元電路118進行處理，以測量單元118的PPAC特徵，並決定處理/材料變化110是已正面影響還是負面影響了標準單元118的操作特徵。例如，可在此時測試環形振盪器的振盪頻率和功率使用，以決定材料/處理變化110對這些操作特徵有正面還是負面的影響。若影響是正面的，則處理的其餘部分可繼續，而若影響是負面的，則可停止處理且可使用不同的材料/處理改變110。對於使用記憶體裝置的實施例，可構造和測量記憶體陣列來代替環形振盪器或其他邏輯裝置。
測試標準單元之後，可能會生成「精簡版」的PDK庫。先前公認的用於生成PDK庫的處理非常手動且耗時。本文使用自動化處理描述實施例，此自動化處理中給定技術的抽象值可用於生成「精簡版」的僅受材料/處理變化110影響的PDK庫的元素。例如，可藉由考慮要被抽象化成一組設計規則（例如，尖端到尖端及封閉規則等）的處理條件或處理步驟（例如，光刻、蝕刻及沉積等）序列來得出「抽象」值。可用這樣的方式來使用這些經抽象化和經緊湊處理的值，使得在模擬中不會損失準確率。可將這些值抽象化、緊湊處理及/或傳播到每個後續階段。經抽象化和高度緊湊處理的值根據執行的不同階段而變化。例如，可在材料級別處將材料/處理變化抽象化，以表示電阻率與厚度的關係。在小型結構或電晶體級別處，接著可將這些值抽象化為I/V和C/V特徵。接下來，在標準單元級別處，抽象值可用於生成單元特徵，如功能、功率、驅動強度及扇出等。最後，當生成精簡版的PDK庫時，這些抽象值可能會生成相關的設計規則，如線之間的間距、尖端到尖端的間距等。在每個階段處，可將這些抽象值在其生成並經插入至模型和模擬中時存儲在材料/處理資料庫中。可在精簡版的標準單元和精簡版的PDK庫定義中捕獲標準單元和PDK特徵，及/或可在材料/處理資料庫中捕獲標準單元和PDK特徵。
例如，用於生成PDK庫的先前處理係涉及從不同的技術節點移動(如從7nm移動到5 nm)的晶圓代工廠。晶圓代工廠將從7 nm的PDK的早期版本並附帶其所有相關額外負擔開始。亦應注意到，7 nm的PDK的版本可能分層放置在先前10 nm的PDK庫的頂部上，使得PDK庫的每次附加迭代都會為現有庫添加附加層及/或設計規則。晶圓代工廠將從7 nm PDK中手動獲取物理實驗的結果，以縮小單元庫中的某些參數。晶圓代工廠接著將與EDA供應商進行溝通，以將新的PDK庫與新技術整合在一起。幾個月後，EDA軟體將提供給無晶圓廠設計人員和IDM，以在技術硬體上實際實施和設計軟體演算法。
這些實施例簡化了此整個處理以在設備製造商處進行測試。因此，不需要完整的PDK庫來執行此測試。取而代之的是，可設計一小組精簡版的PDK單元212以測試材料/處理變化110的效果。由於材料/處理變化110僅進行了相對較少的變化，故現有的PDK庫相應需要做的變化相對較少。軟體可將變化映射到由於材料/處理變化110而導致的現有單元，而不是在膨脹的PDK庫的頂部構建。接著可僅以與受材料/處理變化110影響的特定參數相關的少量變化來使用精簡版的PDK單元。一些實施例可使用給定裝置的抽象值，而不會在最終結果模擬中失去準確率。
可使用相同的處理從精簡版的PDK單元生成標準單元庫。代替了數月的設計標準單元庫的手動處理，可生成「精簡版」的相關標準單元。再次，來自處理庫204及/或材料庫206的抽象值可用於生成精簡版的標準單元。例如，材料庫可包括與材料特徵有關的值，如不同穀物的介電常數和電阻率。處理庫可包括處理條件，如沉積厚度和退火溫度。可在標準單元級別將來自材料/處理庫的這些值抽象化為延遲、功率、上升和下降時間及/或其他單元特徵。接著可將這些新的標準單元替換為模塊級別設計122和全晶片SoC設計124，然後可執行PPAC驗證以決定材料/處理變化110如何影響系統級別設計。另外，一些實施例亦可測試各種演算法126(如AI / ML演算法)，以決定對材料/處理變化110的軟體操作的影響。精簡版的標準單元及/或精簡版的PDK庫可能僅限於此早期探索所需的功能。例如，可生成精簡版的庫以僅包括受材料/處理變化影響且系統/ SoC設計中需要的單元。這些單元可生成為僅包括所需特徵的簡單單元(而不是分層放置在來自先前PDK庫的一組完整單元的頂部上的簡單單元)。應該強調的是，藉由系統級別和演算法驗證進行模擬的材料/處理創新是可能的，而不會顯著降低準確率。已發現在使用抽象值生成緊湊模型時，精簡版的標準單元和精簡版的PDK庫在系統級別處生成了非常準確的結果。
應當理解，圖2中所示的具體步驟提供根據各種實施例之評估變化的特定方法，該等變化評估在半導體製造處理中的材料/處理變化。根據替代實施例，也可執行其他步驟順序。例如，替代實施例可用不同順序執行以上概述的步驟。此外，圖2中示出的各個步驟可包括多個子步驟，可按照適合於各個步驟的各種順序來執行這些子步驟。此外，取決於特定應用，可添加或刪除附加步驟。所屬技術領域中具有通常知識者將認識到許多變型、修改和替代。
圖3示出了根據一些實施例之用於執行完整系統評估的方法的流程圖300，此完整系統評估係用於在增量階段處利用短迴路子評估來評估材料/處理變化。此方法包括許多短迴路驗證，這些短迴路驗證在單個處理中測試製造和電路設計流水線每個階段的材料/處理變化。這允許方法在每個重要的檢查點決定變化是否已導致原始/簡單裝置、PDK庫、標準單元、電路及/或系統在例如關於PPAC要求方面表現出令人不滿意的效能。在每個短迴路驗證中，系統可決定當前的材料/處理變化是否可以接受或是否應迭代新變化。
如上所述，方法可首先將任何材料/處理變化轉換為存儲在材料/處理資料庫302中的值。可從材料/處理資料庫302中提取方法的其餘步驟，以藉由評估處理根據需要檢索這些值。資料庫可包括用於構造小型測試結構的材料和處理的特徵。方法接著可計算小型測試結構的效能指標(304)。在這一點上，可進行第一評估以決定存儲在材料/處理資料庫302中的材料/處理變化是否已導致小型測試結構根據可接受閾值而執行。例如，方法可測試小型測試結構的電壓、電流、電容等特徵。測試結構可包括電晶體、環形振盪器、邏輯閘及/或其他簡單電路。接著處理可迭代其他材料/處理變化或其他測試結構裝置，及在每者上執行類似的評估處理。這種短迴路最佳化允許在處理早期就做出關於所建議的材料/處理變化將是否為可接受的決定。這種短迴路最佳化還允許快速連續地測試新材料作為替代材料。
如上所述，對於通過對小測試結構的評估的材料/處理改變，可從材料/處理資料庫302自動生成精簡版的標準單元庫或精簡版的嵌入式記憶體結構。為了繼續整個系統測試處理，方法可包括以下步驟：生成用於合成、佈局規劃、佈局和佈線、時鍾樹合成及電路定時等的任何必要組件（310）。這些任何必要組件可用於生成客製化電路，如模擬、數位和混合信號電路（312）。對於記憶體元件來說，可與宏單元設計一起生成記憶體陣列（314）。最後，可將這些組件中的任何一者或全部組裝成完整的晶片整合設計，並可評估設計是否符合PPAC要求（316）。在此階段處，可做出另一個短迴路最佳化決策，以決定材料/處理變化對較大系統的影響是否在可接受的範圍內。若否，則可做出決定以迭代到不同的材料/處理改變(320)。可測試多個設計(318)，直到已使用新的材料/處理改變來驗證每個設計為止。資料庫324可存儲已通過PPAC要求的系統的結果及/或設計。可評估多個材料/處理變化，且可保存一組候選或可接受的材料/處理變化以繼續進行評估。
最後，可藉由在數位系統上實施軟體演算法來執行第三最佳化迴路。可從資料庫326中檢索各種軟體演算法，並將各種軟體演算法映射到經測試系統的設計上(328)。可生成系統級別訊務以測試演算法(330)，且系統可計算電路的準確性和效能（332）。同樣地，與多個指標（包括PPAC要求）相比，可驗證演算法的效能。若演算法的效能不令人滿意，則此最終的最佳化循環可迭代多個演算法（336）、多個系統設計（338）及/或多個材料/處理改變（340）。此步驟亦可比較來自多個設計的結果，以從一組建議的材料/處理變化中決定最佳的材料/處理變化。
應當理解的是，圖3中示出的具體步驟提供了根據各種實施例之評估變化(此評估半導體製造處理中的材料/處理變化)的特定方法。根據替代實施例，也可執行其他步驟順序。例如，替代實施例可用不同順序執行以上概述的步驟。此外，圖3中示出的各個步驟可包括多個子步驟，這些多個子步驟可按照適合於各個步驟的各種順序來執行。此外，取決於特定應用，可添加或刪除附加步驟。所屬技術領域中具有通常知識者將認識到許多變型、修改和替代。
圖4示出了根據一些實施例之使用上文在圖3中描述的整合測試工作流程的短迴路最佳化的示例。在此示例中，可完成短迴路最佳化週期，直到對如電晶體的電路進行小電路測試為止。首先，可生成TCAD模型402，其包括由將原始裝置/結構連接在一起而產生的所有電阻和電容。例如，當源極、汲極、閘極及氧化物等連接形成電晶體電路時，它們可能會產生寄生電容。TCAD模型402在矽佈局中捕獲這些電容。可使用適用於N、N + 1、N + 2等技術迭代（例如7 nm、5 nm、3 nm等）中的每一者的規則在TCAD中構建此模型。
接著可將TCAD模型402用於生成SPICE模型。上述緊湊模型可用作SPICE模擬的一部分，以模擬電路（例如電晶體）的效能，並為電路生成電流、電壓、定時和其他電性特徵。此時，TCAD和SPICE兩者中的模擬都可用作決定材料/處理變化是否以可接受的方式影響了電路效能的第一個檢查點。在一些實施例中，來自TCAD的模擬資料可用作標準，且可將SPICE模擬資料與TCAD模擬資料進行比較。若SPICE模擬資料在閾值量之內接近TCAD模擬資料，則之後可用此SPICE模擬來測試電路。例如，出於評估目的，可從模型402、404中的任何一者生成測試資料406。
注意到的是，TCAD模型402示出了各種水平的可用於形成電晶體的材料沉積。這可包括金屬1層（M1）、通孔1層（V1）及接觸層（CT）等。TCAD模型402捕獲可由電路的佈局所產生的所有電阻和電容。這使設備製造商更改電路的佈局。例如，在圖4中，已生成至少五組不同的測試資料，如最佳化圖示408所示。第一個實驗使用電晶體的常規設計，而每個後續實驗（例如Exp 1及Exp 2等）均已實施用於生成TCAD模型402及/或SPICE模型404的一個或多個材料/處理變化。最終實驗（Exp 3+）顯示了電路CT層對延遲造成的最大改善。藉由使用不同類型的材料/處理變化來執行多次測試，此短迴路最佳化週期可揭露小型電路效能的最佳變化。這亦可在早期階段揭露在處理後期可能對系統級別效能產生最大影響的材料/處理變化。
圖5示出了根據一些實施例之第二短迴路最佳化將技術特徵轉換為設計規則並接著轉換為精簡PDK庫的示例。不同的技術會影響以不同方式實施的設計規則。在此示例中，系統可提出兩個不同的設計規則以進行評估。可將「技術A」設計規則502a與「技術B」設計規則502b進行比較。藉由比較，「技術B」設計規則502b由於在上述此處理的初始步驟中提出了改進的材料設計、處理最佳化和整合，因此提供了更嚴格的後段（BEOL）設計規則。
對於每個設計規則502a及502b，可在相應的PDK 504中捕獲對設計規則和互連模型的影響。對於這些設計規則502a及502b中的每一者，可生成精簡版的PDK，其包括用於在EDA軟體中生成每個電路元件的緊湊模型、設計規則及互連模型。接下來，系統可自動生成一組標準精簡單元508。可為正在被測試的每種不同技術生成不同的標準單元。如上所述，對設計規則的變化可用於對現有標準單元進行小的變化，以生成標準的精簡單元508。
接下來，可生成使用標準單元508的電路，且可生成用於每種不同技術的佈局和佈線506。在此示例中，技術B的互連更加密集，且針對圖5中的佈局和佈線506示出的熱圖示出了技術A和技術B之間的相對密度。這允許在半導體電路中以小得多的佈局規劃實施技術B的電路。接下來，可比較PPA度量510以藉由比較來決定哪種技術更有效。如圖5所示，PPA度量510表明技術B能夠在不顯著負面影響電路的效能或功率度量的情況下使電路面積減小20％。也可在兩種技術之間比較錯誤結果512。在此示例中，相較技術A，技術B導致較少的設計規則檢查（DRC）錯誤。同樣地，這種短迴路最佳化能夠快速評估技術中材料/處理變化的影響，因材料/處理變化會藉由設計處理向前傳播至實際放置的、經佈線的及經實施的系統中。
圖6示出了其中可實施各種實施例的示例性電腦系統600。系統600可用於實施上述任何電腦系統。如圖所示，電腦系統600包括處理單元604；處理單元604藉由匯流排子系統602與多個周邊裝置子系統通訊。這些周邊裝置子系統可包括處理加速單元606、I/O子系統608、存儲子系統618及通訊子系統624。存儲子系統618包括有形的電腦可讀取存儲媒體622和系統記憶體610。
匯流排子系統602提供了一種用於使電腦系統600的各個組件與子系統按期望地相互通訊的機制。儘管匯流排子系統602經示意性地示出為單個匯流排，但匯流排子系統的替代實施例可利用多個匯流排。匯流排子系統602可以是多種類型的匯流排結構中的任何一者，該多種類型的匯流排結構包括使用各種匯流排體系結構中的任何一者的記憶體匯流排或記憶體控制器、周邊裝置匯流排和本端匯流排。例如，此等架構可包括工業標準架構（ISA）匯流排、微通道架構（MCA）匯流排、增強型ISA（EISA）匯流排、影像電子標準協會（VESA）本端匯流排和周邊組件互連（PCI）匯流排，其可實施為按照IEEE P1386.1標準製造的Mezzanine匯流排。
可將其實施為一個或多個積體電路的處理單元604（例如，常規的微處理器或微控制器）控制電腦系統600的操作。處理單元604中可包括一個或多個處理器。這些處理器可包括單核心處理器或多核心處理器。在某些實施例中，處理單元604可經實施為一個或多個獨立處理單元632及/或634，其中每個處理單元中包括單核心處理器或多核心處理器。在其他實施例中，處理單元604亦可經實施為藉由將兩個雙核心處理器整合到單個晶片中而形成的四核心處理單元。
在各個實施例中，處理單元604可回應於程式代碼來執行各種程式，且可維持多個同時執行的程式或處理。在任何給定時間處，待執行的一些或全部程序代碼可駐留在(多個)處理器604及/或存儲子系統618中。藉由適當的程式化，(多個)處理器604可提供上述各種功能。電腦系統600可另外包括處理加速單元606，其可包括數位信號處理器（DSP）、專用處理器及/或諸如此類。
I/O子系統608可包括使用者介面輸入裝置和使用者介面輸出裝置。使用者介面輸入裝置可包括鍵盤、如滑鼠或軌跡球之類的指示裝置、經併入至顯示器中的觸摸板或觸控螢幕、滾輪、點擊輪、轉盤、按鈕、開關、小鍵盤、具有語音命令識別系統的音頻輸入裝置、麥克風和其他類型的輸入裝置。使用者介面輸入裝置可包括例如運動感測及/或手勢識別裝置(如微軟(Microsoft)Kinect®運動感測器)，此等運動感測及/或手勢識別裝置讓使用者能夠藉由使用手勢和語音命令的自然使用者界面來控制輸入裝置（如微軟Xbox®360遊戲控制器）並與此輸入裝置交互作用。使用者介面輸入裝置亦可包括眼睛手勢識別裝置(例如谷歌(Google)Glass®眨眼偵測器)，此等眼睛手勢識別裝置可偵測使用者的眼睛活動（例如，在拍照及/或進行菜單選擇時「眨眼」）並將眼睛手勢轉換為輸入至輸入裝置（例如Google Glass®）中。另外，使用者介面輸入裝置可包括語音識別感測裝置，此等語音識別感測裝置能讓使用者能夠藉由語音命令來與語音識別系統（例如，Siri®導航儀）交互作用。
使用者介面輸入裝置還可包括但不限於三維（3D）滑鼠、操縱桿或指向桿、遊戲手把和圖形輸入板及音頻/影像裝置，如揚聲器、數位相機、攜帶式數位攝影機、攜帶式媒體播放器、網路攝影機、影像掃描儀、指紋掃描儀、條形碼讀取器、3D掃描儀、3D印表機、雷射測距儀和視線追蹤設備。另外，使用者介面輸入裝置可包括例如醫學成像輸入操裝置，如電腦斷層攝影、磁共振成像、位置放射斷層掃描及醫學超聲檢查裝置。使用者介面輸入裝置亦可包括例如音頻輸入裝置，如MIDI鍵盤及數位樂器等。
使用者介面輸出裝置可包括顯示子系統、指示燈或如音頻輸出設備的非可視顯示器等。顯示子系統可為陰極射線管（CRT）、平板裝置，如使用液晶顯示器（LCD）或電漿顯示器的顯示器、投影裝置及觸控螢幕等。通常，術語「輸出裝置」的使用旨在包括用於從電腦系統600向使用者或其他電腦輸出資訊的所有可能類型的裝置和機制。例如，使用者介面輸出裝置可包括但不限於各種視覺地傳達文字、圖形和音頻/影像資訊的顯示裝置，如螢幕、印表機、揚聲器、頭戴式耳機、汽車導航系統、繪圖儀、語音輸出裝置及數據機。
電腦系統600可包括存儲子系統618；存儲子系統618包括經示為當前位於系統記憶體610內的軟體元素。系統記憶體610可存儲在處理單元604上可加載和可執行的程式指令及在執行這些程式期間所生成的資料。
取決於電腦系統600的配置和類型，系統記憶體610可以是揮發性的（如隨機存取記憶體（RAM））及/或非揮發性的（如唯讀記憶體（ROM）及快閃記憶體等）。RAM通常包括資料及/或程式模組，這些資料及/或程式模組可立即由處理單元604存取及/或當前由處理單元604操作和執行。在一些實施方式中，系統記憶體610可包括多種不同類型的記憶體，如靜態隨機記憶體（SRAM）或動態隨機存取記憶體（DRAM）。在一些實施方式中，包括基本常式的基本輸入/輸出系統（BIOS）通常經存儲在ROM中，此等基本常式在如啟動期間幫助電腦系統600內的元件之間傳遞資訊。作為示例而非限制，系統記憶體610亦示出了應用程式612；應用程式612可包括客戶端應用程式、Web瀏覽器、中間層應用程式、關係資料庫管理系統（RDBMS）等、程式資料614及作業系統616。例如，作業系統616可包括各種版本的微軟視窗作業系統（Microsoft Windows®）、蘋果麥金塔作業系統（Apple Macintosh®）及/或Linux作業系統、各種市售UNIX®或類UNIX作業系統（其包括但不限於多種GNU / Linux作業系統，Google Chrome®OS等）及/或行動裝置作業系統，如iOS、Windows®Phone、安卓（Android）®OS、黑莓（BlackBerry）®10 OS和Palm®OS作業系統。
存儲子系統618亦可提供有形的電腦可讀取存儲媒體，其用於存儲提供某些實施例的功能的基本程式指令和資料構造。當由處理器執行以提供上述功能的軟體（程式、代碼模組及指令）可經存儲在存儲子系統618中。這些軟體模組或指令可由處理單元604執行。存儲子系統618亦可提供用於存儲根據各種實施例使用的資料的存儲庫。
存儲子系統600亦可包括電腦可讀取存儲媒體讀取器620；此電腦可讀取存儲媒體讀取器620可進一步連接到電腦可讀取存儲媒體622。電腦可讀取存儲媒體622可與系統記憶體610一起且可選地與系統記憶體610結合；電腦可讀取存儲媒體622可全面地代表遠端、本端、固定及/或可移動存儲裝置及用於臨時及/或更永久地包括、存儲、傳輸和檢索電腦可讀取資訊的存儲媒體。
包括代碼或部分代碼的電腦可讀取存儲媒體622亦可包括本領域中已知或使用的任何適當媒體；此任何適當媒體包括存儲媒體和通訊媒體，如但不限於揮發性和非揮發性、可移除和不可移除之以任何用於存儲及/或傳輸資訊的方法或技術所實施的媒體。這可包括有形的電腦可讀取存儲媒體，如RAM、ROM、電子可移除可程式化ROM（EEPROM）、快閃記憶體或其他記憶體技術、CD-ROM、數位多功能影音光碟（DVD）或其他光學存儲、磁帶、磁盒磁帶、磁碟存儲或其他磁性存儲裝置或其他有形的電腦可讀取媒體。這也可包括無形的電腦可讀取媒體，如資料信號、資料傳輸或任何其他可用於傳輸所需資訊並可由計算系統600存取的媒體。
舉例來說，電腦可讀取存儲媒體622可包括從不可移動的非揮發性磁性媒體讀取或寫入至不可移動的非揮發性磁性媒體的硬碟驅動、從可移動的非揮發性磁性媒體讀取或寫入至可移動的非揮發性磁性媒體的磁碟驅動，及從可移動的非揮發性光碟（如CD ROM、DVD和Blu-Ray®碟及其他光學媒體）讀取或寫入至可移動的非揮發性光碟的光碟驅動。電腦可讀取存儲媒體622可包括但不限於：Zip®驅動器、快閃記憶卡、通用串行匯流排（USB）快閃驅動、安全數位（SD）卡、DVD碟及數位錄像帶等。電腦可讀取存儲媒體622亦可包括基於非揮發性記憶體的固態驅動（SSD）及基於揮發性記憶體的SSD，此等基於非揮發性記憶體的SSD如基於快閃記憶體的SSD、企業級快閃驅動及固態ROM等，及此等基於揮發性記憶體的SSD如固態RAM、動態RAM、靜態RAM、基於DRAM的SSD、磁阻RAM（MRAM）SSD及使用DRAM和基於快閃記憶體的SSD的組合的混合SSD。磁盤驅動及其關聯的電腦可讀取媒體可為電腦系統600提供電腦可讀取指令、資料結構、程式模組和其他資料的非揮發性存儲。
通訊子系統624提供到其他電腦系統和網路的介面。通訊子系統624用作用於從電腦系統600接收資料並將資料發送給其他系統的介面。例如，通訊子系統624可使電腦系統600能夠經由網際網路連接到一個或多個裝置。在一些實施例中，通訊子系統624可包括用於存取無線語音及/或資料網路（例如，使用蜂窩電話技術及先進資料網路技術，如3G、4G或EDGE（全球增強數據率演進）、WiFi（IEEE 802.11家庭標準或其他行動通訊技術或以上任意組合））的射頻（RF）收發器組件、全球定位系統（GPS）接收器組件及/或其他組件。在某些實施例中，通訊子系統624可提供有線網路連接性（例如，乙太網路），以作為無線介面的補充或替代。
在一些實施例中，通訊子系統624也可代表可使用電腦系統600的一個或多個使用者，以結構化及/或非結構化資料饋送626、事件流628、事件更新630等形式接收輸入通訊。
舉例來說，通訊子系統624可經配置為從社交網路及/或其他通訊服務的使用者即時接收資料饋送626，此等社交網路及/或其他通訊服務如Twitter®feed、Facebook®update、如簡易資訊聚合（RSS）饋送的Web feed及/或來自一個或多個第三方資訊源的即時更新。
此外，通訊子系統624亦可經配置為以連續資料串流的形式接收資料，此等連續資料串流可包括即時事件的事件流628及/或事件更新630，此等連續資料串流本質上可以是連續的或無界的而沒有明確的目的。產生連續資料的應用的示例可包括例如感測器資料應用、財務行情自動收錄器、網路效能測量工具（例如，網路監視和交通管理應用）、點擊流量分析工具及汽車交通監視等。
通訊子系統624亦可經配置為將結構化及/或非結構化資料饋送626、事件流628、事件更新630等輸出到可與一個或多個流資料源電腦 (其與電腦系統600耦合)通訊的一個或多個資料庫。
電腦系統600可以是各種類型之一者；此等各種類型包括手持式可攜式裝置（例如，iPhone®蜂窩電話、iPad®計算平板電腦及PDA）、可穿戴式裝置（例如Google Glass®頭戴式顯示器）、PC、工作站、大型主機、資訊亭及機架式伺服器或任何其他資料處理系統。
由於電腦和網路的不斷變化的性質，圖中描繪的電腦系統600的描述僅旨在作為特定示例。具有比圖中所描繪的系統更多或更少的組件的許多其他配置是可能的。例如，亦可使用客製化的硬體及/或可用硬體、韌體、軟體（包括小型應用程式）或其組合來實施特定元件。此外，可採用到其他計算裝置（如網路輸入/輸出裝置）的連接。基於本文所提供的揭露和教示，所屬技術領域中具有通常知識者將理解實施各種實施例的其他方式及/或方法。
在前文描述中，出於解釋的目的，闡述了許多具體細節以便提供對各種實施例的透徹理解。然而，對於本領域的技術人員將顯而易見的是，可在沒有這些具體細節中的一些具體細節的情況下來實施實施例。在其他實例中，以方框圖形式示出了眾所皆知的結構和裝置。
前文描述僅提供了示例性實施例，且前文描述無意限制本申請案的範圍、適用性或配置。相反，示例性實施例的前文描述將為所屬技術領域中具有通常知識者提供用於實施示例性實施例的使能(enabling)描述。應該理解的是，在不背離所附申請專利範圍中闡述的各種實施例的精神和範疇的情況下，可對元件的功能和佈置進行各種改變。
在前文的描述中給出了具體細節以提供對實施例的透徹理解。然而，所屬技術領域中具有通常知識者將理解，可在沒有這些具體細節的情況下實施實施例。例如，可能已用方框圖形式將電路、系統、網路、處理和其他組件示出為組件，以便不會在不必要的細節上模糊實施例。在其他情況下，可能已在沒有不必要的細節的情況下示出了眾所皆知的電路、處理、演算法、結構和技術，以避免模糊實施例。
另外，應當注意，可能已將各個實施例描述為經描繪成流程圖表、流程圖、資料串流程圖、結構圖或方框圖的處理。儘管流程圖可能已將操作描述為順序處理，但許多操作可平行或同時執行。另外，可重新安排操作順序。當完成處理的操作後處理會終止，但處理可有圖中沒有的其他步驟。處理可對應於方法、函數、處理、子常式及子程式等。當處理對應於函數時，處理的終止可對應於調用函數或主函數的函數返回。
術語「電腦可讀取媒體」包括但不限於可攜式或固定式存儲裝置、光學存儲裝置、無線通道及各種能存儲、包括或攜帶(多個)指令及/或資料的其他媒體。代碼段或機器可執行指令可表示處理、功能、子程式、程式、常式、子常式、模組、軟體包、類，或指令、資料結構或程式語句的任意組合。可藉由傳遞及/或接收資訊、資料、引數、參數或記憶體內容來將代碼段耦合到另一個代碼段或硬體電路。可藉由任何合適方式(其包括記憶體共享、訊息傳遞、令牌傳遞及網路傳輸等)傳遞、轉發或傳輸資訊、引數、參數及資料等。
此外，可藉由硬體、軟體、韌體、中間件、微代碼、硬體描述語言或上述任意組合來實施實施例。當以軟體、韌體、中間件或微代碼實施執行必要任務的程式代碼或代碼段時，可將此等執行必要任務的程式代碼或代碼段存儲在機器可讀取媒體中。(多個)處理器可執行必要任務。
在前述說明書中，參照各種實施例的各態樣的特定實施例描述了各種實施例的各態樣，但所屬技術領域中具有通常知識者將認識到，並非所有實施例都限於此。可單獨或共同使用上述實施例的各種特徵和態樣。此外，在不脫離本說明書的更廣泛的精神和範疇的情況下，可在本文所述之外的任何數量的環境和應用中使用實施例。因此，應將說明書和附圖認為是說明性的而不是限制性的。
另外，出於說明目的，以特定順序描述了方法。應當理解的是，在替代實施例中，可用與所描述的順序不同的順序來執行方法。亦應當理解，可由硬體組件執行上述方法或可用機器可執行指令的序列來體現上述方法，該等機器可執行指令可用於引起機器(如通用或專用處理器、或用指令程式化的邏輯電路)執行這些方法。可將這些機器可執行指令存儲在一個或多個機器可讀取媒體上，如CD-ROM或其他類型的光碟、軟碟、ROM、RAM、EPROM、EEPROM、磁卡或光卡、快閃記憶體或其他類型的適於存儲電子指令的機器可讀取媒體。可替代地，可藉由硬體和軟體的組合來執行方法。
100:處理流 102:設備製造商 104:裝置製造商 106:積體電路(IC)設計實體 108:系統設計實體 110:材料/處理改變 112:裝置結構 114:電性特徵 116:緊湊模型 118:標準電路 120:PDK庫 122:模塊級別設計 124:完整的SoC設計 126:軟體演算法 200:處理流 202:讀取和轉換 204:處理庫 206:材料庫 208:讀取和轉換 210:自動提取緊湊模型 212:精簡版的PDK單元 230:方框 232:方框 234:方框 302:材料/處理資料庫 304:步驟 310:步驟 312:步驟 314:步驟 316:步驟 318:步驟 320:步驟 324:資料庫 326:資料庫 328:步驟 330:步驟 332:步驟 336:步驟 338:步驟 340:步驟 402:TCAD模型 404:SPICE模型 406:測試資料 408:圖示 502a:技術A設計規則 502b:技術B設計規則 504:PDK 506:佈局和佈線 508:標準單元 510:PPA度量 512:錯誤結果 600:系統 602:匯流排子系統 604:處理單元 606:處理加速單元 608:I/O子系統 610:系統記憶體 612:應用程式 614:程式資料 616:作業系統 618:存儲子系統 620:電腦可讀取存儲媒體讀取器 622:電腦可讀取存儲媒體 624:通訊子系統 626:資料饋送 628:事件流 630:事件更新 632:獨立處理單元 634:獨立處理單元
藉由參考本說明書的其餘部分和附圖，可實施對各種實施例的性質和優勢的進一步理解，其中在所有附圖中，相似的元件符號用於指代相似的部件。在某些情況下，子標籤與元件符號相關聯以表示多個相似組件之一者。
圖1示出了根據一些實施例之可經執行以評估我們如何改變材料或處理來影響整個電子電路系統的不同操作的處理流。
圖2示出了根據一些實施例之可在單個工作流中執行以評估材料或處理的改變如何影響整個系統的統一的操作的處理流。
圖3示出了根據一些實施例之用於執行完整系統評估的方法的流程圖，此完整系統評估係用於在增量階段處利用短迴路子評估來評估材料/處理變化。
圖4示出了根據一些實施例之使用上文在圖3中描述的整合測試工作流程的短迴路最佳化的示例。
圖5示出了根據一些實施例之第二短迴路最佳化將技術特徵轉換為設計規則並接著轉換為精簡PDK庫的示例。
圖6示出了其中可實施各種實施例的示例性電腦系統。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:設備製造商
110:材料/處理改變
112:裝置結構
114:電性特徵
118:標準電路
122:模塊級別設計
124:完整的SoC設計
126:軟體演算法
200:處理流
202:讀取和轉換
204:處理庫
206:材料庫
208:讀取和轉換
210:自動提取緊湊模型
212:精簡版的PDK單元
230:方框
232:方框
234:方框

Claims (20)

  1. 一種評估半導體材料或處理變化對軟體演算法的影響的方法，該方法包括以下步驟：藉由一或多個計算系統接收用於一半導體製造處理的一材料或處理變化；藉由該一或多個計算系統將該材料或處理變化轉換為一特徵資料庫；藉由該一或多個計算系統使用該特徵資料庫生成原始電路結構；藉由該一或多個計算系統對該等原始電路結構執行一電性特徵化；藉由該一或多個計算系統將該電性特徵化的一輸出提供給一腳本以生成緊湊模型；藉由該一或多個計算系統生成一精簡版的標準單元；藉由該一或多個計算系統基於該精簡版的標準單元生成一數位系統；及藉由該一或多個計算系統評估一軟體演算法在該數位系統上的一效能，以決定該材料或處理變化對該半導體製造處理的一影響。
  2. 如請求項1所述的方法，其中該等原始電路結構包括一電晶體。
  3. 如請求項2所述的方法，其中對該等原始電路結構執行該電性特徵化之步驟包括以下步驟：生成該電晶體的電流特徵和電壓特徵。
  4. 如請求項1所述的方法，進一步包括以下步驟：藉由該一或多個計算系統執行該等原始電路結構的一電腦輔助設計技術(TCAD)模擬。
  5. 如請求項4所述的方法，進一步包括以下步驟：藉由該一或多個計算系統使用該特徵資料庫和該TCAD模擬來生成該等原始電路結構的電路模型；及藉由該一或多個計算系統執行該等電路模型的一電路模擬。
  6. 如請求項5所述的方法，進一步包括以下步驟：藉由該一或多個計算系統基於該等電路模型的該電路模擬的結果來決定用於該半導體製造處理的該材料或處理變化是可接受的。
  7. 如請求項1所述的方法，進一步包括以下步驟：藉由該一或多個計算系統接收用於該半導體製造處理的複數個材料或處理變化；藉由該一或多個計算系統將該複數個材料或處理變化轉換為該特徵資料庫；藉由該一或多個計算系統使用該特徵資料庫為該複數個材料或處理變化中的每一者生成附加的原始電路結構；藉由該一或多個計算系統模擬該等附加的原始電路結 構；及藉由該一或多個計算系統基於模擬該等原始電路結構的結果來識別該複數個材料或處理變化中的可接受的材料或處理變化。
  8. 一種電腦系統，包括：一個或多個處理器；一個或多個包括指令的記憶體裝置，當該等指令由該一個或多個處理器執行時，該等指令使該一個或多個處理器執行操作，該等操作包括以下操作：接收用於一半導體製造處理的一材料或處理變化；將該材料或處理變化轉換為一特徵資料庫；使用該特徵資料庫生成原始電路結構；對該等原始電路結構執行一電性特徵化；將該電性特徵化的一輸出提供給一腳本以生成緊湊模型；生成一精簡版的標準單元；基於該精簡版的標準單元生成一數位系統；及評估一軟體演算法在該數位系統上的一效能，以決定該材料或處理變化對該半導體製造處理的一影響。
  9. 如請求項8所述的電腦系統，其中該原始電路結構包括一記憶體膜堆疊。
  10. 如請求項9所述的電腦系統，其中該精簡版的標準單元包括一記憶體陣列。
  11. 如請求項8所述的電腦系統，其中該緊湊模 型包括一環形振盪器。
  12. 如請求項11所述的電腦系統，其中該等操作進一步包括：測試該環形振盪器的一效能以決定功率-效能-面積-成本(PPAC)特徵；及在生成該精簡版的標準單元之前，決定該環形振盪器的該效能是可接受的。
  13. 如請求項8所述的電腦系統，其中該精簡版的標準單元省略了該數位系統不需要的特徵。
  14. 如請求項8所述的電腦系統，其中該軟體演算法包括一人工智慧(AI)及/或機器學習(ML)演算法。
  15. 一種包括指令的非暫態電腦可讀取媒體，當該等指令由一個或多個處理器執行時，該等指令使該一個或多個處理器執行操作，該等操作包括以下操作：接收用於一半導體製造處理的一材料或處理變化；將該材料或處理變化轉換為一特徵資料庫；使用該特徵資料庫生成原始電路結構；對該等原始電路結構執行一電性特徵化；將該電性特徵化的一輸出提供給一腳本以生成緊湊模型；生成一精簡版的標準單元；基於該精簡版的標準單元生成一數位系統；及評估一軟體演算法在該數位系統上的效能，以決定該 材料或處理變化對該半導體製造處理的一影響。
  16. 如請求項15所述的非暫態電腦可讀取媒體，其中該等操作進一步包括以下操作：使用該精簡版的標準單元生成一精簡版的一流程設計套件(PDK)。
  17. 如請求項16所述的非暫態電腦可讀取媒體，其中該PDK中的單元使用從該特徵資料庫提取的抽象值。
  18. 如請求項16所述的非暫態電腦可讀取媒體，其中該精簡版的PDK可僅包括受用於該半導體製造處理的該材料或處理變化影響的單元。
  19. 如請求項15所述的非暫態電腦可讀取媒體，其中該數位系統包括一處理器。
  20. 如請求項15所述的非暫態電腦可讀取媒體，其中該等操作進一步包括以下操作：在生成該數位系統以測試該等原始電路結構的功率-效能-面積-成本(PPAC)特徵和該精簡版的標準單元之前，進行至少兩次短迴路最佳化測試。
TW109145211A 2020-02-04 2020-12-21 用於半導體設計與製造的統一材料至系統模擬、設計與驗證 TWI776323B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/781,980 2020-02-04
US16/781,980 US11126769B2 (en) 2020-02-04 2020-02-04 Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing

Publications (2)

Publication Number Publication Date
TW202143080A TW202143080A (zh) 2021-11-16
TWI776323B true TWI776323B (zh) 2022-09-01

Family

ID=77062027

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109145211A TWI776323B (zh) 2020-02-04 2020-12-21 用於半導體設計與製造的統一材料至系統模擬、設計與驗證
TW111128374A TWI808846B (zh) 2020-02-04 2020-12-21 用於半導體設計與製造的統一材料至系統模擬、設計與驗證

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111128374A TWI808846B (zh) 2020-02-04 2020-12-21 用於半導體設計與製造的統一材料至系統模擬、設計與驗證

Country Status (7)

Country Link
US (2) US11126769B2 (zh)
EP (1) EP4100861A4 (zh)
JP (1) JP2023514984A (zh)
KR (1) KR20220131334A (zh)
CN (1) CN115151909A (zh)
TW (2) TWI776323B (zh)
WO (1) WO2021158296A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
US11797728B2 (en) * 2020-04-30 2023-10-24 Ansys, Inc. Automating extraction of material model coefficients for simulations
US20220292620A1 (en) * 2021-03-12 2022-09-15 Keysight Technologies, Inc. FLOATING LICENSE COMPUTING SYSTEM AND METHOD FOR FOUNDRY PROCESS DESIGN KITS (PDKs)
CN117910402A (zh) * 2022-10-11 2024-04-19 深圳市中兴微电子技术有限公司 模型设计方法、装置、设备及计算机可读存储介质
BE1030953A1 (fr) * 2022-10-28 2024-05-07 Kepler Computing Inc Méthode itérative de développement d'empilements multicouches pour des applications de dispositifs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103381A1 (en) * 2002-06-27 2004-05-27 Matsushita Elec. Ind. Co. Ltd. Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method, semiconductor integrated circuit manufacturing method, and readable recording media
US20050007631A1 (en) * 2003-07-08 2005-01-13 Oki Data Corporation Printing medium, image forming apparatus, and printing method
US20160342719A1 (en) * 2015-05-19 2016-11-24 Gold Standard Simulations Ltd. Parameter generation for semiconductor device trapped-charge modeling
TW201710935A (zh) * 2015-09-15 2017-03-16 台灣積體電路製造股份有限公司 估算系統

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622059B1 (en) 2000-04-13 2003-09-16 Advanced Micro Devices, Inc. Automated process monitoring and analysis system for semiconductor processing
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
US7725848B2 (en) * 2005-01-27 2010-05-25 Wolfgang Nebel Predictable design of low power systems by pre-implementation estimation and optimization
US7792595B1 (en) * 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
EP2006784A1 (en) * 2007-06-22 2008-12-24 Interuniversitair Microelektronica Centrum vzw Methods for characterization of electronic circuits under process variability effects
JP2009021378A (ja) 2007-07-11 2009-01-29 Nec Electronics Corp 半導体集積回路の生産方法、設計方法及び設計システム
US7889013B2 (en) * 2007-08-28 2011-02-15 Intel Corporation Microelectronic die having CMOS ring oscillator thereon and method of using same
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
US8136068B2 (en) * 2008-09-30 2012-03-13 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing compact manufacturing models in electronic design automation
US9112484B1 (en) * 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US10079183B2 (en) 2013-06-26 2018-09-18 Kla-Tenor Corporation Calculated electrical performance metrics for process monitoring and yield management
KR102548650B1 (ko) 2014-10-03 2023-06-27 케이엘에이 코포레이션 검증 계측 타겟 및 그 설계
US9847477B2 (en) * 2016-04-12 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bottom electrode of a magnetoresistive random access memory cell
US11542589B2 (en) * 2018-03-21 2023-01-03 Applied Materials, Inc. Resistance-area (RA) control in layers deposited in physical vapor deposition chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103381A1 (en) * 2002-06-27 2004-05-27 Matsushita Elec. Ind. Co. Ltd. Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method, semiconductor integrated circuit manufacturing method, and readable recording media
US20050007631A1 (en) * 2003-07-08 2005-01-13 Oki Data Corporation Printing medium, image forming apparatus, and printing method
US20160342719A1 (en) * 2015-05-19 2016-11-24 Gold Standard Simulations Ltd. Parameter generation for semiconductor device trapped-charge modeling
TW201710935A (zh) * 2015-09-15 2017-03-16 台灣積體電路製造股份有限公司 估算系統

Also Published As

Publication number Publication date
US11763052B2 (en) 2023-09-19
TWI808846B (zh) 2023-07-11
TW202143080A (zh) 2021-11-16
EP4100861A1 (en) 2022-12-14
KR20220131334A (ko) 2022-09-27
US20210240896A1 (en) 2021-08-05
WO2021158296A1 (en) 2021-08-12
US11126769B2 (en) 2021-09-21
US20220004689A1 (en) 2022-01-06
JP2023514984A (ja) 2023-04-12
EP4100861A4 (en) 2024-01-24
TW202247022A (zh) 2022-12-01
CN115151909A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
TWI776323B (zh) 用於半導體設計與製造的統一材料至系統模擬、設計與驗證
JP4664231B2 (ja) タイミング解析方法及びタイミング解析装置
US9589096B1 (en) Method and apparatus for integrating spice-based timing using sign-off path-based analysis
US11836641B2 (en) Machine learning-based prediction of metrics at early-stage circuit design
US8832626B2 (en) Distributing spare latch circuits in integrated circuit designs
US8413095B1 (en) Statistical single library including on chip variation for rapid timing and power analysis
US9646122B2 (en) Variable accuracy parameter modeling in statistical timing
US10169502B2 (en) Addressing of process and voltage points
US10140399B2 (en) Corner database generator
US10002225B2 (en) Static timing analysis with improved accuracy and efficiency
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
CN106528905B (zh) 评估集成电路的系统及方法
US11042678B2 (en) Clock gate latency modeling based on analytical frameworks
JP6056174B2 (ja) 故障診断方法、故障診断装置及びプログラム
US8966430B1 (en) Robust numerical optimization for optimizing delay, area, and leakage power
US20150356227A1 (en) Performing static timing analysis in the presence of instance-based systematic variations
US10049174B2 (en) Exact delay synthesis
US20230259687A1 (en) Simulation of atomistic defects in nanoelectronics using polyhedral meshes
US20240078368A1 (en) Methods and apparatus to generate circuit timing constraint predictions using machine learning
US20240143882A1 (en) Methods and apparatus to elevate circuit nodes
JP6318897B2 (ja) ポストレイアウト回路の歩留まり検証方法、歩留まり検証プログラム及び歩留まり検証装置
TW202341000A (zh) 單元庫以及計算系統
JP2016081155A (ja) 半導体設計支援プログラムおよび半導体設計支援装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent